KR20140110563A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20140110563A
KR20140110563A KR1020130025140A KR20130025140A KR20140110563A KR 20140110563 A KR20140110563 A KR 20140110563A KR 1020130025140 A KR1020130025140 A KR 1020130025140A KR 20130025140 A KR20130025140 A KR 20130025140A KR 20140110563 A KR20140110563 A KR 20140110563A
Authority
KR
South Korea
Prior art keywords
liquid crystal
common electrode
layer
electrode
display device
Prior art date
Application number
KR1020130025140A
Other languages
English (en)
Inventor
홍석준
채경태
김용석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130025140A priority Critical patent/KR20140110563A/ko
Priority to US13/940,511 priority patent/US9244301B2/en
Publication of KR20140110563A publication Critical patent/KR20140110563A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Abstract

본 발명은 하나의 기판을 이용한 표시 장치의 공통 전극에 절개부를 형성할 수 있는 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 미세 공간을 사이에 두고 이격되도록 형성되고, 공통 전극 절개부를 포함하는 공통 전극, 상기 공통 전극 위에 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키도록 상기 공통 전극 및 상기 지붕층에 형성되어 있는 액정 주입구, 상기 미세 공간을 채우고 있는 액정층, 및 상기 액정 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 하나의 기판을 이용한 표시 장치의 공통 전극에 절개부를 형성할 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 하나의 기판을 이용한 표시 장치에서 공통 전극에 절개부를 형성할 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 미세 공간을 사이에 두고 이격되도록 형성되고, 공통 전극 절개부를 포함하는 공통 전극, 상기 공통 전극 위에 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키도록 상기 공통 전극 및 상기 지붕층에 형성되어 있는 액정 주입구, 상기 미세 공간을 채우고 있는 액정층, 및 상기 액정 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함한다.
상기 공통 전극 절개부는 십자 형태로 이루어질 수 있다.
상기 화소 전극은 상기 화소 전극의 가장 자리 중 적어도 일부에 인접하여 상기 가장 자리를 따라 배치되어 있는 화소 전극 절개부를 포함할 수 있다.
상기 기판의 상부에서 바라볼 때, 상기 공통 전극 절개부의 단부는 상기 화소 전극의 가장자리보다 돌출될 수 있다.
상기 화소 전극의 위에 형성되어 있는 제1 배향막, 및 상기 공통 전극의 아래에 형성되어 있는 제2 배향막을 더 포함하고, 상기 제1 배향막 및 상기 제2 배향막 중 적어도 하나는 광중합 물질에 의해 광배향될 수 있다.
상기 액정층은 액정 분자를 포함하고, 상기 액정 분자는 상기 액정층에 전기장이 가해지지 않았을 때 상기 기판의 표면에 실질적으로 수직을 이루도록 배열될 수 있다.
상기 액정 분자는 상기 화소 전극의 상기 가장자리가 만나는 지점으로부터 상기 공통 전극의 상기 공통 전극 절개부의 중앙부분을 향하는 방향과 평행한 방향으로 선경사 가지도록 배열될 수 있다.
상기 화소 전극은 상기 화소 전극의 상기 가장자리와 상기 공통 전극의 상기 공통 전극 절개부에 의해 복수의 부 영역으로 구분되고, 상기 부 영역에서, 상기 액정층의 액정 분자는 서로 다른 방향으로 선경사를 가지도록 배열될 수 있다.
상기 기판 위에 교차하도록 형성되어 있는 게이트선 및 데이터선을 더 포함하고, 상기 기판은 복수의 화소 영역을 포함하고, 상기 화소 영역은 상기 게이트선을 사이에 두고 분리되어 있는 제1 부화소 영역 및 제2 부화소 영역을 포함하고, 상기 화소 전극은 상기 제1 부화소 영역에 형성되어 있는 제1 부화소 전극, 및 상기 제2 부화소 영역에 형성되어 있는 제2 부화소 전극을 포함하고, 상기 공통 전극 및 상기 지붕층은 상기 화소 영역의 양측 가장자리에서 상기 미세 공간의 측면을 덮도록 형성될 수 있다.
상기 공통 전극 및 상기 지붕층은 상기 데이터선에 나란한 방향의 상기 화소 영역의 가장자리에서 상기 미세 공간의 측면을 덮도록 형성되어 있고, 상기 액정 주입구는 상기 제1 부화소 영역과 상기 제2 부화소 영역 사이에 형성될 수 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 공통 전극을 형성하는 단계, 상기 공통 전극을 패터닝하여 공통 전극 절개부를 형성하는 단계, 상기 공통 전극 위에 지붕층을 형성하는 단계, 상기 희생층의 일부가 노출되도록 상기 지붕층을 패터닝하여 액정 주입구를 형성하는 단계, 상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계, 상기 액정 주입구를 통해 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 및 상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함한다.
상기 희생층을 형성하는 단계 이후에, 상기 희생층을 열경화하는 단계를 더 포함할 수 있다.
상기 공통 전극을 패터닝하여 상기 공통 전극 절개부를 형성하는 단계는 상기 공통 전극 위에 감광막을 도포하는 단계, 마스크를 이용하여 상기 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 이용하여 상기 공통 전극을 식각하여 상기 공통 전극 절개부를 형성하는 단계, 및 상기 감광막 패턴을 전면 노광하고, 현상하여 제거하는 단계를 포함할 수 있다.
상기 희생층 및 상기 감광막은 포지티브 감광 물질으로 이루어질 수 있다.
상기 감광막 패턴을 제거하는 단계에서, 상기 감광막 패턴을 현상액으로 현상하여 제거할 수 있다.
상기 현상액은 수산화 테트라메틸 암모늄 (TMAH, Tetramethyl ammounium hydroxide)으로 이루어질 수 있다.
상기 희생층을 제거하는 단계에서, 상기 희생층을 스트리퍼를 이용하여 제거하거나, 애싱 공정을 이용하여 제거할 수 있다.
상기 공통 전극 절개부는 십자 형태로 이루어지고, 상기 화소 전극은 상기 화소 전극의 가장 자리 중 적어도 일부에 인접하여 상기 가장 자리를 따라 배치되어 있는 화소 전극 절개부를 포함하고, 상기 기판의 상부에서 바라볼 때, 상기 공통 전극 절개부의 단부는 상기 화소 전극의 가장자리보다 돌출될 수 있다.
상기 액정 주입구를 형성하는 단계 이후에, 상기 액정 주입구를 통해 광중합 물질 및 배향 물질을 주입하여 상기 화소 전극의 위에 제1 배향막을 형성하고, 상기 공통 전극의 아래에 제2 배향막을 형성하는 단계를 더 포함하고, 상기 액정층을 형성하는 단계 이후에, 상기 액정층에 전기장을 생성하고, 광을 조사하여 상기 제1 배향막 및 상기 제2 배향막에 선경사를 형성하는 단계를 더 포함할 수 있다.
상기 기판은 복수의 화소 영역을 포함하고, 상기 공통 전극 및 상기 지붕층은 상기 화소 영역의 양측 가장자리에서 상기 미세 공간의 측면을 덮도록 형성될 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한, 희생층을 열경화하고, 공통 전극 위에 위치하는 감광막 패턴을 전면 노광한 후 현상액을 이용하여 제거함으로써, 희생층의 손상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 배치도이다.
도 4는 도 3의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 단면도이다.
도 5는 도 3의 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 의한 표시 장치의 전기장 생성 전극의 기본 영역을 도시한 평면도이다.
도 7는 본 발명의 다른 일 실시예에 의한 표시 장치의 전기장 생성 전극의 기본 영역을 도시한 평면도이다.
도 8은 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
도 9는 본 발명의 일 실시예에 의한 표시 장치의 전기장 생성 전극의 기본 영역에서의 액정 방향을 개념적으로 도시한 것이다.
도 10 내지 도 31은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110)을 포함한다.
기판(110)은 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 각 화소 영역(PX)은 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)를 포함할 수 있다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)은 상하로 배치될 수 있다.
기판(110) 위에는 지붕층(360)에 의해 덮여있는 미세 공간(305)이 형성되어 있다. 지붕층(360)은 행 방향으로 연결되어 있고, 하나의 지붕층(360)이 복수의 미세 공간(305)을 형성할 수 있다.
제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
복수의 지붕층(360)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 골짜기(V1)와 접하는 부분에서 미세 공간(305)은 지붕층(360)에 의해 덮여있지 않고, 외부로 노출될 수 있다. 이를 액정 주입구(307)라 한다.
각 지붕층(360)은 인접한 제2 골짜기(V2) 사이에서 기판(110)으로부터 떨어져 형성됨으로써, 미세 공간(305)을 형성한다. 또한, 각 지붕층(360)은 제2 골짜기(V2)에서는 기판(110)에 부착되어 형성됨으로써, 미세 공간(305)의 양 측면을 덮도록 한다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 화소 영역(PX), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)은 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부는 제2 골짜기(V2)에서 기판(110)으로부터 떨어져 형성됨으로써 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이어, 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대하여 간략하게 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대한 등가 회로도이고, 도 3는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 배치도이다.
본 발명의 일 실시예에 의한 표시 장치는 게이트선(121), 유지 전극선(125), 감압 게이트선(123), 및 데이터선(171) 등의 신호선을 포함한다.
신호선에는 제1 스위칭 소자(Qh), 제2 스위칭 소자(Ql), 제3 스위칭 소자(Qc), 제1 액정 축전기(Clch), 제2 액정 축전기(Clcl), 제1 유지 축전기(Csth), 제2 유지 축전기(Cstl), 및 감압 축전기(Cstd) 등이 연결되어 있다. 이하에서 제1 스위칭 소자(Qh)와 제1 박막 트랜지스터(Qh), 제2 스위칭 소자(Ql)와 제2 박막 트랜지스터(Ql), 그리고 제3 스위칭 소자(Qc)와 제3 박막 트랜지스터(Qc)는 각각 동일한 부호로 표시한다.
제1 및 제2 스위칭 소자(Qh, Ql)는 각각 게이트선(121) 및 데이터선(171)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 감압 게이트선(123)에 연결되어 있다.
제1 및 제2 스위칭 소자(Qh, Ql)는 기판(110) 위에 형성되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(121)과 연결되어 있고, 입력 단자는 데이터선(171)과 연결되어 있으며, 출력 단자는 제1 및 제2 액정 축전기(Clch, Clcl)와 제1 및 제2 유지 축전기(Csth, Cstl)와 각각 연결되어 있다.
제3 스위칭 소자(Qc) 역시 기판(110) 위에 형성되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 감압 게이트선(123)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcl)와 연결되어 있으며, 출력 단자는 감압 축전기(Cstd)와 연결되어 있다.
제1 및 제2 액정 축전기(Clch, Clcl)는 각각 제1 및 제2 스위칭 소자(Qh, Ql)와 연결된 제1 및 제2 부화소 전극(191h, 191l)과 공통 전극(270)이 중첩하여 이루어진다. 제1 및 제2 부화소 전극(191h, 191l)은 미세 공간(305)의 아래쪽에 형성되어 있고, 공통 전극(270)은 미세 공간(305)의 위쪽에 형성되어 있다. 제1 및 제2 유지 축전기(Csth. Cstl)는 유지 전극선(125)과 제1 및 제2 부화소 전극(191h, 191l)이 중첩하여 이루어진다.
감압 축전기(Cstd)는 제3 스위칭 소자(Qc)의 출력 단자와 유지 전극선(125)에 연결되어 있으며, 유지 전극선(125)과 제3 스위칭 소자(Qc)의 출력 단자가 절연체를 사이에 두고 중첩되어 이루어진다.
그러면, 도 2 및 도 3에 도시한 표시 장치의 구동 방법에 대하여 설명한다.
게이트선(121)에 게이트 온 신호가 인가되면, 이에 연결된 제1 스위칭 소자(Qh)와 제2 스위칭 소자(Ql)가 턴 온된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온된 제1 스위칭 소자(Qh)와 제2 스위칭 소자(Ql)를 통해, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)으로 인가된다. 이때, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)에 인가된 데이터 전압의 크기는 같다. 따라서, 제1 및 제2 액정 축전기(Clch, Clcl)에 충전된 전압도 동일하다.
그 후, 게이트선(121)에는 게이트 오프 신호가 인가되고, 감압 게이트선(123)에 게이트 온 신호가 인가되면, 제1 스위칭 소자(Qh)와 제2 스위칭 소자(Ql)는 턴 오프되고, 제3 스위칭 소자(Qc)는 턴 온된다. 그러면 제2 부화소 전극(191l)으로부터 제3 스위칭 소자(Qc)를 통해 감압 축전기(Cstd)로 전하가 이동한다. 그러면, 제2 액정 축전기(Clcl)의 충전 전압은 낮아지고, 감압 축전기(Cstd)가 충전된다. 제2 액정 축전기(Clcl)의 충전 전압은 감압 축전기(Cstd)의 정전 용량만큼 낮아지므로 제2 액정 축전기(Clcl)의 충전 전압은 제1 액정 축전기(Clch)의 충전 전압보다 낮아진다.
이 때, 두 액정 축전기(Clch, Clcl)의 충전 전압은 서로 다른 감마 곡선을 나타내며 한 화소 전압의 감마 곡선은 이들을 합성한 곡선이 된다. 정면에서의 합성 감마 곡선은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 이와 같이 영상 데이터를 변환함으로써 측면 시인성을 향상시킬 수 있다.
이어, 도 3 내지 도 5를 참조하여, 본 발명의 일 실시예에 의한 표시 장치에 대하여 더욱 설명하면 다음과 같다.
도 4는 도 3의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 단면도이고, 도 5는 도 3의 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 단면도이다.
도 3 내지 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 의한 표시 장치는 절연 기판(110) 위에 형성되어 있는 게이트선(gate line)(121), 감압 게이트선(123), 및 유지 전극선(125) 등으로 이루어진 게이트 도전체를 포함한다.
게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 위아래로 돌출한 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 포함하고, 감압 게이트선(123)은 위로 돌출한 제3 게이트 전극(124c)을 포함한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룬다. 이때, 제1, 제2, 및 제3 게이트 전극(124h, 124l, 124c)의 돌출 형태는 변경이 가능하다.
유지 전극선(125)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(125)은 위 아래로 돌출되어 화소 영역의 가장자리를 둘러싸고 있고, 특히 아래로 확장되어 있는 용량 전극(126)을 포함한다.
게이트 도전체(121, 123, 125) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있으며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치할 수 있다. 제1 반도체(154h)와 제2 반도체(154l)는 서로 연결될 수 있고, 제2 반도체(154l)와 제3 반도체(154c)도 서로 연결될 수 있다. 또한, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성될 수도 있다. 제1 내지 제3 반도체(154h, 154l, 154c)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 각각 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 더 형성될 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 데이터선(data line)(171), 제1 소스 전극(173h), 제2 소스 전극(173l), 제3 소스 전극(173c), 제1 드레인 전극(175h), 제2 드레인 전극(175l), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 감압 게이트선(123)과 교차한다.
제1 소스 전극(173h)은 데이터선(171)으로부터 돌출되어 제1 게이트 전극(124h) 위에 형성되고, 제2 소스 전극(173l)은 제2 게이트 전극(124l) 위에 형성되어 있다. 제1 소스 전극(173h)과 제2 소스 전극(173l)은 서로 연결되어 있으며, 데이터선(171)으로부터 동일한 데이터 신호를 인가 받는다.
제1 드레인 전극(175h), 제2 드레인 전극(175l) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 제1 소스 전극(173h) 및 제2 소스 전극(173l)으로 일부 둘러싸여 있다. 제2 드레인 전극(175l)의 넓은 한 쪽 끝 부분은 다시 연장되어 'U'자 형태로 굽은 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 용량 전극(126)과 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c), 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 반도체(154h/154l/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 이루며, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이의 각 반도체(154h/154l/154c)에 형성된다.
데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
보호막(180) 위에는 각 화소 영역(PX) 내에 색필터(230)가 형성되어 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗을 수도 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 영역(PX)의 경계부와 박막 트랜지스터 위에 형성되어 빛샘을 방지할 수 있다. 즉, 차광 부재(220)는 제1 골짜기(V1) 및 제2 골짜기(V2)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제1 절연층(240)은 유기 물질로 이루어진 색필터(230) 및 차광 부재(220)를 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제1 절연층(240), 차광 부재(220), 보호막(180)에는 제1 드레인 전극(175h)의 넓은 끝 부분과 제2 드레인 전극(175l)의 넓은 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍(185h) 및 복수의 제2 접촉 구멍(185l)이 형성되어 있다.
제1 절연층(240) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 화소 전극(191)의 가장 자리 중 적어도 일부에 인접하여 가장자리를 따라 형성되어 있는 절개부(91a, 91b)를 포함한다. 화소 전극(191)의 가장자리를 따라 절개부(91a, 91b)를 형성함으로써, 화소 영역의 가장자리에서도 프린지 필드를 형성함으로써, 액정 분자의 배열을 원하는 방향으로 조절할 수 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 감압 게이트선(123)을 사이에 두고 서로 분리되어, 게이트선(121) 및 감압 게이트선(123)을 중심으로 화소 영역(PX)의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소 영역(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소 영역(PXb)에 위치한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 제1 접촉 구멍(185h) 및 제2 접촉 구멍(185l)을 통하여 각기 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 데이터 전압을 인가 받는다.
상기에서는 도 2에 도시되어 있는 화소 전극(191)의 형상에 대해 설명하였으나, 화소 전극(191)의 형상은 이에 한정되지 아니하고 다양하게 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 해상도에 따라 다양하게 변경될 수 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
공통 전극(270)은 절개부(271a, 271b)를 포함한다. 절개부(271a, 271b)는 제1 부화소 영역(PXa)에 형성되어 있는 제1 절개부(271a) 및 제2 부화소 영역(PXb)에 형성되어 있는 제2 절개부(271b)를 포함한다. 제1 절개부(271a)는 제1 부화소 전극(191h)과 중첩하도록 배치되고, 제2 절개부(271b)는 제2 부화소 전극(191l)과 중첩하도록 배치된다.
제1 절개부(271a) 및 제2 절개부(271b)는 평면 형태로 볼 때, 십자 형태를 가질 수 있으며, 제1 절개부(271a) 및 제2 절개부(271b)의 단부는 각각 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)의 가장자리보다 돌출되어 있다. 이처럼, 공통 전극(270)의 절개부의 가장자리를 화소 전극의 가장자리보다 돌출되도록 형성함으로써, 프린지 필드의 영향이 화소 영역의 가장자리에까지 안정적으로 미치도록 하여, 화소 영역의 가장자리에서도 액정 분자의 배열을 원하는 방향으로 조절 가능하다.
제1 절개부(271a) 및 제2 절개부(271b)의 폭은 미세 공간(305)의 높이, 즉 셀 간격(cell-gap)의 약 3배 이하인 것이 바람직하다.
제1 절개부(271a) 및 제2 절개부(271b), 그리고 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)의 가장자리에 의해, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 복수의 부영역으로 구분될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제1 절연층(240) 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 화소 영역(PX)의 가장자리에서 서로 연결될 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
제1 부화소 전극(191h)과 공통 전극(270)은 그 사이의 액정층과 함께 제1 액정 축전기(Clch)를 이루고, 제2 부화소 전극(191l)과 공통 전극(270)은 그 사이의 액정층과 함께 제2 액정 축전기(Clcl)를 이루어 제1 및 제2 박막 트랜지스터(Qh, Ql)가 턴 오프된 후에도 인가된 전압을 유지한다.
제1 및 제2 부화소 전극(191h, 191l)은 유지 전극선(125)과 중첩하여 제1 및 제2 유지 축전기(Csth, Cstl)를 이루며, 제1 및 제2 유지 축전기(Csth, Cstl)는 각각 제1 및 제2 액정 축전기(Clch, Clcl)의 전압 유지 능력을 강화한다.
용량 전극(126)과 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 게이트 절연막(140)을 사이에 두고 서로 중첩하여 감압 축전기(Cstd)를 이룬다.
앞서 설명하였듯이, 데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써, 전기장이 없는 상태에서 두 전극(191, 270)의 표면에 대하여 수직을 이루도록 배향되어 있던 액정층의 액정 분자(310)가 두 전극(191, 270)의 표면에 대하여 수평한 방향을 향해 눕게 되고, 액정 분자(310)의 눕는 정도에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
액정층은 음의 유전율 이방성을 가지는 액정 분자(310) 및 중합체를 포함한다. 액정 분자(310)들은 장축이 공통 전극의 절개부(271a, 271b)와 부화소 전극(191h, 191l)의 가장자리에 의해, 각 부화소 전극(191h, 191l)의 서로 다른 방향으로 뻗어 있는 가장자리가 만나는 네 개의 부분으로부터 십자 형태의 공통 전극(270)의 절개부(271a, 271b)의 가운데 부분을 향하는 방향과 대략 평행하게 되도록 중합체에 의해 선경사(pretilt)를 가지고 있으며 기판(110) 의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 제1 및 제2 부화소 각각은 액정 분자(310)의 선경사 방향이 서로 다른 네 개의 부영역을 가지게 된다.
미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다.
공통 전극(270)은 제2 골짜기(V2)에서 제1 절연층(240) 바로 위에 접촉되도록 형성되어, 공통 전극(270)이 미세 공간(305)의 좌측 면과 우측 면을 덮도록 형성될 수 있다. 즉, 공통 전극(270)은 복수의 화소 행을 따라 연결되어 있고, 제2 골짜기(V2)에 위치한 공통 전극(270)의 높이는 화소 영역(PX)에 위치한 공통 전극의 높이보다 낮다. 제2 골짜기(V2)에 위치한 공통 전극(270)의 아래에는 미세 공간(305)이 형성되어 있지 않기 때문이다.
공통 전극(270)은 제1 골짜기(V1)의 적어도 일부 영역에는 형성되지 않는다. 즉, 공통 전극(270)이 화소 영역(PX)의 상측 면과 하측 면의 적어도 일부를 덮지 않도록 형성되어, 미세 공간(305)의 일부가 외부로 노출되도록 한다. 미세 공간(305)이 노출되는 면을 액정 주입구(307)라 한다. 액정 주입구(307)는 제1 골짜기(V1)를 따라 형성되고, 액정 주입구(307)를 통해 액정 물질이 미세 공간(305)의 내부로 주입된다.
상기에서 공통 전극(270)이 미세 공간(305)의 좌측 면과 우측 면을 덮고, 상측 면과 하측 면의 적어도 일부를 덮지 않는 것으로 설명하였으나 본 발명은 이에 한정되지 아니하고, 공통 전극(270)이 미세 공간(305)의 다른 측면을 덮도록 형성될 수도 있다. 예를 들면, 공통 전극(270)이 미세 공간(305)의 상측 면과 하측 면을 덮고, 좌측 면과 우측 면의 적어도 일부를 덮지 않도록 형성될 수도 있다. 이때, 액정 주입구(307)는 제2 골짜기(V2)를 따라 형성될 수도 있다.
공통 전극(270) 위에는 제2 절연층(350)이 더 형성될 수 있다. 제2 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제2 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)의 아래에는 미세 공간(305)이 형성되어 있고, 지붕층(360)에 의해 미세 공간(305)의 형상이 유지될 수 있다.
지붕층(360)은 공통 전극(270)과 마찬가지로 복수의 화소 행을 따라 연결되어 있고, 지붕층(360)에는 제1 골짜기(V1)를 따라 액정 주입구(307)가 형성되어 미세 공간(305)의 일부가 외부로 노출된다.
지붕층(360) 위에는 제3 절연층(370)이 더 형성될 수 있다. 제3 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제3 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제3 절연층(370) 위에는 덮개막(390)이 형성될 수 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 액정 주입구(307)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
이하에서는, 도 6를 참고하여, 본 발명의 일 실시예에 의한 표시 장치의 전기장 생성 전극의 기본 영역에 대하여 설명한다.
도 6은 본 발명의 일 실시예에 의한 표시 장치의 전기장 생성 전극의 기본 영역을 도시한 평면도이다.
도 6에 도시한 바와 같이, 전기장 생성 전극의 기본 영역은 공통 전극(270)의 절개부(271)와 마주보는 화소 전극(191) 그리고, 공통 전극(270)의 절개부(271)를 둘러싸고 있는 화소 전극(191)의 절개부(91)로 이루어진다. 표시 장치를 위에서 바라볼 때 공통 전극(270)의 절개부(271)와 화소 전극(191)의 가장자리에 의해 정의되는 기본 영역은 복수의 소영역(Da, Db, Dc, Dd)으로 구분될 수 있고, 복수의 소 영역은 공통 전극(270)의 절개부(271)를 기준으로 서로 대칭을 이룰 수 있다.
앞서 설명한 바와 같이, 공통 전극(270)의 절개부(271)는 평면 형태로 볼 때, 십자 형태를 가질 수 있으며, 절개부(271)의 단부는 대응하는 화소 전극(191)의 가장자리보다 돌출되어 있다. 공통 전극(270)의 절개부(271)의 폭은 약 2㎛ 내지 약 10㎛일 수 있다.
화소 전극(191)의 절개부(91)는 화소 전극(191)의 가장자리를 따라 거의 사각형 고리 모양으로 형성되어 있는데, 공통 전극(270)의 절개부(271)의 단부에 대응하는 부분 주변에서는 끊어져 있다. 이처럼, 화소 전극(191)에 형성되어 있는 절개부(91)가 끊어져 있는 부분은 화소 전극의 연결부가 된다. 화소 전극의 연결부의 폭은 대응하는 공통 전극(270)의 절개부(271)의 폭보다 넓다.
화소 전극(191)의 절개부(91)는 화소 전극(191)의 가장자리로부터 표시 장치의 셀 간격의 두 배 이하의 간격으로 이격된 위치에 배치될 수 있고, 절개부(91)의 폭은 표시 장치의 셀 간격의 두 배 이하인 것이 바람직하다.
십자 형태의 절개부(271)의 폭은 액정층의 두께, 즉 셀 간격의 약 3배 이하인 것이 바람직하다.
본 실시예에 따른 표시 장치의 경우, 십자 형태의 절개부가 공통 전극에 형성된 것으로 설명하였지만, 전기장 생성 전극인 화소 전극과 공통 전극 중 적어도 하나에 형성될 수 있다. 구체적으로, 십자 형태의 절개부는 화소 전극에 형성될 수 있고, 화소 전극 및 공통 전극 모두에 형성될 수도 있다.
그러면, 도 7를 참고하여, 본 발명의 다른 실시예에 의한 표시 장치의 전기장 생성 전극의 기본 영역에 대하여 설명한다. 도 7는 본 발명의 다른 일 실시예에 의한 표시 장치의 전기장 생성 전극의 기본 영역을 도시한 평면도이다.
도 7에 도시한 바와 같이, 전기장 생성 전극의 기본 영역은 공통 전극(270)의 절개부(271)와 마주보는 화소 전극(191) 그리고, 공통 전극(270)의 절개부(271)를 둘러싸고 있는 화소 전극(191)의 절개부(91)로 이루어진다. 표시 장치를 위에서 바라볼 때 공통 전극(270)의 절개부(271)와 화소 전극(191)의 가장자리에 의해 정의되는 기본 영역은 복수의 소영역(Da, Db, Dc, Dd)으로 구분될 수 있고, 복수의 소 영역은 공통 전극(270)의 절개부(271)를 기준으로 서로 대칭을 이룰 수 있다.
앞서 설명한 바와 같이, 공통 전극(270)의 절개부(271)는 평면 형태로 볼 때, 십자 형태를 가질 수 있으며, 절개부(271)의 단부는 대응하는 화소 전극(191)의 가장자리보다 돌출되어 있다. 공통 전극(270)의 절개부(271)의 폭은 약 2㎛ 내지 약 10㎛일 수 있다.
화소 전극(191)의 절개부(91)는 화소 전극(191)의 가장자리를 따라 거의 사각형 고리 모양으로 형성되어 있는데, 화소 전극(191)의 서로 다른 방향으로 뻗어 있는 가장자리가 만나는 네 개의 부분, 즉 화소 전극(191)의 코너부분에 인접한 부분에서 끊어져 있다. 이처럼, 화소 전극(191)에 형성되어 있는 절개부(91)가 끊어져 있는 부분은 화소 전극의 연결부가 된다. 앞서 설명한 도 6에 도시한 실시예와는 달리, 화소 전극(191)의 절개부(91)는 공통 전극(270)의 절개부(271)와 일부 중첩한다.
화소 전극(191)의 절개부(91)는 화소 전극(191)의 가장자리로부터 표시 장치의 셀 간격의 두 배 이하의 간격으로 이격된 위치에 배치될 수 있고, 절개부(91)의 폭은 표시 장치의 셀 간격의 두 배 이하인 것이 바람직하다.
십자 형태의 절개부(271)의 폭은 액정층의 두께, 즉 셀 간격의 약 3배 이하인 것이 바람직하다.
본 실시예에 따른 표시 장치의 경우, 십자 형태의 절개부가 공통 전극에 형성된 것으로 설명하였지만, 전기장 생성 전극인 화소 전극과 공통 전극 중 적어도 하나에 형성될 수 있다. 구체적으로, 십자 형태의 절개부는 화소 전극에 형성될 수 있고, 화소 전극 및 공통 전극 모두에 형성될 수도 있다.
그러면, 도 8 및 도 9을 참고하여, 액정 분자(310)가 선경사를 가지도록 초기 배향하는 방법에 대하여 설명한다. 도 8은 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이고, 도 9는 본 발명의 일 실시예에 의한 표시 장치의 전기장 생성 전극의 기본 영역에서의 액정 방향을 개념적으로 도시한 것이다.
우선 자외선 등의 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)(330)를 액정 물질과 함께 액정 주입구(307)를 통해 미세 공간(305) 내부로 주입한다. 이 때, 전중합체(330)는 액정층뿐만 아니라, 배향막(11, 21)에 포함될 수도 있다. 전중합체(330)는 자외선 등의 광에 의해 중합 반응을 하는 반응성 메조겐(reactive mesogen)일 수 있다.
다음 제1 및 제2 부화소 전극(191h, 1911)에 데이터 전압을 인가하고 공통 전극(270)에 공통 전압을 인가하여 두 전기장 생성 전극 사이의 액정층에 전기장을 생성한다. 그러면, 액정층의 액정 분자(310)들은 그 전기장에 응답하여, 공통 전극(270)의 절개부(271) 및 화소 전극(191)의 가장 자리에 의한 프린지 필드에 의해 화소 전극(191)의 서로 다른 방향으로 뻗어 있는 가장자리가 만나는 네 개의 부분으로부터 십자 형태의 공통 전극(270)의 절개부(271)의 가운데 부분을 향하는 방향과 대략 평행하게 기울어지며, 전기장 생성 전극의 하나의 기본 영역에서 액정 분자(310)들이 기울어지는 방향은 총 네 방향이 된다.
이에 대하여, 도 9을 참고로 설명한다. 도 9(a)를 참고하면, 전기장 생성 전극의 기본 영역을 이루는 화소 전극(191)의 자장자리에 인접한 부분에서의 액정 분자의 방향자(301a, 301b)는 화소 전극(191)의 가장자리와 각기 수직을 이루게 된다. 또한, 전기장 생성 전극의 기본 영역을 이루는 공통 전극의 절개부(271)와 인접한 부분에서의 액정 분자의 방향자(302a, 302b)는 공통 전극(270)의 절개부(271)의 가장자리와 각기 수직을 이루게 된다. 이처럼, 전기장 생성 전극의 기본 영역을 이루는 화소 전극(191)의 자장자리 및 화소 전극(191)의 절개부(91), 그리고 공통 전극의 절개부(271)에 의해 생성되는 프린지 필드에 따른 액정 방향자가 1차로 정해지고, 액정 분자들이 서로 만나 변형이 최소화되도록 하는 방향으로 2차로 배열되게 되는데, 2차 배열 방향은 각 방향자가 향하는 방향의 벡터 합 방향이 된다. 따라서, 최종적으로 액정 방향자는 도 9(b)에 도시한 바와 같이, 화소 전극(191)의 서로 다른 방향으로 뻗어 있는 가장자리가 만나는 네 개의 부분으로부터 십자 형태의 공통 전극(270)의 절개부(271)의 가운데 부분을 향하는 방향과 거의 평행하게 된다. 각 부 영역(Da, Db, Dc, Dd)에서 유사하게 프린지 필드에 따른 액정 분자(310)의 방향자의 배열이 이루어지게 되고, 전기장 생성 전극의 각 기본 영역 내에서 액정 분자들이 기울어지는 방향은 총 네 방향이 된다. 구체적으로, 각 부영역의 제1 영역(Da)에서, 액정 분자(310)의 방향자의 배열은 화소 가장자리로부터 절개부(271)의 가운데 부분을 향하도록 오른쪽 아래 방향으로 비스듬하게 이루어지고, 제2 영역(Db)에서, 액정 분자(310)의 방향자의 배열은 화소 가장자리로부터 절개부(271)의 가운데 부분을 향하도록 왼쪽 아래 방향으로 비스듬하게 이루어지고, 제3 영역(Dc)에서 액정 분자(310)의 방향자의 배열은 화소 가장자리로부터 절개부(271)의 가운데 부분을 향하도록 오른쪽 위를 향하도록 비스듬하게 이루어지고, 제4 영역(Dd)에서 액정 분자(310)의 방향자의 배열은 화소 가장자리로부터 절개부(271)의 가운데 부분을 향하도록 왼쪽 위를 향하도록 비스듬하게 이루어질 수 있다.
절개부(91)가 형성된 영역에서는 프린지 필드가 형성되지 않기 때문에, 화소 전극(191)의 가장 자리에 가해지는 프린지 필드의 크기를 조절할 수 있다.　 따라서, 화소 전극(191)의 가장 자리에 인접하여 배치되어 있는 액정 분자(310)에 가해지는 프린지 필드의 영향을 줄여, 화소 전극(191)의 가장 자리에 인접하여 배치되어 있는 액정 분자(310)가 화소 전극(191)의 가장 자리와 수직을 이루는 방향으로 기울어지는 것을 조절하여, 화소 전극(191)의 가장 자리에 수직을 이루는 방향으로 액정 분자가 기울어짐에 따라 발생할 수 있는 표시 품질 저하를 방지할 수 있다.
다음으로, 도 10 내지 도 31을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 2를 함께 참조하여 설명한다.
도 10 내지 도 31은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다. 도 10, 도 12, 도 14, 도 16, 도 18, 도 20, 도 22, 도 24, 도 26, 도 28, 및 도 30은 동일한 선을 따라 나타낸 단면도이다. 또한, 도 11, 도 13, 도 15, 도 17, 도 19, 도 21, 도 23, 도 25, 도 27, 도 29, 및 도 31은 동일한 선을 따라 나타낸 단면도이다.
먼저, 도 10 및 도 11에 도시된 바와 같이, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 일방향으로 뻗어있는 게이트선(121)과 감압 게이트선(123)을 형성하고, 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h), 제2 게이트 전극(124l), 및 제3 게이트 전극(124c)을 형성한다.
또한, 게이트선(121), 감압 게이트선(123), 및 제1 내지 제3 게이트 전극(124h, 124l, 124c)와 이격되도록 유지 전극선(125)을 함께 형성할 수 있다.
이어, 게이트선(121), 감압 게이트선(123), 제1 내지 제3 게이트 전극(124h, 124l, 124c), 및 유지 전극선(125)을 포함한 기판(110) 위의 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성할 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)를 형성한다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치하도록 형성하고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치하도록 형성하며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치하도록 형성할 수 있다.
도 12 및 도 13에 도시된 바와 같이, 금속 물질을 증착한 후 이를 패터닝하여 타방향으로 뻗어있는 데이터선(171)을 형성한다. 금속 물질은 단일막 또는 다중막으로 이루어질 수 있다.
또한, 데이터선(171)으로부터 제1 게이트 전극(124h) 위로 돌출되는 제1 소스 전극(173h) 및 제1 소스 전극(173h)과 이격되는 제1 드레인 전극(175h)을 함께 형성한다. 또한, 제1 소스 전극(173h)과 연결되어 있는 제2 소스 전극(173l) 및 제2 소스 전극(173l)과 이격되는 제2 드레인 전극(175l)을 함께 형성한다. 또한, 제2 드레인 전극(175l)으로부터 연장되어 있는 제3 소스 전극(173c) 및 제3 소스 전극(173c)과 이격되는 제3 드레인 전극(175c)을 함께 형성한다.
반도체 물질과 금속 물질을 연속으로 증착한 후 이를 동시에 패터닝하여 제1 내지 제3 반도체(154h, 154l, 154c), 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 및 제1 내지 제3 드레인 전극(175h, 175l, 175c)을 형성할 수도 있다. 이때, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성된다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c), 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 반도체(154h/154l/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 구성한다.
도 14 및 도 15에 도시된 바와 같이, 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 제1 내지 제3 드레인 전극(175h, 175l, 175c), 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에 보호막(180)을 형성한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX) 내에 색필터(230)를 형성한다. 복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터를 형성할 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX)의 경계부 및 박막 트랜지스터 위에 차광 부재(220)를 형성한다.
상기에서 색필터(230)를 형성한 후 차광 부재(220)를 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고 차광 부재(220)를 먼저 형성한 후 색필터(230)를 형성할 수도 있다.
이어, 색필터(230) 및 차광 부재(220) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제1 절연층(240)을 형성한다.
이어, 보호막(180), 차광 부재(220), 및 제1 절연층(240)을 식각하여 제1 드레인 전극(175h)의 일부가 노출되도록 제1 접촉 구멍(185h)을 형성하고, 제2 드레인 전극(175l)의 일부가 노출되도록 제2 접촉 구멍(185l)을 형성한다.
도 16 및 도 17에 도시된 바와 같이, 제1 절연층(240) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착한 후 패터닝하여 제1 부화소 영역(PXa) 내에 제1 부화소 전극(191h)을 형성하고, 제2 부화소 영역(PXb) 내에 제2 부화소 전극(191l)을 형성한다. 제1 부화소 전극(191h)은 제1 접촉 구멍(185h)을 통해 제1 드레인 전극(175h)과 연결되도록 형성하고, 제2 부화소 전극(191l)은 제2 접촉 구멍(185l)을 통해 제2 드레인 전극(175l)과 연결되도록 형성한다.
또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)에 각각 절개부(91a, 91b)를 형성한다. 절개부(91a, 91b)는 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)의 가장 자리 중 적어도 일부에 인접하도록 가장자리를 따라 형성한다.
도 18 및 도 19에 도시된 바와 같이, 화소 전극(191) 위에 감광성 유기 물질을 도포하고, 포토 공정을 통해 희생층(300)을 형성한다. 희생층(300)은 포지티브 감광 물질로 이루어지는 것이 바람직하다.
희생층(300)은 복수의 화소 열을 따라 연결되도록 형성된다. 즉, 희생층(300)은 각 화소 영역(PX)을 덮도록 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치한 제1 골짜기(V1)를 덮도록 형성된다.
이어, 희생층(300)에 소정의 열을 가하여 경화 공정을 진행한다.
도 20 및 도 21에 도시된 바와 같이, 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하여 공통 전극(270)을 형성하고, 공통 전극(270) 위에 감광막을 도포한다. 감광막은 포지티브 감광 물질로 이루어지는 것이 바람직하다.
이어, 기판(110) 상부에 마스크(600)를 대응시키고, 감광막을 노광 및 현상하여 감광막 패턴(500)을 형성한다. 마스크(600)는 노광 공정에서 광이 투과할 수 없는 불투과부(610)와 광이 투과할 수 있는 투과부(620)로 이루어진다. 감광막이 포지티브 감광 물질로 이루어져 있으므로, 현상 공정에서 불투과부(610)에 대응하는 부분의 감광막은 남게 되고, 투과부(620)에 대응하는 부분의 감광막은 제거된다.
감광막 패턴(500)을 이용하여 공통 전극(270)을 식각하여 절개부(271a, 271b)를 형성하는 등 공통 전극(270)을 패터닝한다. 공통 전극(270)은 대략 각 화소 영역(PX)을 덮도록 형성되고, 인접한 화소 영역(PX) 사이에 위치하는 제2 골짜기(V2)를 덮도록 형성된다. 또한, 절개부(271a, 271b)는 제1 부화소 영역(PXa)에 형성되어 있는 제1 절개부(271a) 및 제2 부화소 영역(PXb)에 형성되어 있는 제2 절개부(271b)를 포함한다. 제1 절개부(271a)는 제1 부화소 전극(191h)과 중첩하도록 배치되고, 제2 절개부(271b)는 제2 부화소 전극(191l)과 중첩하도록 배치된다.
제1 절개부(271a) 및 제2 절개부(271b)는 평면 형태로 볼 때, 십자 형태를 가질 수 있으며, 제1 절개부(271a) 및 제2 절개부(271b)의 단부는 각각 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)의 가장자리보다 돌출되어 있다. 다만, 공통 전극(270)에 형성되는 절개부(271a, 271b)의 형상은 이에 한정되지 아니하며 다양한 형상으로 이루어질 수 있다.
도 22 및 도 23에 도시된 바와 같이, 감광막 패턴(500)을 전면 노광하고, 현상하여 제거한다. 감광막 패턴(500)은 포지티브 감광 물질로 이루어져 있으므로, 전면 노광 후 현상할 경우 감광막 패턴(500) 전체가 제거된다.
감광막 패턴(500)을 제거하는 공정에서 현상액을 이용하여 현상할 수 있으며, 예를 들면, 현상액은 수산화 테트라메틸 암모늄 (TMAH, Tetramethyl ammounium hydroxide)으로 이루어질 수 있다.
감광막 패턴(500)을 제거하는 공정에서 희생층(300)이 현상액에 노출되는 부분이 발생하게 된다. 앞서 희생층(300)을 열 경화하는 공정을 거쳤으므로, 희생층(300)은 현상액에 의해 제거되지 않는다. 즉, 감광막 패턴(500)의 제거 공정에 의해 희생층(300)이 영향을 받지 않는다.
도 24 및 도 25에 도시된 바와 같이, 공통 전극(270) 위에 실리콘 산화물 또는 실리콘 질화물과 같은 무기 절연 물질로 제2 절연층(350)을 형성할 수 있다.
이어, 제2 절연층(350) 위에 유기 물질로 지붕층(360)을 형성한다. 지붕층(360)을 패터닝하여 제1 골짜기(V1)에 위치하는 지붕층(360)을 제거할 수 있다.
도 26 및 도 27에 도시된 바와 같이, 지붕층(360) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제3 절연층(370)을 형성할 수 있다. 제3 절연층(370)은 패터닝된 지붕층(360) 위에 형성되므로 지붕층(360)의 측면을 덮어 보호할 수 있다.
도 28 및 도 29에 도시된 바와 같이, 제3 절연층(370) 및 제2 절연층(350)을 패터닝하여, 제1 골짜기(V1)에 위치하는 제3 절연층(370) 및 제2 절연층(350)을 제거한다. 이에 따라 제1 골짜기(V1)에 위치한 희생층(300)이 노출된다.
희생층(300)이 노출된 기판(110) 위에 스트리퍼 용액을 공급하여 희생층(300)을 전면 제거하거나, 애싱(ashing) 공정을 이용하여 희생층(300)을 전면 제거한다. 희생층(300)에 열 경화 공정이 진행된 바 있으므로 현상액에 의해서는 희생층(300)이 제거되지 않으나, 스트리퍼 또는 애싱 공정을 이용하면 희생층(300)을 용이하게 제거할 수 있다.
희생층(300)이 제거되면, 희생층(300)이 위치하였던 자리에 미세 공간(305)이 생긴다.
화소 전극(191)과 공통 전극(270)은 미세 공간(305)을 사이에 두고 서로 이격되고, 화소 전극(191)과 지붕층(360)은 미세 공간(305)을 사이에 두고 서로 이격된다. 공통 전극(270)과 지붕층(360)은 미세 공간(305)의 상부면과 양측면을 덮도록 형성된다.
지붕층(360) 및 공통 전극(270)이 제거된 부분을 통해 미세 공간(305)은 외부로 노출되어 있으며, 이를 액정 주입구(307)라 한다. 액정 주입구(307)는 제1 골짜기(V1)를 따라 형성되어 있다. 이와 달리 액정 주입구(307)가 제2 골짜기(V2)를 따라 형성되도록 할 수도 있다.
이어, 기판(110)에 열을 가하여 지붕층(360)을 경화시킨다. 지붕층(360)에 의해 미세 공간(305)의 형상이 유지되도록 하기 위함이다.
이어, 스핀 코팅 방식 또는 잉크젯 방식으로 배향 물질이 포함되어 있는 배향액을 기판(110) 위에 떨어뜨리면, 배향액이 액정 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 배향액을 미세 공간(305)의 내부로 주입한 후 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305) 내부의 벽면에 남게 된다.
따라서, 화소 전극(191) 위에 제1 배향막(11)을 형성하고, 공통 전극(270) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305)을 사이에 두고 마주보도록 형성되고, 화소 영역(PX)의 가장자리에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 측면을 제외하고는 제1 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다. 추가로 제1 및 제2 배향막(11, 21)에 UV를 조사하는 공정을 진행함으로써, 기판(110)에 대해 수평한 방향으로 배향이 이루어지도록 할 수도 있다.
이어, 잉크젯 방식 또는 디스펜싱 방식으로 액정 분자(310)들로 이루어진 액정 물질을 기판(110) 위에 떨어뜨리면, 액정 물질이 액정 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 이때, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리고, 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리지 않을 수 있다. 이와 반대로, 액정 물질을 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 떨어뜨리고, 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리지 않을 수 있다.
홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 액정 물질을 떨어뜨리면 모세관력(capillary force)에 의해 액정 물질이 액정 주입구(307)를 통과하여 미세 공간(305) 내부로 들어가게 된다. 이때, 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)를 통해 미세 공간(305) 내부의 공기가 빠져나감으로써, 액정 물질이 미세 공간(305) 내부로 잘 들어가게 된다.
또한, 액정 물질을 모든 액정 주입구(307)에 떨어뜨릴 수도 있다. 즉, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)과 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 떨어뜨릴 수 있다.
도 30 및 도 31에 도시된 바와 같이, 제3 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 증착하여 덮개막(390)을 형성한다. 덮개막(390)은 미세 공간(305)이 외부로 노출되어 있는 액정 주입구(307)를 덮도록 형성되어 미세 공간(305)을 밀봉한다.
이어, 도시는 생략하였으나, 표시 장치의 상하부 면에 편광판을 더 부착할 수 있다. 편광판은 제1 편광판과 제2 편광판으로 이루어질 수 있다. 기판(110)의 하부 면에 제1 편광판을 부착하고, 덮개막(390) 위에 제2 편광판을 부착할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 제1 배향막 21: 제2 배향막
91: 화소 전극의 절개부 110: 기판
121: 게이트선 123: 감압 게이트선
125: 유지 전극선 140: 게이트 절연막
171: 데이터선 180: 보호막
191h: 제1 부화소 전극 191l: 제2 부화소 전극
220: 차광 부재 230: 색필터
240: 제1 절연층 270: 공통 전극
271: 공통 전극의 절개부 300: 희생층
305: 미세 공간 307: 액정 주입구
310: 액정 분자 330: 전중합체
350: 제2 절연층 360: 지붕층
370: 제3 절연층 390: 덮개막
600: 마스크 610: 불투과부
620: 투과부

Claims (20)

  1. 기판,
    상기 기판 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 있는 화소 전극,
    상기 화소 전극 위에 상기 화소 전극과 미세 공간을 사이에 두고 이격되도록 형성되고, 공통 전극 절개부를 포함하는 공통 전극,
    상기 공통 전극 위에 형성되어 있는 지붕층,
    상기 미세 공간의 일부를 노출시키도록 상기 공통 전극 및 상기 지붕층에 형성되어 있는 액정 주입구,
    상기 미세 공간을 채우고 있는 액정층, 및
    상기 액정 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는,
    표시 장치.
  2. 제1 항에 있어서,
    상기 공통 전극 절개부는 십자 형태로 이루어지는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 화소 전극은 상기 화소 전극의 가장 자리 중 적어도 일부에 인접하여 상기 가장 자리를 따라 배치되어 있는 화소 전극 절개부를 포함하는,
    표시 장치.
  4. 제3 항에 있어서,
    상기 기판의 상부에서 바라볼 때, 상기 공통 전극 절개부의 단부는 상기 화소 전극의 가장자리보다 돌출되어 있는,
    표시 장치.
  5. 제4 항에 있어서,
    상기 화소 전극의 위에 형성되어 있는 제1 배향막, 및
    상기 공통 전극의 아래에 형성되어 있는 제2 배향막을 더 포함하고,
    상기 제1 배향막 및 상기 제2 배향막 중 적어도 하나는 광중합 물질에 의해 광배향 되어 있는,
    표시 장치.
  6. 제5 항에 있어서,
    상기 액정층은 액정 분자를 포함하고,
    상기 액정 분자는 상기 액정층에 전기장이 가해지지 않았을 때 상기 기판의 표면에 실질적으로 수직을 이루도록 배열되어 있는,
    표시 장치.
  7. 제6 항에 있어서,
    상기 액정 분자는 상기 화소 전극의 상기 가장자리가 만나는 지점으로부터 상기 공통 전극의 상기 공통 전극 절개부의 중앙부분을 향하는 방향과 평행한 방향으로 선경사 가지도록 배열되어 있는,
    표시 장치.
  8. 제6 항에 있어서,
    상기 화소 전극은 상기 화소 전극의 상기 가장자리와 상기 공통 전극의 상기 공통 전극 절개부에 의해 복수의 부 영역으로 구분되고,
    상기 부 영역에서, 상기 액정층의 액정 분자는 서로 다른 방향으로 선경사를 가지도록 배열되어 있는,
    표시 장치.
  9. 제1 항에 있어서,
    상기 기판 위에 교차하도록 형성되어 있는 게이트선 및 데이터선을 더 포함하고,
    상기 기판은 복수의 화소 영역을 포함하고,
    상기 화소 영역은 상기 게이트선을 사이에 두고 분리되어 있는 제1 부화소 영역 및 제2 부화소 영역을 포함하고,
    상기 화소 전극은 상기 제1 부화소 영역에 형성되어 있는 제1 부화소 전극, 및 상기 제2 부화소 영역에 형성되어 있는 제2 부화소 전극을 포함하고,
    상기 공통 전극 및 상기 지붕층은 상기 화소 영역의 양측 가장자리에서 상기 미세 공간의 측면을 덮도록 형성되어 있는,
    표시 장치.
  10. 제9 항에 있어서,
    상기 공통 전극 및 상기 지붕층은 상기 데이터선에 나란한 방향의 상기 화소 영역의 가장자리에서 상기 미세 공간의 측면을 덮도록 형성되어 있고,
    상기 액정 주입구는 상기 제1 부화소 영역과 상기 제2 부화소 영역 사이에 형성되어 있는,
    표시 장치.
  11. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 공통 전극을 형성하는 단계,
    상기 공통 전극을 패터닝하여 공통 전극 절개부를 형성하는 단계,
    상기 공통 전극 위에 지붕층을 형성하는 단계,
    상기 희생층의 일부가 노출되도록 상기 지붕층을 패터닝하여 액정 주입구를 형성하는 단계,
    상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계,
    상기 액정 주입구를 통해 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 및
    상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하는,
    표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 희생층을 형성하는 단계 이후에,
    상기 희생층을 열경화하는 단계를 더 포함하는,
    표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 공통 전극을 패터닝하여 상기 공통 전극 절개부를 형성하는 단계는,
    상기 공통 전극 위에 감광막을 도포하는 단계,
    마스크를 이용하여 상기 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 이용하여 상기 공통 전극을 식각하여 상기 공통 전극 절개부를 형성하는 단계, 및
    상기 감광막 패턴을 전면 노광하고, 현상하여 제거하는 단계를 포함하는,
    표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 희생층 및 상기 감광막은 포지티브 감광 물질으로 이루어지는,
    표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 감광막 패턴을 제거하는 단계에서,
    상기 감광막 패턴을 현상액으로 현상하여 제거하는,
    표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 현상액은 수산화 테트라메틸 암모늄 (TMAH, Tetramethyl ammounium hydroxide)으로 이루어지는,
    표시 장치의 제조 방법.
  17. 제12 항에 있어서,
    상기 희생층을 제거하는 단계에서,
    상기 희생층을 스트리퍼를 이용하여 제거하거나, 애싱 공정을 이용하여 제거하는,
    표시 장치의 제조 방법.
  18. 제11 항에 있어서,
    상기 공통 전극 절개부는 십자 형태로 이루어지고,
    상기 화소 전극은 상기 화소 전극의 가장 자리 중 적어도 일부에 인접하여 상기 가장 자리를 따라 배치되어 있는 화소 전극 절개부를 포함하고,
    상기 기판의 상부에서 바라볼 때, 상기 공통 전극 절개부의 단부는 상기 화소 전극의 가장자리보다 돌출되어 있는,
    표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 액정 주입구를 형성하는 단계 이후에,
    상기 액정 주입구를 통해 광중합 물질 및 배향 물질을 주입하여 상기 화소 전극의 위에 제1 배향막을 형성하고, 상기 공통 전극의 아래에 제2 배향막을 형성하는 단계를 더 포함하고,
    상기 액정층을 형성하는 단계 이후에,
    상기 액정층에 전기장을 생성하고, 광을 조사하여 상기 제1 배향막 및 상기 제2 배향막에 선경사를 형성하는 단계를 더 포함하는,
    표시 장치의 제조 방법.
  20. 제11 항에 있어서,
    상기 기판은 복수의 화소 영역을 포함하고,
    상기 공통 전극 및 상기 지붕층은 상기 화소 영역의 양측 가장자리에서 상기 미세 공간의 측면을 덮도록 형성되어 있는,
    표시 장치의 제조 방법.
KR1020130025140A 2013-03-08 2013-03-08 표시 장치 및 그 제조 방법 KR20140110563A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130025140A KR20140110563A (ko) 2013-03-08 2013-03-08 표시 장치 및 그 제조 방법
US13/940,511 US9244301B2 (en) 2013-03-08 2013-07-12 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130025140A KR20140110563A (ko) 2013-03-08 2013-03-08 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140110563A true KR20140110563A (ko) 2014-09-17

Family

ID=51487429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130025140A KR20140110563A (ko) 2013-03-08 2013-03-08 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9244301B2 (ko)
KR (1) KR20140110563A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042240A (ko) * 2014-10-07 2016-04-19 삼성디스플레이 주식회사 액정 표시 장치
KR20160053057A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150121387A (ko) * 2014-04-18 2015-10-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10330999B2 (en) * 2014-09-22 2019-06-25 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
KR20160120839A (ko) * 2015-04-08 2016-10-19 삼성디스플레이 주식회사 액정 표시 장치
KR20160123424A (ko) * 2015-04-15 2016-10-26 삼성디스플레이 주식회사 액정 표시 장치
CN110998422A (zh) * 2017-05-22 2020-04-10 堺显示器制品株式会社 显示面板以及显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2321718A (en) * 1997-01-31 1998-08-05 Nat Science Council LIquid crystal display
US6141072A (en) * 1997-04-04 2000-10-31 Georgia Tech Research Corporation System and method for efficient manufacturing of liquid crystal displays
DE69931370T2 (de) * 1999-10-01 2007-02-01 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung eines aufgehängten Elements für elektrische Verbindungen zwischen zwei Teilen eines Micromechanismus, welche relativ zueinander beweglich sind
US20050088261A1 (en) * 2003-10-24 2005-04-28 Lianjun Liu Method of making a micromechanical device
KR101157965B1 (ko) 2005-12-08 2012-06-25 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101193381B1 (ko) * 2005-12-29 2012-10-19 엘지디스플레이 주식회사 액정표시장치의 제조방법
WO2008093598A1 (ja) * 2007-02-02 2008-08-07 Dai Nippon Printing Co., Ltd. 位相差制御機能を有する光学部材及び液晶ディスプレイ
KR101498315B1 (ko) * 2007-08-10 2015-03-03 스미또모 베이크라이트 가부시키가이샤 포지티브형 감광성 수지 조성물, 경화막, 보호막, 절연막 및 반도체 장치
KR101542399B1 (ko) 2008-08-26 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101448000B1 (ko) 2008-08-26 2014-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8493540B2 (en) 2008-12-15 2013-07-23 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
KR20100080096A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 잉크젯 프린트헤드 및 그 제조방법
US8871590B2 (en) * 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
KR101620526B1 (ko) 2010-01-22 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
KR101605821B1 (ko) * 2010-09-10 2016-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20120036109A (ko) * 2010-10-07 2012-04-17 삼성전자주식회사 액정 표시 장치
KR101722466B1 (ko) * 2010-10-25 2017-04-04 삼성디스플레이 주식회사 컬러 필터 기판, 그 제조 방법 및 이를 이용한 표시 패널
KR101744920B1 (ko) * 2010-12-15 2017-06-09 삼성디스플레이 주식회사 액정 표시 패널
JP5836846B2 (ja) * 2011-03-11 2015-12-24 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR20120124011A (ko) * 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
US9239502B2 (en) * 2011-12-23 2016-01-19 Au Optronics Corporation Pixel structure with data line, scan line and gate electrode formed on the same layer and manufacturing method thereof
KR20130107952A (ko) * 2012-03-23 2013-10-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20130129008A (ko) * 2012-05-18 2013-11-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101904211B1 (ko) 2012-05-30 2018-10-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20130140325A (ko) * 2012-06-14 2013-12-24 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR20140025081A (ko) 2012-08-21 2014-03-04 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140048731A (ko) 2012-10-16 2014-04-24 삼성디스플레이 주식회사 나노 크리스탈 디스플레이

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042240A (ko) * 2014-10-07 2016-04-19 삼성디스플레이 주식회사 액정 표시 장치
KR20160053057A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US9244301B2 (en) 2016-01-26
US20140253836A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
KR101926838B1 (ko) 액정 표시 장치
KR101973009B1 (ko) 액정 표시 장치
KR20140110563A (ko) 표시 장치 및 그 제조 방법
US8823912B2 (en) Liquid crystal display having particular pixel structure
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR20140111107A (ko) 표시 장치 및 그 제조 방법
KR20140109744A (ko) 액정 표시 장치
KR20150089264A (ko) 표시 장치 및 그 제조 방법
KR20150015767A (ko) 표시 장치 및 그 제조 방법
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR20140140931A (ko) 표시 장치 및 그 제조 방법
KR20150090637A (ko) 액정 표시 장치 및 이의 제조 방법
KR20150086821A (ko) 액정 표시 장치 및 그 제조 방법
KR101942004B1 (ko) 액정 표시 장치
KR20150085732A (ko) 표시 장치 및 그 제조 방법
KR20160014847A (ko) 액정 표시 장치 및 그 제조 방법
KR20150115123A (ko) 표시 장치 및 그 제조 방법
KR20150121390A (ko) 표시 장치 및 그 제조 방법
KR20160092107A (ko) 표시 장치 및 그 제조 방법
KR20160086015A (ko) 액정 표시 장치 및 이의 제조 방법
KR20150136685A (ko) 표시 장치 및 그 제조 방법
US10371977B2 (en) Flexible display device comprising a plurality of microactivities and a plastic layer having a fixed part and a flexible part
KR20160042331A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid