KR20160014847A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160014847A
KR20160014847A KR1020140096608A KR20140096608A KR20160014847A KR 20160014847 A KR20160014847 A KR 20160014847A KR 1020140096608 A KR1020140096608 A KR 1020140096608A KR 20140096608 A KR20140096608 A KR 20140096608A KR 20160014847 A KR20160014847 A KR 20160014847A
Authority
KR
South Korea
Prior art keywords
sub
electrode
pixel electrode
layer
region
Prior art date
Application number
KR1020140096608A
Other languages
English (en)
Inventor
박제형
박은길
양승호
태창일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140096608A priority Critical patent/KR20160014847A/ko
Priority to US14/567,638 priority patent/US9780127B2/en
Publication of KR20160014847A publication Critical patent/KR20160014847A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는 복수의 화소 영역을 포함하는 절연 기판, 상기 절연 기판 위에 위치하며 절연되어 교차하는 게이트선 및 데이터선을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 보호층, 상기 보호층 위에 위치하고 제1 전압이 인가되는 제1 부화소 전극 및 제2 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극, 상기 보호층 위에 위치하며 공통 전압이 인가되는 차폐 전극, 상기 화소 전극 위에 위치하며 액정층이 주입된 제1 미세 공간, 상기 차폐 전극 위에 위치하며 상기 액정층이 주입된 제2 미세 공간, 상기 제1 및 제2 미세 공간 위에 위치하며, 상기 제1 및 제2 미세 공간에 의해 상기 화소 전극 및 상기 차폐 전극과 이격된 공통 전극, 상기 공통 전극 위에 위치하는 지붕층, 상기 제1 및 제2 미세 공간의 일부를 노출시키도록 상기 공통 전극 및 상기 지붕층에 형성되어 있는 제1 주입구 및 제2 주입구, 그리고 상기 지붕층 위에 위치하며 상기 제1 및 제2 주입구를 덮어 상기 제1 및 제2 미세 공간을 밀봉하는 덮개막을 포함한다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTRAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
오늘날 널리 이용되는 컴퓨터 모니터, 텔레비전, 휴대폰 등에는 표시 장치가 필요하다. 표시 장치에는 음극선관 표시 장치, 액정 표시 장치, 플라즈마 표시 장치 등이 있다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 액정 표시 장치 및 그 제조 방법을 제공하고자 한다.
또한 본 발명은 측면 시인성이 향상되며 빛샘 현상의 제어가 가능한 액정 표시 장치 및 그 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 액정 표시 장치는 복수의 화소 영역을 포함하는 절연 기판, 상기 절연 기판 위에 위치하며 절연되어 교차하는 게이트선 및 데이터선을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 보호층, 상기 보호층 위에 위치하고 제1 전압이 인가되는 제1 부화소 전극 및 제2 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극, 상기 보호층 위에 위치하며 공통 전압이 인가되는 차폐 전극, 상기 화소 전극 위에 위치하며 액정층이 주입된 제1 미세 공간, 상기 차폐 전극 위에 위치하며 상기 액정층이 주입된 제2 미세 공간, 상기 제1 및 제2 미세 공간 위에 위치하며, 상기 제1 및 제2 미세 공간에 의해 상기 화소 전극 및 상기 차폐 전극과 이격된 공통 전극, 상기 공통 전극 위에 위치하는 지붕층, 상기 제1 및 제2 미세 공간의 일부를 노출시키도록 상기 공통 전극 및 상기 지붕층에 형성되어 있는 제1 주입구 및 제2 주입구, 그리고 상기 지붕층 위에 위치하며 상기 제1 및 제2 주입구를 덮어 상기 제1 및 제2 미세 공간을 밀봉하는 덮개막을 포함한다.
상기 차폐 전극은 상기 데이터선과 중첩할 수 있다.
상기 보호층 위에 위치하는 색필터, 상기 색필터 위에 위치하는 제1 절연층, 상기 제1 부화소 전극 및 상기 제2 부화소 전극 사이에 위치하는 제2 절연층, 및 상기 공통 전극 위에 위치하는 제3 절연층 더 포함할 수 있다.
상기 제2 절연층 위에 위치하며, 상기 게이트선 방향으로 위치하는 차광 부재를 더 포함할 수 있다.
상기 제1 부화소 전극의 적어도 일부는 상기 제2 절연층의 아래에 위치하고, 상기 제2 부화소 전극은 상기 제2 절연층 위에 위치할 수 있다.
상기 제1 부화소 전극은 상기 제2 절연층의 아래에 위치하는 제1 부영역과 상기 제2 절연층의 위에 위치하는 제2 부영역을 포함하고, 상기 제1 부영역과 상기 제2 부영역은 상기 제2 절연층에 형성된 접촉 구멍을 통해 서로 연결되어 있을 수 있다.
상기 제2 부화소 전극은 서로 다른 복수의 방향을 따라 뻗어 있는 복수의 가지 전극을 포함할 수 있다.
하나의 화소 영역은 상기 제1 부화소 전극의 상기 제2 부영역이 위치하는 제1 영역, 상기 제1 부화소 전극의 상기 제1 부영역과 상기 제2 부화소 전극의 일부가 서로 중첩하는 제2 영역, 그리고 상기 제2 부화소 전극의 나머지가 위치하는 제3 영역을 포함할 수 있다.
상기 제1 전압과 상기 공통 전압의 차이는 상기 제2 전압과 상기 공통 전압의 차이보다 클 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 복수의 화소 영역을 포함하는 절연 기판, 상기 절연 기판 위에 절연되어 교차하는 게이트선 및 데이터선을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 보호층, 상기 보호층 위에 위치하고, 제1 전압이 인가되는 제1 부화소 전극 및 제2 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극, 상기 보호층 위에 위치하고 공통 전압이 인가되는 차폐 전극, 상기 화소 전극 및 상기 차폐 전극 위에 위치하며 액정층이 주입된 미세 공간, 상기 미세 공간 위에 위치하며, 상기 액정층에 의해 상기 화소 전극과 이격된 공통 전극, 상기 공통 전극 위에 위치하는 지붕층, 상기 미세 공간의 일부를 노출시키도록 상기 공통 전극 및 상기 지붕층에 형성되어 있는 주입구, 그리고 상기 지붕층 위에 위치하며 상기 주입구를 덮어 상기 미세 공간을 밀봉하는 덮개막을 포함하며, 상기 미세 공간은 상기 차폐 전극 및 상기 화소 전극과 중첩한다.
상기 보호층 위에 위치하는 색필터, 상기 색필터 위에 위치하는 제1 절연층, 상기 제1 부화소 전극 및 상기 제2 부화소 전극 사이에 위치하는 제2 절연층, 및 상기 공통 전극 위에 위치하는 제3 절연층 더 포함할 수 있다.
상기 차폐 전극은 상기 데이터선과 중첩하고, 상기 제2 절연층 위에 위치하며, 상기 게이트선 방향으로 위치하는 차광 부재를 더 포함할 수 있다.
상기 제1 부화소 전극의 적어도 일부는 상기 제2 절연층의 아래에 위치하고, 상기 제2 부화소 전극은 상기 제2 절연층 위에 위치할 수 있다.
상기 제1 부화소 전극은 상기 제2 절연층의 아래에 위치하는 제1 부영역과 상기 제2 절연층의 위에 위치하는 제2 부영역을 포함하고, 상기 제1 부영역과 상기 제2 부영역은 상기 제2 절연층에 형성된 접촉 구멍을 통해 서로 연결되어 있을 수 있다.
상기 제2 부화소 전극은 서로 다른 복수의 방향을 따라 뻗어 있는 복수의 가지 전극을 포함할 수 있다.
하나의 화소 영역은 상기 제1 부화소 전극의 상기 제2 부영역이 위치하는 제1 영역, 상기 제1 부화소 전극의 상기 제1 부영역과 상기 제2 부화소 전극의 일부가 서로 중첩하는 제2 영역, 그리고 상기 제2 부화소 전극의 나머지가 위치하는 제3 영역을 포함하고, 상기 제1 전압과 상기 공통 전압의 차이는 상기 제2 전압과 상기 공통 전압의 차이보다 클 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 보호층을 형성하는 단계, 상기 보호층 위에 상기 박막 트랜지스터와 연결되는 제1 부화소 전극 및 제2 부화소 전극을 형성하는 단계, 상기 제1 부화소 전극과 동시에 차폐 전극을 형성하는 단계, 상기 제1 부화소 전극, 제2 부화소 전극 및 상기 차폐 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 공통 전극을 형성하는 단계, 상기 공통 전극 위에 유기 물질을 도포하고, 패터닝하여 지붕층을 형성하는 단계, 상기 희생층을 노출시키는 단계, 상기 노출된 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계, 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 및 상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함한다.
상기 박막 트랜지스터 위에 색필터를 형성하는 단계, 상기 색필터 위에 제1 절연층을 형성하는 단계, 상기 제1 부화소 전극의 일부와 상기 제2 부화소 전극 사이에 제2 절연층을 형성하는 단계, 및 상기 제2 절연층 위에 차광 부재를 형성하는 단계를 더 포함할 수 있다.
상기 미세 공간은 차폐 전극과 중첩하도록 형성될 수 있다.
상기 미세 공간은 상호 분리된 제1 미세 공간 및 제2 미세 공간을 포함하고, 상기 제1 미세 공간은 상기 제1 부화소 전극 및 상기 제2 부화소 전극과 중첩하고, 상기 제2 미세공간은 상기 차폐 전극과 중첩하도록 형성될 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 액정 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한 3분할 화소 구조를 통해 측면 시인성이 향상되며, 차폐 전극과 가로 차광 부재를 통한 빛샘 현상의 제어가 가능하다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이다.
도 3은 도 1의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 4는 도 1의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 제1 부화소 전극의 일부 평면도이다.
도 6은 본 발명의 일 실시예에 따른 제1 부화소 전극 및 제2 부화소 전극의 평면도이다.
도 7은 도 2의 VII-VII선에 따라 자른 단면도이다.
도 8은 도 2의 VIII-VIII선에 따라 자른 단면도이다.
도 9는 도 2의 IX-IX선에 따라 자른 단면도이다.
도 10 내지 도 19는 제조 공정에 따라 도 1의 III-III선 및 IV-IV선을 자른 단면도이다.
도 20은 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 21은 도 20의 II'-II''선에 따라 자른 단면도이다.
도 22는 도 20의 III'-III''선에 따라 자른 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 첨부된 도면을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다. 도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이고, 편의상 도 1에는 일부 구성 요소만 도시되어 있다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110), 기판(110) 위에 형성되어 있는 지붕층(360)을 포함한다.
기판(110)은 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 복수의 화소 영역(PX) 사이에는 화소 영역의 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
본 발명의 일 실시예에 따른 제2 골짜기(V2)는 두 개의 골짜기를 포함할 수 있으며, 두 개의 골짜기 사이에 위치하는 미세 공간(305b)을 포함할 수 있다.
지붕층(360)은 화소 행 방향으로 형성되어 있다. 이때, 제1 골짜기(V1)에서는 지붕층(360)이 제거되어 지붕층(360) 아래에 위치하는 구성 요소가 외부로 노출될 수 있도록 주입구(307a, 307b)가 형성되어 있다.
각 지붕층(360)은 인접한 제2 골짜기(V2) 사이에서 기판(110)으로부터 떨어져 형성됨으로써, 미세 공간(305a, 305b)이 형성된다. 또한, 각 지붕층(360)은 제2 골짜기(V2)에서는 기판(110)에 부착되도록 형성됨으로써, 미세 공간(305)의 양 측면을 덮도록 한다.
본 발명의 일 실시예에 따르면, 제1 골짜기(V1)와 제2 골짜기(V2)에 의해 둘러싸이고, 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극이 위치하는 제1 미세 공간(305a)은 제1 주입구(307a)를 통해 액정층이 주입된다. 또한 제1 골짜기(V1)와 제2 골짜기(V2)에 의해 둘러싸이고 차폐 전극(199)이 위치하는 제2 미세 공간(305b)은 제2 주입구(307b)를 통해 액정층이 주입된다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 화소 영역(PX), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)은 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부는 제2 골짜기(V2)에서 기판(110)으로부터 떨어져 형성됨으로써 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이어, 도 2 내지 도 9에 도 1을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대하여 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이고, 도 3은 도 1의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이며, 도 4는 도 1의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 제1 부화소 전극의 일부 평면도이고, 도 6은 본 발명의 일 실시예에 따른 제1 부화소 전극 및 제2 부화소 전극의 평면도이고, 도 7은 도 2의 VII-VII선에 따라 자른 단면도이고, 도 8은 도 2의 VIII-VIII선에 따라 자른 단면도이고, 도 9는 도 2의 IX-IX선에 따라 자른 단면도이다.
우선 도 1 내지 도 4를 참조하면, 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(110) 위에 게이트선(121) 및 기준 전압선(131)이 위치한다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함한다.
제1 게이트 전극(124a) 및 제2 게이트 전극(124b)은 서로 연결되어 하나의 돌출부를 이룬다. 이때, 제1, 제2, 및 제3 게이트 전극(124a, 124b, 124c)의 돌출 형태는 변경이 가능하다.
기준 전압선(131)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 기준 전압선(131)은 게이트선(121)과 평행하게 뻗을 수 있으며, 확장부(136)를 가지며, 확장부(136)는 뒤에서 설명하는 제3 드레인 전극(175c)과 연결되어 있다.
게이트선(121), 기준 전압선(131), 그리고 확장부(136) 위에는 게이트 절연막(gate insulating layer)(140)이 위치한다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 비정질 또는 결정질 규소 등으로 만들어질 수 있는 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)가 위치한다. 제1 반도체(154a)는 제1 게이트 전극(124a) 위에 위치할 수 있고, 제2 반도체(154b)는 제2 게이트 전극(124b) 위에 위치할 수 있으며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치할 수 있다.
제1 반도체(154a)와 제2 반도체(154b)는 서로 연결될 수 있고, 제2 반도체(154b)와 제3 반도체(154c)도 서로 연결될 수 있다. 또한, 제1 반도체(154a)는 데이터선(171)의 아래까지 연장되어 위치할 수도 있다. 제1 내지 제3 반도체(154a, 154b, 154c)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 내지 제3 반도체(154a, 154b, 154c) 위에는 각각 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다. 반도체(154a, 154b, 154c)가 산화물 반도체인 경우, 저항성 접촉 부재는 생략될 수 있다.
제1 내지 제3 반도체(154a, 154b, 154c) 위에는 데이터선(data line)(171), 제1 소스 전극(173a), 제2 소스 전극(173b), 제3 소스 전극(173c), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 위치한다. 제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 향하여 뻗으며 서로 연결되어 있는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함한다.
제1 드레인 전극(175a), 제2 드레인 전극(175b) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 막대형 끝 부분은 제1 소스 전극(173a) 및 제2 소스 전극(173b)으로 일부 둘러싸여 있다. 제2 드레인 전극(175b)의 넓은 한 쪽 끝 부분은 다시 연장되어 'I'자 형태의 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 확장부(136)와 중첩하여 감압 축전기(Cstd)를 이룬다.
소스 전극(173a, 173b, 173c)과 드레인 전극(175a, 175b, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c) 및 그 하부의 저항성 접촉 부재와 실질적으로 동일한 평면 모양을 가질 수 있다
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.
데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 질화규소 또는 산화규소 따위의 무기 절연물로 만들어질 수 있는 보호층(passivation layer)(180)이 위치한다.
보호층(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
보호층(180) 위에는 각 화소 영역(PX) 내에 색필터(230)가 형성되어 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗을 수도 있다.
색필터(230) 위에는 제1 절연층(240a)이 더 형성될 수 있다. 제1 절연층(240a)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제1 절연층(240a)은 색필터(230)가 들뜨는 것을 방지하고 색필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
제1 절연층(240a) 위에는 제1 부화소 전극(191a)의 제1 부영역(191a1) 및 차폐 전극(199)이 위치한다.
도 5를 참고하면, 제1 부화소 전극(191a)의 제1 부영역(191a1)은 화소 영역의 중앙부에 위치하는 십자형 연결부와, 십자형 연결부 주위에 위치하여, 십자형 연결부를 둘러싸는 네 개의 평행 사변형을 포함하는 평면 형태를 가진다. 십자형 연결부의 중앙부분에는 확장부(193)가 위치한다. 또한, 화소 영역의 가로 중앙부로부터 위와 아래로 뻗어 있는 돌출부를 가진다. 이처럼, 제1 부화소 전극(191a)의 제1 부영역(191a1)은 화소 영역의 일부분에 위치한다.
도 6을 참고하면, 제1 부화소 전극(191a)의 제2 부영역(191a2)은 화소의 중앙 부분에 위치하고, 전체적인 형태는 마름모 꼴이다. 제1 부화소 전극(191a)의 제2 부영역(191a2)은 가로부와 세로부를 가지는 십자형 줄기부와 십자형 줄기부로부터 뻗어 나와있는 복수의 제1 가지 전극들을 포함한다. 제1 가지 전극들은 네 개의 방향으로 뻗어 있다.
제2 부화소 전극(191b)은 제1 부화소 전극(191a)의 제1 부영역(191a1)과 중첩하는 일부와 그 이외의 나머지 영역을 포함한다. 제2 부화소 전극(191b)의 일부는 제1 부화소 전극(191a)의 제1 부영역(191a1)과 절연층, 구체적으로 제2 절연층(240b)을 사이에 두고 서로 중첩하고, 제1 부화소 전극(191a)의 제2 부영역(191a2)의 복수의 제1 가지 전극들과 같은 방향으로 뻗어 있는 복수의 제2 가지 전극들을 포함한다.
보호층(180), 제1 절연층(240a) 및 제2 절연층(240b)에는 제1 드레인 전극(175a)의 일부분을 드러내는 제1 접촉 구멍(185a), 제2 드레인 전극(175b)의 일부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다. 또한, 제2 절연층(240b)에는 제1 부화소 전극(191a)의 제1 부영역(191a1)의 중앙 부분을 드러내는 제3 접촉 구멍(186)이 형성되어 있다.
제1 부화소 전극(191a)의 제1 부영역(191a1)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)에 물리적 전기적으로 연결되고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 물리적 전기적으로 연결된다. 또한, 제1 부화소 전극(191a)의 제2 부영역(191a2)은 제2 절연층(240b)에 형성되어 있는 제3 접촉 구멍(186)을 통해 제1 부화소 전극(191a)의 제1 부영역(191a1)의 확장부(193)와 연결된다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
차폐 전극(199)은 데이터선(171) 위에 중첩하도록 위치하며, 특히 데이터선(171)의 평면 형상과 동일 유사한 형상을 가질 수 있다. 차폐 전극(199)은 하나의 화소 영역에 대해 가장자리를 따라 데이터선(171) 상부에 양쪽으로 위치한다. 차폐 전극(199)은 하나의 화소 영역마다 분리되어 위치하는 것이 아니라, 인접한 전체 화소에 대하여 하나로 연결될 수 있다.
차폐 전극(199)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다. 즉, 차폐 전극(199)은 제1 부화소 전극(191a)의 제1 부영역(191a1)과 동일한 물질로 이루어질 수도 있고, 다른 물질로 이루어질 수도 있다. 차폐 전극(199)과 제1 부화소 전극(191a)의 제1 부영역(191a1)은 동일한 마스크를 사용하여 동시에 형성될 수 있다. 즉, 차폐 전극(199)은 제1 부화소 전극(191a)의 제1 부영역(191a1) 과 동일한 층에 위치할 수 있다.
차폐 전극(199)은 공통 전극(270)과 동일한 전압을 인가 받는바, 차폐 전극(199)과 공통 전극(270) 사이에서는 전계가 생기지 않고, 차폐 전극(199)과 공통 전극(270) 사이에 위치하는 액정 분자들은 배향되지 않는다. 따라서, 상기에 위치하는 액정은 블랙 상태가 되며, 이를 통해 차광 부재 기능을 할 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 장치는 후술할 차광 부재(220)뿐만 아니라 차폐 전극(199)에 의해서도 차광 기능을 가질 수 있다.
도 3과 같이 이웃하는 색필터(230) 사이의 중첩하는 영역에 차광 부재(220)가 위치한다. 차광 부재(220)는 화소 영역(PX)의 경계부와 박막 트랜지스터 위에 형성되어 빛샘을 방지할 수 있다. 색필터(230)는 각 화소 영역(PX)에 형성되고, 인접한 화소 영역(PX) 사이에는 차광 부재(220)가 형성될 수 있다.
차광 부재(220)는 게이트선(121)을 따라 뻗어 위아래로 확장되어 있으며 제1 박막 트랜지스터(Qa), 제2 박막 트랜지스터(Qb) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 영역을 덮는 가로 차광 부재(220)일 수 있다. 즉, 차광 부재(220)는 제1 골짜기(V1)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수 있다.
상기에서 설명한 화소 영역의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 제1 미세 공간(microcavity, 305a)이 형성되어 있다. 즉, 미세 공간(305a)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 미세 공간(305a)의 폭과 넓이는 표시 장치의 크기 및 해상도에 따라 다양하게 변경될 수 있다.
차폐 전극(199)과 공통 전극(270) 사이에는 제2 미세 공간(305b)이 형성되어 있다. 제2 미세 공간(305b)은 차폐 전극(199)과 공통 전극(270)에 의해 둘러싸여 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
차폐 전극(199)은 공통 전극(270)과 동일한 전압을 인가 받는바, 제2 미세 공간(305b)에 위치하는 액정 분자(310)들은 배향되지 않는다. 따라서, 상기에 위치하는 액정은 블랙 상태가 되며, 이를 통해 차광 부재 기능을 할 수 있다.
화소 전극(191), 차폐 전극(199) 및 차광 부재(220) 위에는 제1 배향막(11)이 위치한다. 제1 배향막(11)은 화소 전극(191), 차폐 전극(199) 및 차광 부재(220)에 의해 덮여있지 않은 제2 절연층(240b) 바로 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 화소 영역(PX)의 가장자리 또는 제2 미세 공간(305b)의 가장자리에서 서로 연결될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 제1 미세 공간(305a) 및 차폐 전극(199)과 공통 전극(270) 사이에 위치한 제2 미세 공간(305b) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
다만, 차폐 전극(199)은 공통 전극(270)과 동일한 전압을 인가 받는바, 제2 미세 공간(305b)에 위치하는 액정 분자(310)들은 배향되지 않는다. 따라서, 상기에 위치하는 액정은 항상 블랙 상태가 되며, 이를 통해 차광 부재 기능을 할 수 있다.
반면 데이터 전압이 인가된 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305a) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제3 절연층(350)이 더 형성될 수 있다. 제3 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제3 절연층(350) 위에는 지붕층(360)이 위치한다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)의 아래에는 미세 공간(305a, 305b)이 형성되어 있고, 지붕층(360)은 경화 공정에 의해 단단해져 미세 공간(305a, 305b)의 형상을 유지할 수 있다. 즉, 지붕층(360)은 화소 전극(191)과 미세 공간(305a, 305b)을 사이에 두고 이격되도록 형성되어 있다.
지붕층(360)은 화소 행을 따라 각 화소 영역(PX) 및 제2 골짜기(V2)에 형성되며, 제1 골짜기(V1)에는 형성되지 않는다. 각각의 화소 영역(PX)에서는 각 지붕층(360)의 아래에 제1 미세 공간(305a)이 형성되어 있다.
본 발명의 일 실시예에 따른 제2 골짜기(V2)는 인접한 화소 영역 사이에 두 개의 제2 골짜기(V2)가 위치하며, 두 개의 제2 골짜기(V2) 사이 지붕층(360)의 아래에 위치하는 제2 미세 공간(305b)이 형성된다.
제2 골짜기(V2)에서 지붕층(360)은 기판(110)에 부착되도록 형성되어 있다. 따라서, 제2 골짜기(V2)에 위치하는 지붕층(360)의 두께가 각 화소 영역(PX)에 위치하는 지붕층(360)의 두께보다 두껍게 형성될 수 있다. 미세 공간(305)의 상부면 및 양측면은 지붕층(360)에 의해 덮여 있는 형태로 이루어지게 된다.
공통 전극(270), 제3 절연층(350) 및 지붕층(360)에는 미세 공간(305a, 305b)의 일부를 노출시키는 주입구(307a, 307b)가 형성되어 있다.
주입구(307a, 307b)는 화소 영역(PX)의 가장자리에 서로 마주보도록 형성될 수 있다. 즉, 주입구(307a, 307b)는 일 화소 영역(PX)의 하측 변과 인접한 다른 화소 영역(PX)의 상측 변에 대응하여 미세 공간(305a, 305b)의 측면을 노출시키도록 형성될 수 있다. 주입구(307a, 307b)에 의해 미세 공간(305a, 305b)이 노출되어 있으므로, 주입구(307a, 307b)를 통해 미세 공간(305a, 305b) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다.
제4 절연층(370)은 지붕층(360) 위에 위치할 수 있다. 또한, 덮개막(390)이 제4 절연층(370) 위에 위치할 수 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 주입구(307a, 307b)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305a, 305b)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305a, 305b)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
그러면, 도 7 내지 도 9와 함께 도 2를 참고하여, 본 실시예에 따른 액정 표시 장치의 하나의 화소 영역이 포함하는 제1 영역(R1), 제2 영역(R2), 그리고 제3 영역(R3)에 대하여 구체적으로 설명한다.
도 2 및 도 7을 참고하면, 본 실시예에 따른 액정 표시 장치의 하나의 화소 영역의 제1 영역(R1)은 제1 부화소 전극(191a)의 제1 부영역(191a1)의 확장부(193)에 연결되어 있는 제1 부화소 전극(191a)의 제2 부영역(191a2)과 공통 전극(270)이 전기장을 생성한다. 이때, 제1 부화소 전극(191a)의 제2 부영역(191a2)은 십자형의 줄기부와 서로 다른 네 개의 방향으로 뻗어 있는 복수의 제1 가지 전극을 포함한다. 복수의 제1 가지 전극은 게이트선(121)을 기준으로 약 40도 내지 약 45도 기울어질 수 있다. 복수의 제1 가지 전극의 가장 자리에 의해 발생하는 프린지 필드에 의하여, 제1 영역(R1)에 위치하는 액정층(3)의 액정 분자들은 서로 다른 네 개의 방향으로 눕게 된다. 보다 구체적으로, 복수의 제1 가지 전극에 의한 프린지 필드의 수평 성분은 복수의 제1 가지 전극의 변에 거의 수평하기 때문에, 액정 분자들은 복수의 제1 가지 전극의 길이 방향에 평행한 방향으로 기울어진다.
다시 도 2 및 도 8을 참고하면, 본 실시예에 따른 액정 표시 장치의 하나의 화소 영역의 제2 영역(R2)은 제1 부화소 전극(191a)의 제1 부영역(191a1)과 제2 부화소 전극(191b)의 일부가 서로 중첩한다. 제2 부화소 전극(191b)의 일부와 공통 전극(270) 사이에 형성되는 전기장과 함께, 제2 부화소 전극(191b)의 복수의 제2 가지 전극들 사이에 위치하는 제1 부화소 전극(191a)의 제1 부영역(191a1)과 공통 전극(270) 사이에 형성되는 전기장, 그리고 제2 부화소 전극(191b)의 일부와 제1 부화소 전극(191a)의 제1 부영역(191a1) 사이에 형성되는 전기장에 의하여, 액정층(3)의 액정 분자가 배열되게 된다.
다음으로 도 2 및 도 9를 참고하면, 본 실시예에 따른 액정 표시 장치의 하나의 화소 영역의 제3 영역(R3)은 제2 부화소 전극(191b)의 나머지 영역과 공통 전극(270)이 함께 전기장을 생성한다.
앞서 설명하였듯이, 제2 부화소 전극(191b)에 인가되는 제2 전압의 크기는 제1 부화소 전극(191a)에 인가되는 제1 전압의 크기보다 작다.
따라서, 제1 영역(R1)에 위치하는 액정층에 가해지는 전기장의 세기가 가장 크고, 제3 영역(R3)에 위치하는 액정층에 가해지는 전기장의 세기가 가장 작다. 제2 영역(R2)에는 제2 부화소 전극(191b)의 아래쪽에 위치하는 제1 부화소 전극(191a)의 전기장의 영향이 존재하기 때문에, 제2 영역(R2)에 위치하는 액정층에 가해지는 전기장의 세기는 제1 영역(R1)에 위치하는 액정층에 가해지는 전기장의 세기보다는 작고, 제3 영역(R3)에 위치하는 액정층에 가해지는 전기장의 세기보다는 크게 된다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치는 하나의 화소 영역을 상대적으로 높은 제1 전압이 인가되는 제1 부화소 전극(191a)의 제2 부영역(191a2)이 위치하는 제1 영역(R1), 제1 부화소 전극(191a)의 제1 부영역(191a1)과 상대적으로 낮은 제2 전압이 인가되는 제2 부화소 전극(191b)의 일부분이 절연층(240b)을 사이에 두고 중첩하는 제2 영역(R2), 그리고 상대적으로 낮은 제2 전압이 인가되는 제2 부화소 전극(191b)의 나머지가 위치하는 제3 영역(R3)으로 구분한다. 따라서, 제1 영역(R1), 제2 영역(R2), 제3 영역(R3)에 대응하는 액정 분자들에 가해지는 전기장의 세기가 다르게 되어, 액정 분자들이 기울어지는 각도가 다르게 되고, 이에 따라 각 영역의 휘도가 달라진다. 이처럼, 하나의 화소 영역을 서로 다른 휘도를 가지는 3개의 영역으로 구분하게 되면, 계조에 따른 투과율의 변화를 완만하게 조절함으로써, 측면에서 저계조와 고계조에서도 계조 변화에 따라 투과율이 급격히 변화하는 것을 방지함으로써, 측면 시인성을 정면 시인성에 가깝게 하면서도, 저계조와 고계조에서도 정확한 계조 표현이 가능하다.
그러면, 본 실시예에 따른 액정 표시 장치의 구동 방법에 대하여 간략하게 설명한다.
게이트선(121)에 게이트 온 신호가 인가되면, 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124c)에 게이트 온 신호가 인가되어, 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자(Qc)가 턴 온 된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온 된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통해 각각 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)에 인가된다. 이 때, 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)에는 동일한 크기의 전압이 인가된다. 하지만, 제2 부화소 전극(191b)에 인가된 전압은 제2 스위칭 소자(Qb)와 직렬 연결되어 있는 제3 스위칭 소자(Qc)를 통해 분압된다. 따라서, 제2 부화소 전극(191b)에 인가되는 전압은 제1 부화소 전극(191a)에 인가되는 전압보다 더 작게된다.
다시, 도 2를 참고하면, 본 실시예에 따른 액정 표시 장치의 하나의 화소 영역은 제1 부화소 전극(191a)의 제2 부영역(191a2)이 위치하는 제1 영역(R1), 제1 부화소 전극(191a)의 제1 부영역(191a1)의 일부분과 제2 부화소 전극(191b)의 일부분이 중첩하는 제2 영역(R2), 그리고 제2 부화소 전극(191b)의 나머지 부분이 위치하는 제3 영역(R3)으로 이루어진다.
제1 영역(R1), 제2 영역(R2), 그리고 제3 영역(R3)은 각기 네 개의 부영역으로 이루어진다. 제2 영역(R2)의 면적은 제1 영역(R1)의 면적의 약 두 배일 수 있고, 제3 영역(R3)의 면적은 제2 영역(R2)의 면적의 약 두 배일 수 있다.
다음으로, 도 10 내지 도 19를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 1 내지 도 4를 함께 참조하여 설명한다. 도 10 내지 도 19는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 10 내지 도 11에 도시된 바와 같이, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 일방향으로 뻗어있는 게이트선(121)과 기준 전압선(131)을 형성하고, 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124a), 제2 게이트 전극(124b), 및 제3 게이트 전극(124c)을 형성한다.
이어, 게이트선(121) 및 기준 전압선(131)을 포함한 기판(110) 위의 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성할 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)를 형성한다. 제1 반도체(154a)는 제1 게이트 전극(124a) 위에 위치하도록 형성하고, 제2 반도체(154b)는 제2 게이트 전극(124b) 위에 위치하도록 형성하며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치하도록 형성할 수 있다.
이어, 금속 물질을 증착한 후 이를 패터닝하여 타방향으로 뻗어있는 데이터선(171)을 형성한다. 금속 물질은 단일막 또는 다중막으로 이루어질 수 있다.
또한, 데이터선(171)으로부터 제1 게이트 전극(124a) 위로 돌출되는 제1 소스 전극(173a) 및 제1 소스 전극(173a)과 이격되는 제1 드레인 전극(175a)을 함께 형성한다. 또한, 제1 소스 전극(173a)과 연결되어 있는 제2 소스 전극(173b) 및 제2 소스 전극(173b)과 이격되는 제2 드레인 전극(175b)을 함께 형성한다. 또한, 제2 드레인 전극(175b)으로부터 연장되어 있는 제3 소스 전극(173c) 및 제3 소스 전극(173c)과 이격되는 제3 드레인 전극(175c)을 함께 형성한다.
반도체 물질과 금속 물질을 연속으로 증착한 후 이를 동시에 패터닝하여 제1 내지 제3 반도체(154a, 154b, 154c), 데이터선(171), 제1 내지 제3 소스 전극(173a, 173b, 173c), 및 제1 내지 제3 드레인 전극(175a, 175b, 175c)을 형성할 수도 있다. 이때, 제1 반도체(154a)는 데이터선(171)의 아래까지 연장되어 형성된다.
제1/제2/제3 게이트 전극(124a/124b/124c), 제1/제2/제3 소스 전극(173a/173b/173c), 및 제1/제2/제3 드레인 전극(175a/175b/175c)은 제1/제2/제3 반도체(154a/154b/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb/Qc)를 구성한다.
이어, 데이터선(171), 제1 내지 제3 소스 전극(173a, 173b, 173c), 제1 내지 제3 드레인 전극(175a, 175b, 175c), 및 각 소스 전극(173a/173b/173c)과 각 드레인 전극(175a/175b/175c) 사이로 노출되어 있는 반도체(154a, 154b, 154c) 위에 보호막(180)을 형성한다. 보호층(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
이어, 보호층(180) 위의 각 화소 영역(PX) 내에 색필터(230)를 형성한다. 색필터(230)는 각 화소 영역(PX)에 형성하고, 제1 골짜기(V1)에는 형성하지 않을 수 있다. 또한, 복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터를 형성할 수 있다.
이어, 색필터(230) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 제1 절연층(240a)을 형성한다.
이어, 보호층(180), 색필터(230) 및 제1 절연층(240a)을 식각하여 제1 드레인 전극(175a)의 일부가 노출되도록 제1 접촉 구멍(185a)을 형성한다.
이어, 제1 절연층(240) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착한 후 패터닝하여 화소 영역(PX) 내에 제1 부화소 전극(191a)의 제1 부영역(191a1)을 형성한다. 제1 부화소 전극(191a)의 제1 부영역(191a1)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)과 연결되도록 형성한다.
이때 상기 금속 물질의 패터닝을 통해 제1 부영역(191a1)뿐만 아니라 차폐 전극(199)도 형성된다. 즉, 제1 부영역(191a1)과 차폐 전극(199)은 동시에 형성될 수 있다.
차폐 전극(199)은 데이터선(171) 위에 중첩하도록 형성하며, 특히 데이터선(171)의 평면 형상과 동일 유사한 형상을 가질 수 있다. 차폐 전극(199)은 하나의 화소 영역에 대해 가장자리를 따라 데이터선(171) 상부에 양쪽으로 형성될 수 있다. 차폐 전극(199)은 하나의 화소 영역마다 분리되어 위치하는 것이 아니라, 인접한 전체 화소에 대하여 하나로 연결될 수 있다.
다음으로, 제1 부영역(191a1) 위에 제2 절연층(240b)을 형성한다. 이때 제2 절연층(240b)은 제1 부영역(191a1)과 제2 부영역(191a2)이 연결되는 접촉 구멍(186)을 형성하고, 제2 절연층(240b), 제1 절연층(240a), 색필터(230) 및 보호층(180)은 제2 드레인 전극(175b)을 드러내는 제2 접촉 구멍(185b)을 형성한다.
제2 절연층(240b) 위에 제1 부화소 전극(191a)의 제2 부영역(191a2) 및 제2 부화소 전극(191b)을 형성한다. 제1 부화소 전극(191a)의 제2 부영역(191a2)은 접촉 구멍(186)을 통해 제1 부영역(191a1)과 연결되고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 연결되어 전압을 인가 받는다.
다음, 도 12 내지 도 13에 도시된 바와 같이, 화소 전극(191) 위에 감광성 유기 물질을 도포하고, 포토 공정을 통해 희생층(300)을 형성한다.
희생층(300)은 복수의 화소 열을 따라 연결되도록 형성된다. 즉, 희생층(300)은 각 화소 영역(PX)을 덮도록 형성된다. 또한, 희생층(300)은 화소 전극(191)이 형성된 영역뿐만 아니라 차폐 전극(199)이 형성된 영역도 덮도록 형성한다. 이때 화소 영역을 덮는 희생층(300)과 차폐 전극(199)을 덮는 희생층은 분리될 수 있다.
이어, 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하여 공통 전극(270)을 형성한다.
이어, 공통 전극(270) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 제3 절연층(350)을 형성할 수 있다.
이어, 제3 절연층(350) 위에 유기 물질을 도포하고, 패터닝하여 지붕층(360)을 형성한다. 이때, 제1 골짜기(V1) 에 위치한 유기 물질이 제거되도록 패터닝할 수 있다. 이에 따라 지붕층(360)은 복수의 화소 행을 따라 연결되는 형태로 이루어지게 된다.
다음 도 14 내지 도 15에 도시된 바와 같이, 지붕층(360)을 마스크로 이용하여 제3 절연층(350) 및 공통 전극(270)을 패터닝한다. 먼저, 지붕층(360)을 마스크로 이용하여 제3 절연층(350)을 건식 식각한 후 공통 전극(270)을 습식 식각한다.
다음으로 도 16 내지 도 17에 도시된 바와 같이, 지붕층(360) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 제4 절연층(370)을 형성할 수 있다.
이어, 도 18 내지 도 19와 같이 제4 절연층(370) 위에 포토 레지스트(500)를 도포하고, 포토 공정을 통해 포토 레지스트(500)를 패터닝한다. 이때, 제1 골짜기(V1)에 위치한 포토 레지스트(500)를 제거할 수 있다. 패터닝된 포토 레지스트(500)를 마스크로 이용하여 제4 절연층(370)을 식각한다. 즉, 제1 골짜기(V1)에 위치한 제4 절연층(370)을 제거한다.
제4 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성하여 지붕층(360)을 보호하는 역할을 수행하도록 한다. 제3 절연층(350)의 패턴은 제4 절연층(370)의 패턴과 동일하거나 유사하게 형성될 수 있다. 상기에서 제4 절연층(370)을 형성하는 공정에 대해 설명하였으나, 본 발명은 이에 한정되지 아니하고, 제4 절연층(370)을 형성하지 않을 수도 있다.
도 18에 도시된 바와 같이, 희생층(300)이 노출된 기판(110) 위에 현상액 또는 스트리퍼 용액 등을 공급하여 희생층(300)을 전면 제거하거나, 애싱(ashing) 공정을 이용하여 희생층(300)을 전면 제거한다.
희생층(300)이 제거되면, 희생층(300)이 위치하였던 자리에 미세 공간(305)이 생긴다. 본 발명의 일 실시예에 따르면 제1 미세 공간(305a) 및 제2 미세 공간(305b)이 별도로 형성된다.
화소 전극(191)과 공통 전극(270)은 제1 미세 공간(305a)을 사이에 두고 서로 이격되고, 차폐 전극(199)과 공통 전극(270)은 제2 미세 공간(305b)을 사이에 두고 서로 이격된다. 공통 전극(270)과 지붕층(360)은 제1 및 제2 미세 공간(305a, 305b)의 상부면과 양측면을 덮도록 형성된다.
지붕층(360), 제3 절연층(350), 및 공통 전극(270)이 제거된 부분을 통해 미세 공간(305a, 305b)은 외부로 노출되어 있으며, 이를 각각 제1 주입구(307a) 및 제2 주입구(307b)라 한다. 양 주입구(307a, 307b)는 제1 골짜기(V1)를 따라 형성되어 있다.
이어, 기판(110)에 열을 가하여 지붕층(360)을 경화시킨다. 지붕층(360)에 의해 제1 및 제2 미세 공간(305a, 305b)의 형상이 유지되도록 하기 위함이다.
다음, 화소 영역(PX)의 경계부 및 박막 트랜지스터 위에 차광 부재(220)를 형성한다. 본 발명의 일 실시예에 따라 색필터(230)가 중첩하며, 게이트선(121)에 따라 형성될 수 있다. 즉, 가로 방향으로 연장된 차광 부재(220)를 형성한다.
이어, 스핀 코팅 방식 또는 잉크젯 방식으로 배향 물질이 포함되어 있는 배향액을 기판(110) 위에 떨어뜨리면, 배향액이 제1 및 제2 주입구(307a, 307b)를 통해 제1 및 제2 미세 공간(305a, 305b) 내부로 주입된다. 배향액을 미세 공간(305a, 305b)의 내부로 주입한 후 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305a, 305b) 내부의 벽면에 남게 된다.
따라서, 화소 전극(191) 위에 제1 배향막(11)을 형성하고, 공통 전극(270) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305a, 305b)을 사이에 두고 마주보도록 형성되고, 화소 영역(PX)의 가장자리에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305a, 305b)의 측면을 제외하고는 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다. 추가로 제1 및 제2 배향막(11, 21)에 UV를 조사하는 공정을 진행함으로써, 기판(110)에 대해 수평한 방향으로 배향이 이루어지도록 할 수도 있다.
이어, 잉크젯 방식 또는 디스펜싱 방식으로 액정 분자(310)들로 이루어진 액정 물질을 기판(110) 위에 떨어뜨리면, 액정 물질이 주입구(307a, 307b)를 통해 미세 공간(305a, 305b) 내부로 주입된다. 이때, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307a, 307b)에는 떨어뜨리고, 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307a, 307b)에는 떨어뜨리지 않을 수 있다. 이와 반대로, 액정 물질을 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307a, 307b)에 떨어뜨리고, 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307a, 307b)에는 떨어뜨리지 않을 수 있다.
홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307a, 307b)에 액정 물질을 떨어뜨리면 모세관력(capillary force)에 의해 액정 물질이 주입구(307a, 307b)를 통과하여 미세 공간(305a, 305b) 내부로 들어가게 된다. 이때, 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307a, 307b)를 통해 미세 공간(305a, 305b) 내부의 공기가 빠져나감으로써, 액정 물질이 미세 공간(305a, 305b) 내부로 들어가게 된다.
또한, 액정 물질을 모든 주입구(307a, 307b)에 떨어뜨릴 수도 있다. 즉, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307a, 307b)와 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307a, 307b)에 모두 떨어뜨릴 수도 있다.
전술한 바와 같이 액정 물질이 모세관력에 의해 미세 공간으로 주입됨에 있어, 주입구에 떨어뜨려진 액정은 지붕층과 일부 접촉하며 이에 따라 지붕층에 잔류할 수 있다.
다음, 도 3 내지 도 4와 같이 제4 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 증착하여 덮개막(390)을 형성한다. 덮개막(390)은 미세 공간(305a, 305b)이 외부로 노출되어 있는 주입구(307a, 307b)를 덮도록 형성되어 미세 공간(305a, 305b)을 밀봉한다.
이어, 도시는 생략하였으나, 표시 장치의 상하부 면에 편광판을 더 부착할 수 있다. 편광판은 제1 편광판과 제2 편광판으로 이루어질 수 있다. 기판(110)의 하부 면에 제1 편광판을 부착하고, 덮개막(390) 위에 제2 편광판을 부착할 수 있다.
본 발명의 일 실시예에 따르면 데이터선을 따라 형성되는 차광 부재 대신 차폐 전극을 통해 빛샘 현상의 제어가 가능하다.
또한, 희생층 제거 후에 형성되는 가로 차광 부재의 형성을 통해 박막 트랜지스터 영역에서 발생하는 빛샘 현상의 제거 및 제조 공정의 단순화가 가능하다.
또한, 공통 전극과 화소 전극의 전압 차가 상이한 영역을 3 영역으로 분리하여 시인성의 개선이 가능하다.
이하에서는 도 20 내지 도 22를 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치를 설명한다. 도 20은 본 발명의 다른 실시예에 따른 표시 장치의 평면도이고, 도 21은 도 20의 II'-II''선에 따라 자른 단면도이고, 도 22는 도 20의 III'-III''선에 따라 자른 단면도이다. 편의상 도 20에는 일부 구성 요소만 도시되어 있으며, 전술한 본 발명의 일 실시예와 동일 유사한 구성요소에 대한 설명은 생략한다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110), 기판(110) 위에 형성되어 있는 지붕층(360)을 포함한다.
기판(110)은 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 복수의 화소 영역(PX) 사이에는 화소 영역의 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
지붕층(360)은 화소 행 방향으로 형성되어 있다. 이때, 제1 골짜기(V1)에서는 지붕층(360)이 제거되어 지붕층(360) 아래에 위치하는 구성 요소가 외부로 노출될 수 있도록 주입구(307)가 형성되어 있다.
각 지붕층(360)은 인접한 제2 골짜기(V2) 사이에서 기판(110)으로부터 떨어져 형성됨으로써, 미세 공간(305)이 형성된다. 또한, 각 지붕층(360)은 제2 골짜기(V2)에서는 기판(110)에 부착되도록 형성됨으로써, 미세 공간(305)의 양 측면을 덮도록 한다.
본 발명의 일 실시예에 따르면, 제1 골짜기(V1)와 제2 골짜기(V2)에 의해 둘러싸이고 화소 전극이 위치하는 미세 공간(305)은 주입구(307)를 통해 액정층이 주입되고, 특히 데이터선을 포함하도록 형성된다. 즉, 미세 공간(305)이 형성하는 영역 내에 데이터선(171)이 위치한다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 화소 영역(PX), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)은 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부는 제2 골짜기(V2)에서 기판(110)으로부터 떨어져 형성됨으로써 인접한 미세 공간(305)이 서로 연결될 수도 있다.
다음, 도 21을 참조하면, 제1 골짜기(V1)가 위치하는 영역은 본 발명의 일 실시예와 거의 동일하다. 본 발명의 일 실시예와 본 발명의 다른 실시예에 따른 적층 구조는 거의 동일하다. 다만, 본 발명의 다른 실시예에 따르면 제2 미세 공간이 없으며 하나의 화소 영역에 대해 하나의 미세 공간만이 위치한다.
즉, 일 실시예에 따른 미세 공간은 하나의 화소 영역 테두리를 따라 위치하는 양 데이터선 사이에 위치한다. 그러나 다른 실시예에 따른 미세 공간은 하나의 화소 영역을 포함하면서 양 데이터선 중 어느 하나를 포함하도록 형성된다. 도 22에 도시된 바와 같이, 미세 공간(305)이 화소 영역의 우측에 위치하는 데이터선(171)과 중첩하도록 형성된다. 본 명세서는 미세 공간(305)이 우측에 위치하는 데이터선(171)과 중첩하도록 도시 및 설명하였으나, 이에 제한되지 않고 양 데이터선(171) 중 어느 하나와 중첩할 수 있다.
이와 같이 미세 공간(305)과 데이터선(171)이 중첩하는 실시예에 따르면, 데이터선(171)과 중첩하는 차폐 전극(199) 역시 미세 공간(305)과 중첩한다.
차폐 전극(199)은 데이터선(171) 위에 위치하며, 미세 공간(305) 특히 데이터선(171)의 평면 형상과 동일 유사한 형상을 가질 수 있다. 차폐 전극(199)은 하나의 화소 영역에 대해 가장자리를 따라 데이터선(171) 상부에 양쪽으로 위치한다. 차폐 전극(199)은 하나의 화소 영역마다 분리되어 위치하는 것이 아니라, 인접한 전체 화소에 대하여 하나로 연결될 수 있다.
차폐 전극(199)은 공통 전극(270)과 동일한 전압을 인가 받는바, 차폐 전극(199)과 공통 전극(270) 사이에서는 전계가 생기지 않고, 차폐 전극(199)과 공통 전극(270) 사이에 위치하는 액정 분자들은 배향되지 않는다. 따라서, 상기에 위치하는 액정은 블랙 상태가 되며, 이를 통해 차광 부재 기능을 할 수 있다.
따라서 본 발명의 다른 실시예에 따르면 동일한 미세 공간 내에서도, 차폐 전극(199)과 공통 전극(270) 사이에 위치하는 액정 분자 들은 차광 부재 기능을 하며, 화소 전극(191)과 공통 전극(270) 사이에 위치하는 액정 분자들은 전기장에 의해 배열된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 제1 배향막 21: 제2 배향막
110: 기판 121: 게이트선
124a: 제1 게이트 전극 124b: 제2 게이트 전극
124c: 제3 게이트 전극 131: 기준 전압선
140: 게이트 절연막 154a: 제1 반도체
154b: 제2 반도체 154c: 제3 반도체
171: 데이터선 173a: 제1 소스 전극
173b: 제2 소스 전극 173c: 제3 소스 전극
175a: 제1 드레인 전극 175b: 제2 드레인 전극
175c: 제3 드레인 전극 180: 보호층
191: 화소 전극 191a: 제1 부화소 전극
191b: 제2 부화소 전극 220: 차광 부재
230: 색필터 240a: 제1 절연층
270: 공통 전극 300: 희생층
305: 미세 공간 307: 주입구
310: 액정 분자

Claims (20)

  1. 복수의 화소 영역을 포함하는 절연 기판,
    상기 절연 기판 위에 위치하며 절연되어 교차하는 게이트선 및 데이터선을 포함하는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 위치하는 보호층,
    상기 보호층 위에 위치하고 제1 전압이 인가되는 제1 부화소 전극 및 제2 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극,
    상기 보호층 위에 위치하며 공통 전압이 인가되는 차폐 전극,
    상기 화소 전극 위에 위치하며 액정층이 주입된 제1 미세 공간,
    상기 차폐 전극 위에 위치하며 상기 액정층이 주입된 제2 미세 공간,
    상기 제1 및 제2 미세 공간 위에 위치하며, 상기 제1 및 제2 미세 공간에 의해 상기 화소 전극 및 상기 차폐 전극과 이격된 공통 전극,
    상기 공통 전극 위에 위치하는 지붕층,
    상기 제1 및 제2 미세 공간의 일부를 노출시키도록 상기 공통 전극 및 상기 지붕층에 형성되어 있는 제1 주입구 및 제2 주입구, 그리고
    상기 지붕층 위에 위치하며 상기 제1 및 제2 주입구를 덮어 상기 제1 및 제2 미세 공간을 밀봉하는 덮개막을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 차폐 전극은 상기 데이터선과 중첩하는 액정 표시 장치.
  3. 제2항에서,
    상기 보호층 위에 위치하는 색필터,
    상기 색필터 위에 위치하는 제1 절연층,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극 사이에 위치하는 제2 절연층, 및
    상기 공통 전극 위에 위치하는 제3 절연층 더 포함하는 액정 표시 장치.
  4. 제3항에서,
    상기 제2 절연층 위에 위치하며, 상기 게이트선 방향으로 위치하는 차광 부재를 더 포함하는 액정 표시 장치.
  5. 제3항에서,
    상기 제1 부화소 전극의 적어도 일부는 상기 제2 절연층의 아래에 위치하고,
    상기 제1 부화소 전극의 나머지는 상기 제2 절연층의 위에 위치하고,
    상기 제2 부화소 전극은 상기 제2 절연층 위에 위치하는 액정 표시 장치.
  6. 제5항에서,
    상기 제1 부화소 전극은 상기 제2 절연층의 아래에 위치하는 제1 부영역과 상기 제2 절연층의 위에 위치하는 제2 부영역을 포함하고,
    상기 제1 부영역과 상기 제2 부영역은 상기 제2 절연층에 형성된 접촉 구멍을 통해 서로 연결되어 있는 액정 표시 장치.
  7. 제6항에서,
    상기 제2 부화소 전극은 서로 다른 복수의 방향을 따라 뻗어 있는 복수의 가지 전극을 포함하는 액정 표시 장치.
  8. 제7항에서,
    하나의 화소 영역은 상기 제1 부화소 전극의 상기 제2 부영역이 위치하는 제1 영역,
    상기 제1 부화소 전극의 상기 제1 부영역과 상기 제2 부화소 전극의 일부가 서로 중첩하는 제2 영역, 그리고
    상기 제2 부화소 전극의 나머지가 위치하는 제3 영역을 포함하는 액정 표시 장치.
  9. 제8항에서,
    상기 제1 전압과 상기 공통 전압의 차이는 상기 제2 전압과 상기 공통 전압의 차이보다 큰 액정 표시 장치.
  10. 복수의 화소 영역을 포함하는 절연 기판,
    상기 절연 기판 위에 절연되어 교차하는 게이트선 및 데이터선을 포함하는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 위치하는 보호층,
    상기 보호층 위에 위치하고, 제1 전압이 인가되는 제1 부화소 전극 및 제2 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극,
    상기 보호층 위에 위치하고 공통 전압이 인가되는 차폐 전극,
    상기 화소 전극 및 상기 차폐 전극 위에 위치하며 액정층이 주입된 미세 공간,
    상기 미세 공간 위에 위치하며, 상기 액정층에 의해 상기 화소 전극과 이격된 공통 전극,
    상기 공통 전극 위에 위치하는 지붕층,
    상기 미세 공간의 일부를 노출시키도록 상기 공통 전극 및 상기 지붕층에 형성되어 있는 주입구, 그리고
    상기 지붕층 위에 위치하며 상기 주입구를 덮어 상기 미세 공간을 밀봉하는 덮개막을 포함하며,
    상기 미세 공간은 상기 차폐 전극 및 상기 화소 전극과 중첩하는 액정 표시 장치.
  11. 제10항에서,
    상기 보호층 위에 위치하는 색필터,
    상기 색필터 위에 위치하는 제1 절연층,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극 사이에 위치하는 제2 절연층, 및
    상기 공통 전극 위에 위치하는 제3 절연층 더 포함하는 액정 표시 장치.
  12. 제11항에서,
    상기 차폐 전극은 상기 데이터선과 중첩하고,
    상기 제2 절연층 위에 위치하며, 상기 게이트선 방향으로 위치하는 차광 부재를 더 포함하는 액정 표시 장치.
  13. 제10항에서,
    상기 제1 부화소 전극의 적어도 일부는 상기 제2 절연층의 아래에 위치하고,
    상기 제2 부화소 전극은 상기 제2 절연층 위에 위치하는 액정 표시 장치.
  14. 제13항에서,
    상기 제1 부화소 전극은 상기 제2 절연층의 아래에 위치하는 제1 부영역과 상기 제2 절연층의 위에 위치하는 제2 부영역을 포함하고,
    상기 제1 부영역과 상기 제2 부영역은 상기 제2 절연층에 형성된 접촉 구멍을 통해 서로 연결되어 있는 액정 표시 장치.
  15. 제14항에서,
    상기 제2 부화소 전극은 서로 다른 복수의 방향을 따라 뻗어 있는 복수의 가지 전극을 포함하는 액정 표시 장치.
  16. 제15항에서,
    하나의 화소 영역은 상기 제1 부화소 전극의 상기 제2 부영역이 위치하는 제1 영역,
    상기 제1 부화소 전극의 상기 제1 부영역과 상기 제2 부화소 전극의 일부가 서로 중첩하는 제2 영역, 그리고
    상기 제2 부화소 전극의 나머지가 위치하는 제3 영역을 포함하고,
    상기 제1 전압과 상기 공통 전압의 차이는 상기 제2 전압과 상기 공통 전압의 차이보다 큰 액정 표시 장치.
  17. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 위에 보호층을 형성하는 단계,
    상기 보호층 위에 상기 박막 트랜지스터와 연결되는 제1 부화소 전극 및 제2 부화소 전극을 형성하는 단계,
    상기 제1 부화소 전극과 동시에 차폐 전극을 형성하는 단계,
    상기 제1 부화소 전극, 제2 부화소 전극 및 상기 차폐 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 공통 전극을 형성하는 단계,
    상기 공통 전극 위에 유기 물질을 도포하고, 패터닝하여 지붕층을 형성하는 단계,
    상기 희생층을 노출시키는 단계,
    상기 노출된 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계,
    상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 및
    상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 박막 트랜지스터 위에 색필터를 형성하는 단계,
    상기 색필터 위에 제1 절연층을 형성하는 단계,
    상기 제1 부화소 전극의 일부와 상기 제2 부화소 전극 사이에 제2 절연층을 형성하는 단계, 및
    상기 제2 절연층 위에 차광 부재를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 미세 공간은 상기 차폐 전극과 중첩하도록 형성되는 표시 장치의 제조 방법.
  20. 제18항에서,
    상기 미세 공간은 상호 분리된 제1 미세 공간 및 제2 미세 공간을 포함하고,
    상기 제1 미세 공간은 상기 화소 전극과 중첩하고, 상기 제2 미세공간은 상기 차폐 전극과 중첩하도록 형성되는 표시 장치의 제조 방법.
KR1020140096608A 2014-07-29 2014-07-29 액정 표시 장치 및 그 제조 방법 KR20160014847A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140096608A KR20160014847A (ko) 2014-07-29 2014-07-29 액정 표시 장치 및 그 제조 방법
US14/567,638 US9780127B2 (en) 2014-07-29 2014-12-11 Liquid crystral display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140096608A KR20160014847A (ko) 2014-07-29 2014-07-29 액정 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160014847A true KR20160014847A (ko) 2016-02-12

Family

ID=55179888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140096608A KR20160014847A (ko) 2014-07-29 2014-07-29 액정 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9780127B2 (ko)
KR (1) KR20160014847A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160001823A (ko) * 2014-06-26 2016-01-07 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN105137670A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 液晶滴注系统及控制方法
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097656B2 (ja) 1998-05-13 2000-10-10 日本電気株式会社 液晶表示装置及びその製造方法
KR101605821B1 (ko) 2010-09-10 2016-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20140021749A (ko) 2012-08-09 2014-02-20 삼성디스플레이 주식회사 액정 표시 장치
KR101732939B1 (ko) 2012-10-26 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US9780127B2 (en) 2017-10-03
US20160033835A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
US9482917B2 (en) Display device and manufacturing method thereof
JP2006106658A (ja) マスク及びこれを用いる液晶表示装置用表示板の製造方法
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20150086821A (ko) 액정 표시 장치 및 그 제조 방법
KR20160014847A (ko) 액정 표시 장치 및 그 제조 방법
US20200012137A1 (en) Substrate for display device, display device, and method of producing substrate for display device
US9494838B2 (en) Liquid crystal display device
JP2015135466A (ja) 表示装置及びその製造方法
US9671633B2 (en) Display device and method of manufacturing the same
KR20150061849A (ko) 액정 표시 장치 및 그 제조 방법
KR20170085622A (ko) 표시 장치 및 그 제조 방법
KR20150122899A (ko) 표시 장치 및 이의 제조 방법
KR102650552B1 (ko) 표시 장치 및 그 제조 방법
KR20170083693A (ko) 표시 장치 및 그 제조 방법
US10371977B2 (en) Flexible display device comprising a plurality of microactivities and a plastic layer having a fixed part and a flexible part
US9851595B2 (en) Display device and manufacturing method thereof
KR20160002449A (ko) 표시 장치 및 그 제조 방법
KR20160093186A (ko) 표시 장치 및 그 제조 방법
KR20150121390A (ko) 표시 장치 및 그 제조 방법
KR20170117263A (ko) 액정 표시 장치
KR20160085072A (ko) 액정 표시 장치
KR20160047649A (ko) 표시 장치 및 그 제조 방법
KR20160044693A (ko) 표시 장치 및 이의 제조 방법
US20160202567A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application