KR20150015767A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150015767A
KR20150015767A KR1020130091575A KR20130091575A KR20150015767A KR 20150015767 A KR20150015767 A KR 20150015767A KR 1020130091575 A KR1020130091575 A KR 1020130091575A KR 20130091575 A KR20130091575 A KR 20130091575A KR 20150015767 A KR20150015767 A KR 20150015767A
Authority
KR
South Korea
Prior art keywords
display device
layer
pixel
color filter
electrode
Prior art date
Application number
KR1020130091575A
Other languages
English (en)
Inventor
원성환
이선욱
권필숙
김용석
김원태
유한준
이우재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130091575A priority Critical patent/KR20150015767A/ko
Priority to US14/151,029 priority patent/US9595549B2/en
Priority to CN201410186962.0A priority patent/CN104345503A/zh
Publication of KR20150015767A publication Critical patent/KR20150015767A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G02F1/13415—Drop filling process

Abstract

본 발명은 색필터, 차광 부재 등과 액정층의 접촉을 막아 신뢰성을 향상시킬 수 있는 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 복수의 화소 영역을 포함하는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 상기 복수의 화소 영역에 형성되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키도록 상기 지붕층에 형성되어 있는 주입구, 상기 미세 공간을 채우고 있는 액정층, 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막, 및 상기 덮개막 위에 형성되어 있는 유기막을 포함하는 것을 특징으로 한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 색필터, 차광 부재 등과 액정층의 접촉을 막아 신뢰성을 향상시킬 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 색필터, 차광 부재 등과 액정층의 접촉을 막고, 서로 다른 층간의 단차에 의한 불량을 방지할 수 있으며, 공정을 단순화할 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치는 복수의 화소 영역을 포함하는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 상기 복수의 화소 영역에 형성되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키도록 상기 지붕층에 형성되어 있는 주입구, 상기 미세 공간을 채우고 있는 액정층, 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막, 및 상기 덮개막 위에 형성되어 있는 유기막을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 의한 표시 장치는 인접한 상기 미세 공간 사이에 위치하는 제1 골짜기를 더 포함하고, 상기 유기막은 상기 제1 골짜기에 형성되는 차광 부재를 포함할 수 있다.
상기 차광 부재는 상기 화소 영역의 경계에 더 형성될 수 있다.
상기 유기막은 상기 화소 영역에 형성되어 있는 색필터를 더 포함할 수 있다.
상기 차광 부재 및 상기 색필터는 일부 영역에서 서로 중첩되도록 형성될 수 있다.
본 발명의 일 실시예에 의한 표시 장치는 상기 박막 트랜지스터와 상기 화소 전극 사이에 형성되어 있는 색필터를 더 포함하고, 상기 색필터는 상기 화소 영역에 형성될 수 있다.
상기 유기막은 상기 화소 영역 내에 형성되어 있는 색필터를 포함할 수 있다.
상기 색필터는 상기 화소 영역의 경계에 더 형성될 수 있다.
본 발명의 일 실시예에 의한 표시 장치는 상기 화소 전극과 상기 덮개막 사이에 형성되어 있는 차광 부재를 더 포함하고, 상기 차광 부재는 상기 화소 영역의 경계에 형성될 수 있다.
본 발명의 일 실시예에 의한 표시 장치는 상기 박막 트랜지스터와 상기 화소 전극 사이에 형성되어 있는 평탄화층을 더 포함할 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 복수의 화소 영역을 포함하는 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 복수의 화소 영역에 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 지붕층을 형성하는 단계, 상기 지붕층을 패터닝하여 상기 희생층의 일부를 노출시키는 주입구를 형성하는 단계, 상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 복수의 미세 공간을 형성하는 단계, 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계, 및 상기 덮개막 위에 유기막을 형성하는 단계를 포함하는 것을 특징으로 한다.
인접한 상기 미세 공간 사이에는 제1 골짜기가 위치하고, 상기 유기막은 상기 제1 골짜기에 형성되는 차광 부재를 포함할 수 있다.
상기 차광 부재는 상기 화소 영역의 경계에 더 형성될 수 있다.
상기 유기막은 상기 화소 영역에 형성되어 있는 색필터를 더 포함할 수 있다.
상기 차광 부재 및 상기 색필터는 일부 영역에서 서로 중첩되도록 형성될 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 상기 박막 트랜지스터 위에 색필터를 형성하는 단계를 더 포함하고, 상기 화소 전극은 상기 색필터 위에 형성될 수 있다.
상기 유기막은 상기 화소 영역 내에 형성되어 있는 색필터를 포함할 수 있다.
상기 색필터는 상기 화소 영역의 경계에 더 형성될 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 상기 화소 전극 위에 차광 부재를 형성하는 단계를 더 포함하고, 상기 덮개막은 상기 차광 부재 위에 형성될 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 상기 박막 트랜지스터 위에 평탄화층을 형성하는 단계를 더 포함하고, 상기 화소 전극은 상기 평탄화층 위에 형성될 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한, 색필터, 차광 부재 등과 같은 유기막을 덮개막 위에 형성함으로써, 액정층과의 접촉을 막아 신뢰성을 향상시킬 수 있다.
또한, 색필터 및 차광 부재에 의해 발생하는 단차에 의한 불량을 방지할 수 있으며, 공정을 단순화할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이다.
도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 4는 도 2의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 5 내지 도 10은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 11은 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 12 내지 도 16은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 17은 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 18 내지 도 22는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 첨부된 도면을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이고, 편의상 도 1에는 일부 구성 요소만 도시되어 있다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110), 기판(110) 위에 형성되어 있는 지붕층(360)을 포함한다.
기판(110)은 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 각 화소 영역(PX)은 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)을 포함할 수 있다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)은 상하로 배치될 수 있다.
제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
지붕층(360)은 화소 행 방향으로 형성되어 있다. 이때, 제1 골짜기(V1)에서는 지붕층(360)이 제거되어 지붕층(360) 아래에 위치하는 구성 요소가 외부로 노출될 수 있도록 주입구(307)가 형성되어 있다.
각 지붕층(360)은 인접한 제2 골짜기(V2) 사이에서 기판(110)으로부터 떨어져 형성됨으로써, 미세 공간(305)이 형성된다. 또한, 각 지붕층(360)은 제2 골짜기(V2)에서는 기판(110)에 부착되도록 형성됨으로써, 미세 공간(305)의 양 측면을 덮도록 한다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 화소 영역(PX), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)은 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부는 제2 골짜기(V2)에서 기판(110)으로부터 떨어져 형성됨으로써 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이어, 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대하여 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이고, 도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이며, 도 4는 도 2의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 1 내지 도 4를 참조하면, 기판(110) 위에 복수의 게이트선(121), 복수의 감압 게이트선(123), 및 복수의 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트 도전체는 게이트선(121)으로부터 위아래로 돌출한 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 더 포함하고, 감압 게이트선(123)으로부터 위로 돌출한 제3 게이트 전극(124c)을 더 포함한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룬다. 이때, 제1, 제2, 및 제3 게이트 전극(124h, 124l, 124c)의 돌출 형태는 변경이 가능하다.
유지 전극선(131)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(131)은 위 아래로 돌출한 유지 전극(129), 게이트선(121)과 실질적으로 수직하게 아래로 뻗은 한 쌍의 세로부(134) 및 한 쌍의 세로부(134)의 끝을 서로 연결하는 가로부(127)를 포함한다. 가로부(127)는 아래로 확장된 용량 전극(137)을 포함한다.
게이트 도전체(121, 123, 124h, 124l, 124c, 131) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있으며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치할 수 있다. 제1 반도체(154h)와 제2 반도체(154l)는 서로 연결될 수 있고, 제2 반도체(154l)와 제3 반도체(154c)도 서로 연결될 수 있다. 또한, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성될 수도 있다. 제1 내지 제3 반도체(154h, 154l, 154c)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 각각 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 데이터선(data line)(171), 제1 소스 전극(173h), 제2 소스 전극(173l), 제3 소스 전극(173c), 제1 드레인 전극(175h), 제2 드레인 전극(175l), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 감압 게이트선(123)과 교차한다. 각 데이터선(171)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 향하여 뻗으며 서로 연결되어 있는 제1 소스 전극(173h) 및 제2 소스 전극(173l)을 포함한다.
제1 드레인 전극(175h), 제2 드레인 전극(175l) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 제1 소스 전극(173h) 및 제2 소스 전극(173l)으로 일부 둘러싸여 있다. 제2 드레인 전극(175l)의 넓은 한 쪽 끝 부분은 다시 연장되어 'U'자 형태로 굽은 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 용량 전극(137)과 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1 게이트 전극(124h), 제1 소스 전극(173h), 및 제1 드레인 전극(175h)은 제1 반도체(154h)와 함께 제1 박막 트랜지스터(Qh)를 형성하고, 제2 게이트 전극(124l), 제2 소스 전극(173l), 및 제2 드레인 전극(175l)은 제2 반도체(154l)와 함께 제2 박막 트랜지스터(Ql)를 형성하며, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성한다.
제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)는 서로 연결되어 선형으로 이루어질 수 있으며, 소스 전극(173h, 173l, 173c)과 드레인 전극(175h, 175l, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 그 하부의 저항성 접촉 부재와 실질적으로 동일한 평면 모양을 가질 수 있다.
제1 반도체(154h)에는 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이에서 제1 소스 전극(173h) 및 제1 드레인 전극(175h)에 의해 가리지 않고 노출된 부분이 있고, 제2 반도체(154l)에는 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이에서 제2 소스 전극(173l) 및 제2 드레인 전극(175l)에 의해 가리지 않고 노출된 부분이 있으며, 제3 반도체(154c)에는 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이에서 제3 소스 전극(173c) 및 제3 드레인 전극(175c)에 의해 가리지 않고 노출된 부분이 있다.
데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다.
보호막(180) 위에는 평탄화층(182)이 더 형성될 수 있다. 평탄화층(182)은 유기 절연 물질로 두껍게 형성되어, 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc)의 형성에 따라 발생한 단차를 완화시킨다.
평탄화층(182) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다.
상기에서 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc) 위에는 무기 절연 물질로 이루어진 보호막(180), 유기 절연 물질로 이루어진 평탄화층(182), 및 무기 절연 물질로 이루어진 제1 절연층(240)이 순차적으로 적층되어 있는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc) 위에 형성되는 절연층은 무기 절연 물질 또는 유기 절연 물질의 단일층으로 이루어질 수도 있고, 다양한 결합에 의한 다중층으로 이루어질 수도 있다.
제1 절연층(240), 평탄화층(182), 및 보호막(180)에는 제1 드레인 전극(175h)의 넓은 끝 부분과 제2 드레인 전극(175l)의 넓은 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍(185h) 및 복수의 제2 접촉 구멍(185l)이 형성되어 있다.
제1 절연층(240) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 감압 게이트선(123)을 사이에 두고 서로 분리되어, 게이트선(121) 및 감압 게이트선(123)을 중심으로 화소 영역(PX)의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소 영역(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소 영역(PXb)에 위치한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 제1 접촉 구멍(185h) 및 제2 접촉 구멍(185l)을 통하여 각기 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 데이터 전압을 인가 받는다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각은 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 복수의 미세 가지부(194h, 194l), 부화소 전극(191h, 191l)의 가장자리 변에서 아래 또는 위로 돌출된 돌출부(197h, 197l)를 포함한다.
화소 전극(191)은 가로 줄기부(193h, 193l)와 세로 줄기부(192h, 192l)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194h, 194l)는 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193h, 193l)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194h, 194l)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 제1 부화소 전극(191h)은 외곽을 둘러싸는 외곽 줄기부를 더 포함하고, 제2 부화소 전극(191l)은 상단 및 하단에 위치하는 가로부 및 제1 부화소 전극(191h)의 좌우에 위치하는 좌우 세로부(198)를 더 포함한다. 좌우 세로부(198)는 데이터선(171)과 제1 부화소 전극(191h) 사이의 용량성 결합, 즉 커플링을 방지할 수 있다.
상기에서 설명한 화소 영역의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 크기 및 해상도에 따라 다양하게 변경될 수 있다. 다만, 본 발명은 이에 한정되지 아니하고 공통 전극(270)이 화소 전극(191)과 절연막을 사이에 두고 형성될 수도 있다. 이때, 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(305)이 형성되지 않고, 미세 공간(305)은 공통 전극(270) 위에 형성될 수 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제1 절연층(240) 바로 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 화소 영역(PX)의 가장자리에서 서로 연결될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제2 절연층(350)이 더 형성될 수 있다. 제2 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제2 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)의 아래에는 미세 공간(305)이 형성되어 있고, 지붕층(360)은 경화 공정에 의해 단단해져 미세 공간(305)의 형상을 유지할 수 있다. 즉, 지붕층(360)은 화소 전극(191)과 미세 공간(305)을 사이에 두고 이격되도록 형성되어 있다.
지붕층(360)은 화소 행을 따라 각 화소 영역(PX) 및 제2 골짜기(V2)에 형성되며, 제1 골짜기(V1)에는 형성되지 않는다. 즉, 지붕층(360)은 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 형성되지 않는다. 각 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에서는 각 지붕층(360)의 아래에 미세 공간(305)이 형성되어 있다. 제2 골짜기(V2)에서는 지붕층(360)의 아래에 미세 공간(305)이 형성되지 않으며, 기판(110)에 부착되도록 형성되어 있다. 따라서, 제2 골짜기(V2)에 위치하는 지붕층(360)의 두께가 각 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)에 위치하는 지붕층(360)의 두께보다 두껍게 형성될 수 있다. 미세 공간(305)의 상부면 및 양측면은 지붕층(360)에 의해 덮여 있는 형태로 이루어지게 된다.
지붕층(360)에는 미세 공간(305)의 일부를 노출시키는 주입구(307)가 형성되어 있다. 주입구(307)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 가장자리에 서로 마주보도록 형성될 수 있다. 즉, 주입구(307)는 제1 부화소 영역(PXa)의 하측 변, 제2 부화소 영역(PXb)의 상측 변에 대응하여 미세 공간(305)의 측면을 노출시키도록 형성될 수 있다. 주입구(307)에 의해 미세 공간(305)이 노출되어 있으므로, 주입구(307)를 통해 미세 공간(305) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다.
지붕층(360) 위에는 제3 절연층(370)이 더 형성될 수 있다. 제3 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제3 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제3 절연층(370) 위에는 덮개막(390)이 형성될 수 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 주입구(307)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
덮개막(390) 위에는 차광 부재(220), 색필터(230) 등과 같은 유기막이 형성되어 있다.
색필터(230)는 각 화소 영역(PX)에 형성되어 있다. 즉, 색필터(230)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성될 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로우(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗도록 형성될 수도 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 복수의 화소 영역(PX)의 경계와 박막 트랜지스터 위에 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치하는 제1 골짜기(V1)에 형성된다. 차광 부재(220)는 빛샘을 방지하는 역할을 한다.
차광 부재(220)는 게이트선(121) 및 감압 게이트선(123)을 따라 뻗어 위아래로 확장되어 있으며 제1 박막 트랜지스터(Qh), 제2 박막 트랜지스터(Ql) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 영역을 덮는 가로 차광 부재(220a)와 데이터선(171)을 따라 뻗어 있는 세로 차광 부재(220b)를 포함한다. 즉, 가로 차광 부재(220a)는 제1 골짜기(V1)에 형성되고, 세로 차광 부재(220b)는 제2 골짜기(V2)에 형성될 수 있다.
색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다. 예를 들면, 제1 골짜기(V1)와 제1 부화소 영역(PXa)의 경계, 제1 골짜기(V1)와 제2 부화소 영역(PXb)의 경계에서 색필터(230)와 차광 부재(220)가 서로 중첩될 수 있다. 색필터(230)와 차광 부재(220)가 중첩되는 영역에서 차광 부재(220)가 색필터(230)보다 위에 형성되는 것으로 도시되어 있다. 본 발명은 이에 한정되지 아니하며, 색필터(230)와 차광 부재(220)가 중첩되는 영역에서 색필터(230)가 차광 부재(220)보다 위에 형성될 수도 있다.
색필터(230)와 차광 부재(220)를 화소 전극(191)의 아래에 형성하는 경우 액정 분자(310)와의 접촉에 의해 신뢰성 저하가 발생할 수 있고, 단차 발생에 따라 배향액 또는 액정 물질의 주입에 불량이 발생할 수 있다. 또한, 차광 부재(220)를 화소 전극을 기준으로 아래에 형성하고, 위에도 형성함으로써, 두 차례에 걸쳐 공정이 진행되었다. 본 발명의 일 실시예에서는 색필터(230) 및 차광 부재(220)를 덮개막(390) 위에 형성함으로써, 액정 분자(310)와의 접촉을 막아 신뢰성을 향상시킬 수 있고, 색필터(230) 및 차광 부재(220)의 단차에 의한 주입 불량을 해소할 수 있으며, 차광 부재(220)를 하나의 공정으로 진행함으로써 공정을 단순화할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 색필터(230) 및 차광 부재(220) 위에 부착될 수 있다.
다음으로, 도 5 내지 도 10을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 1 내지 도 4를 함께 참조하여 설명한다.
도 5 내지 도 10은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 5에 도시된 바와 같이, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 일방향으로 뻗어있는 게이트선(121)과 감압 게이트선(123)을 형성하고, 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h), 제2 게이트 전극(124l), 및 제3 게이트 전극(124c)을 형성한다.
또한, 게이트선(121), 감압 게이트선(123), 및 제1 내지 제3 게이트 전극(124h, 124l, 124c)과 이격되도록 유지 전극선(131)을 함께 형성할 수 있다.
이어, 게이트선(121), 감압 게이트선(123), 제1 내지 제3 게이트 전극(124h, 124l, 124c), 및 유지 전극선(131)을 포함한 기판(110) 위의 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성할 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)를 형성한다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치하도록 형성하고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치하도록 형성하며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치하도록 형성할 수 있다.
이어, 금속 물질을 증착한 후 이를 패터닝하여 타방향으로 뻗어있는 데이터선(171)을 형성한다. 금속 물질은 단일막 또는 다중막으로 이루어질 수 있다.
또한, 데이터선(171)으로부터 제1 게이트 전극(124h) 위로 돌출되는 제1 소스 전극(173h) 및 제1 소스 전극(173h)과 이격되는 제1 드레인 전극(175h)을 함께 형성한다. 또한, 제1 소스 전극(173h)과 연결되어 있는 제2 소스 전극(173l) 및 제2 소스 전극(173l)과 이격되는 제2 드레인 전극(175l)을 함께 형성한다. 또한, 제2 드레인 전극(175l)으로부터 연장되어 있는 제3 소스 전극(173c) 및 제3 소스 전극(173c)과 이격되는 제3 드레인 전극(175c)을 함께 형성한다.
반도체 물질과 금속 물질을 연속으로 증착한 후 이를 동시에 패터닝하여 제1 내지 제3 반도체(154h, 154l, 154c), 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 및 제1 내지 제3 드레인 전극(175h, 175l, 175c)을 형성할 수도 있다. 이때, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성된다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c), 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 반도체(154h/154l/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 구성한다.
이어, 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 제1 내지 제3 드레인 전극(175h, 175l, 175c), 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에 보호막(180)을 형성한다. 보호막(180)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 형성할 수 있다.
이어, 보호막(180) 위에 평탄화층(182)을 더 형성할 수 있다. 평탄화층(182)은 유기 절연 물질로 두껍게 형성함으로써, 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc)의 형성에 따라 발생한 단차를 완화시킨다.
이어, 평탄화층(182) 위에 제1 절연층(240)을 더 형성할 수 있다. 제1 절연층(240)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 형성할 수 있다.
상기에서 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc) 위에는 무기 절연 물질로 이루어진 보호막(180), 유기 절연 물질로 이루어진 평탄화층(182), 및 무기 절연 물질로 이루어진 제1 절연층(240)을 순차적으로 적층하여 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc) 위에 형성되는 절연층이 무기 절연 물질 또는 유기 절연 물질의 단일층으로 이루어질 수도 있고, 다양한 결합에 의한 다중층으로 이루어질 수도 있다.
이어, 제1 절연층(240), 평탄화층(182), 및 보호막(180)을 식각하여 제1 드레인 전극(175h)의 일부가 노출되도록 제1 접촉 구멍(185h)을 형성하고, 제2 드레인 전극(175l)의 일부가 노출되도록 제2 접촉 구멍(185l)을 형성한다.
이어, 제1 절연층(240) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착한 후 패터닝하여 제1 부화소 영역(PXa) 내에 제1 부화소 전극(191h)을 형성하고, 제2 부화소 영역(PXb) 내에 제2 부화소 전극(191l)을 형성한다. 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 부화소 전극(191h)은 제1 접촉 구멍(185h)을 통해 제1 드레인 전극(175h)과 연결되도록 형성하고, 제2 부화소 전극(191l)은 제2 접촉 구멍(185l)을 통해 제2 드레인 전극(175l)과 연결되도록 형성한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각에 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)를 형성한다. 또한, 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어있는 복수의 미세 가지부(194h, 194l)를 형성한다.
도 6에 도시된 바와 같이, 화소 전극(191) 위에 감광성 유기 물질을 도포하고, 포토 공정을 통해 희생층(300)을 형성한다.
희생층(300)은 복수의 화소 열을 따라 연결되도록 형성된다. 즉, 희생층(300)은 각 화소 영역(PX)을 덮도록 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치한 제1 골짜기(V1)를 덮도록 형성된다.
도 7에 도시된 바와 같이, 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하여 공통 전극(270)을 형성한다.
이어, 공통 전극(270) 위에 실리콘 산화물 또는 실리콘 질화물과 같은 무기 절연 물질로 제2 절연층(350)을 형성할 수 있다.
이어, 제2 절연층(350) 위에 유기 물질을 도포하고, 패터닝하여 지붕층(360)을 형성한다. 이때, 제1 골짜기(V1)에 위치한 유기 물질이 제거되도록 패터닝할 수 있다. 이에 따라 지붕층(360)은 복수의 화소 행을 따라 연결되는 형태로 이루어지게 된다.
이어, 지붕층(360)을 마스크로 이용하여 제2 절연층(350) 및 공통 전극(270)을 패터닝하여, 제1 골짜기(V1)에 위치하는 제2 절연층(350) 및 공통 전극(270)을 제거한다.
이어, 지붕층(360) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제3 절연층(370)을 형성할 수 있다. 제3 절연층(370)을 패터닝하여, 제1 골짜기(V1)에 위치하는 제3 절연층(370)을 제거한다. 이때, 도시된 바와 같이 제3 절연층(370)이 지붕층(360)의 측면에는 형성되지 않도록 패터닝할 수 있다. 이와 달리 제3 절연층(370)이 지붕층(360)의 측면을 덮도록 패터닝할 수도 있다.
지붕층(360), 제2 절연층(350), 공통 전극(270), 및 제3 절연층(370)을 패터닝함에 따라 제1 골짜기(V1)에 위치한 희생층(300)이 외부로 노출된다.
도 8에 도시된 바와 같이, 희생층(300)이 노출된 기판(110) 위에 현상액 또는 스트리퍼 용액 등을 공급하여 희생층(300)을 전면 제거하거나, 애싱(ashing) 공정을 이용하여 희생층(300)을 전면 제거한다.
희생층(300)이 제거되면, 희생층(300)이 위치하였던 자리에 미세 공간(305)이 생긴다.
화소 전극(191)과 공통 전극(270)은 미세 공간(305)을 사이에 두고 서로 이격되고, 화소 전극(191)과 지붕층(360)은 미세 공간(305)을 사이에 두고 서로 이격된다. 공통 전극(270)과 지붕층(360)은 미세 공간(305)의 상부면과 양측면을 덮도록 형성된다.
지붕층(360) 및 공통 전극(270)이 제거된 부분을 통해 미세 공간(305)은 외부로 노출되어 있으며, 이를 주입구(307)라 한다. 주입구(307)는 제1 골짜기(V1)를 따라 형성되어 있다. 예를 들면, 주입구(307)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 가장자리에 서로 마주보도록 형성될 수 있다. 즉, 주입구(307)는 제1 부화소 영역(PXa)의 하측 변, 제2 부화소 영역(PXb)의 상측 변에 대응하여 미세 공간(305)의 측면을 노출시키도록 형성될 수 있다. 이와 상이하게, 주입구(307)가 제2 골짜기(V2)를 따라 형성되도록 할 수도 있다.
이어, 기판(110)에 열을 가하여 지붕층(360)을 경화시킨다. 지붕층(360)에 의해 미세 공간(305)의 형상이 유지되도록 하기 위함이다.
이어, 스핀 코팅 방식 또는 잉크젯 방식으로 배향 물질이 포함되어 있는 배향액을 기판(110) 위에 떨어뜨리면, 배향액이 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 배향액을 미세 공간(305)의 내부로 주입한 후 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305) 내부의 벽면에 남게 된다.
따라서, 화소 전극(191) 위에 제1 배향막(11)을 형성하고, 공통 전극(270) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305)을 사이에 두고 마주보도록 형성되고, 화소 영역(PX)의 가장자리에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 측면을 제외하고는 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다. 추가로 제1 및 제2 배향막(11, 21)에 UV를 조사하는 공정을 진행함으로써, 기판(110)에 대해 수평한 방향으로 배향이 이루어지도록 할 수도 있다.
이어, 잉크젯 방식 또는 디스펜싱 방식으로 액정 물질을 기판(110) 위에 떨어뜨리면, 액정 물질이 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 이때, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리고, 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리지 않을 수 있다. 이와 반대로, 액정 물질을 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에 떨어뜨리고, 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리지 않을 수 있다.
홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에 액정 물질을 떨어뜨리면 모세관력(capillary force)에 의해 액정 물질이 주입구(307)를 통과하여 미세 공간(305) 내부로 들어가게 된다. 이때, 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)를 통해 미세 공간(305) 내부의 공기가 빠져나감으로써, 액정 물질이 미세 공간(305) 내부로 들어가게 된다.
또한, 액정 물질을 모든 주입구(307)에 떨어뜨릴 수도 있다. 즉, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)와 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에 모두 떨어뜨릴 수도 있다.
이어, 제3 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 증착하여 덮개막(390)을 형성한다. 덮개막(390)은 미세 공간(305)이 외부로 노출되어 있는 주입구(307)를 덮도록 형성되어 미세 공간(305)을 밀봉한다.
도 9에 도시된 바와 같이, 덮개막(390) 위의 각 화소 영역(PX) 내에 색필터(230)를 형성한다. 색필터(230)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성하고, 제1 골짜기(V1)에는 형성하지 않을 수 있다. 또한, 복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터(230)를 형성할 수 있다.
도 10에 도시된 바와 같이, 덮개막(390) 위의 각 화소 영역(PX)의 경계 및 박막 트랜지스터 위에 차광 부재(220)를 형성하고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치하는 제1 골짜기(V1)에 차광 부재(220)를 형성한다.
색필터(230)와 차광 부재(220)는 덮개막(390) 위에 형성되는 유기막으로써, 이들은 일부 영역에서 서로 중첩되도록 형성할 수 있다. 예를 들면, 제1 골짜기(V1)와 제1 부화소 영역(PXa)의 경계, 제1 골짜기(V1)와 제2 부화소 영역(PXb)의 경계에서 색필터(230)와 차광 부재(220)가 서로 중첩되도록 형성할 수 있다.
상기에서 색필터(230)를 형성한 후 차광 부재(220)를 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고 차광 부재(220)를 먼저 형성한 후 색필터(230)를 형성할 수도 있다.
이어, 도시는 생략하였으나, 표시 장치의 상하부 면에 편광판을 더 부착할 수 있다. 편광판은 제1 편광판과 제2 편광판으로 이루어질 수 있다. 기판(110)의 하부 면에 제1 편광판을 부착하고, 색필터(230) 및 차광 부재(220) 위에 제2 편광판을 부착할 수 있다.
다음으로, 도 11을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다. 아울러, 도 1 및 도 2를 함께 참조하여 설명한다.
도 11에 도시된 본 발명의 일 실시예에 의한 표시 장치는 도 1 내지 도 4에 도시된 본 발명의 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 차광 부재가 덮개막 아래에 형성된다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 상세히 설명한다.
도 11은 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
본 발명의 일 실시예에 의한 표시 장치는 기판(110) 위에 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc)가 형성되어 있고, 제1 및 제2 박막 트랜지스터(Qh, Ql)에 각각 연결되도록 제1 및 제2 부화소 전극(191h, 191l)이 형성되어 있다.
제1 및 제2 부화소 전극(191h, 191l) 위에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 복수의 화소 영역(PX)의 경계와 박막 트랜지스터 위에 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치하는 제1 골짜기(V1)에 형성되어 빛샘을 방지하는 역할을 한다.
제1 및 제2 부화소 전극(191h, 191l) 위에는 복수의 미세 공간(305)을 사이에 두고 이격되도록 지붕층(360)이 형성되어 있다. 지붕층(360)에는 미세 공간(305)의 일부를 노출시키도록 주입구(307)가 형성되어 있고, 미세 공간(305)에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다.
지붕층(360) 위에는 주입구(307)를 덮도록 덮개막(390)이 형성되어 미세 공간(305)을 밀봉한다. 덮개막(390)은 차광 부재(220) 위에 형성되어 있다.
덮개막(390) 위에는 색필터(230)와 같은 유기막이 형성되어 있다. 덮개막(390)의 아래에 형성되어 있는 차광 부재(220)와 덮개막(390)의 위에 형성되어 있는 색필터(230)는 서로 중첩되도록 형성될 수 있다. 예를 들면, 도시된 바와 같이 색필터(230)가 차광 부재(220)의 전체와 중첩되도록 형성될 수 있다. 이와 달리 색필터(230)가 차광 부재(220)의 가장자리 일부와 중첩되도록 형성될 수도 있다.
색필터(230)는 각 화소 영역(PX)에 형성되어 있다. 즉, 색필터(230)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성될 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로우(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗도록 형성될 수도 있다.
다음으로, 도 12 내지 도 16을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 1 및 도 2를 함께 참조하여 설명한다.
도 12 내지 도 16은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 12에 도시된 바와 같이, 기판(110) 위에 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc)를 형성하고, 제1 및 제2 박막 트랜지스터(Qh, Ql)에 각각 연결되도록 제1 및 제2 부화소 전극(191h, 191l)이 형성한다.
이어, 제1 및 제2 부화소 전극(191h, 191l) 위에 차광 부재(220)를 형성한다. 차광 부재(220)는 각 화소 영역(PX)의 경계 및 박막 트랜지스터 위에 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치하는 제1 골짜기(V1)에 형성될 수 있다.
도 13에 도시된 바와 같이, 제1 및 제2 부화소 전극(191h, 191l)과 차광 부재(220) 위에 희생층(300)을 형성한다.
도 14에 도시된 바와 같이, 희생층(300) 위에 공통 전극(270), 제2 절연층(350), 지붕층(360), 및 제3 절연층(370)을 형성하고, 이들을 동시에 또는 각각 패터닝하여 제1 골짜기(V1)에 위치한 공통 전극(270), 제2 절연층(350), 지붕층(360), 및 제3 절연층(370)을 제거한다.
도 15에 도시된 바와 같이, 희생층(300)을 제거하여 미세 공간(305)을 형성하고, 주입구(307)를 통해 미세 공간(305)의 내부로 배향액을 주입하여, 제1 및 제2 배향막(11, 21)을 형성한다.
이어, 주입구(307)를 통해 미세 공간(305)의 내부로 액정 물질을 주입하여, 액정 분자(310)들로 이루어진 액정층을 형성한다.
이어, 제3 절연층(370) 위에 덮개막(390)을 형성하여 미세 공간(305)을 밀봉한다. 이때, 덮개막(390)은 차광 부재(220) 위에 형성된다.
도 16에 도시된 바와 같이, 덮개막(390) 위에 색필터(230)로 이루어진 유기막을 형성한다. 색필터(230)는 각 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성하고, 제1 골짜기(V1)에도 형성할 수 있다. 즉, 색필터(230)가 차광 부재(220)의 전체와 중첩되도록 형성할 수 있다. 이와 달리 제1 골짜기(V1)에 형성되어 있는 색필터(230)의 일부 또는 전부를 제거함으로써, 차광 부재(220)의 가장자리 일부와 중첩되도록 형성할 수도 있다.
복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터(230)를 형성할 수 있다.
다음으로, 도 17을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다. 아울러, 도 1, 도 2, 및 도 4를 함께 참조하여 설명한다.
도 17에 도시된 본 발명의 일 실시예에 의한 표시 장치는 도 1 내지 도 4에 도시된 본 발명의 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 색필터가 덮개막 아래에 형성된다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 상세히 설명한다.
도 17은 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
본 발명의 일 실시예에 의한 표시 장치는 기판(110) 위에 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc)가 형성되어 있다.
제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc) 위에는 보호막(180)이 형성되어 있고, 보호막(180) 위에는 색필터(230)가 형성되어 있다. 색필터(230)는 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)에 형성되어 있다. 또한, 색필터(230)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치하는 제1 골짜기(V1)에도 형성될 수 있다. 도 17에서는 색필터(230)가 제1 골짜기(V1)의 가장자리 영역에 형성되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니하고 제1 골짜기(V1)의 전체 영역에 형성될 수도 있다.
색필터(230) 위에는 평탄화층(182)이 형성되어 색필터(230)의 형성에 따라 발생하는 단차를 완화시킬 수 있다. 평탄화층(182) 위에는 제1 절연층(240)이 형성되어 있다.
제1 절연층(240), 평탄화층(182), 및 보호막(180)에는 제1 박막 트랜지스터(Qh)의 적어도 일부를 노출시키는 제1 접촉 구멍(185h) 및 제2 박막 트랜지스터(Ql)의 적어도 일부를 노출시키는 제2 접촉 구멍(185l)이 형성되어 있다. 제1 및 제2 접촉 구멍(185h, 185l)은 색필터(230)에도 형성될 수 있다.
제1 절연층(240) 위에는 제1 접촉 구멍(185h)을 통해 제1 박막 트랜지스터(Qh)와 연결되는 제1 부화소 전극(191h)과 제2 접촉 구멍(185l)을 통해 제2 박막 트랜지스터(Ql)와 연결되는 제2 부화소 전극(191l)이 형성되어 있다.
제1 및 제2 부화소 전극(191h, 191l) 위에는 복수의 미세 공간(305)을 사이에 두고 이격되도록 지붕층(360)이 형성되어 있다. 지붕층(360)에는 미세 공간(305)의 일부를 노출시키도록 주입구(307)가 형성되어 있고, 미세 공간(305)에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다.
지붕층(360) 위에는 주입구(307)를 덮도록 덮개막(390)이 형성되어 미세 공간(305)을 밀봉한다. 덮개막(390)은 색필터(230) 위에 형성되어 있다.
덮개막(390) 위에는 차광 부재(220)와 같은 유기막이 형성되어 있다. 덮개막(390)의 아래에 형성되어 있는 색필터(230)와 덮개막(390)의 위에 형성되어 있는 차광 부재(220)는 서로 중첩되도록 형성될 수 있다. 예를 들면 도시된 바와 같이 제1 골짜기(V1)와 제1 부화소 영역(PXa)의 경계, 제1 골짜기(V1)와 제2 부화소 영역(PXb)의 경계에서 색필터(230)와 차광 부재(220)가 서로 중첩될 수 있다.
차광 부재(220)는 복수의 화소 영역(PX)의 경계와 박막 트랜지스터 위에 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치하는 제1 골짜기(V1)에 형성되어 빛샘을 방지하는 역할을 한다.
다음으로, 도 18 내지 도 22를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 1 및 도 2를 함께 참조하여 설명한다.
도 18 내지 도 22는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 18에 도시된 바와 같이, 기판(110) 위에 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc)를 형성한다.
이어, 제1 내지 제3 박막 트랜지스터(Qh, Ql, Qc) 위에 보호막(180)을 형성하고, 보호막(180) 위에 색필터(230)를 형성한다.
색필터(230)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성할 수 있다. 또한, 색필터(230)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치하는 제1 골짜기(V1)에도 형성할 수 있다. 도 18에서는 색필터(230)가 제1 골짜기(V1)의 가장자리 영역에 형성되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니하고 제1 골짜기(V1)의 전체 영역에 형성될 수도 있다.
세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터(230)를 형성할 수 있다.
이어, 색필터(230) 위에 평탄화층(182)을 형성하고, 평탄화층(182) 위에 제1 절연층(240)을 형성할 수 있다.
이어, 제1 절연층(240), 평탄화층(182), 및 보호막(180)을 패터닝하여 제1 박막 트랜지스터(Qh)의 적어도 일부를 노출시키는 제1 접촉 구멍(185h) 및 제2 박막 트랜지스터(Ql)의 적어도 일부를 노출시키는 제2 접촉 구멍(185l)을 형성한다. 제1 및 제2 접촉 구멍(185h, 185l)은 색필터(230)에도 형성될 수 있다.
이어, 제1 절연층(240) 위에 제1 및 제2 접촉 구멍(185h, 185l)을 통해 제1 및 제2 박막 트랜지스터(Qh, Ql)에 각각 연결되는 제1 및 제2 부화소 전극(191h, 191l)을 형성한다.
도 19에 도시된 바와 같이, 제1 및 제2 부화소 전극(191h, 191l) 위에 희생층(300)을 형성한다.
도 20에 도시된 바와 같이, 희생층(300) 위에 공통 전극(270), 제2 절연층(350), 지붕층(360), 및 제3 절연층(370)을 형성하고, 이들을 동시에 또는 각각 패터닝하여 제1 골짜기(V1)에 위치한 공통 전극(270), 제2 절연층(350), 지붕층(360), 및 제3 절연층(370)을 제거한다.
도 21에 도시된 바와 같이, 희생층(300)을 제거하여 미세 공간(305)을 형성하고, 주입구(307)를 통해 미세 공간(305)의 내부로 배향액을 주입하여, 제1 및 제2 배향막(11, 21)을 형성한다.
이어, 주입구(307)를 통해 미세 공간(305)의 내부로 액정 물질을 주입하여, 액정 분자(310)들로 이루어진 액정층을 형성한다.
이어, 제3 절연층(370) 위에 덮개막(390)을 형성하여 미세 공간(305)을 밀봉한다. 이때, 덮개막(390)은 색필터(230) 위에 형성된다.
도 22에 도시된 바와 같이, 덮개막(390) 위에 차광 부재(220)로 이루어진 유기막을 형성한다. 차광 부재(220)는 복수의 화소 영역(PX)의 경계와 박막 트랜지스터 위에 형성하고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치하는 제1 골짜기(V1)에 형성할 수 있다.
차광 부재(220)는 색필터(230)와 중첩되도록 형성할 수 있다. 예를 들면, 도시된 바와 같이 제1 골짜기(V1)와 제1 부화소 영역(PXa)의 경계, 제1 골짜기(V1)와 제2 부화소 영역(PXb)의 경계에서 색필터(230)와 차광 부재(220)가 서로 중첩되도록 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 제1 배향막 21: 제2 배향막
110: 기판
121: 게이트선 123: 감압 게이트선
124h: 제1 게이트 전극 124l: 제2 게이트 전극
124c: 제3 게이트 전극 131: 유지 전극선
140: 게이트 절연막 154h: 제1 반도체
154l: 제2 반도체 154c: 제3 반도체
171: 데이터선 173h: 제1 소스 전극
173l: 제2 소스 전극 173c: 제3 소스 전극
175h: 제1 드레인 전극 175l: 제2 드레인 전극
175c: 제3 드레인 전극 180: 보호막
182: 평탄화층
191: 화소 전극 191h: 제1 부화소 전극
191l: 제2 부화소 전극 220: 차광 부재
230: 색필터 240: 제1 절연층
270: 공통 전극 300: 희생층
305: 미세 공간 307: 주입구
310: 액정 분자 350: 제2 절연층
360: 지붕층 370: 제3 절연층
390: 덮개막

Claims (20)

  1. 복수의 화소 영역을 포함하는 기판,
    상기 기판 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 상기 복수의 화소 영역에 형성되어 있는 화소 전극,
    상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층,
    상기 미세 공간의 일부를 노출시키도록 상기 지붕층에 형성되어 있는 주입구,
    상기 미세 공간을 채우고 있는 액정층,
    상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막, 및
    상기 덮개막 위에 형성되어 있는 유기막을 포함하는,
    표시 장치.
  2. 제1 항에 있어서,
    인접한 상기 미세 공간 사이에 위치하는 제1 골짜기를 더 포함하고,
    상기 유기막은 상기 제1 골짜기에 형성되는 차광 부재를 포함하는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 차광 부재는 상기 화소 영역의 경계에 더 형성되어 있는,
    표시 장치.
  4. 제2 항에 있어서,
    상기 유기막은 상기 화소 영역에 형성되어 있는 색필터를 더 포함하는,
    표시 장치.
  5. 제4 항에 있어서,
    상기 차광 부재 및 상기 색필터는 일부 영역에서 서로 중첩되도록 형성되어 있는,
    표시 장치.
  6. 제2 항에 있어서,
    상기 박막 트랜지스터와 상기 화소 전극 사이에 형성되어 있는 색필터를 더 포함하고,
    상기 색필터는 상기 화소 영역에 형성되어 있는,
    표시 장치.
  7. 제1 항에 있어서,
    상기 유기막은 상기 화소 영역 내에 형성되어 있는 색필터를 포함하는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 색필터는 상기 화소 영역의 경계에 더 형성되어 있는,
    표시 장치.
  9. 제8 항에 있어서,
    상기 화소 전극과 상기 덮개막 사이에 형성되어 있는 차광 부재를 더 포함하고,
    상기 차광 부재는 상기 화소 영역의 경계에 형성되어 있는,
    표시 장치.
  10. 제1 항에 있어서,
    상기 박막 트랜지스터와 상기 화소 전극 사이에 형성되어 있는 평탄화층을 더 포함하는,
    표시 장치.
  11. 복수의 화소 영역을 포함하는 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 복수의 화소 영역에 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 지붕층을 형성하는 단계,
    상기 지붕층을 패터닝하여 상기 희생층의 일부를 노출시키는 주입구를 형성하는 단계,
    상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 복수의 미세 공간을 형성하는 단계,
    상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계,
    상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계, 및
    상기 덮개막 위에 유기막을 형성하는 단계를 포함하는,
    표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    인접한 상기 미세 공간 사이에는 제1 골짜기가 위치하고,
    상기 유기막은 상기 제1 골짜기에 형성되는 차광 부재를 포함하는,
    표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 차광 부재는 상기 화소 영역의 경계에 더 형성되어 있는,
    표시 장치의 제조 방법.
  14. 제12 항에 있어서,
    상기 유기막은 상기 화소 영역에 형성되어 있는 색필터를 더 포함하는,
    표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 차광 부재 및 상기 색필터는 일부 영역에서 서로 중첩되도록 형성되어 있는,
    표시 장치의 제조 방법.
  16. 제12 항에 있어서,
    상기 박막 트랜지스터 위에 색필터를 형성하는 단계를 더 포함하고,
    상기 화소 전극은 상기 색필터 위에 형성되는,
    표시 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 유기막은 상기 화소 영역 내에 형성되어 있는 색필터를 포함하는,
    표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 색필터는 상기 화소 영역의 경계에 더 형성되어 있는,
    표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 화소 전극 위에 차광 부재를 형성하는 단계를 더 포함하고,
    상기 덮개막은 상기 차광 부재 위에 형성되는,
    표시 장치의 제조 방법.
  20. 제11 항에 있어서,
    상기 박막 트랜지스터 위에 평탄화층을 형성하는 단계를 더 포함하고,
    상기 화소 전극은 상기 평탄화층 위에 형성되는,
    표시 장치의 제조 방법.
KR1020130091575A 2013-08-01 2013-08-01 표시 장치 및 그 제조 방법 KR20150015767A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130091575A KR20150015767A (ko) 2013-08-01 2013-08-01 표시 장치 및 그 제조 방법
US14/151,029 US9595549B2 (en) 2013-08-01 2014-01-09 Display device comprising a plurality of microcavities and an encapsulation layer that seals the plurality of microcavities and method of manufacturing the same
CN201410186962.0A CN104345503A (zh) 2013-08-01 2014-05-05 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130091575A KR20150015767A (ko) 2013-08-01 2013-08-01 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150015767A true KR20150015767A (ko) 2015-02-11

Family

ID=52427362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130091575A KR20150015767A (ko) 2013-08-01 2013-08-01 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9595549B2 (ko)
KR (1) KR20150015767A (ko)
CN (1) CN104345503A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230896A (ja) * 2014-06-03 2015-12-21 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102334808B1 (ko) * 2015-04-30 2021-12-03 삼성디스플레이 주식회사 표시 패널
KR20170012705A (ko) * 2015-07-22 2017-02-03 삼성디스플레이 주식회사 액정 표시 장치
KR20170044783A (ko) * 2015-10-15 2017-04-26 삼성디스플레이 주식회사 표시 장치
KR20170068687A (ko) * 2015-12-09 2017-06-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101929452B1 (ko) 2016-07-29 2018-12-17 삼성디스플레이 주식회사 표시 장치
US10430641B2 (en) * 2017-03-08 2019-10-01 GM Global Technology Operations LLC Methods and systems for object tracking using bounding boxes
TWI706194B (zh) * 2019-09-06 2020-10-01 友達光電股份有限公司 液晶面板及其製作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605821B1 (ko) * 2010-09-10 2016-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101697703B1 (ko) * 2012-01-18 2017-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20140048731A (ko) 2012-10-16 2014-04-24 삼성디스플레이 주식회사 나노 크리스탈 디스플레이
CN102981303A (zh) * 2012-12-03 2013-03-20 京东方科技集团股份有限公司 液晶成盒结构及采用该成盒结构进行灌注液晶的工艺方法
KR102084615B1 (ko) 2013-06-14 2020-03-05 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Also Published As

Publication number Publication date
CN104345503A (zh) 2015-02-11
US9595549B2 (en) 2017-03-14
US20150036087A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR20150015767A (ko) 표시 장치 및 그 제조 방법
KR102057970B1 (ko) 표시 장치 및 그 제조 방법
EP2808729A1 (en) Display device and manufacturing method thereof
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR101644902B1 (ko) 표시 장치 및 그 제조 방법
KR20140122884A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR20150007175A (ko) 표시 장치 및 그 제조 방법
KR20150095024A (ko) 표시 장치
KR20150000215A (ko) 표시 장치 및 그 제조 방법
KR20150090637A (ko) 액정 표시 장치 및 이의 제조 방법
KR20150086821A (ko) 액정 표시 장치 및 그 제조 방법
KR20150085732A (ko) 표시 장치 및 그 제조 방법
KR20150121389A (ko) 표시 장치 및 그 제조 방법
KR20150115123A (ko) 표시 장치 및 그 제조 방법
KR20160068112A (ko) 표시 장치 및 그 제조 방법
US20160216546A1 (en) Display device and manufacturing method thereof
KR20150136685A (ko) 표시 장치 및 그 제조 방법
KR20160086015A (ko) 액정 표시 장치 및 이의 제조 방법
KR20160065317A (ko) 액정 표시 장치 및 이의 제조 방법
KR20150122898A (ko) 표시 장치 및 이의 제조 방법
KR20150121390A (ko) 표시 장치 및 그 제조 방법
KR101676771B1 (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid