KR20150122898A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150122898A
KR20150122898A KR1020140048918A KR20140048918A KR20150122898A KR 20150122898 A KR20150122898 A KR 20150122898A KR 1020140048918 A KR1020140048918 A KR 1020140048918A KR 20140048918 A KR20140048918 A KR 20140048918A KR 20150122898 A KR20150122898 A KR 20150122898A
Authority
KR
South Korea
Prior art keywords
pixel electrode
data line
thin film
film transistor
electrode
Prior art date
Application number
KR1020140048918A
Other languages
English (en)
Other versions
KR102183564B1 (ko
Inventor
변호연
박정우
이선화
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140048918A priority Critical patent/KR102183564B1/ko
Priority to US14/480,896 priority patent/US9570474B2/en
Publication of KR20150122898A publication Critical patent/KR20150122898A/ko
Application granted granted Critical
Publication of KR102183564B1 publication Critical patent/KR102183564B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Abstract

본 발명의 일 실시예에 따른 표시 장치는 복수의 화소 영역을 포함하는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 색필터 및 차광 부재, 상기 색필터 및 상기 차광 부재 위에 위치하는 절연층, 상기 절연층 위에 위치하며, 접촉 구멍을 통해 상기 박막 트랜지스터와 연결된 화소 전극, 상기 화소 전극과 미세 공간을 사이에 두고 이격되는 공통 전극, 상기 공통 전극 위에 위치하는 지붕층, 상기 미세 공간을 채우고 있는 액정층, 및 상기 지붕층 위에 위치하며 상기 미세 공간을 밀봉하는 덮개막을 포함하고, 상기 절연층은 상기 차광 부재를 드러내는 노출 영역을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색 필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색 필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치를 제공하는데 그 목적이 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치는 개구율을 향상시키면서 유기막 등에 축적되는 가스를 배출하는데 그 목적이 있다.
이상과 같은 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소 영역을 포함하는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 색필터 및 차광 부재, 상기 색필터 및 상기 차광 부재 위에 위치하는 절연층, 상기 절연층 위에 위치하며, 접촉 구멍을 통해 상기 박막 트랜지스터와 연결된 화소 전극, 상기 화소 전극과 미세 공간을 사이에 두고 이격되는 공통 전극, 상기 공통 전극 위에 위치하는 지붕층, 상기 미세 공간을 채우고 있는 액정층, 및 상기 지붕층 위에 위치하며 상기 미세 공간을 밀봉하는 덮개막을 포함하고, 상기 절연층은 상기 차광 부재를 드러내는 노출 영역을 포함한다.
상기 색필터 및 상기 차광 부재 위에 위치하는 유기막을 더 포함하고, 상기 유기막은 상기 노출 영역을 통해 상기 덮개막과 접촉할 수 있다.
상기 노출 영역과 상기 접촉 구멍은 일부 중첩하며, 상기 노출 영역은 상기 차광 부재 위에 위치할 수 있다.
상기 절연층은 복수의 노출 영역을 포함할 수 있다.
상기 화소 전극은 상기 노출 영역과 중첩하지 않을 수 있다.
상기 복수의 노출 영역은 평면상 대칭으로 위치할 수 있다.
상기 미세 공간은 매트릭스 형태로 배치되어 있고, 열 방향으로 인접한 미세 공간들 사이에 위치하는 제1 골짜기, 및 행 방향으로 인접한 미세 공간들 사이에 위치하는 제2 골짜기를 더 포함할 수 있다.
상기 박막 트랜지스터는 게이트선 및 데이터선을 포함하고, 상기 데이터선은 제1 데이터선 및 제2 데이터선을 포함하며, 상기 제1 데이터선 및 상기 제2 데이터선은 각각 상기 제2 골짜기의 양측 가장자리에 위치할 수 있다.
상기 박막 트랜지스터는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고, 상기 화소 전극은 제1 부화소 전극 및 제2 부화소 전극을 포함하고, 상기 제1 박막 트랜지스터는 상기 제1 데이터선 및 상기 제1 부화소 전극과 연결되어 있고, 상기 제2 박막 트랜지스터는 상기 제2 데이터선 및 상기 제2 부화소 전극과 연결되어 있을 수 있다.
상기 제2 데이터선에 인가되는 데이터 전압이 상기 제1 데이터선에 인가되는 데이터 전압보다 낮을 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 색필터 및 차광 부재를 형성하는 단계, 상기 색필터 및 차광 부재 위에 절연층을 형성하는 단계, 상기 절연층 위에 위치하며, 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 공통 전극을 형성하는 단계, 상기 공통 전극 위에 지붕층을 형성하는 단계, 상기 희생층의 일부가 노출되도록 상기 지붕층 및 상기 공통 전극을 패터닝하여 액정 주입구를 형성하는 단계, 상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계, 상기 액정 주입구를 통해 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 그리고 상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하며, 상기 절연층은 상기 차광 부재의 일부를 드러내는 노출 영역을 포함하도록 형성된다.
상기 색필터 및 상기 차광 부재 위에 유기막을 형성하는 단계를 더 포함하고, 상기 유기막은 상기 노출 영역을 통해 상기 덮개막과 접촉할 수 있다.
상기 노출 영역은 상기 차광 부재 위에 위치할 수 있다.
상기 절연층은 복수의 노출 영역을 포함하도록 형성될 수 있다.
상기 화소 전극은 상기 노출 영역과 중첩하지 않도록 형성될 수 있다.
상기 복수의 노출 영역은 평면상 대칭으로 형성될 수 있다.
상기 미세 공간은 매트릭스 형태로 배치되어 있고, 열 방향으로 인접한 미세 공간들 사이에 위치하는 제1 골짜기, 및 행 방향으로 인접한 미세 공간들 사이에 위치하는 제2 골짜기를 더 포함할 수 있다.
상기 데이터선은 제1 데이터선 및 제2 데이터선을 포함하고, 상기 제1 데이터선 및 상기 제2 데이터선은 각각 상기 제2 골짜기의 양측 가장자리에 위치할 수 있다.
상기 박막 트랜지스터는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고, 상기 화소 전극은 제1 부화소 전극 및 제2 부화소 전극을 포함하고, 상기 제1 박막 트랜지스터는 상기 제1 데이터선 및 상기 제1 부화소 전극과 연결되어 있고, 상기 제2 박막 트랜지스터는 상기 제2 데이터선 및 상기 제2 부화소 전극과 연결되어 있을 수 있다.
상기 제2 데이터선에 인가되는 데이터 전압이 상기 제1 데이터선에 인가되는 데이터 전압보다 낮을 수 있다.
이상과 같은 본 발명의 일 실시예에 따른 표시 장치는 개구율에 영향을 주지 않으면서 유기막에 축적되는 가스를 방출할 수 있다.
또한, 가스 방출을 위한 개구부를 형성함에 있어 별도의 마스크가 필요치 않는 간단한 공정을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 한 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 배치도이다.
도 4는 IV-IV선을 따라 자른 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 5는 V-V선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 노출 영역을 포함하는 일부 구성요소에 대한 평면도이다.
도 7은 IV-IV선을 따라 자른 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 일부 평면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110)을 포함한다.
기판(110) 위에는 지붕층(360)에 의해 덮여있는 미세 공간(305)이 형성되어 있다. 지붕층(360)은 행 방향으로 뻗어있고, 하나의 지붕층(360) 아래에는 복수의 미세 공간(305)이 형성되어 있다.
미세 공간(305)은 매트릭스 형태로 배치될 수 있으며, 열 방향으로 인접한 미세 공간(305)들 사이에는 제1 골짜기(V1)가 위치하고 있고, 행 방향으로 인접한 미세 공간(305)들 사이에는 제2 골짜기(V2)가 위치하고 있다.
복수의 지붕층(360)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 골짜기(V1)와 접하는 부분에서 미세 공간(305)은 지붕층(360)에 의해 덮여있지 않고, 외부로 노출될 수 있다. 이를 주입구(307a, 307b)라 한다.
주입구(307a, 307b)는 미세 공간(305)의 양측 가장자리에 형성되어 있다. 주입구(307a, 307b)는 제1 주입구(307a)와 제2 주입구(307b)로 이루어지고, 제1 주입구(307a)는 미세 공간(305)의 제1 가장자리의 측면을 노출시키도록 형성되고, 제2 주입구(307b)는 미세 공간(305)의 제2 가장자리의 측면을 노출시키도록 형성된다. 미세 공간(305)의 제1 가장자리의 측면과 제2 가장자리의 측면은 서로 마주본다.
각 지붕층(360)은 인접한 제2 골짜기(V2)들 사이에서 기판(110)으로부터 떨어지도록 형성되어, 미세 공간(305)을 형성한다. 즉, 지붕층(360)은 주입구(307a, 307b)가 형성되어 있는 제1 가장자리 및 제2 가장자리의 측면을 제외한 나머지 측면들을 덮도록 형성되어 있다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 미세 공간(305), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)이 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부가 제2 골짜기(V2)에서 기판(110)으로부터 떨어지도록 형성되어 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이하에서 도 2를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대해 개략적으로 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소의 등가 회로도이다.
본 발명의 일 실시예에 의한 표시 장치는 복수의 신호선(121, 171h, 171l)과 이에 연결되어 있는 화소(PX)를 포함한다. 도시는 생략하였으나, 복수의 화소(PX)가 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치될 수 있다.
각 화소(PX)는 제1 부화소(PXa) 및 제2 부화소(PXb)를 포함할 수 있다. 제1 부화소(PXa) 및 제2 부화소(PXb)은 상하로 배치될 수 있다. 이때, 제1 부화소(PXa)와 제2 부화소(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치할 수 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치할 수 있다.
신호선(121, 171h, 171l)은 게이트 신호를 전달하는 게이트선(121), 서로 다른 데이터 전압을 전달하는 제1 데이터선(171h) 및 제2 데이터선(171l)을 포함한다.
게이트선(121) 및 제1 데이터선(171h)에 연결되어 있는 제1 박막 트랜지스터(Qh)가 형성되어 있고, 게이트선(121) 및 제2 데이터선(171l)에 연결되어 있는 제2 박막 트랜지스터(Ql)가 형성되어 있다.
제1 부화소(PXa)에는 제1 박막 트랜지스터(Qh)와 연결되어 있는 제1 액정 축전기(Clch)가 형성되어 있고, 제2 부화소(PXb)에는 제2 박막 트랜지스터(Ql)와 연결되어 있는 제2 액정 축전기(Clcl)가 형성되어 있다.
제1 박막 트랜지스터(Qh)의 제1 단자는 게이트선(121)에 연결되어 있고, 제2 단자는 제1 데이터선(171h)에 연결되어 있으며, 제3 단자는 제1 액정 축전기(Clch)에 연결되어 있다.
제2 박막 트랜지스터(Ql)의 제1 단자는 게이트선(121)에 연결되어 있고, 제2 단자는 제2 데이터선(171l)에 연결되어 있으며, 제3 단자는 제2 액정 축전기(Clcl)에 연결되어 있다.
본 발명의 일 실시예에 의한 표시 장치의 동작을 살펴보면, 게이트선(121)에 게이트 온 전압이 인가되면, 이에 연결된 제1 박막 트랜지스터(Qh)와 제2 박막 트랜지스터(Ql)가 턴 온 상태가 되고, 제1 및 제2 데이터선(171h, 171l)을 통해 전달된 서로 다른 데이터 전압에 의해 제1 및 제2 액정 축전기(Clch, Clcl)가 충전된다. 제2 데이터선(171l)에 의해 전달되는 데이터 전압은 제1 데이터선(171h)에 의해 전달되는 데이터 전압보다 낮다. 따라서, 제2 액정 축전기(Clcl)는 제1 액정 축전기(Clch)보다 낮은 전압으로 충전되도록 하여 측면 시인성을 향상시킬 수 있다.
이하에서 도 3 내지 도 5를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 한 화소의 구조 및 이의 제조 방법에 대해 설명한다.
도 3은 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 배치도이고, 도 4는 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다. 도 5는 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 단면도이다.
도 3 내지 도 5를 참조하면, 기판(110) 위에 게이트선(121, gate line) 및 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h, first gate electrode) 및 제2 게이트 전극(124l, second gate electrode)이 형성되어 있다.
게이트선(121)은 제1 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 열 방향으로 인접하는 두 개의 미세 공간(305) 사이에 위치한다. 즉, 게이트선(121)은 제1 골짜기(V1)에 위치한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 평면도 상에서 게이트선(121)의 상측으로 돌출되어 있다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룰 수 있다. 다만, 본 발명은 이에 한정되지 아니하며, 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)의 돌출 형태는 다양하게 변형이 가능하다.
기판(110) 위에는 유지 전극선(131) 및 유지 전극선(131)으로부터 돌출되는 유지 전극(133, 135)이 더 형성될 수 있다.
유지 전극선(131)은 게이트선(121)과 나란한 방향으로 뻗어 있으며, 게이트선(121)과 이격되도록 형성된다. 유지 전극선(131)에는 일정한 전압이 인가될 수 있다. 유지 전극선(131)의 위로 돌출되는 유지 전극(133)은 제1 부화소(PXa)의 가장자리를 둘러싸도록 형성된다. 유지 전극선(131)의 아래로 돌출되는 유지 전극(135)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)과 인접하도록 형성된다.
게이트선(121), 제1 게이트 전극(124h), 제2 게이트 전극(124l), 유지 전극선(131), 및 유지 전극(133, 135) 위에는 게이트 절연막(140, gate insulating layer)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h, first semiconductor) 및 제2 반도체(154l, second semiconductor)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있다. 제1 반도체(154h)는 제1 데이터선(171h)의 아래에도 형성될 수 있고, 제2 반도체(154l)는 제2 데이터선(171l)의 아래에도 형성될 수 있다. 제1 반도체(154h) 및 제2 반도체(154l)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 반도체(154h) 및 제2 반도체(154l) 위에는 각각 저항성 접촉 부재(ohmic contact member)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
제1 반도체(154h), 제2 반도체(154l), 및 게이트 절연막(140) 위에는 제1 데이터선(171h, first data line), 제2 데이터선(171l, second data line), 제1 소스 전극(173h, first source electrode), 제1 드레인 전극(175h, first drain electrode), 제2 소스 전극(173l, second electrode), 및 제2 드레인 전극(175l, second electrode)이 형성되어 있다.
제1 데이터선(171h) 및 제2 데이터선(171l)은 데이터 신호를 전달하며 제2 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차한다. 데이터선(171)은 행 방향으로 인접하는 두 개의 미세 공간(305) 사이에 위치한다. 즉, 데이터선(171)은 제2 골짜기(V2)에 위치한다. 제1 데이터선(171h) 및 제2 데이터선(171l)은 각각 제2 골짜기(V2)의 양측 가장자리에 위치한다.
제1 데이터선(171h)과 제2 데이터선(171l)는 서로 다른 데이터 전압을 전달한다. 제2 데이터선(171l)에 의해 전달되는 데이터 전압은 제1 데이터선(171h)에 의해 전달되는 데이터 전압보다 낮을 수 있다.
제1 소스 전극(173h)은 제1 데이터선(171h)으로부터 제1 게이트 전극(124h) 위로 돌출되도록 형성되고, 제2 소스 전극(173l)은 제2 데이터선(171l)으로부터 제2 게이트 전극(124l) 위로 돌출되도록 형성되어 있다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 넓은 끝 부분은 유지 전극선(131)의 아래로 돌출되어 있는 유지 전극(135)과 중첩하고 있다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 각각 제1 소스 전극(173h) 및 제2 소스 전극(173l)에 의해 일부 둘러싸여 있다.
제1 및 제2 게이트 전극(124h, 124l), 제1 및 제2 소스 전극(173h, 173l), 제1 및 제2 드레인 전극(175h, 175l)은 제1 및 제2 반도체(154h, 154l)와 함께 각각 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)(Qh, Ql)를 이루며, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173h, 173l)과 각 드레인 전극(175h, 175l) 사이의 각 반도체(154h, 154l)에 형성되어 있다.
제1 데이터선(171h), 제2 데이터선(171l), 제1 소스 전극(173h), 제1 드레인 전극(175h), 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이로 노출되어 있는 제1 반도체(154h), 제2 소스 전극(173l), 제2 드레인 전극(175l), 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이로 노출되어 있는 제2 반도체(154l) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다.
보호막(180) 위에는 각 화소(PX) 내에 색필터(230)가 형성되어 있다.
각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 색필터(230)는 제1 골짜기(V1)에는 형성되지 않을 수 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소(PX)의 경계부와 박막 트랜지스터(Qh, Ql) 위에 형성되어 빛샘을 방지할 수 있다. 즉, 차광 부재(220)는 제1 골짜기(V1) 및 제2 골짜기(V2)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 유기막(240)이 더 형성될 수 있다. 유기막(240)은 유기 절연 물질로 이루어질 수 있으며, 색필터(230)들 및 차광 부재(220)를 평탄화시키는 역할을 할 수 있다. 이때 유기막(240)은 생략될 수도 있다.
유기막(240) 위에는 제1 절연층(250)이 더 형성될 수 있다. 제1 절연층(250)은 무기 절연 물질로 이루어질 수 있으며, 색필터(230) 및 유기막(240)을 보호하는 역할을 할 수 있다.
제1 절연층(250)은 유기막(240)의 일부를 드러내는 노출 영역(188)을 포함할 수 있다. 노출 영역(188)은 접촉 구멍(181h)의 인접한 위치에 형성되며, 접촉 구멍(181h)에 의한 유기막(240)의 일단을 노출할 수 있다. 즉, 본 발명의 일 실시예에 따른 노출 영역(188)은 도 4에 도시된 바와 같이 접촉 구멍(181h)과 일부 중첩할 수 있다.
노출 영역(188)을 통해 드러난 유기막(240)은 공정 과정에서 색필터(230), 차광 부재(220) 및 유기막(240) 등에 축적 가능한 기체를 방출한다. 따라서, 기체 축적에 의한 표시 품질 저하 등을 방지할 수 있다.
또한, 유기막(240)이 생략된 실시예에서는 차광 부재(220)가 노출 영역(188)을 통해 드러나며, 축적 가능한 기체를 방출할 수 있다.
보호막(180), 유기막(240), 및 제1 절연층(250)에는 제1 드레인 전극(175h)의 넓은 끝 부분을 드러내는 제1 접촉 구멍(181h)이 형성되어 있고, 제2 드레인 전극(175l)의 넓은 끝 부분을 드러내는 제2 접촉 구멍(181l)이 형성되어 있다.
제2 절연층(250) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 유지 전극선(131)을 사이에 두고 서로 분리되어 있는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 게이트선(121) 및 유지 전극선(131)을 중심으로 화소(PX)의 위와 아래에 배치되어 있다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소(PXb)에 위치한다.
제1 부화소 전극(191h)은 제1 접촉 구멍(181h)을 통해 제1 드레인 전극(175h)과 연결되어 있고, 제2 부화소 전극(191l)은 제2 접촉 구멍(181l)을 통해 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 서로 다른 데이터 전압을 인가받게 된다. 화소 전극(191)과 공통 전극(270) 사이에는 전계가 형성될 수 있다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)을 포함하는 화소 전극(191)은 접촉 구멍(181h)의 일부를 커버할 수 있다. 즉, 도 4에 도시된 바와 같이 화소 전극(191)은 접촉 구멍(181h)의 일면 위를 덮으면서 다른 일면 위에는 위치하지 않을 수 있다. 특히, 화소 전극(191)이 위치하지 않는 일면에는 절연층(250)의 노출 영역(188)이 위치할 수 있다.
노출 영역(188)에는 절연층(250) 및 화소 전극(191)이 위치하지 않는바, 유기막(240)의 일단이 노출되고, 노출된 상기 영역은 후술할 덮개막(390)과 접촉할 수 있다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각은 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 복수의 미세 가지부(194h, 194l)를 포함한다.
화소 전극(191)은 가로 줄기부(193h, 193l)와 세로 줄기부(192h, 192l)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194h, 194l)는 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193h, 193l)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194h, 194l)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 제1 부화소(PXa) 및 제2 부화소(PXb)의 외곽을 둘러싸는 외곽 줄기부를 더 포함할 수 있다.
상기에서 설명한 화소의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 공통 전극(270)은 행 방향으로 형성되어 있고, 미세 공간(305) 위와 제2 골짜기(V2)에 형성되어 있다. 공통 전극(270)은 미세 공간(305)의 상부면과 측면을 덮도록 형성되어 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 크기 및 해상도에 따라 다양하게 변경될 수 있다.
각 화소(PX)에서는 공통 전극(270)이 기판(110)으로부터 떨어지도록 형성되어 미세 공간(305)이 형성되고 있으나, 제2 골짜기(V2)에서는 공통 전극(270)이 기판(110)에 부착되도록 형성되어 있다. 제2 골짜기(V2)에서 공통 전극(270)은 제2 절연층(250) 바로 위에 형성되어 있다. 제2 절연층(250)과 공통 전극(270) 사이에는 공간이 형성되어 있지 않다.
유지 전극선(131)과 공통 전극(270)은 서로 중첩한다. 유지 전극선(131)과 공통 전극(270) 사이에는 게이트 절연층(140), 보호막(180), 차광 부재(220), 제1 절연층(250) 등과 같은 절연층들이 형성되어 있다. 이러한 절연층에 제3 접촉 구멍(186)이 형성되어 있다. 유지 전극선(131)의 적어도 일부를 노출하도록 게이트 절연층(140), 보호막(180), 차광 부재(220), 제1 절연층(250)을 관통하는 제3 접촉 구멍(186)이 형성되어 있다. 제3 접촉 구멍(186)은 제2 골짜기(V2)에 위치하며, 제1 데이터선(171h)과 제2 데이터선(171l) 사이에 위치한다. 제3 접촉 구멍(186)은 제1 데이터선(171h) 및 제2 데이터선(171l)을 노출시키지는 않는다.
본 실시예에서 복수의 공통 전극(270)은 행 방향으로 형성되어 있다. 따라서, 기판(110) 위에 전체적으로 공통 전극(270)이 하나의 면전극으로 형성된 경우와 비교하여 공통 전극(270)의 저항이 높아질 우려가 있다. 본 발명의 일 실시예에서는 공통 전극(270)을 유지 전극선(131)과 연결시킴으로써, 공통 전극(270)의 저항을 낮출 수 있다. 이때, 유지 전극선(131)과 공통 전극(270)에는 동일한 공통 전압이 인가될 수 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제2 절연층(250) 바로 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 가장자리의 측벽에서 연결될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제2 절연층(350)이 더 형성될 수 있다. 제2 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제2 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)은 행 방향으로 형성되어 있고, 미세 공간(305) 위와 제2 골짜기(V2)에 형성되어 있다. 지붕층(360)은 미세 공간(305)의 상부면과 측면을 덮도록 형성되어 있다. 지붕층(360)은 경화 공정에 의해 단단해져 미세 공간(305)의 형상을 유지시키는 역할을 할 수 있다. 지붕층(360)은 화소 전극(191)과 미세 공간(305)을 사이에 두고 이격되도록 형성되어 있다.
공통 전극(270) 및 지붕층(360)은 미세 공간(305)의 가장자리의 측면을 노출시키도록 형성되며, 미세 공간(305)이 공통 전극(270) 및 지붕층(360)에 의해 덮여있지 않은 부분을 주입구(307a, 307b)라 한다. 주입구(307a, 307b)는 미세 공간(305)의 제1 가장자리의 측면을 노출시키는 제1 주입구(307a) 및 미세 공간(305)의 제2 가장자리의 측면의 노출시키는 제2 주입구(307b)를 포함한다. 제1 가장자리와 제2 가장자리는 서로 마주보는 가장자리로써, 예를 들면, 평면도 상에서 제1 가장자리가 미세 공간(305)의 상측 가장자리이고, 제2 가장자리가 미세 공간(305)의 하측 가장자리일 수 있다. 주입구(307a, 307b)는 제1 골짜기(V1)와 인접하고 있는 미세 공간(305)의 가장자리 측면을 노출시킨다. 주입구(307a, 307b)에 의해 미세 공간(305)이 노출되어 있으므로, 주입구(307a, 307b)를 통해 미세 공간(305) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다.
지붕층(360) 위에는 제3 절연층(370)이 더 형성될 수 있다. 제3 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제3 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제3 절연층(370) 위에는 덮개막(390)이 형성되어 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 주입구(307a, 307b)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)와 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
이상에서 설명한 본 발명의 일 실시예에 따른 표시 장치는 유기막(240) 또는 차광 부재(220)를 일부 드러내는 노출 영역(188) 및 화소 전극(191)을 통해 유기막(240) 또는/및 색필터(230) 등에 축적될 수 있는 기체를 방출할 수 있다. 이는 축적되는 기체를 통해 얼룩 발생을 감소시킨다.
또한, 기체 방출을 위한 노출 영역을 별도로 형성하지 않고, 드레인 전극과 화소 전극이 연결되는 위치에 인접하게 형성하는바, 별도의 개구율 손실이나 마스크 추가 등을 수반하지 않는 이점이 있다.
이하에서는 도 7을 참조하여, 본 발명의 다른 실시예에 따른 표시 장치에 대해 설명한다. 본 발명의 일 실시예와 동일 유사한 구성 요소에 대해서는 설명을 생략할 수 있다. 보호막(180) 아래에 위치하는 구성요소는 도 3 내지 6과 동일하다.
우선, 보호막(180) 위에는 각 화소(PX) 내에 색필터(230)가 형성되어 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗을 수도 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소(PX)의 경계부와 박막 트랜지스터 위에 형성되어 빛샘을 방지할 수 있다. 색필터(230)는 각 제1 부화소(PXa)과 제2 부화소(PXb)에 형성되고, 제1 부화소(PXa)과 제2 부화소(PXb) 사이에는 차광 부재(220)가 형성될 수 있다.
색필터(230) 및 차광 부재(220) 위에는 유기막(240)이 더 형성될 수 있다. 유기막(240)은 유기 절연 물질로 이루어질 수 있으며, 색필터(230)들 및 차광 부재(220)를 평탄화시키는 역할을 할 수 있다. 본 발명의 다른 실시예에 따르면 유기막(240)은 생략 가능하다.
유기막(240) 위에는 제1 절연층(250)이 더 형성될 수 있다. 제1 절연층(250)은 무기 절연 물질로 이루어질 수 있으며, 색필터(230) 및 유기막(240)을 보호하는 역할을 할 수 있다.
제1 절연층(250)은 유기막(240)의 일부를 드러내는 노출 영역(188)을 포함할 수 있다. 노출 영역(188)은 접촉 구멍(181h)에 인접하게 형성될 수 있으며, 본 발명의 다른 실시예에 따르면 도 7에 도시된 바와 같이 복수의 접촉 구멍(188)을 포함할 수 있다. 본 발명의 다른 실시예에 따라 유기막(240)이 생략된 경우에는 차광 부재(220)를 드러내는 노출 영역(188)을 포함할 수 있다.
도 7 내지 도 8을 참조하면, 제1 절연층(250)은 상하로 위치하는 노출 영역(188)을 포함하며, 이에 제한되지 않고 좌우로 위치하는 노출 영역(미도시)을 더 포함할 수 있다. 이러한 위치 및 형상은 제한되지 않으며, 일례로써 복수의 노출 영역(188)은 평면상으로 좌우 또는 상하, 이들의 조합을 포함하는 대칭 형상을 가질 수 있다. 이와 같이 대칭적으로 위치하는 노출 영역은 공정상 미스-얼라인에 의한 불량을 감소시킬 수 있다.
보호막(180), 유기막(240), 및 제1 절연층(250)에는 제1 드레인 전극(175h)의 넓은 끝 부분을 드러내는 제1 접촉 구멍(181h)이 형성되어 있고, 제2 드레인 전극(175l)의 넓은 끝 부분을 드러내는 제2 접촉 구멍(181l)이 형성되어 있다.
제2 절연층(250) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 유지 전극선(131)을 사이에 두고 서로 분리되어 있는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 게이트선(121) 및 유지 전극선(131)을 중심으로 화소(PX)의 위와 아래에 배치되어 있다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소(PXb)에 위치한다.
제1 부화소 전극(191h)은 제1 접촉 구멍(181h)을 통해 제1 드레인 전극(175h)과 연결되어 있고, 제2 부화소 전극(191l)은 제2 접촉 구멍(181l)을 통해 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 서로 다른 데이터 전압을 인가받게 된다. 화소 전극(191)과 공통 전극(270) 사이에는 전계가 형성될 수 있다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)을 포함하는 화소 전극(191) 접촉 구멍(181h, 181l)을 통해 드레인 전극(175h, 175l)과 연결된다. 특히, 화소 전극을 형성하는 단계에서는, 도 7에 도시된 바와 같이 노출 영역(188)에 위치하지 않도록 패터닝할 수 있다. 즉, 유기막이 드러나는 노출 영역(188)에서는 유기막(240)과 덮개막(390)이 상호 접촉하게 된다.
이상에서 설명한 본 발명의 일 실시예에 따른 표시 장치는 유기막(240)을 일부 드러내는 노출 영역(188) 및 화소 전극(191)을 통해 유기막(240) 또는/및 색필터(2300 등에 축적될 수 있는 기체를 방출할 수 있다. 이는 축적되는 기체를 통해 얼룩 발생 을 감소시킨다.
또한, 기체 방출을 위한 노출 영역을 별도로 형성하지 않고, 드레인 전극과 화소 전극이 연결되는 위치에 인접하게 형성하는바, 별도의 개구율 손실이나 마스크 추가 등을 수반하지 않는 이점이 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121: 게이트선 131: 유지 전극선
137: 용량 전극 171: 데이터선
171h: 제1 데이터선 171l: 제2 데이터선
191: 화소 전극 270: 공통 전극
305: 미세 공간 360: 지붕층
390: 덮개막

Claims (20)

  1. 복수의 화소 영역을 포함하는 기판,
    상기 기판 위에 위치하는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 위치하는 색필터 및 차광 부재,
    상기 색필터 및 상기 차광 부재 위에 위치하는 절연층,
    상기 절연층 위에 위치하며, 접촉 구멍을 통해 상기 박막 트랜지스터와 연결된 화소 전극,
    상기 화소 전극과 미세 공간을 사이에 두고 이격되는 공통 전극,
    상기 공통 전극 위에 위치하는 지붕층,
    상기 미세 공간을 채우고 있는 액정층, 및
    상기 지붕층 위에 위치하며 상기 미세 공간을 밀봉하는 덮개막을 포함하고,
    상기 절연층은 상기 차광 부재를 드러내는 노출 영역을 포함하는 표시 장치.
  2. 제1항에서,
    상기 색필터 및 상기 차광 부재 위에 위치하는 유기막을 더 포함하고,
    상기 유기막은 상기 노출 영역을 통해 상기 덮개막과 접촉하는 표시 장치.
  3. 제2항에서,
    상기 노출 영역과 상기 접촉 구멍은 일부 중첩하며, 상기 노출 영역은 상기 차광 부재 위에 위치하는 표시 장치.
  4. 제2항에서,
    상기 절연층은 복수의 노출 영역을 포함하는 표시 장치.
  5. 제2항에서,
    상기 화소 전극은 상기 노출 영역과 중첩하지 않는 표시 장치.
  6. 제4항에서,
    상기 복수의 노출 영역은 평면상 대칭으로 위치하는 표시 장치.
  7. 제1항에서,
    상기 미세 공간은 매트릭스 형태로 배치되어 있고,
    열 방향으로 인접한 미세 공간들 사이에 위치하는 제1 골짜기, 및
    행 방향으로 인접한 미세 공간들 사이에 위치하는 제2 골짜기를 더 포함하는 표시 장치.
  8. 제1항에서,
    상기 박막 트랜지스터는 게이트선 및 데이터선을 포함하고,
    상기 데이터선은 제1 데이터선 및 제2 데이터선을 포함하며,
    상기 제1 데이터선 및 상기 제2 데이터선은 각각 상기 제2 골짜기의 양측 가장자리에 위치하는 표시 장치.
  9. 제8항에서,
    상기 박막 트랜지스터는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고,
    상기 화소 전극은 제1 부화소 전극 및 제2 부화소 전극을 포함하고,
    상기 제1 박막 트랜지스터는 상기 제1 데이터선 및 상기 제1 부화소 전극과 연결되어 있고,
    상기 제2 박막 트랜지스터는 상기 제2 데이터선 및 상기 제2 부화소 전극과 연결되어 있는 표시 장치.
  10. 제9항에서,
    상기 제2 데이터선에 인가되는 데이터 전압이 상기 제1 데이터선에 인가되는 데이터 전압보다 낮은 표시 장치.
  11. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 위에 색필터 및 차광 부재를 형성하는 단계,
    상기 색필터 및 차광 부재 위에 절연층을 형성하는 단계,
    상기 절연층 위에 위치하며, 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 공통 전극을 형성하는 단계,
    상기 공통 전극 위에 지붕층을 형성하는 단계,
    상기 희생층의 일부가 노출되도록 상기 지붕층 및 상기 공통 전극을 패터닝하여 액정 주입구를 형성하는 단계,
    상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계,
    상기 액정 주입구를 통해 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 그리고
    상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하며,
    상기 절연층은 상기 차광 부재의 일부를 드러내는 노출 영역을 포함하도록 형성되는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 색필터 및 상기 차광 부재 위에 유기막을 형성하는 단계를 더 포함하고,
    상기 유기막은 상기 노출 영역을 통해 상기 덮개막과 접촉하는 표시 장치의 제조 방법.
  13. 제11항에서,
    상기 노출 영역은 상기 차광 부재 위에 위치하는 표시 장치의 제조 방법.
  14. 제11항에서,
    상기 절연층은 복수의 노출 영역을 포함하도록 형성되는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 화소 전극은 상기 노출 영역과 중첩하지 않도록 형성되는 표시 장치의 제조 방법.
  16. 제14항에서,
    상기 복수의 노출 영역은 평면상 대칭으로 형성되는 표시 장치의 제조 방법.
  17. 제11항에서,
    상기 미세 공간은 매트릭스 형태로 배치되어 있고,
    열 방향으로 인접한 미세 공간들 사이에 위치하는 제1 골짜기, 및
    행 방향으로 인접한 미세 공간들 사이에 위치하는 제2 골짜기를 더 포함하는 표시 장치의 제조 방법.
  18. 제11항에서,
    상기 데이터선은 제1 데이터선 및 제2 데이터선을 포함하고,
    상기 제1 데이터선 및 상기 제2 데이터선은 각각 상기 제2 골짜기의 양측 가장자리에 위치하는 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 박막 트랜지스터는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고,
    상기 화소 전극은 제1 부화소 전극 및 제2 부화소 전극을 포함하고,
    상기 제1 박막 트랜지스터는 상기 제1 데이터선 및 상기 제1 부화소 전극과 연결되어 있고,
    상기 제2 박막 트랜지스터는 상기 제2 데이터선 및 상기 제2 부화소 전극과 연결되어 있는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 제2 데이터선에 인가되는 데이터 전압이 상기 제1 데이터선에 인가되는 데이터 전압보다 낮은 표시 장치의 제조 방법.
KR1020140048918A 2014-04-23 2014-04-23 표시 장치 및 이의 제조 방법 KR102183564B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140048918A KR102183564B1 (ko) 2014-04-23 2014-04-23 표시 장치 및 이의 제조 방법
US14/480,896 US9570474B2 (en) 2014-04-23 2014-09-09 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140048918A KR102183564B1 (ko) 2014-04-23 2014-04-23 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150122898A true KR20150122898A (ko) 2015-11-03
KR102183564B1 KR102183564B1 (ko) 2020-11-27

Family

ID=54335502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140048918A KR102183564B1 (ko) 2014-04-23 2014-04-23 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9570474B2 (ko)
KR (1) KR102183564B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111327A (ja) * 2015-12-17 2017-06-22 株式会社ジャパンディスプレイ 液晶表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210110464A (ko) * 2020-02-28 2021-09-08 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107952A (ko) * 2012-03-23 2013-10-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140045014A (ko) * 2012-10-05 2014-04-16 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3789351B2 (ja) * 2001-11-30 2006-06-21 株式会社日立製作所 反射型液晶表示装置及びその製造方法
KR100712101B1 (ko) 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR101085273B1 (ko) 2005-01-25 2011-11-22 사천홍시현시기건유한공사 유기발광소자의 제조방법
KR101605821B1 (ko) * 2010-09-10 2016-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP5372900B2 (ja) 2010-12-15 2013-12-18 株式会社ジャパンディスプレイ 液晶表示装置
KR101739384B1 (ko) 2010-12-24 2017-05-25 엘지디스플레이 주식회사 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR20120078954A (ko) 2011-01-03 2012-07-11 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그 제조방법
KR20120124011A (ko) * 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
KR101811027B1 (ko) 2011-07-07 2017-12-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
US8952878B2 (en) * 2011-10-14 2015-02-10 Samsung Display Co., Ltd. Display device
KR101407310B1 (ko) 2011-12-30 2014-06-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN102915715B (zh) * 2012-10-11 2014-11-26 京东方科技集团股份有限公司 一种显示画面调整方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107952A (ko) * 2012-03-23 2013-10-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140045014A (ko) * 2012-10-05 2014-04-16 삼성디스플레이 주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111327A (ja) * 2015-12-17 2017-06-22 株式会社ジャパンディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
US20150311226A1 (en) 2015-10-29
KR102183564B1 (ko) 2020-11-27
US9570474B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
KR20150058609A (ko) 표시 장치
KR20150097897A (ko) 표시 장치
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR20160010808A (ko) 슬롯 다이 코터 및 이를 이용한 코팅 방법
KR20150015767A (ko) 표시 장치 및 그 제조 방법
US9459479B2 (en) Display device
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR101644902B1 (ko) 표시 장치 및 그 제조 방법
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR20140142965A (ko) 표시 장치
JP2016128906A (ja) 液晶表示装置及びその製造方法
KR20150086821A (ko) 액정 표시 장치 및 그 제조 방법
KR20150085732A (ko) 표시 장치 및 그 제조 방법
KR20150122898A (ko) 표시 장치 및 이의 제조 방법
KR20150109010A (ko) 표시 장치
KR20170085622A (ko) 표시 장치 및 그 제조 방법
KR101676771B1 (ko) 표시 장치 및 그 제조 방법
KR20150141260A (ko) 표시 장치
KR20160092107A (ko) 표시 장치 및 그 제조 방법
KR20150121390A (ko) 표시 장치 및 그 제조 방법
KR20160085398A (ko) 액정 표시 장치
KR20160086009A (ko) 표시 장치 및 그 제조 방법
KR20170044783A (ko) 표시 장치
KR20160002449A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right