KR20140142965A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20140142965A
KR20140142965A KR1020130064775A KR20130064775A KR20140142965A KR 20140142965 A KR20140142965 A KR 20140142965A KR 1020130064775 A KR1020130064775 A KR 1020130064775A KR 20130064775 A KR20130064775 A KR 20130064775A KR 20140142965 A KR20140142965 A KR 20140142965A
Authority
KR
South Korea
Prior art keywords
display device
space
micro
pixel
electrode
Prior art date
Application number
KR1020130064775A
Other languages
English (en)
Inventor
이선욱
임태우
이선화
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130064775A priority Critical patent/KR20140142965A/ko
Priority to US14/142,524 priority patent/US9323110B2/en
Publication of KR20140142965A publication Critical patent/KR20140142965A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133368—Cells having two substrates with different characteristics, e.g. different thickness or material

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Dispersion Chemistry (AREA)

Abstract

본 발명은 배향막의 뭉침 위치를 제어할 수 있는 표시 장치 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 복수의 화소 영역을 포함하는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 상기 화소 영역에 형성되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층, 상기 미세 공간의 상측 가장자리 및 하측 가장자리의 적어도 일부를 노출시키도록 상기 지붕층에 형성되어 있는 제1 주입구, 상기 미세 공간의 좌측 가장자리 및 우측 가장자리의 적어도 일부를 노출시키도록 상기 지붕층에 형성되어 있는 제2 주입구, 상기 미세 공간을 채우고 있는 액정층, 및 상기 제1 주입구 및 상기 제2 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는 것을 특징으로 한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 배향막의 뭉침 위치를 제어할 수 있는 표시 장치 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 배향막의 뭉침 위치를 제어할 수 있는 표시 장치 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치는 복수의 화소 영역을 포함하는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 상기 화소 영역에 형성되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층, 상기 미세 공간의 상측 가장자리 및 하측 가장자리의 적어도 일부를 노출시키도록 상기 지붕층에 형성되어 있는 제1 주입구, 상기 미세 공간의 좌측 가장자리 및 우측 가장자리의 적어도 일부를 노출시키도록 상기 지붕층에 형성되어 있는 제2 주입구, 상기 미세 공간을 채우고 있는 액정층, 및 상기 제1 주입구 및 상기 제2 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는 것을 특징으로 한다.
상기 미세 공간의 좌측 가장자리에 위치하는 제2 주입구는 상기 미세 공간의 우측 가장자리에 위치하는 제2 주입구와 모양, 크기, 및 개수 중 어느 하나 이상이 상이할 수 있다.
상기 미세 공간은 복수의 행과 복수의 열을 포함하는 매트릭스 형태로 배치되어 있고, 서로 다른 행에 위치하는 상기 미세 공간들 사이에 위치하는 제1 골짜기, 및 서로 다른 열에 위치하는 상기 미세 공간들 사이에 위치하는 제2 골짜기를 더 포함할 수 있다.
상기 제1 주입구는 상기 제1 골짜기에 형성되어 있고, 상기 제2 주입구는 상기 제2 골짜기에 형성될 수 있다.
상기 지붕층은 상기 미세 공간의 윗면을 덮고 있는 상측부, 및 상기 미세 공간의 측면을 덮고 있는 측벽부를 포함할 수 있다.
상기 상측부는 상기 화소 영역에 형성되어 있고, 상기 측벽부는 상기 제2 골짜기에 형성될 수 있다.
상기 미세 공간의 상측 또는 하측 가장자리의 적어도 일부를 가리도록 상기 지붕층으로부터 연장되어 형성되어 있는 보조 기둥을 더 포함할 수 있다.
상기 보조 기둥을 형성함으로써, 상기 제1 주입구의 면적을 줄일 수 있다.
상기 제2 주입구는 상기 미세 공간의 좌측 가장자리 및 우측 가장자리 중 어느 하나의 가장자리에 형성되고, 다른 하나의 가장자리에는 형성되지 않을 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한, 미세 공간의 좌측 및 우측 가장자리에 제2 주입구를 비대칭으로 형성함으로써, 배향막의 뭉침 위치를 제어할 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 의한 표시 장치의 지붕층을 나타낸 사시도이다.
도 4는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이다.
도 5는 도 1의 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 6은 도 1의 VI-VI선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 7은 도 1의 VII-VII선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 의한 표시 장치의 지붕층을 나타낸 사시도이다.
도 9는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 10은 본 발명의 일 실시예에 의한 표시 장치의 지붕층을 나타낸 사시도이다.
도 11은 도 9의 XI-XI선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 첨부된 도면을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1 및 도 2는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다. 편의상 도 1 및 도 2에는 일부 구성 요소만 도시되어 있으며, 도 1은 복수의 화소 영역을 기준으로 제1 주입구 및 제2 주입구의 위치를 나타내고 있고, 도 2는 복수의 미세 공간을 기준으로 제1 주입구 및 제2 주입구의 위치를 나타내고 있다. 도 3은 본 발명의 일 실시예에 의한 표시 장치의 지붕층을 나타낸 사시도이다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110), 기판(110) 위에 형성되어 있는 지붕층(360)을 포함한다.
기판(110)은 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 각 화소 영역(PX)은 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)를 포함할 수 있다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)은 상하로 배치될 수 있다.
제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
지붕층(360)은 복수의 화소 영역(PX)에서 기판(110)으로부터 떨어지도록 형성되어, 지붕층(360) 아래에는 미세 공간(305)이 형성되어 있다. 미세 공간(305)은 복수의 행과 복수의 열을 포함하는 매트릭스 형태로 배치되어 있다. 제1 골짜기(V1)는 서로 다른 행에 위치하는 미세 공간(305)들 사이에 위치하고, 제2 골짜기(V2)는 서로 다른 열에 위치하는 미세 공간(305)들 사이에 위치하게 된다.
지붕층(360)은 미세 공간(305)의 윗면을 덮고 있는 상측부(362), 미세 공간(305)의 측면을 덮고 있는 측벽부(364)를 포함한다. 지붕층(360)의 상측부(362)는 화소 영역(PX)에 형성되어 있고, 측벽부(364)는 제2 골짜기(V2)에 형성되어 있다. 지붕층(360)의 상측부(362)는 기판(110)으로부터 떨어지도록 형성되어 있고, 측벽부(364)는 기판(110)에 부착되도록 형성되어 있다. 따라서, 하나의 미세 공간(305)은 이웃하는 두 화소 영역의 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에서 지붕층(360)에 의해 둘러 쌓이는 형태를 가지게 된다. 예를 들면, 하나의 미세 공간(305)은 첫 번째 화소 행의 제2 부화소 영역(PXb)과 두 번째 화소 행의 제1 부화소 영역(PXa)에 걸쳐 형성되어 있다. 다만, 본 발명은 이에 한정되지 아니하며, 하나의 미세 공간(305)이 하나의 화소 영역(PXa)에 형성될 수도 있다.
미세 공간(305)의 상측 가장자리 및 하측 가장자리의 적어도 일부를 노출시키도록 지붕층(360)에는 제1 주입구(307)가 형성되어 있다. 제1 주입구(307)는 제1 골짜기(V1)에 위치한 지붕층(360)이 제거됨으로써 형성된다. 하나의 미세 공간(305)에는 적어도 하나 이상의 제1 주입구(307)가 형성된다. 예를 들면, 미세 공간(305)의 상측 가장자리에 제1 주입구(307)가 형성될 수 있고, 하측 가장자리에 제1 주입구(307)가 형성될 수 있으며, 상측 및 하측 가장자리에 모두 제1 주입구(307)가 형성될 수도 있다.
또한, 미세 공간(305)의 좌측 가장자리 및 우측 가장자리의 적어도 일부를 노출시키도록 지붕층(360)에는 제2 주입구(308, 309)가 형성되어 있다. 제2 주입구(308, 309)는 제2 골짜기(V2)에 위치한 지붕층(360)의 적어도 일부가 제거됨으로써 형성된다. 하나의 미세 공간(305)의 적어도 하나 이상의 제2 주입구(308, 309)가 형성된다. 예를 들면, 미세 공간(305)의 좌측 가장자리에 제2 주입구(308)가 형성되고, 우측 가장자리에 제2 주입구(309)가 형성될 수 있다. 이때, 미세 공간(305)의 좌측 가장자리에 복수의 제2 주입구(308)가 형성될 수 있으며, 미세 공간(305)의 우측 가장자리에 복수의 제2 주입구(309)가 형성될 수 있다. 즉, 지붕층(360)이 소정의 간격을 가지고 형성되어 있는 복수의 측벽부(364)들을 포함하고, 제2 주입구(308, 309)는 복수의 측벽부(364)들 사이에 형성될 수 있다.
미세 공간(305)의 좌측 가장자리에 위치하는 제2 주입구(308)는 미세 공간(305)의 우측 가장자리에 위치하는 제2 주입구(309)와 모양, 크기, 및 개수 중 어느 하나 이상이 상이하다.
예를 들면, 도 1 내지 도 3에 도시된 바와 같이 두 번째 화소 열에 위치하는 미세 공간(305)의 좌측 가장자리에 위치하는 제2 주입구(308)는 미세 공간(305)의 우측 가장자리에 위치하는 제2 주입구(309)보다 크기는 더 크고, 개수는 더 적다. 이와 반대로 미세 공간(305)의 우측 가장자리에 위치하는 제2 주입구(309)를 미세 공간(305)의 좌측 가장자리에 위치하는 제2 주입구(308)보다 크기가 더 크고, 개수는 더 적게 형성할 수도 있다. 또한, 도시는 생략하였으나 미세 공간(305)의 좌측 및 우측 가장자리에 위치하는 제2 주입구(308, 309)들의 모양 또한 다르게 형성할 수 있다.
이어, 도 1 내지 도 7을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대하여 더욱 설명하면 다음과 같다.
도 4는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이고, 도 5는 도 1의 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이며, 도 6은 도 1의 VI-VI선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이고, 도 7은 도 1의 VII-VII선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 1 내지 도 7을 참조하면, 기판(110) 위에 복수의 게이트선(121), 복수의 감압 게이트선(123) 및 복수의 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트 도전체는 게이트선(121)으로부터 위아래로 돌출한 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 더 포함하고, 감압 게이트선(123)으로부터 위로 돌출한 제3 게이트 전극(124c)을 더 포함한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룬다. 이때, 제1, 제2, 및 제3 게이트 전극(124h, 124l, 124c)의 돌출 형태는 변경이 가능하다.
유지 전극선(131)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(131)은 위 아래로 돌출한 유지 전극(129), 게이트선(121)과 실질적으로 수직하게 아래로 뻗은 한 쌍의 세로부(134) 및 한 쌍의 세로부(134)의 끝을 서로 연결하는 가로부(127)를 포함한다. 가로부(127)는 아래로 확장된 용량 전극(137)을 포함한다.
게이트 도전체(121, 123, 124h, 124l, 124c, 131) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있으며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치할 수 있다. 제1 반도체(154h)와 제2 반도체(154l)는 서로 연결될 수 있고, 제2 반도체(154l)와 제3 반도체(154c)도 서로 연결될 수 있다. 또한, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성될 수도 있다. 제1 내지 제3 반도체(154h, 154l, 154c)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 각각 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 데이터선(data line)(171), 제1 소스 전극(173h), 제2 소스 전극(173l), 제3 소스 전극(173c), 제1 드레인 전극(175h), 제2 드레인 전극(175l), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 감압 게이트선(123)과 교차한다. 각 데이터선(171)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 향하여 뻗으며 서로 연결되어 있는 제1 소스 전극(173h) 및 제2 소스 전극(173l)을 포함한다.
제1 드레인 전극(175h), 제2 드레인 전극(175l) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 제1 소스 전극(173h) 및 제2 소스 전극(173l)으로 일부 둘러싸여 있다. 제2 드레인 전극(175l)의 넓은 한 쪽 끝 부분은 다시 연장되어 'U'자 형태로 굽은 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 용량 전극(137)과 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1 게이트 전극(124h), 제1 소스 전극(173h), 및 제1 드레인 전극(175h)은 제1 반도체(154h)와 함께 제1 박막 트랜지스터(Qh)를 형성하고, 제2 게이트 전극(124l), 제2 소스 전극(173l), 및 제2 드레인 전극(175l)은 제2 반도체(154l)와 함께 제2 박막 트랜지스터(Ql)를 형성하며, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성한다.
제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)는 서로 연결되어 선형으로 이루어질 수 있으며, 소스 전극(173h, 173l, 173c)과 드레인 전극(175h, 175l, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 그 하부의 저항성 접촉 부재와 실질적으로 동일한 평면 모양을 가질 수 있다.
제1 반도체(154h)에는 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이에서 제1 소스 전극(173h) 및 제1 드레인 전극(175h)에 의해 가리지 않고 노출된 부분이 있고, 제2 반도체(154l)에는 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이에서 제2 소스 전극(173l) 및 제2 드레인 전극(175l)에 의해 가리지 않고 노출된 부분이 있으며, 제3 반도체(154c)에는 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이에서 제3 소스 전극(173c) 및 제3 드레인 전극(175c)에 의해 가리지 않고 노출된 부분이 있다.
데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
보호막(180) 위에는 각 화소 영역(PX) 내에 색필터(230)가 형성되어 있다.
각 화소 영역(PX)은 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)를 포함할 수 있다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)은 상하로 배치될 수 있다. 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
색필터(230)는 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXa)에 형성되어 있다. 이때, 색필터(230)는 각 화소 열의 일측 가장자리에 위치한 화소 영역(PX)에는 형성되지 않을 수 있다.
각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗을 수도 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 경계부와 박막 트랜지스터 위에 형성되어 빛샘을 방지할 수 있다. 차광 부재(220)는 게이트선(121) 및 감압 게이트선(123)을 따라 뻗어 위아래로 확장되어 있으며 제1 박막 트랜지스터(Qh), 제2 박막 트랜지스터(Ql) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 영역을 덮는 가로 차광 부재(220a)와 데이터선(171)을 따라 뻗어 있는 세로 차광 부재(220b)를 포함한다. 즉, 가로 차광 부재(220a)는 제1 골짜기(V1)에 형성되고, 세로 차광 부재(220b)는 제2 골짜기(V2)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제1 절연층(240)은 유기 물질로 이루어진 색필터(230) 및 차광 부재(220)를 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제1 절연층(240), 차광 부재(220), 보호막(180)에는 제1 드레인 전극(175h)의 넓은 끝 부분과 제2 드레인 전극(175l)의 넓은 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍(185h) 및 복수의 제2 접촉 구멍(185l)이 형성되어 있다.
제1 절연층(240) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 감압 게이트선(123)을 사이에 두고 서로 분리되어, 게이트선(121) 및 감압 게이트선(123)을 중심으로 화소 영역(PX)의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소 영역(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소 영역(PXb)에 위치한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 제1 접촉 구멍(185h) 및 제2 접촉 구멍(185l)을 통하여 각기 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 데이터 전압을 인가 받는다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각은 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 복수의 미세 가지부(194h, 194l), 부화소 전극(191h, 191l)의 가장자리 변에서 아래 또는 위로 돌출된 돌출부(197h, 197l)를 포함한다.
화소 전극(191)은 가로 줄기부(193h, 193l)와 세로 줄기부(192h, 192l)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194h, 194l)는 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193h, 193l)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194h, 194l)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 제1 부화소 전극(191h)은 외곽을 둘러싸는 외곽 줄기부를 더 포함하고, 제2 부화소 전극(191l)은 상단 및 하단에 위치하는 가로부 및 제1 부화소 전극(191h)의 좌우에 위치하는 좌우 세로부(198)를 더 포함한다. 좌우 세로부(198)는 데이터선(171)과 제1 부화소 전극(191h) 사이의 용량성 결합, 즉 커플링을 방지할 수 있다.
상기에서 설명한 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 해상도에 따라 다양하게 변경될 수 있다. 다만, 본 발명은 이에 한정되지 아니하고 공통 전극(270)이 화소 전극(191)과 절연막을 사이에 두고 형성될 수도 있다. 이때, 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(305)이 형성되지 않고, 미세 공간(305)은 공통 전극(270) 위에 형성된다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제1 절연층(240) 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 화소 영역(PX)의 가장자리에서 서로 연결될 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제2 절연층(350)이 더 형성될 수 있다. 제2 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제2 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)의 아래에는 미세 공간(305)이 형성되어 있고, 지붕층(360)에 의해 미세 공간(305)의 형상이 유지될 수 있다. 지붕층(360)은 화소 전극(191)과 미세 공간(305)을 사이에 두고 이격되도록 형성되어 있다.
앞서 설명한 바와 같이 지붕층(360)은 미세 공간(305)의 윗면을 덮고 있는 상측부(362), 미세 공간(305)의 측면을 덮고 있는 측벽부(364)를 포함한다. 지붕층(360)의 상측부(362)는 화소 영역(PX)에 형성되어 있고, 측벽부(364)는 제2 골짜기(V2)에 형성되어 있다.
지붕층(360)에는 미세 공간(305)의 상측 가장자리 및 하측 가장자리의 적어도 일부를 노출시키도록 제1 주입구(307)가 형성되어 있고, 미세 공간(305)의 좌측 가장자리 및 우측 가장자리의 적어도 일부를 노출시키도록 제2 주입구(308, 309)가 형성되어 있다.
미세 공간(305)의 좌측 가장자리에 위치하는 제2 주입구(308)는 미세 공간(305)의 우측 가장자리에 위치하는 제2 주입구(309)와 모양, 크기, 및 개수 중 어느 하나 이상이 상이하다.
제1 주입구(307) 및 제2 주입구(309)에 의해 미세 공간(305)이 노출되어 있으므로, 제1 주입구(307) 또는 제2 주입구(309)를 통해 미세 공간(305) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다. 배향액의 건조 과정에서 고형분이 한 곳으로 몰리게 되어 배향막의 뭉침 현상이 발생할 수 있다. 본 발명의 일 실시예에 의한 표시 장치에서는 미세 공간(305)의 좌측 가장자리에 위치하는 제2 주입구(308)와 우측 가장자리에 위치하는 제2 주입구(309)의 모양, 크기, 및 개수 중 어느 하나 이상이 상이하므로, 미세 공간(305)의 양측 가장자리에 위치하는 제2 주입구(308, 309)에 작용하는 모세관력(capillary force)이 서로 상이하다. 미세 공간(305)의 우측 가장자리에 위치하는 제2 주입구(309)의 크기가 상대적으로 더 작게 형성되어 있으므로, 더 강한 모세관력이 작용한다. 따라서, 미세 공간(305)의 우측 가장자리에 위치하는 제2 주입구(309)의 주변에서 배향막의 뭉침 현상이 발생하게 된다. 즉, 미세 공간(305)의 양측 가장자리에 위치하는 제2 주입구(309)를 비대칭으로 형성함으로써, 배향막의 뭉침 위치를 제어할 수 있다.
지붕층(360) 위에는 제3 절연층(370)이 더 형성될 수 있다. 제3 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제3 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제3 절연층(370) 위에는 덮개막(390)이 형성될 수 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 제1 주입구(307) 및 제2 주입구(309)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
다음으로, 도 8을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 8에 도시된 본 발명의 일 실시예에 의한 표시 장치는 도 1 내지 도 7에 도시된 본 발명의 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞선 실시예와 가장 큰 차이점은 제1 주입구의 면적을 줄이기 위해 보조 기둥을 추가로 형성한다는 점이며, 이하에서 더욱 상세히 설명한다.
도 8은 본 발명의 일 실시예에 의한 표시 장치의 지붕층을 나타낸 사시도이다.
도 8을 참조하면, 본 발명의 일 실시예에 의한 표시 장치는 기판(110) 위에 박막 트랜지스터 및 이에 연결되어 있는 화소 전극(191)이 형성되어 있다. 화소 전극(191) 위에 미세 공간(305)을 사이에 두고 이격되도록 지붕층(360)이 형성되어 있고, 지붕층(360)에는 미세 공간(305)의 상측 가장자리 및 하측 가장자리의 적어도 일부를 노출시키는 제1 주입구(307), 및 미세 공간(305)의 좌측 가장자리 및 우측 가장자리의 적어도 일부를 노출시키는 제2 주입구(308, 309)가 형성되어 있다. 미세 공간(305)에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있고, 지붕층(360) 위에는 덮개막(390)이 형성되어 미세 공간(305)을 밀봉한다.
본 발명의 일 실시예에 의한 표시 장치는 미세 공간(305)의 상측 또는 하측 가장자리의 적어도 일부를 가리도록 지붕층(360)으로부터 연장되어 형성되어 있는 보조 기둥(368)을 더 포함한다. 보조 기둥(368)은 지붕층(360)의 상측부(362) 및 측벽부(364)로부터 연장되어 동일한 물질로 형성된다. 보조 기둥(368)을 형성함에 따라 제1 주입구(307)의 면적을 줄일 수 있다. 따라서, 제1 주입구(307)에 작용하는 모세관력을 증가시킬 수 있다.
이때, 미세 공간(305)의 상측 가장자리 및 하측 가장자리 중 어느 하나의 가장자리에만 보조 기둥(368)을 형성함으로써, 미세 공간(305)의 상측 가장자리와 하측 가장자리에 위치하는 제1 주입구(307)에 작용하는 모세관력을 서로 상이하게 할 수 있다.
다음으로, 도 9 내지 도 11을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 9 내지 도 11에 도시된 본 발명의 일 실시예에 의한 표시 장치는 도 1 내지 도 7에 도시된 본 발명의 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞선 실시예와 가장 큰 차이점은 제2 주입구가 미세 공간의 좌측 가장자리와 우측 가장자리 중 어느 일측 가장자리에만 형성된다는 점이며, 이하에서 더욱 상세히 설명한다.
도 9는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이고, 도 10은 본 발명의 일 실시예에 의한 표시 장치의 지붕층을 나타낸 사시도이며, 도 11은 도 9의 XI-XI선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
앞선 실시예에서는 미세 공간의 좌측 가장자리와 우측 가장자리에 위치하는 제2 주입구를 서로 비대칭으로 형성하였으나, 본 실시예에서는 미세 공간(305)의 좌측 가장자리와 우측 가장자리 중 어느 하나의 가장자리에만 제2 주입구(308)를 형성하게 된다. 예를 들면, 미세 공간(305)의 좌측 가장자리에만 제2 주입구(308)를 형성하고, 우측 가장자리에는 별도의 주입구를 형성하지 않는다.
본 실시예에서는 미세 공간(305)의 양측 가장자리 중 일측 가장자리에만 제2 주입구(308)를 형성함으로써, 제2 주입구(308)가 형성되어 있는 미세 공간(305)의 일측 가장자리에서 배향막의 뭉침 현상이 발생하게 된다. 즉, 미세 공간(305)의 좌측 및 우측 가장자리 중 어느 하나의 가장자리에만 제2 주입구(308)를 형성함으로써, 배향막의 뭉침 위치를 제어할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 제1 배향막 21: 제2 배향막
110: 기판 121: 게이트선
123: 감압 게이트선 124h: 제1 게이트 전극
124l: 제2 게이트 전극 124c: 제3 게이트 전극
131: 유지 전극선 140: 게이트 절연막
154h: 제1 반도체 154l: 제2 반도체
154c: 제3 반도체 171: 데이터선
173h: 제1 소스 전극 173l: 제2 소스 전극
173c: 제3 소스 전극 175a: 제1 드레인 전극
175l: 제2 드레인 전극 175c: 제3 드레인 전극
180: 보호막 191: 화소 전극
191h: 제1 부화소 전극 191l: 제2 부화소 전극
220: 차광 부재 230: 색필터
240: 제1 절연층 270: 공통 전극
300: 희생층 305: 미세 공간
307: 제1 주입구 308, 309: 제2 주입구
310: 액정 분자 350: 제2 절연층
360: 지붕층 362: 지붕층의 상측부
364: 지붕층의 측벽부 370: 제3 절연층
390: 덮개막

Claims (9)

  1. 복수의 화소 영역을 포함하는 기판,
    상기 기판 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 상기 화소 영역에 형성되어 있는 화소 전극,
    상기 화소 전극 위에 상기 화소 전극과 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층,
    상기 미세 공간의 상측 가장자리 및 하측 가장자리의 적어도 일부를 노출시키도록 상기 지붕층에 형성되어 있는 제1 주입구,
    상기 미세 공간의 좌측 가장자리 및 우측 가장자리의 적어도 일부를 노출시키도록 상기 지붕층에 형성되어 있는 제2 주입구,
    상기 미세 공간을 채우고 있는 액정층, 및
    상기 제1 주입구 및 상기 제2 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는,
    표시 장치.
  2. 제1 항에 있어서,
    상기 미세 공간의 좌측 가장자리에 위치하는 제2 주입구는 상기 미세 공간의 우측 가장자리에 위치하는 제2 주입구와 모양, 크기, 및 개수 중 어느 하나 이상이 상이한,
    표시 장치.
  3. 제2 항에 있어서,
    상기 미세 공간은 복수의 행과 복수의 열을 포함하는 매트릭스 형태로 배치되어 있고,
    서로 다른 행에 위치하는 상기 미세 공간들 사이에 위치하는 제1 골짜기, 및
    서로 다른 열에 위치하는 상기 미세 공간들 사이에 위치하는 제2 골짜기를 더 포함하는,
    표시 장치.
  4. 제3 항에 있어서,
    상기 제1 주입구는 상기 제1 골짜기에 형성되어 있고,
    상기 제2 주입구는 상기 제2 골짜기에 형성되어 있는,
    표시 장치.
  5. 제3 항에 있어서,
    상기 지붕층은,
    상기 미세 공간의 윗면을 덮고 있는 상측부, 및
    상기 미세 공간의 측면을 덮고 있는 측벽부를 포함하는,
    표시 장치.
  6. 제5 항에 있어서,
    상기 상측부는 상기 화소 영역에 형성되어 있고,
    상기 측벽부는 상기 제2 골짜기에 형성되어 있는,
    표시 장치.
  7. 제1 항에 있어서,
    상기 미세 공간의 상측 또는 하측 가장자리의 적어도 일부를 가리도록 상기 지붕층으로부터 연장되어 형성되어 있는 보조 기둥을 더 포함하는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 보조 기둥을 형성함으로써, 상기 제1 주입구의 면적을 줄일 수 있는,
    표시 장치.
  9. 제1 항에 있어서,
    상기 제2 주입구는 상기 미세 공간의 좌측 가장자리 및 우측 가장자리 중 어느 하나의 가장자리에 형성되고, 다른 하나의 가장자리에는 형성되지 않는,
    표시 장치.
KR1020130064775A 2013-06-05 2013-06-05 표시 장치 KR20140142965A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130064775A KR20140142965A (ko) 2013-06-05 2013-06-05 표시 장치
US14/142,524 US9323110B2 (en) 2013-06-05 2013-12-27 Display component having injection holes on perpendicular surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064775A KR20140142965A (ko) 2013-06-05 2013-06-05 표시 장치

Publications (1)

Publication Number Publication Date
KR20140142965A true KR20140142965A (ko) 2014-12-15

Family

ID=52005216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064775A KR20140142965A (ko) 2013-06-05 2013-06-05 표시 장치

Country Status (2)

Country Link
US (1) US9323110B2 (ko)
KR (1) KR20140142965A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078248B2 (en) 2015-04-30 2018-09-18 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093186A (ko) * 2015-01-28 2016-08-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20170012705A (ko) * 2015-07-22 2017-02-03 삼성디스플레이 주식회사 액정 표시 장치
KR20170096256A (ko) 2016-02-15 2017-08-24 삼성디스플레이 주식회사 액정 표시 장치
TWI706194B (zh) * 2019-09-06 2020-10-01 友達光電股份有限公司 液晶面板及其製作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5986729A (en) * 1996-07-10 1999-11-16 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method of manufacturing the same
EP1257873A2 (en) * 2000-12-14 2002-11-20 Koninklijke Philips Electronics N.V. Liquid crystal display laminate and method of manufacturing such
JP4344726B2 (ja) * 2004-12-30 2009-10-14 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置およびその製造方法
KR101605821B1 (ko) 2010-09-10 2016-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078248B2 (en) 2015-04-30 2018-09-18 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Also Published As

Publication number Publication date
US20140362329A1 (en) 2014-12-11
US9323110B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
KR20150058609A (ko) 표시 장치
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR20150097897A (ko) 표시 장치
KR20150015767A (ko) 표시 장치 및 그 제조 방법
KR20160010808A (ko) 슬롯 다이 코터 및 이를 이용한 코팅 방법
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR20140122884A (ko) 표시 장치 및 그 제조 방법
KR101644902B1 (ko) 표시 장치 및 그 제조 방법
KR20150089264A (ko) 표시 장치 및 그 제조 방법
KR20140142965A (ko) 표시 장치
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20150078310A (ko) 표시 장치
KR20150007175A (ko) 표시 장치 및 그 제조 방법
KR20150090637A (ko) 액정 표시 장치 및 이의 제조 방법
KR20150000215A (ko) 표시 장치 및 그 제조 방법
KR20150121389A (ko) 표시 장치 및 그 제조 방법
KR20150085732A (ko) 표시 장치 및 그 제조 방법
KR20160068112A (ko) 표시 장치 및 그 제조 방법
KR20160085398A (ko) 액정 표시 장치
KR20160092107A (ko) 표시 장치 및 그 제조 방법
KR20150141260A (ko) 표시 장치
KR20150122898A (ko) 표시 장치 및 이의 제조 방법
KR20160090452A (ko) 곡면 표시 장치
KR101676771B1 (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid