KR20150136685A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150136685A
KR20150136685A KR1020140063770A KR20140063770A KR20150136685A KR 20150136685 A KR20150136685 A KR 20150136685A KR 1020140063770 A KR1020140063770 A KR 1020140063770A KR 20140063770 A KR20140063770 A KR 20140063770A KR 20150136685 A KR20150136685 A KR 20150136685A
Authority
KR
South Korea
Prior art keywords
layer
electrode
insulating layer
roof
common electrode
Prior art date
Application number
KR1020140063770A
Other languages
English (en)
Inventor
김원태
김유진
이선욱
채경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140063770A priority Critical patent/KR20150136685A/ko
Priority to US14/519,899 priority patent/US9389469B2/en
Publication of KR20150136685A publication Critical patent/KR20150136685A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 기판, 기판 위에 형성되어 복수의 화소 영역을 포함하는 표시부 및 표시부 밖에 형성된 공통 전압선, 상기 표시부 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터 위에 형성되어 있는 제1 절연층, 상기 박막 트랜지스터에 연결되어 상기 제1 절연층 위에 형성되어 있는 화소 전극, 상기 화소 전극 위에 형성된 미세 공간을 채우는 액정층, 상기 화소 전극과 액정층을 사이에 두고 이격되도록 형성되어 있는 공통 전극, 상기 공통 전압선 위에 형성되어 있는 접촉 구멍, 상기 공통 전극은 상기 접촉 구멍을 통해 표시부 밖에서 상기 공통 전압선과 접촉하며, 상기 공통 전극 위에 형성되어 있는 제2 절연층, 상기 제2 절연층 위에 형성되어 있는 지붕층, 상기 액정층이 채워진 미세 공간의 일부를 노출시키도록 상기 공통 전극, 상기 제2 절연층, 및 상기 지붕층에 형성되어 있는 주입구, 및 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하고, 상기 지붕층은 상기 접촉 구멍을 덮을 수 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 표시 장치 제조 과정에서 지붕층을 마스크로 이용함으로써 제조 공정에 사용되는 마스크의 수를 절감하고, 지붕층을 표시부 외곽 영역까지 덮도록 형성하여 공통 전극의 단선을 막고, 패드부 위에 지붕층 패턴을 형성함으로써 패드부를 별도의 추가적인 공정 없이 형성하는 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 일 실시예에 의한 표시 장치는 기판, 기판 위에 형성되어 복수의 화소 영역을 포함하는 표시부 및 표시부 밖에 형성된 공통 전압선, 상기 표시부 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터 위에 형성되어 있는 제1 절연층, 상기 박막 트랜지스터에 연결되어 상기 제1 절연층 위에 형성되어 있는 화소 전극, 상기 화소 전극 위에 형성된 미세 공간을 채우는 액정층, 상기 화소 전극과 액정층을 사이에 두고 이격되도록 형성되어 있는 공통 전극, 상기 공통 전압선 위에 형성되어 있는 접촉 구멍, 상기 공통 전극은 상기 접촉 구멍을 통해 표시부 밖에서 상기 공통 전압선과 접촉하며, 상기 공통 전극 위에 형성되어 있는 제2 절연층, 상기 제2 절연층 위에 형성되어 있는 지붕층, 상기 액정층이 채워진 미세 공간의 일부를 노출시키도록 상기 공통 전극, 상기 제2 절연층, 및 상기 지붕층에 형성되어 있는 주입구, 및 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하고, 상기 지붕층은 상기 접촉 구멍을 덮을 수 있다.
상기 공통 전극의 패턴은 상기 지붕층의 패턴과 동일하거나 상기 지붕층의 패턴보다 안쪽에 위치할 수 있다.
상기 기판의 표시부가 형성되지 않은 영역에, 표시부의 데이터선 또는 게이트선과 연결된 하나 이상의 패드가 존재하며 상기 패드의 윗면에는 전극이 노출되어 있을 수 있다.
상기 공통 전극은 역 테이퍼 형상으로 이루어질 수 있다.
상기 제2 절연층의 패턴은 상기 지붕층의 패턴과 동일하거나 상기 지붕층의 패턴보다 안쪽에 위치할 수 있다.
상기 제2 절연층은 역 테이퍼 형상으로 이루어질 수 있다.
상기 패드의 가장 윗면에는 화소 전극이 존재할 수 있다.
상기 지붕층 위에 형성되어 있는 제3 절연층을 더 포함할 수 있다.
상기 공통 전극의 패턴은 상기 제3 절연층의 패턴보다 안쪽에 위치할 수 있다.
상기 제2 절연층의 패턴은 상기 제3 절연층의 패턴보다 안쪽에 위치할 수 있다.
상기 패드 위에 지붕층이 존재하지 않을 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 기판 위의 표시부 영역에 박막 트랜지스터를 형성하고, 표시부 밖 영역에 패드 도전체 및 공통 전압선을 형성하는 단계, 상기 박막 트랜지스터 및 패드 도전체 위에 제1 절연층을 형성하는 단계, 상기 제1 절연층 위에 상기 박막 트랜지스터 또는 패드 도전체와 연결되는 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 공통 전극을 형성하는 단계, 상기 공통 전극 위에 제2 절연층을 형성하는 단계, 상기 제2 절연층 위에 지붕층 물질을 도포하는 단계, 상기 지붕층 물질을 패터닝하여 표시부 영역에 액정 주입구를 형성하고, 패드 영역에 지붕층을 패터닝하는 단계, 상기 지붕층을 마스크로 이용하여 상기 제2 절연층 및 상기 공통 전극을 패터닝하는 단계, 상기 희생층을 제거하여 표시부의 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하고, 패드부의 공통 전극 및 제2 절연층을 제거하는 단계, 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 및 상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함할 수 있다.
상기 패드 도전체는 게이트 선 또는 데이터선일 수 있다.
상기 지붕층 물질을 패터닝하여 표시부 영역에 액정 주입구를 형성하고, 패드 영역에 지붕층을 패터닝하는 단계는 하나의 마스크를 이용한 단일 공정으로 이루어질 수 있다.
상기 패드 영역에 패터닝되는 지붕층의 패턴은 복수의 다각형이 분포된 형상이거나, 복수의 직선 또는 곡선, 물결선등이 분포된 형상일 수 있다.
상기 공통 전극은 역 테이퍼 형상으로 이루어질 수 있다.
상기 제2 절연층 및 상기 공통 전극을 패터닝한 후 상기 희생층을 애싱하는 단계를 더 포함할 수 있다.
상기 지붕층 물질을 패터닝하여 표시부 영역에 액정 주입구를 형성하고, 패드 영역에 지붕층을 패터닝하는 단계에서, 상기 지붕층은 공통 전압선을 덮도록 패터닝 될 수 있다.
상기 희생층을 제거하는 단계에서, 패드부의 희생층 위에 위치하는 상기 제2 절연층 및 상기 공통 전극이 리프트-오프되어 제거될 수 있다.
상기 패드부의 가장 윗면에 화소 전극이 존재할 수 있다.
이상과 같이 본 발명의 일 실시예에 따른 표시 장치 및 그 제조 방법은 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한, 지붕층을 마스크로 이용하여 제2 절연층 및 공통 전극을 패터닝함으로써 전도성 불순물의 원인이 될 수 있는 부분을 제거할 수 있고, 공정을 단순화 할 수 있다.
또한, 지붕층을 표시부 외곽 영역까지 덮도록 형성하여 공통 전극과 공통 전압선의 단선을 예방하였다. 또한, 패드부 위에 지붕층 패턴을 형성함으로써 패드부를 별도의 추가적인 공정 없이 형성할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이다.
도 3은 도 1의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 4는 도 1의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다
도 5는 도 1의 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 6은 본 발명 비교예에 따른 표시 장치에서, 도 5와 동일한 단면을 도시한 단면도이다.
도 7은 도 1의 VII-VII선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 8은 도 1의 VIII-VIII선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 9 내지 도 15, 도 23 내지 도 29는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 16 내지 도 22는 패드부에 패터닝된 지붕층의 다양한 형상을 도시한 것이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 첨부된 도면을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이고, 편의상 도 1에는 일부 구성 요소만 도시되어 있다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110), 기판(110) 위에 형성되어 있는 지붕층(360)을 포함한다.
기판(110)에는 복수의 화소가 형성되어 후에 영상이 표시되는 표시부(400) 및 표시부 외곽에 형성되어 각각 게이트선 및 데이터선과 연결된 패드부(410, 420, 430)가 존재한다. 각 패드부는 표시부의 화소의 게이트선 및 데이터선과 연결되어, 각각 게이트 전압 및 데이터 전압을 전달한다.
게이트 패드(410)는 표시부(400)의 일 측면에 형성되어, 표시부(400)에 형성되어 있는 화소의 게이트 선과 연결되어 있다.
데이터 패드(420)는 표시부(400)의 일 측면에 형성되어 표시부(400)에 형성되어 있는 화소의 데이터 선과 연결되어 있다.
노광 패드(430)는 화소의 게이트선 및 데이터선과 각각 연결되어 있을 수 있으며, 후에 배향막에 프리틸트를 형성하기 위한 전압을 인가하는 데 사용된다. 노광 패드(430)는 생략될 수 있으며, 표시 장치의 제조 공정 후 제거될 수 있다.
표시부(400) 외곽에는 공통 전극에 전압을 인가하는 공통전압선(172)이 형성되어 있다. 공통 전압선(172)위에는 복수의 접촉 구멍(188)이 형성되어 있으며, 접촉 구멍(188)을 통해 공통 전압선(172)과 공통 전극(미도시)이 접촉하고 있다. 공통 전압선(172)은 공통 전압 공급 수단과 연결되어, 공통 전압을 공급받는다. 공통 전압선(172)에 공급된 공통 전압은 접촉 구멍(188)을 통해 공통 전극(미도시)과 접촉하며, 공통 전압이 표시부(400)에 존재하는 각 화소의 공통 전극으로 전달된다.
본 도면에서는 표시부(400) 양쪽으로 접촉 구멍(188)이 형성된 것을 예시적으로 도시하였으나, 접촉 구멍(188)은 표시부(400)의 좌우 일측에만 형성될 수도 있다. 접촉 구멍의 개수는 표시부(400)의 크기에 따라 적절히 조절할 수 있다.
표시부(400)는 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 각 화소 영역(PX)은 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)를 포함할 수 있다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)은 상하로 배치될 수 있다.
제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
지붕층(360)은 화소 행 방향으로 형성되어 있다. 이때, 제1 골짜기(V1)에서는 지붕층(360)이 제거되어 지붕층(360) 아래에 위치하는 구성 요소가 외부로 노출될 수 있도록 주입구(307)가 형성되어 있다.
각 지붕층(360)은 인접한 제2 골짜기(V2) 사이에서 기판(110)으로부터 떨어져 형성됨으로써, 미세 공간(305)이 형성된다. 또한, 각 지붕층(360)은 제2 골짜기(V2)에서는 기판(110)에 부착되도록 형성됨으로써, 미세 공간(305)의 양 측면을 덮도록 한다.
본 발명에서, 지붕층(360)은 표시부(400)영역을 벗어나 공통 전압선(172) 및 접촉 구멍(188)위를 덮도록 형성되어 있다. 통상적으로, 표시 장치의 지붕층(360)은 표시부(400)의 화소 영역 위에만 형성된다. 그러나 본 발명의 표시 장치는 지붕층(360)이 표시부(400) 영역 밖, 공통 전압선(172) 및 접촉 구멍(188)을 덮도록 형성함으로써 공통 전극(270)의 단선을 막는다. 구체적인 지붕층의 형상 및 효과는 후술한다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 화소 영역(PX), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)은 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부는 제2 골짜기(V2)에서 기판(110)으로부터 떨어져 형성됨으로써 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이어, 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 표시부의 한 화소에 대하여 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이고, 도 3은 도 1의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이며, 도 4는 도 1의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 1 내지 도 4를 참조하면, 기판(110) 위에 복수의 게이트선(121), 복수의 감압 게이트선(123) 및 복수의 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트 도전체는 게이트선(121)으로부터 위아래로 돌출한 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 더 포함하고, 감압 게이트선(123)으로부터 위로 돌출한 제3 게이트 전극(124c)을 더 포함한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룬다. 이때, 제1, 제2, 및 제3 게이트 전극(124h, 124l, 124c)의 돌출 형태는 변경이 가능하다.
유지 전극선(131)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(131)은 위 아래로 돌출한 유지 전극(129), 게이트선(121)과 실질적으로 수직하게 아래로 뻗은 한 쌍의 세로부(134) 및 한 쌍의 세로부(134)의 끝을 서로 연결하는 가로부(127)를 포함한다. 가로부(127)는 아래로 확장된 용량 전극(137)을 포함한다.
게이트 도전체(121, 123, 124h, 124l, 124c, 131) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있으며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치할 수 있다. 제1 반도체(154h)와 제2 반도체(154l)는 서로 연결될 수 있고, 제2 반도체(154l)와 제3 반도체(154c)도 서로 연결될 수 있다. 또한, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성될 수도 있다. 제1 내지 제3 반도체(154h, 154l, 154c)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 각각 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 데이터선(data line)(171), 제1 소스 전극(173h), 제2 소스 전극(173l), 제3 소스 전극(173c), 제1 드레인 전극(175h), 제2 드레인 전극(175l), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 감압 게이트선(123)과 교차한다. 각 데이터선(171)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 향하여 뻗으며 서로 연결되어 있는 제1 소스 전극(173h) 및 제2 소스 전극(173l)을 포함한다.
제1 드레인 전극(175h), 제2 드레인 전극(175l) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 제1 소스 전극(173h) 및 제2 소스 전극(173l)으로 일부 둘러싸여 있다. 제2 드레인 전극(175l)의 넓은 한 쪽 끝 부분은 다시 연장되어 'U'자 형태로 굽은 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 용량 전극(137)과 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1 게이트 전극(124h), 제1 소스 전극(173h), 및 제1 드레인 전극(175h)은 제1 반도체(154h)와 함께 제1 박막 트랜지스터(Qh)를 형성하고, 제2 게이트 전극(124l), 제2 소스 전극(173l), 및 제2 드레인 전극(175l)은 제2 반도체(154l)와 함께 제2 박막 트랜지스터(Ql)를 형성하며, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성한다.
제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)는 서로 연결되어 선형으로 이루어질 수 있으며, 소스 전극(173h, 173l, 173c)과 드레인 전극(175h, 175l, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 그 하부의 저항성 접촉 부재와 실질적으로 동일한 평면 모양을 가질 수 있다.
제1 반도체(154h)에는 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이에서 제1 소스 전극(173h) 및 제1 드레인 전극(175h)에 의해 가리지 않고 노출된 부분이 있고, 제2 반도체(154l)에는 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이에서 제2 소스 전극(173l) 및 제2 드레인 전극(175l)에 의해 가리지 않고 노출된 부분이 있으며, 제3 반도체(154c)에는 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이에서 제3 소스 전극(173c) 및 제3 드레인 전극(175c)에 의해 가리지 않고 노출된 부분이 있다.
데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
보호막(180) 위에는 각 화소 영역(PX) 내에 색필터(230)가 형성되어 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗을 수도 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 영역(PX)의 경계부와 박막 트랜지스터 위에 형성되어 빛샘을 방지할 수 있다. 색필터(230)는 각 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 차광 부재(220)가 형성될 수 있다.
차광 부재(220)는 게이트선(121) 및 감압 게이트선(123)을 따라 뻗어 위아래로 확장되어 있으며 제1 박막 트랜지스터(Qh), 제2 박막 트랜지스터(Ql) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 영역을 덮는 가로 차광 부재(220a)와 데이터선(171)을 따라 뻗어 있는 세로 차광 부재(220b)를 포함한다. 즉, 가로 차광 부재(220a)는 제1 골짜기(V1)에 형성되고, 세로 차광 부재(220b)는 제2 골짜기(V2)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제1 절연층(240)은 유기 물질로 이루어진 색필터(230) 및 차광 부재(220)를 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제1 절연층(240), 차광 부재(220), 보호막(180)에는 제1 드레인 전극(175h)의 넓은 끝 부분과 제2 드레인 전극(175l)의 넓은 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍(185h) 및 복수의 제2 접촉 구멍(185l)이 형성되어 있다.
제1 절연층(240) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 감압 게이트선(123)을 사이에 두고 서로 분리되어, 게이트선(121) 및 감압 게이트선(123)을 중심으로 화소 영역(PX)의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소 영역(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소 영역(PXb)에 위치한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 제1 접촉 구멍(185h) 및 제2 접촉 구멍(185l)을 통하여 각기 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 데이터 전압을 인가 받는다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각은 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 복수의 미세 가지부(194h, 194l), 부화소 전극(191h, 191l)의 가장자리 변에서 아래 또는 위로 돌출된 돌출부(197h, 197l)를 포함한다.
화소 전극(191)은 가로 줄기부(193h, 193l)와 세로 줄기부(192h, 192l)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194h, 194l)는 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193h, 193l)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194h, 194l)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 제1 부화소 전극(191h)은 외곽을 둘러싸는 외곽 줄기부를 더 포함하고, 제2 부화소 전극(191l)은 상단 및 하단에 위치하는 가로부 및 제1 부화소 전극(191h)의 좌우에 위치하는 좌우 세로부(198)를 더 포함한다. 좌우 세로부(198)는 데이터선(171)과 제1 부화소 전극(191h) 사이의 용량성 결합, 즉 커플링을 방지할 수 있다.
상기에서 설명한 화소 영역의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 크기 및 해상도에 따라 다양하게 변경될 수 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제1 절연층(240) 바로 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 화소 영역(PX)의 가장자리에서 서로 연결될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제2 절연층(350)이 더 형성될 수 있다. 제2 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제2 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)의 아래에는 미세 공간(305)이 형성되어 있고, 지붕층(360)은 경화 공정에 의해 단단해져 미세 공간(305)의 형상을 유지할 수 있다. 즉, 지붕층(360)은 화소 전극(191)과 미세 공간(305)을 사이에 두고 이격되도록 형성되어 있다.
지붕층(360)은 화소 행을 따라 각 화소 영역(PX) 및 제2 골짜기(V2)에 형성되며, 제1 골짜기(V1)에는 형성되지 않는다. 즉, 지붕층(360)은 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 형성되지 않는다. 각 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에서는 각 지붕층(360)의 아래에 미세 공간(305)이 형성되어 있다. 제2 골짜기(V2)에서는 지붕층(360)의 아래에 미세 공간(305)이 형성되지 않으며, 기판(110)에 부착되도록 형성되어 있다. 따라서, 제2 골짜기(V2)에 위치하는 지붕층(360)의 두께가 각 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)에 위치하는 지붕층(360)의 두께보다 두껍게 형성될 수 있다. 미세 공간(305)의 상부면 및 양측면은 지붕층(360)에 의해 덮여 있는 형태로 이루어지게 된다.
공통 전극(270), 제2 절연층(350), 및 지붕층(360)에는 미세 공간(305)의 일부를 노출시키는 주입구(307)가 형성되어 있다. 주입구(307)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 가장자리에 서로 마주보도록 형성될 수 있다. 즉, 주입구(307)는 제1 부화소 영역(PXa)의 하측 변, 제2 부화소 영역(PXb)의 상측 변에 대응하여 미세 공간(305)의 측면을 노출시키도록 형성될 수 있다. 주입구(307)에 의해 미세 공간(305)이 노출되어 있으므로, 주입구(307)를 통해 미세 공간(305) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다.
공통 전극(270), 제2 절연층(350), 및 지붕층(360)은 유사한 패턴으로 이루어진다. 이는 지붕층(360)을 마스크로 이용하여 제2 절연층(350) 및 공통 전극(270)을 패터닝하기 때문이다. 다만, 주입구(307) 근처에서 공통 전극(270)의 패턴, 제2 절연층(350)의 패턴, 및 지붕층(360)의 패턴은 상이하게 이루어질 수 있다.
도 3에 도시된 바와 같이, 공통 전극(270)의 패턴은 지붕층(360)의 패턴과 동일하거나 지붕층(360)의 패턴보다 안쪽에 위치할 수 있다. 즉, 지붕층(360)의 가장자리에서 지붕층(360)의 일부는 공통 전극(270)과 중첩되지 않도록 형성될 수 있다. 이때, 공통 전극(270)의 가장자리는 역 테이퍼 형상으로 이루어질 수 있다.
또한 제2 절연층(350)의 패턴은 지붕층(360)의 패턴보다 안쪽에 위치하도록 형성할 수도 있다. 이때, 제2 절연층(350)의 가장자리는 역 테이퍼 형상으로 이루어질 수 있다.
또한, 도 3에 도시되지는 않았지만 지붕층(360), 제2 절연층(350) 및 공통 전극(270)의 가장자리는 서로 일치할 수 있다. 즉, 지붕층(360), 제2 절연층(350) 및 공통 전극(270) 각각의 측면은 서로 연결되어 하나의 면을 형성할 수도 있다.
지붕층(360) 위에는 제3 절연층(370)이 더 형성될 수 있다. 제3 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제3 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 한다.
제3 절연층(370)도 공통 전극(270), 제2 절연층(350), 및 지붕층(360)과 유사한 패턴으로 이루어진다. 다만, 주입구(307) 근처에서 제3 절연층(370)의 패턴은 공통 전극(270), 제2 절연층(350), 및 지붕층(360)의 패턴과 상이하게 이루어질 수 있다.
공통 전극(270)의 패턴은 제3 절연층(370)의 패턴보다 안쪽에 위치할 수 있다. 마찬가지로 제2 절연층(350)의 패턴은 도시된 바와 같이 제3 절연층(370)의 패턴보다 안쪽에 위치하도록 형성할 수도 있다.
상기에서 지붕층(360) 위에 제3 절연층(370)이 형성되어 있는 구조에 대해 설명하였으나, 본 발명은 이에 한정되지 아니하며 제3 절연층(370)은 생략될 수도 있다.
제3 절연층(370) 위에는 덮개막(390)이 형성될 수 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 주입구(307)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
그러면, 도 1, 도 5 및 도 6을 참고하여 본 발명 일 실시예에 따른 표시 장치의 표시부 외곽 구조에 대하여 설명한다. 도 5는 도 1의 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다. 도 6은 본 발명 비교예에 따른 표시 장치에서, 도 5와 동일한 단면을 도시한 단면도이다.
도 1에 도시된 바와 같이, 표시부(400)의 화소에 형성된 공통 전극(270)은 표시부 외곽에 위치한 공통 전압선(172)과 접촉하여 공통 전압을 인가받는다. 도 1 및 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 지붕층(360)이 표시부 외곽까지 형성되어, 공통 전압선(172) 및 접촉 구멍(188)을 을 덮고 있다.
도 5를 참고하면, 공통 전압선(172) 위에 공통전극(270), 제2 절연층(350), 지붕층(360) 및 제3 절연층(370)이 존재한다. 제3 절연층(370)은 생략될 수도 있다.
도 5에 도시된 바와 같이 지붕층(360)의 가장자리와 제2 절연층(350), 공통 전극(270)의 가장자리는 일치한다. 또는, 지붕층(360)의 가장자리보다 제2 절연층(350)의 가장자리가 안쪽에 위치하고, 공통전극(270)의 가장자리는 보다 더 안쪽에 위치하여 역테이퍼 형상을 가질 수도 있다. 본 실시예에 따른 표시 장치는 표시부 외곽의 공통 전극(270)과 공통 전압선(172)의 접촉부 위에 지붕층이 존재함으로써, 공통 전극(270)의 단선을 막을 수 있다.
본 발명과 같이 지붕층(360), 제2 절연층(350) 및 공통 전극(270)의 패턴이 유사한 구조의 표시 장치는, 지붕층(360)을 마스크로 이용하여 제2 절연층(350) 및 공통 전극(270)을 식각한다. 따라서 지붕층(360)이 표시부 영역내에만 존재하는 경우, 공통 전압선(172) 상부의 공통 전극(270)또한 식각되어 단선이 발생하게 된다.
도 6은 본 발명 비교예에 따른 표시 장치에서, 도 5와 동일한 단면을 나타낸 것이다. 도 6은 지붕층(360)이 표시부 영역까지만 형성된 표시 장치이다. 도 6을 참고하면, 지붕층(360) 패턴과 제2 절연층(350), 공통 전극(270)의 패턴이 동일하게 때문에 공통 전극(270)은 공통 전압선(172)과 연결되지 못하고 단선된다. 따라서 공통 전극(270)은 공통 전압선(172)으로부터 공통 전압을 인가받지 못하는 문제가 발생하게 된다.
이는 공정상 마스크수를 저감하기 위하여, 지붕층(360)을 마스크로 이용하여 제2 절연층(350) 및 공통 전극(270)을 식각하는 경우에 발생하는 문제점이다. 그러나 본 실시예에 따른 표시 장치는 지붕층(360)의 형성 면적을 표시부 밖까지 확장함으로써 지붕층(360)을 마스크로 이용하여 하부 구조물을 식각하는 경우에도 공통 전극이 단선되지 않도록 하였다.
그러면 도 1, 도 7 및 도 8을 참고하여 본 발명 실시예에 따른 표시 장치의 패드부 구조에 대하여 설명한다.
도 7은 도 1의 VII-VII선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다. 도 8은 도 1의 VIII-VIII선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 1을 참고하면, 표시부 외곽 영역에는 게이트 전압을 인가받아 공급하는 게이트 패드(410) 및 데이터 패드(420)가 존재할 수 있다. 도 1에 도시되지는 않았으나 도 1의 게이트 패드(410)는 표시부(400)내에 존재하는 화소의 게이트선과 연결되어 있으며, 데이터 패드(420) 또한 표시부(400)내에 존재하는 화소의 데이터선과 연결되어 있다. 또한 표시부 일측에는 노광 패드(430)가 존재할 수 있으며, 노광 패드(430)는 각 화소의 게이트선 및 데이터선과 각각 연결되어 있을 수 있으며, 배향막에 프리틸트를 형성하기 위한 전압을 인가하는 데 사용된다. 노광 패드는 배향막에 프리틸트를 형성한 후 제거될 수 있다.
이러한 패드는 전압을 공급하는 다른 공급수단과 접촉하고 있으며, 따라서 패드 상면에는 접촉을 위한 전극이 노출되어 있어야 한다. 본 발명에서 각 패드는 표시부 형성과 동일한 공정 단계로 형성되기 때문에, 패드의 적층구조는 표시부의 적층구조와 유사하다.
도 7을 참고하면, 게이트 패드는 게이트선(121) 및 게이트선 위의 게이트 절연막(140), 보호막(180)등이 형성되어 있고, 게이트 절연막(140) 및 보호막(180)에는 게이트 선을 노출시키는 접촉구멍이 형성되어 있다. 접촉구멍을 통해 화소 전극(191)이 게이트선(121)과 연결되어 있다. 화소 전극(191)은 외부 전압 공급수단과 접촉하는 전극이다. 게이트 패드의 게이트선(121)은 각 화소의 게이트선과 연결되어 있으며, 외부 전압 공급수단과 화소 전극(191)의 접촉을 통해 인가된 전압은 게이트선(121)을 통해 표시부의 각 화소로 전달된다.
따라서, 화소 전극(191)은 외부 전압 공급수단과 접촉할 수 있도록 노출되어 있어야 한다.
마찬가지로, 데이터 패드는 데이터선(171) 및 데이터선 위의 보호막(180), 보호막(180)위에 형성된 화소 전극(191)을 포함하며, 보호막(180)에 형성된 접촉 구멍을 통해 화소 전극(191)과 데이터선(171)이 접촉하고 있다. 화소 전극(191)은 외부 데이터 전압 공급수단과 접촉하는 전극이 될 수 있으며, 외부 전압 공급수단과 화소 전극(191)을 접촉을 통해 인가된 전압은 데이터선(171)을 통해 표시부의 각 화소로 전달된다. 따라서 화소 전극(191)은 외부 전압 공급 수단과 접촉할 수 있도록 노출되어 있어야 한다.
도 7 및 도 8을 참고로 하면, 본 발명에서 패드의 화소 전극(191)은 위에 지붕층 등의 다른 구성요소가 존재하지 않고 노출되어 있다. 그러나 본 발명의 표시 장치는 마스크수를 저감하기 위하여 지붕층(360)을 마스크로 이용하여 제2 절연층(350) 및 공통 전극(270)을 식각하기 때문에, 지붕층의 가장자리와 제2 절연층, 공통 전극의 가장자리가 일치하게 된다. 따라서, 패드의 화소 전극위에 적층되는 제2 절연층(350), 공통 전극(270) 및 지붕층(360)등을 제거하는 것이 용이하지 않다.
그러나 본 실시예에 따른 표시 장치는 패드부 화소 전극 위에 별도의 다른 구성요소가 존재하지 않는다.
그러면 도 9 내지 도 29를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대하여 설명한다. 아울러, 도 1 내지 도 8을 함께 참조하여 설명한다.
도 9 내지 도 15, 도 23 내지 도 29는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단면도이다. 도 9 내지 도 12, 도 14, 도 23, 도 25, 도 27 내지 도 29는 도 3과 동일한 단면으로 나타낸 공정 단면도이다. 도 13, 도 15, 도 24, 도 26은 도 7과 동일한 단면으로 나타낸 공정 단면도이다.
먼저, 도 9 및 도 13에 도시된 바와 같이, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 일방향으로 뻗어있는 게이트선(121)과 감압 게이트선(123)을 형성하고, 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h), 제2 게이트 전극(124l), 및 제3 게이트 전극(124c)을 형성한다.
또한, 게이트선(121), 감압 게이트선(123), 및 제1 내지 제3 게이트 전극(124h, 124l, 124c)와 이격되도록 유지 전극선(131)을 함께 형성할 수 있다.
이어, 게이트선(121), 감압 게이트선(123), 제1 내지 제3 게이트 전극(124h, 124l, 124c), 및 유지 전극선(131)을 포함한 기판(110) 위의 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성할 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)를 형성한다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치하도록 형성하고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치하도록 형성하며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치하도록 형성할 수 있다.
이어, 금속 물질을 증착한 후 이를 패터닝하여 타방향으로 뻗어있는 데이터선(171)을 형성한다. 금속 물질은 단일막 또는 다중막으로 이루어질 수 있다.
또한, 데이터선(171)으로부터 제1 게이트 전극(124h) 위로 돌출되는 제1 소스 전극(173h) 및 제1 소스 전극(173h)과 이격되는 제1 드레인 전극(175h)을 함께 형성한다. 또한, 제1 소스 전극(173h)과 연결되어 있는 제2 소스 전극(173l) 및 제2 소스 전극(173l)과 이격되는 제2 드레인 전극(175l)을 함께 형성한다. 또한, 제2 드레인 전극(175l)으로부터 연장되어 있는 제3 소스 전극(173c) 및 제3 소스 전극(173c)과 이격되는 제3 드레인 전극(175c)을 함께 형성한다.
반도체 물질과 금속 물질을 연속으로 증착한 후 이를 동시에 패터닝하여 제1 내지 제3 반도체(154h, 154l, 154c), 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 및 제1 내지 제3 드레인 전극(175h, 175l, 175c)을 형성할 수도 있다. 이때, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성된다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c), 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 반도체(154h/154l/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 구성한다.
이어, 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 제1 내지 제3 드레인 전극(175h, 175l, 175c), 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에 보호막(180)을 형성한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX) 내에 색필터(230)를 형성한다. 색필터(230)는 각 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성하고, 제1 골짜기(V1)에는 형성하지 않을 수 있다. 또한, 복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터를 형성할 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX)의 경계부 및 박막 트랜지스터 위에 차광 부재(220)를 형성한다. 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 사이에 위치하는 제1 골짜기(V1)에도 차광 부재(220)를 형성할 수 있다.
상기에서 색필터(230)를 형성한 후 차광 부재(220)를 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고 차광 부재(220)를 먼저 형성한 후 색필터(230)를 형성할 수도 있다.
이어, 색필터(230) 및 차광 부재(220) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 제1 절연층(240)을 형성한다.
이어, 보호막(180), 차광 부재(220), 및 제1 절연층(240)을 식각하여 제1 드레인 전극(175h)의 일부가 노출되도록 제1 접촉 구멍(185h)을 형성하고, 제2 드레인 전극(175l)의 일부가 노출되도록 제2 접촉 구멍(185l)을 형성한다.
이어, 제1 절연층(240) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착한 후 패터닝하여 제1 부화소 영역(PXa) 내에 제1 부화소 전극(191h)을 형성하고, 제2 부화소 영역(PXb) 내에 제2 부화소 전극(191l)을 형성한다. 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 부화소 전극(191h)은 제1 접촉 구멍(185h)을 통해 제1 드레인 전극(175h)과 연결되도록 형성하고, 제2 부화소 전극(191l)은 제2 접촉 구멍(185l)을 통해 제2 드레인 전극(175l)과 연결되도록 형성한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각에 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)를 형성한다. 또한, 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어있는 복수의 미세 가지부(194h, 194l)를 형성한다.
이러한 형성 과정은, 게이트 패드 및 데이터 패드에서도 동일하게 진행된다. 도 13을 참고하면, 게이트 패드는 앞서 설명한 제조 방법의 각 단계와 동일한 단계에서 게이트선(121), 게이트 절연막(140), 보호막(180), 접촉 구멍(188) 및 화소 전극(191)이 형성된다.
이어, 도 10에 도시된 바와 같이, 화소 전극(191) 위에 감광성 유기 물질을 도포하여 희생층(300)을 형성한다.
희생층(300)은 표시부(400)의 각 화소 영역(PX)을 덮도록 형성된다.
희생층(300)은 화소가 존재하는 표시부 영역뿐만 아니라, 도 1의 기판(110) 전면에 형성된다. 따라서, 도 13을 참고하면 게이트 패드의 화소 전극 위에도 희생층(300)이 형성된다. 도면으로 도시하지는 않았지만, 데이터 패드나 노광패드, 다른 패드 위에도 희생층이 형성될 수 있다.
이어, 도 11을 참고하면 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하여 공통 전극(270)을 형성한다.
이어, 공통 전극(270) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 제2 절연층(350)을 형성할 수 있다.
이어, 도 12를 참고하면 제2 절연층(350) 위에 유기 물질을 도포하여 지붕층(360)을 형성한다. 지붕층(360)은 화소가 존재하는 표시부 영역뿐만 아니라, 도 1의 기판(110) 전면에 도포된다. 따라서, 표시부 외곽에 존재하는 공통 전압선(172) 및 게이트 패드(410), 데이터 패드(420) 상면에도 지붕층 물질이 모두 도포된다.
도 13을 참고하면, 게이트 패드의 화소 전극 위에 희생층(300), 공통 전극(270), 제2 절연층(350) 및 지붕층(360)이 적층되어 있다.
이어, 지붕층을 패터닝한다. 이때, 도 14에 도시된 바와 같이 제1 골짜기(V1)에 위치한 유기 물질이 제거되도록 패터닝할 수 있다. 이에 따라 지붕층(360)은 복수의 화소 행을 따라 연결되는 형태로 이루어지게 된다.
본 실시예에서는 도 1에 도시된 바와 같이 지붕층은 표시부 영역과 공통 전압선(172)을 덮도록 패터닝된다.
도 14는 지붕층이 패터닝되어 제1 골짜기에 홈이 생성된 표시 장치의 단면을 도시한 것이다. 지붕층 패터닝 과정에서, 도 1에 도시된 바와 같이 표시부 및 표시부 외곽 영역까지 지붕층이 존재하도록 패터닝된다. 또한, 도 1에 도시된 각 패드부의 상면에도 지붕층 패턴이 존재하도록 패터닝된다.
도 15는, 게이트 패드의 지붕층이 패터닝되어 홈이 생성된 단면을 도시한 것이다. 도 15에 도시된 바와 같이 게이트 패드부의 지붕층은 패터닝되어 제2 절연층을 일부 노출시키게 된다. 도 15는 게이트 패드만 도시하고 있으나, 패터닝된 지붕층의 형상은 데이터 패드 또는 노광 패드에서도 동일할 수 있다. 또한 표시 장치에 다른 패드가 형성되는 경우에도 동일하다.
패드부에 패터닝 되는 지붕층의 형상은 다양할 수 있다. 도 16 내지 도 22는 패드부에 패터닝된 지붕층의 형상을 예시적으로를 도시한 것이다. 도 16에 도시된 바와 같이, 게이트 패드부, 데이터 패드부, 노광 패드부 또는 다른 패드부에 패터닝 되는 지붕층의 형상은 복수의 사각형이 밀집된 형태일 수 있다. 또는 도 17에 도시된 바와 같이, 지붕층은 선형으로 패터닝 될 수도 있다. 또는 도 18 내지 도 22에 도시된 바와 같이, 물결모양, 원형, 물결과 직선이 석인 모양, 바둑판 형상 등 다양한 형상으로 패터닝 될 수 있다. 패드부에 패터닝 되는 형상은 도 17 내지 도 22에 도시된 형상으로 제한되지 않는다.
표시부의 지붕층 패터닝과 패드부의 지붕층 패터닝, 표시부와 그 주변영역 및 패드부를 제외한 부분의 지붕층의 제거는 모두 하나의 마스크를 이용하여 단일 공정으로 진행된다. 따라서, 별도의 마스크 추가 없이도 패드부의 지붕층을 패터닝 할 수 있다.
이어, 도 23에 도시된 바와 같이, 지붕층(360)을 마스크로 이용하여 제2 절연층(350) 및 공통 전극(270)을 패터닝한다. 제2 절연층(350), 및 공통 전극(270)을 패터닝함으로써, 희생층(300)의 일부가 노출되어 주입구(307)가 형성된다.
마찬가지로, 도 24에 도시된 바와 같이 패드부에서도 지붕층(360)을 마스크로 이용하여 제2 절연층(350) 및 공통 전극(270)을 패터닝한다. 지붕층(360), 제2 절연층(350), 및 공통 전극(270)을 패터닝함으로써, 희생층(300)의 일부가 노출되어 주입구(307)가 형성된다.
표시부와 패드부에서의 지붕층을 마스크로 이용한 제2 절연층, 공통 전극 패터닝은 단일 공정으로 이루어진다.
이어, 희생층(300)을 애싱하여, 제1 골짜기(V1)에 위치한 희생층(300)의 일부를 제거한다. 희생층(300)을 애싱하는 과정에서 주입구(307)와 인접한 영역에서 제2 절연층(350) 및 공통 전극(270)의 일부가 함께 제거된다. 이에 따라 공통 전극(270) 및 제2 절연층(350)의 패턴이 지붕층(360)의 패턴과 동일하거나 지붕층(360)의 패턴보다 안쪽에 위치하게 된다. 이때, 공통 전극(270) 및 제2 절연층(350)의 가장자리는 역 테이퍼 형상을 가지게 된다.
이어, 도 25 및 도 26에 도시된 바와 같이 지붕층(360) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 질화산화물(SiOxNy) 등과 같은 무기 절연 물질로 제3 절연층(370)을 형성한다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)에 위치한 제3 절연층(370)은 지붕층(360) 바로 위에 형성된다. 지붕층(360) 바로 위에 위치한 제3 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성되어 지붕층(360)을 보호하는 역할을 수행하도록 한다. 제1 골짜기(V1)에 위치한 제3 절연층(370)은 희생층(300) 바로 위에 형성된다.
지붕층(360) 바로 위에 위치한 제3 절연층(370)과 희생층(300) 바로 위에 위치한 제3 절연층(370)은 서로 끊어져 있다. 지붕층(360)의 아래에 위치한 제2 절연층(350) 및 공통 전극(270)의 가장자리가 역 테이퍼 형상으로 이루어짐에 따라 제2 절연층(350) 및 공통 전극(270)의 가장자리에서 제3 절연층(370)이 지지되지 않고, 끊어지게 된다.
다음, 도 27에 도시된 바와 같이 제3 절연층(370)이 끊어진 부분을 통해 현상액 또는 스트리퍼 용액 등을 공급하여 희생층(300)을 전면 제거하거나, 애싱(ashing) 공정을 이용하여 희생층(300)을 전면 제거한다.
희생층(300)을 제거하는 공정에서, 희생층(300) 바로 위에 위치하는 제3 절연층(370)이 리프트-오프(lift-off)된다. 즉, 희생층(300)이 제거되면서 희생층(300) 바로 위에 위치하는 제3 절연층(370)도 함께 제거된다.
이-, 도 28에 도시된 바와 같이 패드부에서도 희생층(300)이 동일하게 제거된다. 희생층(300)을 제거하는 공정에서 희생층(300)위에 존재하는 제3 절연층도 함께 제거된다. 또한 희생층(300)이 제거되면서, 희생층 위에 존재하는 제2 절연층(350) 및 공통 전극(270)이 같이 제거되어, 패드 상면에는 화소 전극(191)이 노출된다.
희생층(300)이 제거되면, 희생층(300)이 위치하였던 자리에 미세 공간(305)이 생긴다.
화소 전극(191)과 공통 전극(270)은 미세 공간(305)을 사이에 두고 서로 이격되고, 화소 전극(191)과 지붕층(360)은 미세 공간(305)을 사이에 두고 서로 이격된다. 공통 전극(270)과 지붕층(360)은 미세 공간(305)의 상부면과 양측면을 덮도록 형성된다.
지붕층(360), 제2 절연층(350), 및 공통 전극(270)이 제거된 부분을 통해 미세 공간(305)은 외부로 노출되어 있으며, 이를 주입구(307)라 한다. 주입구(307)는 제1 골짜기(V1)를 따라 형성되어 있다. 예를 들면, 주입구(307)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 가장자리에 서로 마주보도록 형성될 수 있다. 즉, 주입구(307)는 제1 부화소 영역(PXa)의 하측 변, 제2 부화소 영역(PXb)의 상측 변에 대응하여 미세 공간(305)의 측면을 노출시키도록 형성될 수 있다. 이와 상이하게, 주입구(307)가 제2 골짜기(V2)를 따라 형성되도록 할 수도 있다.
이어, 기판(110)에 열을 가하여 지붕층(360)을 경화시킨다. 지붕층(360)에 의해 미세 공간(305)의 형상이 유지되도록 하기 위함이다.
이어, 스핀 코팅 방식 또는 잉크젯 방식으로 배향 물질이 포함되어 있는 배향액을 기판(110) 위에 떨어뜨리면, 배향액이 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 배향액을 미세 공간(305)의 내부로 주입한 후 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305) 내부의 벽면에 남게 된다.
따라서, 화소 전극(191) 위에 제1 배향막(11)을 형성하고, 공통 전극(270) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305)을 사이에 두고 마주보도록 형성되고, 화소 영역(PX)의 가장자리에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 측면을 제외하고는 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다. 추가로 제1 및 제2 배향막(11, 21)에 UV를 조사하는 공정을 진행함으로써, 기판(110)에 대해 수평한 방향으로 배향이 이루어지도록 할 수도 있다.
이어, 잉크젯 방식 또는 디스펜싱 방식으로 액정 분자(310)들로 이루어진 액정 물질을 기판(110) 위에 떨어뜨리면, 액정 물질이 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 이때, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리고, 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리지 않을 수 있다. 이와 반대로, 액정 물질을 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에 떨어뜨리고, 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리지 않을 수 있다.
홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에 액정 물질을 떨어뜨리면 모세관력(capillary force)에 의해 액정 물질이 주입구(307)를 통과하여 미세 공간(305) 내부로 들어가게 된다. 이때, 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)를 통해 미세 공간(305) 내부의 공기가 빠져나감으로써, 액정 물질이 미세 공간(305) 내부로 들어가게 된다.
또한, 액정 물질을 모든 주입구(307)에 떨어뜨릴 수도 있다. 즉, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)와 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에 모두 떨어뜨릴 수도 있다.
도 29에 도시된 바와 같이, 제3 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 증착하여 덮개막(390)을 형성한다. 덮개막(390)은 미세 공간(305)이 외부로 노출되어 있는 주입구(307)를 덮도록 형성되어 미세 공간(305)을 밀봉한다.
이어, 도시는 생략하였으나, 표시 장치의 상하부 면에 편광판을 더 부착할 수 있다. 편광판은 제1 편광판과 제2 편광판으로 이루어질 수 있다. 기판(110)의 하부 면에 제1 편광판을 부착하고, 덮개막(390) 위에 제2 편광판을 부착할 수 있다.
이와 같이, 본 실시예에 따른 표시 장치의 제조 방법은 표시부에 지붕층을 형성하는 동시에 패드부의 상면에도 지붕층 패턴을 형성함으로써, 패드부 위의 불필요한 구조물(희생층, 공통전극 제2 절연층)등을 표시부와 동일한 단계에서 제거하였다.
따라서 패드부의 화소 전극을 노출시키기 위한 별도의 추가적인 공정이 요구되지 않는다.
또한, 본 실시예에 따른 표시 장치의 제조 방법은 지붕층을 마스크로 사용하여 제2 절연층 및 공통 전극을 식각함으로써, 마스크 수를 감소시켰으며 지붕층이 표시부 외곽의 공통 전압선(172) 및 공통 전압선 컨택홀을 덮도록 형성함으로써 공통 전극의 단선을 방지하였다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 제1 배향막 21: 제2 배향막
110: 기판
121: 게이트선 123: 감압 게이트선
124h: 제1 게이트 전극 124l: 제2 게이트 전극
124c: 제3 게이트 전극 131: 유지 전극선
140: 게이트 절연막 154h: 제1 반도체
154l: 제2 반도체 154c: 제3 반도체
171: 데이터선 172: 공통 전압선
173h: 제1 소스 전극
173l: 제2 소스 전극 173c: 제3 소스 전극
175h: 제1 드레인 전극 175l: 제2 드레인 전극
175c: 제3 드레인 전극 180: 보호막
191: 화소 전극 191h: 제1 부화소 전극
191l: 제2 부화소 전극 220: 차광 부재
230: 색필터 240: 제1 절연층
270: 공통 전극 300: 희생층
305: 미세 공간 307: 주입구
310: 액정 분자
350: 제2 절연층 360: 지붕층
370: 제3 절연층 390: 덮개막
400: 표시부 410: 게이트 패드
420: 데이터 패드 430: 노광 패드

Claims (20)

  1. 기판,
    기판 위에 형성되어 복수의 화소 영역을 포함하는 표시부 및 표시부 밖에 형성된 공통 전압선,
    상기 표시부 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 형성되어 있는 제1 절연층,
    상기 박막 트랜지스터에 연결되어 상기 제1 절연층 위에 형성되어 있는 화소 전극,
    상기 화소 전극 위에 형성된 미세 공간을 채우는 액정층,
    상기 화소 전극과 액정층을 사이에 두고 이격되도록 형성되어 있는 공통 전극,
    상기 공통 전압선 위에 형성되어 있는 접촉 구멍,
    상기 공통 전극은 상기 접촉 구멍을 통해 표시부 밖에서 상기 공통 전압선과 접촉하며,
    상기 공통 전극 위에 형성되어 있는 제2 절연층,
    상기 제2 절연층 위에 형성되어 있는 지붕층,
    상기 액정층이 채워진 미세 공간의 일부를 노출시키도록 상기 공통 전극, 상기 제2 절연층, 및 상기 지붕층에 형성되어 있는 주입구, 및
    상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하고,
    상기 지붕층은 상기 접촉 구멍을 덮는 표시 장치.
  2. 제1항에서,
    상기 공통 전극의 패턴은 상기 지붕층의 패턴과 동일하거나 상기 지붕층의 패턴보다 안쪽에 위치하는 표시 장치.
  3. 제1항에서,
    상기 기판의 표시부가 형성되지 않은 영역에, 표시부의 데이터선 또는 게이트선과 연결된 하나 이상의 패드가 존재하며,
    상기 패드의 윗면에는 전극이 노출되어 있는 표시 장치.
  4. 제1항에서,
    상기 공통 전극은 역 테이퍼 형상으로 이루어지는 표시 장치.
  5. 제1항에서,
    상기 제2 절연층의 패턴은 상기 지붕층의 패턴과 동일하거나 상기 지붕층의 패턴보다 안쪽에 위치하는 표시 장치.
  6. 제5항에서,
    상기 제2 절연층은 역 테이퍼 형상으로 이루어지는 표시 장치.
  7. 제3항에서,
    상기 패드의 가장 윗면에는 화소 전극이 존재하는 표시 장치.
  8. 제1항에서,
    상기 지붕층 위에 형성되어 있는 제3 절연층을 더 포함하는 표시 장치.
  9. 제8항에서,
    상기 공통 전극의 패턴은 상기 제3 절연층의 패턴보다 안쪽에 위치하는 표시 장치.
  10. 제9항에서,
    상기 제2 절연층의 패턴은 상기 제3 절연층의 패턴보다 안쪽에 위치하는 표시 장치.
  11. 제1항에서,
    상기 패드 위에 지붕층이 존재하지 않는 표시 장치.
  12. 기판 위의 표시부 영역에 박막 트랜지스터를 형성하고, 표시부 밖 영역에 패드 도전체 및 공통 전압선을 형성하는 단계,
    상기 박막 트랜지스터 및 패드 도전체 위에 제1 절연층을 형성하는 단계,
    상기 제1 절연층 위에 상기 박막 트랜지스터 또는 패드 도전체와 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 공통 전극을 형성하는 단계,
    상기 공통 전극 위에 제2 절연층을 형성하는 단계,
    상기 제2 절연층 위에 지붕층 물질을 도포하는 단계,
    상기 지붕층 물질을 패터닝하여 표시부 영역에 액정 주입구를 형성하고, 패드 영역에 지붕층을 패터닝하는 단계,
    상기 지붕층을 마스크로 이용하여 상기 제2 절연층 및 상기 공통 전극을 패터닝하는 단계,
    상기 희생층을 제거하여 표시부의 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하고, 패드부의 공통 전극 및 제2 절연층을 제거하는 단계,
    상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 및
    상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하는
    표시 장치의 제조 방법.
  13. 제12항에서,
    상기 패드 도전체는 게이트 선 또는 데이터선인 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 지붕층 물질을 패터닝하여 표시부 영역에 액정 주입구를 형성하고, 패드 영역에 지붕층을 패터닝하는 단계는
    하나의 마스크를 이용한 단일 공정으로 이루어지는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 패드 영역에 패터닝되는 지붕층의 패턴은 복수의 다각형이 분포된 형상이거나, 복수의 직선 또는 곡선, 물결선등이 분포된 형상인 표시 장치의 제조 방법.
  16. 제12항에서,
    상기 공통 전극은 역 테이퍼 형상으로 이루어지는 표시 장치의 제조 방법.
  17. 제12항에서,
    상기 제2 절연층 및 상기 공통 전극을 패터닝한 후 상기 희생층을 애싱하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제12항에서,
    상기 지붕층 물질을 패터닝하여 표시부 영역에 액정 주입구를 형성하고, 패드 영역에 지붕층을 패터닝하는 단계에서,
    상기 지붕층은 공통 전압선을 덮도록 패터닝 되는 표시 장치의 제조 방법.
  19. 제12항에서,
    상기 희생층을 제거하는 단계에서, 패드부의 희생층 위에 위치하는 상기 제2 절연층 및 상기 공통 전극이 리프트-오프되어 제거되는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 패드부의 가장 윗면에 화소 전극이 존재하는 표시 장치의 제조 방법.
KR1020140063770A 2014-05-27 2014-05-27 표시 장치 및 그 제조 방법 KR20150136685A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140063770A KR20150136685A (ko) 2014-05-27 2014-05-27 표시 장치 및 그 제조 방법
US14/519,899 US9389469B2 (en) 2014-05-27 2014-10-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140063770A KR20150136685A (ko) 2014-05-27 2014-05-27 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150136685A true KR20150136685A (ko) 2015-12-08

Family

ID=54701541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140063770A KR20150136685A (ko) 2014-05-27 2014-05-27 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9389469B2 (ko)
KR (1) KR20150136685A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102594791B1 (ko) * 2016-12-28 2023-10-30 엘지디스플레이 주식회사 액정표시장치
JP7154114B2 (ja) * 2018-11-14 2022-10-17 東京エレクトロン株式会社 半導体メモリの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724109A (en) * 1992-09-17 1998-03-03 Fujitsu Limited Liquid crystal display panel with electrodes or a passivation layer intermediate two liquid crystal layers
JP3881248B2 (ja) * 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
KR100498632B1 (ko) * 2002-12-31 2005-07-01 엘지.필립스 엘시디 주식회사 액정 표시패널 및 그 제조방법
JP2008242150A (ja) 2007-03-28 2008-10-09 Epson Imaging Devices Corp 液晶表示パネルの製造方法及び液晶表示パネル
KR101668380B1 (ko) * 2009-05-19 2016-10-24 삼성디스플레이 주식회사 액정 표시 장치
KR101097333B1 (ko) * 2010-02-11 2011-12-23 삼성모바일디스플레이주식회사 액정표시장치
KR20120069381A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 액정 표시 장치
KR101765274B1 (ko) * 2010-12-30 2017-08-07 삼성디스플레이 주식회사 액정표시패널
US8659734B2 (en) * 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
KR20120091638A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 표시 장치 및 그 제조 방법
KR101844015B1 (ko) * 2011-02-24 2018-04-02 삼성디스플레이 주식회사 액정 표시 장치
JP5865088B2 (ja) * 2012-01-19 2016-02-17 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
KR101959218B1 (ko) * 2012-04-04 2019-03-21 삼성디스플레이 주식회사 액정 분사 방법, 이를 수행하는 액정 분사 장치 및 이를 이용한 액정 패널의 제조 방법
KR20130124827A (ko) 2012-05-07 2013-11-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20130129008A (ko) 2012-05-18 2013-11-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101904211B1 (ko) * 2012-05-30 2018-10-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140074710A (ko) * 2012-12-10 2014-06-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
EP2759873B1 (en) * 2013-01-28 2019-06-26 Samsung Display Co., Ltd. Display device
KR20140111107A (ko) * 2013-03-06 2014-09-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20140141364A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20150000215A (ko) 2013-06-24 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20150000610A (ko) * 2013-06-25 2015-01-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20150037105A (ko) * 2013-09-30 2015-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US9389469B2 (en) 2016-07-12
US20150346561A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR20150015767A (ko) 표시 장치 및 그 제조 방법
KR101644902B1 (ko) 표시 장치 및 그 제조 방법
KR102057970B1 (ko) 표시 장치 및 그 제조 방법
KR20140094880A (ko) 표시 장치 및 그 제조 방법
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR20140122884A (ko) 표시 장치 및 그 제조 방법
KR20140140926A (ko) 표시 장치 및 그 제조 방법
KR20150089264A (ko) 표시 장치 및 그 제조 방법
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR20150095024A (ko) 표시 장치
KR20150007175A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20160001799A (ko) 표시 장치 및 그 제조 방법
KR20140142965A (ko) 표시 장치
KR20150000215A (ko) 표시 장치 및 그 제조 방법
KR20150090637A (ko) 액정 표시 장치 및 이의 제조 방법
KR20160068112A (ko) 표시 장치 및 그 제조 방법
KR20150136685A (ko) 표시 장치 및 그 제조 방법
KR20150115123A (ko) 표시 장치 및 그 제조 방법
KR20150085732A (ko) 표시 장치 및 그 제조 방법
KR20150121389A (ko) 표시 장치 및 그 제조 방법
KR20160092107A (ko) 표시 장치 및 그 제조 방법
KR20150069879A (ko) 표시 장치 및 그 제조 방법
KR20160086015A (ko) 액정 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid