KR102057970B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102057970B1
KR102057970B1 KR1020130091574A KR20130091574A KR102057970B1 KR 102057970 B1 KR102057970 B1 KR 102057970B1 KR 1020130091574 A KR1020130091574 A KR 1020130091574A KR 20130091574 A KR20130091574 A KR 20130091574A KR 102057970 B1 KR102057970 B1 KR 102057970B1
Authority
KR
South Korea
Prior art keywords
valley
layer
pixel electrode
alignment
display device
Prior art date
Application number
KR1020130091574A
Other languages
English (en)
Other versions
KR20150015766A (ko
Inventor
윤해주
이수정
이정욱
김관하
김성준
손정하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130091574A priority Critical patent/KR102057970B1/ko
Priority to US14/095,210 priority patent/US9588375B2/en
Priority to CN201410290271.5A priority patent/CN104345497B/zh
Publication of KR20150015766A publication Critical patent/KR20150015766A/ko
Application granted granted Critical
Publication of KR102057970B1 publication Critical patent/KR102057970B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Dispersion Chemistry (AREA)

Abstract

본 발명은 미세 공간 내부에서 배향막이 뭉치는 것을 방지할 수 있는 표시 장치 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키도록 상기 지붕층에 형성되어 있는 주입구, 상기 복수의 미세 공간 사이에 일 방향으로 뻗어 있는 제1 골짜기, 상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 형성되어 있는 배향막, 상기 미세 공간을 채우고 있는 액정층, 및 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는 것을 특징으로 한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 미세 공간 내부에서 배향막이 뭉치는 것을 방지할 수 있는 표시 장치 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 미세 공간 내부에서 배향막이 뭉치는 것을 방지할 수 있는 표시 장치 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키도록 상기 지붕층에 형성되어 있는 주입구, 상기 복수의 미세 공간 사이에 일 방향으로 뻗어 있는 제1 골짜기, 상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 형성되어 있는 배향막, 상기 미세 공간을 채우고 있는 액정층, 및 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는 것을 특징으로 한다.
상기 복수의 미세 공간은 매트릭스 형태로 배치되어 있고, 상기 제1 골짜기는 상기 복수의 미세 공간들 사이에 행 방향으로 뻗어 있고, 홀수 행의 제1 골짜기 및 짝수 행의 제1 골짜기를 포함할 수 있다.
상기 배향막은 상기 홀수 행의 제1 골짜기 및 상기 짝수 행의 제1 골짜기 중 어느 하나에 형성되고, 다른 하나에는 형성되지 않을 수 있다.
상기 제1 골짜기에 위치하는 배향막의 두께는 상기 화소 전극 위에 위치하는 배향막의 두께보다 두꺼울 수 있다.
상기 제1 골짜기에 위치하는 배향막의 두께는 상기 지붕층 아래에 위치하는 배향막의 두께보다 두꺼울 수 있다.
상기 배향막은 상기 홀수 행의 제1 골짜기 및 상기 짝수 행의 제1 골짜기에 형성될 수 있다.
상기 홀수 행의 제1 골짜기에 위치하는 배향막의 두께는 상기 짝수 행의 제1 골짜기에 위치하는 배향막의 두께보다 두꺼울 수 있다.
상기 홀수 행의 제1 골짜기에 위치하는 배향막의 두께는 상기 화소 전극 위에 위치하는 배향막의 두께보다 두꺼울 수 있다.
상기 화소 전극 위에 위치하는 배향막의 두께는 상기 짝수 행의 제1 골짜기에 위치하는 배향막의 두께보다 두꺼울 수 있다.
상기 제1 골짜기의 표면은 소수성을 가지고, 상기 화소 전극 위, 상기 지붕층 아래의 표면은 친수성을 가질 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 지붕층을 형성하는 단계, 상기 희생층의 일부가 노출되도록 상기 지붕층을 패터닝하여 주입구를 형성하는 단계, 상기 희생층을 제거하여 상기 화소 전극과 상기 지붕층 사이에 복수의 미세 공간을 형성하고, 상기 복수의 미세 공간 사이에 일 방향으로 뻗어 있는 제1 골짜기를 형성하는 단계, 상기 주입구를 통해 배향액을 주입하여 상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 배향막을 형성하는 단계, 상기 주입구를 통해 액정 물질을 주입하여 상기 미세 공간에 액정층을 형성하는 단계, 및 상기 지붕층 위에 상기 주입구를 덮도록 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하는 것을 특징으로 한다.
상기 복수의 미세 공간은 매트릭스 형태로 배치되어 있고, 상기 제1 골짜기는 상기 복수의 미세 공간들 사이에 행 방향으로 뻗어 있고, 홀수 행의 제1 골짜기 및 짝수 행의 제1 골짜기를 포함할 수 있다.
상기 희생층을 제거한 후, 상기 제1 골짜기의 표면을 소수 처리하는 단계를 더 포함할 수 있다.
상기 제1 골짜기의 표면을 소수 처리하는 단계는 상기 기판 위에 소수성 물질을 증착하는 방식 또는 플루오르를 포함하는 가스를 이용하여 식각하는 방식으로 이루어질 수 있다.
상기 제1 골짜기의 표면을 소수 처리하는 단계는 이방성이 큰 조건으로 이루어질 수 있다.
상기 제1 골짜기의 표면을 소수 처리하기 전에, 상기 화소 전극 위, 상기 지붕층 아래의 표면을 친수 처리하는 단계를 더 포함할 수 있다.
상기 화소 전극 위, 상기 지붕층 아래의 표면을 친수 처리하는 단계는 등방성이 큰 조건으로 이루어질 수 있다.
상기 배향액을 주입하는 단계에서, 상기 배향액을 상기 홀수 행의 제1 골짜기 및 상기 짝수 행의 제1 골짜기 중 어느 하나에 공급하고, 다른 하나에는 공급하지 않을 수 있다.
상기 배향액은 고형분으로 이루어진 배향 물질 및 용매로 이루어지고, 상기 용매는 증발되고, 상기 고형분으로 이루어진 배향 물질이 상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 남아 상기 배향막을 형성할 수 있다.
상기 배향막은 상기 홀수 행의 제1 골짜기 및 상기 짝수 행의 제1 골짜기 중 어느 하나에 형성되고, 상기 제1 골짜기에 위치하는 배향막의 두께는 상기 화소 전극 위에 위치하는 배향막의 두께보다 두꺼울 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한, 홀수 행의 제1 골짜기와 짝수 행의 제1 골짜기 중 어느 하나에 배향막을 형성하거나, 홀수 행의 제1 골짜기와 짝수 행의 제1 골짜기에 비대칭으로 배향막을 형성함으로써, 미세 공간 내부에서 배향막이 뭉치는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이다.
도 3은 도 1의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 4는 도 1의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 5 내지 도 10은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 11 내지 도 21은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에서 배향막의 형성 공정을 나타낸 공정 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 첨부된 도면을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이고, 편의상 도 1에는 일부 구성 요소만 도시되어 있다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110), 기판(110) 위에 형성되어 있는 지붕층(360)을 포함한다.
기판(110)은 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 각 화소 영역(PX)은 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)를 포함할 수 있다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)은 상하로 배치될 수 있다.
제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다. 제1 골짜기(V1)는 홀수 행의 제1 골짜기(V1o)와 짝수 행의 제1 골짜기(V1e)를 포함한다.
지붕층(360)은 화소 행 방향으로 형성되어 있다. 이때, 제1 골짜기(V1)에서는 지붕층(360)이 제거되어 지붕층(360) 아래에 위치하는 구성 요소가 외부로 노출될 수 있도록 주입구(307)가 형성되어 있다.
각 지붕층(360)은 인접한 제2 골짜기(V2) 사이에서 기판(110)으로부터 떨어져 형성됨으로써, 미세 공간(305)이 형성된다. 미세 공간은 매트릭스 형태로 배치될 수 있다. 또한, 각 지붕층(360)은 제2 골짜기(V2)에서는 기판(110)에 부착되도록 형성됨으로써, 미세 공간(305)의 양 측면을 덮도록 한다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 화소 영역(PX), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)은 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부는 제2 골짜기(V2)에서 기판(110)으로부터 떨어져 형성됨으로써 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이어, 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대하여 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이고, 도 3은 도 1의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이며, 도 4는 도 1의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 1 내지 도 4를 참조하면, 기판(110) 위에 복수의 게이트선(121), 복수의 감압 게이트선(123) 및 복수의 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트 도전체는 게이트선(121)으로부터 위아래로 돌출한 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 더 포함하고, 감압 게이트선(123)으로부터 위로 돌출한 제3 게이트 전극(124c)을 더 포함한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룬다. 이때, 제1, 제2, 및 제3 게이트 전극(124h, 124l, 124c)의 돌출 형태는 변경이 가능하다.
유지 전극선(131)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(131)은 위 아래로 돌출한 유지 전극(129), 게이트선(121)과 실질적으로 수직하게 아래로 뻗은 한 쌍의 세로부(134) 및 한 쌍의 세로부(134)의 끝을 서로 연결하는 가로부(127)를 포함한다. 가로부(127)는 아래로 확장된 용량 전극(137)을 포함한다.
게이트 도전체(121, 123, 124h, 124l, 124c, 131) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있으며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치할 수 있다. 제1 반도체(154h)와 제2 반도체(154l)는 서로 연결될 수 있고, 제2 반도체(154l)와 제3 반도체(154c)도 서로 연결될 수 있다. 또한, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성될 수도 있다. 제1 내지 제3 반도체(154h, 154l, 154c)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 각각 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 데이터선(data line)(171), 제1 소스 전극(173h), 제2 소스 전극(173l), 제3 소스 전극(173c), 제1 드레인 전극(175h), 제2 드레인 전극(175l), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 감압 게이트선(123)과 교차한다. 각 데이터선(171)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 향하여 뻗으며 서로 연결되어 있는 제1 소스 전극(173h) 및 제2 소스 전극(173l)을 포함한다.
제1 드레인 전극(175h), 제2 드레인 전극(175l) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 제1 소스 전극(173h) 및 제2 소스 전극(173l)으로 일부 둘러싸여 있다. 제2 드레인 전극(175l)의 넓은 한 쪽 끝 부분은 다시 연장되어 'U'자 형태로 굽은 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 용량 전극(137)과 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1 게이트 전극(124h), 제1 소스 전극(173h), 및 제1 드레인 전극(175h)은 제1 반도체(154h)와 함께 제1 박막 트랜지스터(Qh)를 형성하고, 제2 게이트 전극(124l), 제2 소스 전극(173l), 및 제2 드레인 전극(175l)은 제2 반도체(154l)와 함께 제2 박막 트랜지스터(Ql)를 형성하며, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성한다.
제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)는 서로 연결되어 선형으로 이루어질 수 있으며, 소스 전극(173h, 173l, 173c)과 드레인 전극(175h, 175l, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 그 하부의 저항성 접촉 부재와 실질적으로 동일한 평면 모양을 가질 수 있다.
제1 반도체(154h)에는 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이에서 제1 소스 전극(173h) 및 제1 드레인 전극(175h)에 의해 가리지 않고 노출된 부분이 있고, 제2 반도체(154l)에는 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이에서 제2 소스 전극(173l) 및 제2 드레인 전극(175l)에 의해 가리지 않고 노출된 부분이 있으며, 제3 반도체(154c)에는 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이에서 제3 소스 전극(173c) 및 제3 드레인 전극(175c)에 의해 가리지 않고 노출된 부분이 있다.
데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
보호막(180) 위에는 각 화소 영역(PX) 내에 색필터(230)가 형성되어 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗을 수도 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 영역(PX)의 경계부와 박막 트랜지스터 위에 형성되어 빛샘을 방지할 수 있다. 색필터(230)는 각 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 차광 부재(220)가 형성될 수 있다.
차광 부재(220)는 게이트선(121) 및 감압 게이트선(123)을 따라 뻗어 위아래로 확장되어 있으며 제1 박막 트랜지스터(Qh), 제2 박막 트랜지스터(Ql) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 영역을 덮는 가로 차광 부재(220a)와 데이터선(171)을 따라 뻗어 있는 세로 차광 부재(220b)를 포함한다. 즉, 가로 차광 부재(220a)는 제1 골짜기(V1)에 형성되고, 세로 차광 부재(220b)는 제2 골짜기(V2)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제1 절연층(240)은 유기 물질로 이루어진 색필터(230) 및 차광 부재(220)를 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제1 절연층(240), 차광 부재(220), 보호막(180)에는 제1 드레인 전극(175h)의 넓은 끝 부분과 제2 드레인 전극(175l)의 넓은 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍(185h) 및 복수의 제2 접촉 구멍(185l)이 형성되어 있다.
제1 절연층(240) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 감압 게이트선(123)을 사이에 두고 서로 분리되어, 게이트선(121) 및 감압 게이트선(123)을 중심으로 화소 영역(PX)의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소 영역(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소 영역(PXb)에 위치한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 제1 접촉 구멍(185h) 및 제2 접촉 구멍(185l)을 통하여 각기 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 데이터 전압을 인가 받는다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각은 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 복수의 미세 가지부(194h, 194l), 부화소 전극(191h, 191l)의 가장자리 변에서 아래 또는 위로 돌출된 돌출부(197h, 197l)를 포함한다.
화소 전극(191)은 가로 줄기부(193h, 193l)와 세로 줄기부(192h, 192l)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194h, 194l)는 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193h, 193l)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194h, 194l)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 제1 부화소 전극(191h)은 외곽을 둘러싸는 외곽 줄기부를 더 포함하고, 제2 부화소 전극(191l)은 상단 및 하단에 위치하는 가로부 및 제1 부화소 전극(191h)의 좌우에 위치하는 좌우 세로부(198)를 더 포함한다. 좌우 세로부(198)는 데이터선(171)과 제1 부화소 전극(191h) 사이의 용량성 결합, 즉 커플링을 방지할 수 있다.
상기에서 설명한 화소 영역의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 크기 및 해상도에 따라 다양하게 변경될 수 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
화소 전극(191) 위와 제1 골짜기(V1)에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 제1 골짜기(V1)에서 제1 절연층(240) 바로 위에 형성될 수 있다. 화소 전극(191) 위의 표면은 친수성을 가지고, 제1 골짜기(V1)에서 제1 절연층(240)의 표면은 소수성을 가진다.
제1 배향막(11)은 제1 골짜기(V1)의 일부 영역에만 형성될 수 있다. 제1 배향막(11)이 홀수 행의 제1 골짜기(V1o) 및 짝수 행의 제1 골짜기(V1e) 중 어느 하나에 형성되고, 다른 하나에는 형성되지 않을 수 있다. 예를 들면, 제1 배향막(11)이 홀수 행의 제1 골짜기(V1o)에는 형성되고, 짝수 행의 제1 골짜기(V1e)에는 형성되지 않을 수 있다. 이와 반대로 제1 배향막(11)이 짝수 행의 제1 골짜기(V1e)에는 형성되고, 홀수 행의 제1 골짜기(V1o)에는 형성되지 않을 수 있다.
제1 배향막(11)이 홀수 행의 제1 골짜기(V1o)에 형성되는 경우, 홀수 행의 제1 골짜기(V1o)에 위치하는 제1 배향막(11)의 두께는 화소 전극(191) 위에 위치하는 제1 배향막(11)의 두께보다 두껍게 이루어진다.
제1 배향막(11)과 마주보도록 지붕층(360) 아래에는 제2 배향막(21)이 형성되어 있다. 공통 전극(270)이 지붕층(360) 아래에 위치하는 경우, 제2 배향막(21)은 공통 전극(270) 아래에 위치하게 된다.
화소 전극(191) 위에 위치하는 제1 배향막(11)의 두께는 지붕층(360) 아래에 위치하는 제2 배향막(21)의 두께와 거의 동일하다. 따라서, 홀수 행의 제1 골짜기(V1o)에 위치하는 제1 배향막(11)의 두께는 지붕층(360) 아래에 위치하는 제2 배향막(21)의 두께보다 두껍게 이루어진다.
상기에서 제1 배향막(11)이 홀수 행의 제1 골짜기(V1o) 및 짝수 행의 제1 골짜기(V1e) 중 어느 하나에 형성되는 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 아니한다. 도시는 생략하였으나, 제1 배향막(11)이 홀수 행의 제1 골짜기(V1o) 및 짝수 행의 제1 골짜기(V1e)에 형성될 수도 있다.
이때, 홀수 행의 제1 골짜기(V1o)에 위치하는 제1 배향막(11)의 두께는 짝수 행의 제1 골짜기(V1e)에 위치하는 제1 배향막(11)의 두께보다 두껍게 이루어진다.
홀수 행의 제1 골짜기(V1o)에 위치하는 제1 배향막(11)의 두께는 화소 전극(191) 위에 위치하는 제1 배향막(11)의 두께보다 두껍게 이루어진다. 또한, 화소 전극(191) 위에 위치하는 제1 배향막(11)는 짝수 행의 제1 골짜기(V1e)에 위치하는 제1 배향막(11)의 두께보다 두껍게 이루어진다.
홀수 행의 제1 골짜기(V1o)에 위치하는 제1 배향막(11)의 두께는 지붕층(360) 아래에 위치하는 제2 배향막(21)의 두께보다 두껍게 이루어진다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 화소 영역(PX)의 가장자리에서 서로 연결될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제2 절연층(350)이 더 형성될 수 있다. 제2 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제2 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)의 아래에는 미세 공간(305)이 형성되어 있고, 지붕층(360)은 경화 공정에 의해 단단해져 미세 공간(305)의 형상을 유지할 수 있다. 즉, 지붕층(360)은 화소 전극(191)과 미세 공간(305)을 사이에 두고 이격되도록 형성되어 있다.
지붕층(360)은 화소 행을 따라 각 화소 영역(PX) 및 제2 골짜기(V2)에 형성되며, 제1 골짜기(V1)에는 형성되지 않는다. 즉, 지붕층(360)은 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 형성되지 않는다. 각 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에서는 각 지붕층(360)의 아래에 미세 공간(305)이 형성되어 있다. 제2 골짜기(V2)에서는 지붕층(360)의 아래에 미세 공간(305)이 형성되지 않으며, 기판(110)에 부착되도록 형성되어 있다. 따라서, 제2 골짜기(V2)에 위치하는 지붕층(360)의 두께가 각 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)에 위치하는 지붕층(360)의 두께보다 두껍게 형성될 수 있다. 미세 공간(305)의 상부면 및 양측면은 지붕층(360)에 의해 덮여 있는 형태로 이루어지게 된다.
지붕층(360)에는 미세 공간(305)의 일부를 노출시키는 주입구(307)가 형성되어 있다. 주입구(307)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 가장자리에 서로 마주보도록 형성될 수 있다. 즉, 주입구(307)는 제1 부화소 영역(PXa)의 하측 변, 제2 부화소 영역(PXb)의 상측 변에 대응하여 미세 공간(305)의 측면을 노출시키도록 형성될 수 있다. 주입구(307)에 의해 미세 공간(305)이 노출되어 있으므로, 주입구(307)를 통해 미세 공간(305) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다.
지붕층(360) 위에는 제3 절연층(370)이 더 형성될 수 있다. 제3 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제3 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제3 절연층(370) 위에는 덮개막(390)이 형성될 수 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 주입구(307)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
다음으로, 도 5 내지 도 10을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 1 내지 도 4를 함께 참조하여 설명한다.
도 5 내지 도 10은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 5에 도시된 바와 같이, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 일방향으로 뻗어있는 게이트선(121)과 감압 게이트선(123)을 형성하고, 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h), 제2 게이트 전극(124l), 및 제3 게이트 전극(124c)을 형성한다.
또한, 게이트선(121), 감압 게이트선(123), 및 제1 내지 제3 게이트 전극(124h, 124l, 124c)와 이격되도록 유지 전극선(131)을 함께 형성할 수 있다.
이어, 게이트선(121), 감압 게이트선(123), 제1 내지 제3 게이트 전극(124h, 124l, 124c), 및 유지 전극선(131)을 포함한 기판(110) 위의 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성할 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)를 형성한다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치하도록 형성하고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치하도록 형성하며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치하도록 형성할 수 있다.
이어, 금속 물질을 증착한 후 이를 패터닝하여 타방향으로 뻗어있는 데이터선(171)을 형성한다. 금속 물질은 단일막 또는 다중막으로 이루어질 수 있다.
또한, 데이터선(171)으로부터 제1 게이트 전극(124h) 위로 돌출되는 제1 소스 전극(173h) 및 제1 소스 전극(173h)과 이격되는 제1 드레인 전극(175h)을 함께 형성한다. 또한, 제1 소스 전극(173h)과 연결되어 있는 제2 소스 전극(173l) 및 제2 소스 전극(173l)과 이격되는 제2 드레인 전극(175l)을 함께 형성한다. 또한, 제2 드레인 전극(175l)으로부터 연장되어 있는 제3 소스 전극(173c) 및 제3 소스 전극(173c)과 이격되는 제3 드레인 전극(175c)을 함께 형성한다.
반도체 물질과 금속 물질을 연속으로 증착한 후 이를 동시에 패터닝하여 제1 내지 제3 반도체(154h, 154l, 154c), 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 및 제1 내지 제3 드레인 전극(175h, 175l, 175c)을 형성할 수도 있다. 이때, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성된다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c), 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 반도체(154h/154l/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 구성한다.
이어, 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 제1 내지 제3 드레인 전극(175h, 175l, 175c), 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에 보호막(180)을 형성한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX) 내에 색필터(230)를 형성한다. 색필터(230)는 각 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)에 형성하고, 제1 골짜기(V1)에는 형성하지 않을 수 있다. 또한, 복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터를 형성할 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX)의 경계부 및 박막 트랜지스터 위에 차광 부재(220)를 형성한다. 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 사이에 위치하는 제1 골짜기(V1)에도 차광 부재(220)를 형성할 수 있다.
상기에서 색필터(230)를 형성한 후 차광 부재(220)를 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고 차광 부재(220)를 먼저 형성한 후 색필터(230)를 형성할 수도 있다.
이어, 색필터(230) 및 차광 부재(220) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제1 절연층(240)을 형성한다.
이어, 보호막(180), 차광 부재(220), 및 제1 절연층(240)을 식각하여 제1 드레인 전극(175h)의 일부가 노출되도록 제1 접촉 구멍(185h)을 형성하고, 제2 드레인 전극(175l)의 일부가 노출되도록 제2 접촉 구멍(185l)을 형성한다.
이어, 제1 절연층(240) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착한 후 패터닝하여 제1 부화소 영역(PXa) 내에 제1 부화소 전극(191h)을 형성하고, 제2 부화소 영역(PXb) 내에 제2 부화소 전극(191l)을 형성한다. 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 부화소 전극(191h)은 제1 접촉 구멍(185h)을 통해 제1 드레인 전극(175h)과 연결되도록 형성하고, 제2 부화소 전극(191l)은 제2 접촉 구멍(185l)을 통해 제2 드레인 전극(175l)과 연결되도록 형성한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각에 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)를 형성한다. 또한, 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어있는 복수의 미세 가지부(194h, 194l)를 형성한다.
도 6에 도시된 바와 같이, 화소 전극(191) 위에 감광성 유기 물질을 도포하고, 포토 공정을 통해 희생층(300)을 형성한다.
희생층(300)은 복수의 화소 열을 따라 연결되도록 형성된다. 즉, 희생층(300)은 각 화소 영역(PX)을 덮도록 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치한 제1 골짜기(V1)를 덮도록 형성된다.
이어, 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하여 공통 전극(270)을 형성한다.
이어, 공통 전극(270) 위에 실리콘 산화물 또는 실리콘 질화물과 같은 무기 절연 물질로 제2 절연층(350)을 형성할 수 있다.
이어, 제2 절연층(350) 위에 유기 물질을 도포하고, 패터닝하여 지붕층(360)을 형성한다. 이때, 제1 골짜기(V1)에 위치한 유기 물질이 제거되도록 패터닝할 수 있다. 이에 따라 지붕층(360)은 복수의 화소 행을 따라 연결되는 형태로 이루어지게 된다.
이어, 지붕층(360) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제3 절연층(370)을 형성할 수 있다. 제3 절연층(370)은 패터닝된 지붕층(360) 위에 형성되므로 지붕층(360)의 측면을 덮어 보호할 수 있다.
도 7에 도시된 바와 같이, 제3 절연층(370), 제2 절연층(350), 공통 전극(270)을 패터닝하여, 제1 골짜기(V1)에 위치하는 제3 절연층(370), 제2 절연층(350), 및 공통 전극(270)을 제거한다.
지붕층(360)과 공통 전극(270)을 패터닝함에 따라 제1 골짜기(V1)에 위치한 희생층(300)이 외부로 노출된다.
이어, 희생층(300)이 노출된 기판(110) 위에 현상액 또는 스트리퍼 용액 등을 공급하여 희생층(300)을 전면 제거하거나, 애싱(ashing) 공정을 이용하여 희생층(300)을 전면 제거한다.
희생층(300)이 제거되면, 희생층(300)이 위치하였던 자리에 미세 공간(305)이 생긴다.
화소 전극(191)과 공통 전극(270)은 미세 공간(305)을 사이에 두고 서로 이격되고, 화소 전극(191)과 지붕층(360)은 미세 공간(305)을 사이에 두고 서로 이격된다. 공통 전극(270)과 지붕층(360)은 미세 공간(305)의 상부면과 양측면을 덮도록 형성된다.
지붕층(360) 및 공통 전극(270)이 제거된 부분을 통해 미세 공간(305)은 외부로 노출되어 있으며, 이를 액정 주입구(307)라 한다. 액정 주입구(307)는 제1 골짜기(V1)를 따라 형성되어 있다. 예를 들면, 주입구(307)는 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb)의 가장자리에 서로 마주보도록 형성될 수 있다. 즉, 주입구(307)는 제1 부화소 영역(PXa)의 하측 변, 제2 부화소 영역(PXb)의 상측 변에 대응하여 미세 공간(305)의 측면을 노출시키도록 형성될 수 있다. 이와 상이하게, 액정 주입구(307)가 제2 골짜기(V2)를 따라 형성되도록 할 수도 있다.
이어, 기판(110)에 열을 가하여 지붕층(360)을 경화시킨다. 지붕층(360)에 의해 미세 공간(305)의 형상이 유지되도록 하기 위함이다.
도 8에 도시된 바와 같이, 배향 물질이 포함되어 있는 배향액(600)을 기판(110) 위에 떨어뜨리면, 배향액(600)이 주입구(307)를 통해 미세 공간(305) 내부로 주입된다.
배향액(600)을 홀수 행의 제1 골짜기(V1o) 및 짝수 행의 제1 골짜기(V1e) 중 어느 하나에 공급하고, 다른 하나에는 공급하지 않는다. 예를 들어, 배향액(600)을 홀수 행의 제1 골짜기(V1o)에 공급하고, 짝수 행의 제1 골짜기(V1e)에는 공급하지 않을 경우 도시된 바와 같이, 배향액(600)은 화소 영역(PX) 및 홀수 행의 제1 골짜기(V1o)에 형성된다. 이때, 배향액(600)이 미세 공간(305)의 내부를 가득 채우고, 홀수 행의 제1 골짜기(V1o)에서 지붕층(360)의 높이까지 이르도록 배향액(600)을 공급한다.
화소 영역(PX)에서 화소 전극(191) 위와 지붕층(360) 아래의 표면은 친수 처리되어 있다. 배향액(600)은 친수성 물질로 이루어져 있으므로, 친수 처리가 이루어져 있는 미세 공간(305)의 내부로 용이하게 주입된다.
제1 골짜기(V1)의 표면은 소수 처리되어 있다. 배향액(600)은 홀수 행의 제1 골짜기(V1o)에 공급되어 미세 공간(305)의 내부로 주입되나, 짝수 행의 제1 골짜기(V1e)는 이르지 못한다. 따라서, 홀수 행의 제1 골짜기(V1o)와 짝수 행의 제1 골짜기(V1e)에서의 배향액(600)의 수위는 비대칭으로 이루어진다.
상기에서 배향액(600)을 홀수 행의 제1 골짜기(V1o)에 공급하고, 짝수 행의 제1 골짜기(V1e)에는 공급하지 않을 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 아니한다. 도시는 생략하였으나, 배향액(600)을 짝수 행의 제1 골짜기(V1e)에 공급하고, 홀수 행의 제1 골짜기(V1o)에는 공급하지 않을 수도 있다.
또한, 상기에서 배향액(600)을 홀수 행의 제1 골짜기(V1o)에만 공급할 경우, 도시된 바와 같이 짝수 행의 제1 골짜기(V1e)에는 배향액(60)이 전혀 이르지 않는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니한다. 미세 공간(305)의 내부로 주입된 배향액(600)의 일부가 짝수 행의 제1 골짜기(V1e)에까지 이를 수도 있다. 다만, 제1 골짜기(V1)는 소수 처리되어 있으므로, 짝수 행의 제1 골짜기(V1e)에 위치하게 되는 배향액(600)은 소량에 불과하다.
도 9에 도시된 바와 같이, 배향액(600)을 미세 공간(305)의 내부로 주입한 후 경화 공정을 진행하면 용매 성분은 증발하고, 배향 물질이 미세 공간(305) 내부의 벽면과 홀수 번째 제1 골짜기(V1o)에 남게 된다.
따라서, 화소 전극(191) 위와 제1 골짜기(V1)에 제1 배향막(11)을 형성하고, 지붕층(360) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305)을 사이에 두고 마주보도록 형성되고, 화소 영역(PX)의 가장자리에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 측면을 제외하고는 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다. 추가로 제1 및 제2 배향막(11, 21)에 UV를 조사하는 공정을 진행함으로써, 기판(110)에 대해 수평한 방향으로 배향이 이루어지도록 할 수도 있다.
홀수 행의 제1 골짜기(V1o)에 위치하는 제1 배향막(11)의 두께는 화소 전극(191) 위에 위치하는 제1 배향막(11)의 두께보다 두껍게 이루어진다. 또한, 홀수 행의 제1 골짜기(V1o)에 위치하는 제1 배향막(11)의 두께는 지붕층(360) 아래에 위치하는 제2 배향막(21)의 두께보다 두껍게 이루어진다.
또한, 소량의 배향액(600)이 짝수 행의 제1 골짜기(V1e)까지 이르게 된 경우, 홀수 행의 제1 골짜기(V1o)에 위치하는 제1 배향막(11)의 두께는 짝수 행의 제1 골짜기(V1e)에 위치하는 제1 배향막(11)의 두께보다 두껍게 이루어진다. 또한, 화소 전극(191) 위에 위치하는 제1 배향막(11)는 짝수 행의 제1 골짜기(V1e)에 위치하는 제1 배향막(11)의 두께보다 두껍게 이루어진다.
도 10에 도시된 바와 같이, 잉크젯 방식 또는 디스펜싱 방식으로 액정 물질을 기판(110) 위에 떨어뜨리면, 액정 물질이 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 이때, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리고, 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리지 않을 수 있다. 이와 반대로, 액정 물질을 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에 떨어뜨리고, 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에는 떨어뜨리지 않을 수 있다.
홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 액정 물질을 떨어뜨리면 모세관력(capillary force)에 의해 액정 물질이 액정 주입구(307)를 통과하여 미세 공간(305) 내부로 들어가게 된다. 이때, 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)를 통해 미세 공간(305) 내부의 공기가 빠져나감으로써, 액정 물질이 미세 공간(305) 내부로 들어가게 된다.
또한, 액정 물질을 모든 액정 주입구(307)에 떨어뜨릴 수도 있다. 즉, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)와 짝수 번째 제1 골짜기(V1)를 따라 형성된 주입구(307)에 모두 떨어뜨릴 수도 있다.
이어, 제3 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 증착하여 덮개막(390)을 형성한다. 덮개막(390)은 미세 공간(305)이 외부로 노출되어 있는 액정 주입구(307)를 덮도록 형성되어 미세 공간(305)을 밀봉한다.
이어, 도시는 생략하였으나, 표시 장치의 상하부 면에 편광판을 더 부착할 수 있다. 편광판은 제1 편광판과 제2 편광판으로 이루어질 수 있다. 기판(110)의 하부 면에 제1 편광판을 부착하고, 덮개막(390) 위에 제2 편광판을 부착할 수 있다.
다음으로, 도 11 내지 도 21을 참조하여, 배향막의 형성 공정에 대해 더욱 설명하면 다음과 같다.
도 11 내지 도 21은 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에서 배향막의 형성 공정을 나타낸 공정 단면도이다. 편의상, 도 11 내지 도 21에서는 기판(110) 및 지붕층(360)을 기준으로 배향막의 형성 공정을 나타내고 있으며, 제1 절연층, 화소 전극, 공통 전극 등의 구성 요소를 생략하고 있다.
먼저, 도 11에 도시된 바와 같이, 지붕층(360) 아래에 미세 공간(305)을 형성한 후에 기판(110) 위에 친수 처리 공정을 진행한다. 친수 처리는 친수성 물질을 증착하는 방식을 이용할 수도 있고, 산소를 포함하는 가스를 이용하여 식각하는 방식을 이용할 수도 있다.
도 12에 도시된 바와 같이, 친수 처리가 등방성이 큰 조건으로 이루어짐에 따라 미세 공간(305) 내부에서도 기판(110) 위의 표면이 친수성을 가지게 되고, 지붕층(360) 아래의 표면이 친수성을 가지게 된다. 도시는 생략하였으나, 미세 공간 내부에서 기판(110) 위에는 화소 전극이 형성되므로, 화소 전극 위의 표면이 친수성을 가지게 된다. 아울러, 지붕층(360) 위의 표면도 친수성을 가지게 된다.
도 13에 도시된 바와 같이, 기판(110) 위에 소수 처리 공정을 진행한다. 소수 처리는 소수성 물질을 증착하는 방식을 이용할 수도 있고, 플루오르를 포함하는 가스를 이용하여 식각하는 방식을 이용할 수도 있다.
증착 방식을 이용하는 경우, 예를 들면 소수성 물질로써 폴리테트라플루오로에틸렌(PTEE, polytetrafluoroethylene), F-TCS(Tridecafluoro-(1,1,2,2)-tetrahydrooctyl-trichlorosilane), FOTS-(Tridecafluoro-1,1,2,2-Tetrahydrooctyl)-Trichlorosilane, PEG-2-[Methoxy(polyethylenoxy)propyltrichlorosilane, APTMS?minopropyl Trimethoxysilane, OTS(octadecyltrichlorosilane), OTMS(octadecyltrimethoxysilane) 등을 이용할 수 있다.
식각 방식을 이용하는 경우, 예를 들면, 옥타플루오로시클로부탄(C4F8), 테트라플루오로메탄(CF4), 트리플루오로메탄(CHF3) 등을 이용할 수 있다.
도 14에 도시된 바와 같이, 소수 처리가 이방성이 큰 조건으로 이루어짐에 따라 상부면이 노출된 부분만 소수성을 가지게 된다. 즉, 제1 골짜기(V1)에서 기판(110) 위의 표면이 소수성을 가지게 되고, 화소 영역(PX)에서는 지붕층(360) 위의 표면이 소수성을 가지게 된다.
도 15에 도시된 바와 같이, 배향액(600)을 홀수 행의 제1 골짜기(V1o)에 공급하고, 짝수 행의 제1 골짜기(V1e)에는 공급하지 않는다. 앞서 설명한 바와 같이, 배향액(600)을 짝수 행의 제1 골짜기(V1e)에 공급하고, 홀수 행의 제1 골짜기(V1o)에는 공급하지 않을 수도 있다.
도 16에 도시된 바와 같이, 배향액(600)은 모세관력에 의해 미세 공간(305)의 내부로 주입된다. 미세 공간(305)의 내부는 배향액(600)으로 채워지고, 홀수 행의 제1 골짜기(V1o)에서 배향액(600)의 수위는 지붕층(360)의 높이까지 이르게 된다. 짝수 행의 제1 골짜기(V1e)에는 배향액(600)이 전혀 이르지 않거나 소량이 이르게 된다.
배향액(600)은 고형분으로 이루어진 배향 물질(620)과 배향 물질(620)을 둘러싸고 있는 용매(610)로 이루어진다.
도 17에 도시된 바와 같이, 경화 공정을 진행하면, 용매(610)가 증발한다. 이때, 홀수 행의 제1 골짜기(V1o)와 짝수 행의 제1 골짜기(V1e)에서의 배향액(600)의 수위가 상이하므로, 홀수 행의 제1 골짜기(V1o)에 위치하는 용매(610)가 먼저 증발한다. 용매(610)가 증발함에 따라 고형분으로 이루어진 배향 물질(620)은 점점 아래로 내려온다.
도 18에 도시된 바와 같이, 홀수 행의 제1 골짜기(V1o)에 위치하는 용매(610)가 모두 증발할 때까지 짝수 행의 제1 골짜기(V1e)와 인접하도록 위치하는 용매(610)는 증발하지 않는다. 홀수 행의 제1 골짜기(V1o)에 위치하는 배향액(600)의 내부에 포함되어 있었던 배향 물질(620)이 홀수 행의 제1 골짜기(V1o)의 표면에 두껍게 남게 된다.
도 19에 도시된 바와 같이, 홀수 행의 제1 골짜기(V1o)와 인접한 용매(610)와 짝수 행의 제1 골짜기(V1e)와 인접한 용매(610)가 동시에 증발한다. 즉, 미세 공간(305) 내부에 위치하는 용매(610)가 미세 공간(305)의 양측에 위치하는 주입구(307)를 통해 증발한다. 이때, 용매(610)는 외부로 노출된 부분부터 순차적으로 증발한다.
용매(610)가 증발함에 따라 고형분으로 이루어진 배향 물질(620)은 미세 공간(305)의 내벽에 남게 된다. 배향 물질(620)은 기판(110) 위의 표면과 지붕층(360) 아래의 표면에 남게 된다. 도시는 생략하였으나, 미세 공간(305) 내부에서 기판(110) 위에는 화소 전극이 형성되므로, 배향 물질(620)은 화소 전극 위의 표면에 남게 된다.
도 20에 도시된 바와 같이, 용매(610)는 외부로 노출된 부분부터 순차적으로 증발함에 따라 미세 공간(305)의 가운데에 남게 된다. 이어, 미세 공간(305)의 가운데에 위치하는 용매(610)도 증발한다.
도 21에 도시된 바와 같이, 미세 공간(305) 내부의 용매(610)는 모두 증발하고, 배향 물질(620)이 기판(110) 위의 표면과 지붕층(360) 아래의 표면에 남아 배향막을 형성하게 된다. 미세 공간(305) 내부에서는 기판(110) 위의 표면과 지붕층(360) 아래의 표면에 배향 물질(620)이 일정한 두께를 가지도록 남게 된다. 홀수 행의 제1 골짜기(V1o)에 남아 있는 배향 물질(620)의 두께는 미세 공간(305) 내부에 남아 있는 배향 물질(620)의 두께보다 두껍게 이루어진다.
본 발명의 일 실시예에서는 홀수 행의 제1 골짜기(V1o)와 짝수 행의 제1 골짜기(V1e)에서의 배향액(600)의 수위를 비대칭으로 형성함으로써, 고형분으로 이루어진 배향 물질(620)의 상당 부분이 홀수 행의 제1 골짜기(V1o)에 남게 할 수 있다. 이에 따라 미세 공간(305)의 내부에서 배향 물질(620)의 뭉침 현상이 발생하지 않게 되고, 화소 영역(PX)에서 빛샘 발생, 콘트라스트비 감소, 블랙 휘도의 상승, 투과율 저하 등의 문제점이 발생하는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 제1 배향막 21: 제2 배향막
110: 기판
121: 게이트선 123: 감압 게이트선
124h: 제1 게이트 전극 124l: 제2 게이트 전극
124c: 제3 게이트 전극 131: 유지 전극선
140: 게이트 절연막 154h: 제1 반도체
154l: 제2 반도체 154c: 제3 반도체
171: 데이터선 173h: 제1 소스 전극
173l: 제2 소스 전극 173c: 제3 소스 전극
175h: 제1 드레인 전극 175l: 제2 드레인 전극
175c: 제3 드레인 전극 180: 보호막
191: 화소 전극 191h: 제1 부화소 전극
191l: 제2 부화소 전극 220: 차광 부재
230: 색필터 240: 제1 절연층
270: 공통 전극 300: 희생층
305: 미세 공간 307: 주입구
310: 액정 분자
350: 제2 절연층 360: 지붕층
370: 제3 절연층 390: 덮개막
600: 배향액 610: 용매
620: 배향 물질

Claims (20)

  1. 기판,
    상기 기판 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 있는 화소 전극,
    상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층,
    상기 미세 공간의 일부를 노출시키도록 상기 지붕층에 형성되어 있는 주입구,
    상기 복수의 미세 공간 사이에 일 방향으로 뻗어 있는 제1 골짜기,
    상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 형성되어 있는 배향막,
    상기 미세 공간을 채우고 있는 액정층, 및
    상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하고,
    상기 복수의 미세 공간은 매트릭스 형태로 배치되어 있고,
    상기 제1 골짜기는 상기 복수의 미세 공간들 사이에 행 방향으로 뻗어 있고, 홀수 행의 제1 골짜기 및 짝수 행의 제1 골짜기를 포함하며,
    상기 제1 골짜기에 위치하는 배향막의 두께는 상기 화소 전극 위에 위치하는 배향막의 두께보다 두꺼운,
    표시 장치.
  2. 삭제
  3. 기판,
    상기 기판 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 있는 화소 전극,
    상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층,
    상기 미세 공간의 일부를 노출시키도록 상기 지붕층에 형성되어 있는 주입구,
    상기 복수의 미세 공간 사이에 일 방향으로 뻗어 있는 제1 골짜기,
    상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 형성되어 있는 배향막,
    상기 미세 공간을 채우고 있는 액정층, 및
    상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하고,
    상기 복수의 미세 공간은 매트릭스 형태로 배치되어 있고,
    상기 제1 골짜기는 상기 복수의 미세 공간들 사이에 행 방향으로 뻗어 있고, 홀수 행의 제1 골짜기 및 짝수 행의 제1 골짜기를 포함하며,
    상기 배향막은 상기 홀수 행의 제1 골짜기 및 상기 짝수 행의 제1 골짜기 중 어느 하나에 형성되고, 다른 하나에는 형성되지 않는,
    표시 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 제1 골짜기에 위치하는 배향막의 두께는 상기 지붕층 아래에 위치하는 배향막의 두께보다 두꺼운,
    표시 장치.
  6. 기판,
    상기 기판 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 있는 화소 전극,
    상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층,
    상기 미세 공간의 일부를 노출시키도록 상기 지붕층에 형성되어 있는 주입구,
    상기 복수의 미세 공간 사이에 일 방향으로 뻗어 있는 제1 골짜기,
    상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 형성되어 있는 배향막,
    상기 미세 공간을 채우고 있는 액정층, 및
    상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하고,
    상기 복수의 미세 공간은 매트릭스 형태로 배치되어 있고,
    상기 제1 골짜기는 상기 복수의 미세 공간들 사이에 행 방향으로 뻗어 있고, 홀수 행의 제1 골짜기 및 짝수 행의 제1 골짜기를 포함하며,
    상기 배향막은 상기 홀수 행의 제1 골짜기 및 상기 짝수 행의 제1 골짜기에 형성되어 있는,
    표시 장치.
  7. 제6 항에 있어서,
    상기 홀수 행의 제1 골짜기에 위치하는 배향막의 두께는 상기 짝수 행의 제1 골짜기에 위치하는 배향막의 두께보다 두꺼운,
    표시 장치.
  8. 제7 항에 있어서,
    상기 홀수 행의 제1 골짜기에 위치하는 배향막의 두께는 상기 화소 전극 위에 위치하는 배향막의 두께보다 두꺼운,
    표시 장치.
  9. 제8 항에 있어서,
    상기 화소 전극 위에 위치하는 배향막의 두께는 상기 짝수 행의 제1 골짜기에 위치하는 배향막의 두께보다 두꺼운,
    표시 장치.
  10. 제1 항에 있어서,
    상기 제1 골짜기의 표면은 소수성을 가지고, 상기 화소 전극 위, 상기 지붕층 아래의 표면은 친수성을 가지는,
    표시 장치.
  11. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 지붕층을 형성하는 단계,
    상기 희생층의 일부가 노출되도록 상기 지붕층을 패터닝하여 주입구를 형성하는 단계,
    상기 희생층을 제거하여 상기 화소 전극과 상기 지붕층 사이에 복수의 미세 공간을 형성하고, 상기 복수의 미세 공간 사이에 일 방향으로 뻗어 있는 제1 골짜기를 형성하는 단계,
    상기 제1 골짜기의 표면을 소수 처리하는 단계,
    상기 주입구를 통해 배향액을 주입하여 상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 배향막을 형성하는 단계,
    상기 주입구를 통해 액정 물질을 주입하여 상기 미세 공간에 액정층을 형성하는 단계, 및
    상기 지붕층 위에 상기 주입구를 덮도록 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하는
    표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 복수의 미세 공간은 매트릭스 형태로 배치되어 있고,
    상기 제1 골짜기는 상기 복수의 미세 공간들 사이에 행 방향으로 뻗어 있고, 홀수 행의 제1 골짜기 및 짝수 행의 제1 골짜기를 포함하는,
    표시 장치의 제조 방법.
  13. 삭제
  14. 제11 항에 있어서,
    상기 제1 골짜기의 표면을 소수 처리하는 단계는,
    상기 기판 위에 소수성 물질을 증착하는 방식 또는 플루오르를 포함하는 가스를 이용하여 식각하는 방식으로 이루어지는,
    표시 장치의 제조 방법.
  15. 제11 항에 있어서,
    상기 제1 골짜기의 표면을 소수 처리하는 단계는 상기 제1 골짜기의 표면의 이방성이 커지도록 이루어지는,
    표시 장치의 제조 방법.
  16. 제11 항에 있어서,
    상기 제1 골짜기의 표면을 소수 처리하기 전에,
    상기 화소 전극 위, 상기 지붕층 아래의 표면을 친수 처리하는 단계를 더 포함하는,
    표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 화소 전극 위, 상기 지붕층 아래의 표면을 친수 처리하는 단계는 상기 화소 전극 위 및 상기 지붕층 아래 표면의 등방성이 커지도록 이루어지는,
    표시 장치의 제조 방법.
  18. 제12 항에 있어서,
    상기 배향액을 주입하는 단계에서,
    상기 배향액을 상기 홀수 행의 제1 골짜기 및 상기 짝수 행의 제1 골짜기 중 어느 하나에 공급하고, 다른 하나에는 공급하지 않는,
    표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 배향액은 고형분으로 이루어진 배향 물질 및 용매로 이루어지고, 상기 용매는 증발되고, 상기 고형분으로 이루어진 배향 물질이 상기 화소 전극 위, 상기 지붕층 아래, 및 상기 제1 골짜기에 남아 상기 배향막을 형성하는,
    표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 배향막은 상기 홀수 행의 제1 골짜기 및 상기 짝수 행의 제1 골짜기 중 어느 하나에 형성되고,
    상기 제1 골짜기에 위치하는 배향막의 두께는 상기 화소 전극 위에 위치하는 배향막의 두께보다 두꺼운,
    표시 장치의 제조 방법.
KR1020130091574A 2013-08-01 2013-08-01 표시 장치 및 그 제조 방법 KR102057970B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130091574A KR102057970B1 (ko) 2013-08-01 2013-08-01 표시 장치 및 그 제조 방법
US14/095,210 US9588375B2 (en) 2013-08-01 2013-12-03 Display device and method of manufacturing the same
CN201410290271.5A CN104345497B (zh) 2013-08-01 2014-06-25 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130091574A KR102057970B1 (ko) 2013-08-01 2013-08-01 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150015766A KR20150015766A (ko) 2015-02-11
KR102057970B1 true KR102057970B1 (ko) 2019-12-23

Family

ID=52427356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130091574A KR102057970B1 (ko) 2013-08-01 2013-08-01 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9588375B2 (ko)
KR (1) KR102057970B1 (ko)
CN (1) CN104345497B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055952A (ko) 2013-11-14 2015-05-22 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20160090454A (ko) 2015-01-21 2016-08-01 삼성디스플레이 주식회사 표시 장치
KR20160130078A (ko) * 2015-04-30 2016-11-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US10866465B2 (en) * 2019-03-25 2020-12-15 Himax Display, Inc. Display panel and manufacturing method thereof
US11011725B2 (en) * 2019-06-24 2021-05-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and mask plate having a through hole penetrating cathode layer
KR20210148472A (ko) 2020-05-28 2021-12-08 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
CN113934069B (zh) * 2021-10-19 2023-06-20 中山大学 一种基于界面改性的微杯制作工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105290A (en) 1989-03-09 1992-04-14 International Business Machines Corporation Liquid crystal display device with an inlet sealant containing particles
US20120062448A1 (en) 2010-09-10 2012-03-15 Kim Yeun Tae Display apparatus and manufacturing method thereof
US20130093985A1 (en) 2011-10-18 2013-04-18 Su-Hyoung Kang Liquid crystal display and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3317637B2 (ja) * 1996-07-30 2002-08-26 シャープ株式会社 液晶表示装置用基板およびその製造方法並びにそれを用いた液晶表示装置
US6504592B1 (en) * 1999-06-16 2003-01-07 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
JP3524831B2 (ja) * 1999-12-15 2004-05-10 シャープ株式会社 反射型および透過型液晶表示装置
US7123319B2 (en) * 2000-12-14 2006-10-17 Koninklijke Philips Electronics N.V. Liquid crystal display laminate and method of manufacturing such comprising a stratified-phase-separated composite
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100652061B1 (ko) * 2004-11-04 2006-12-06 엘지.필립스 엘시디 주식회사 컬러필터 기판 및 그 제조방법, 및 그를 이용한액정표시소자 및 그 제조방법
TWI315435B (en) * 2005-12-21 2009-10-01 Ind Tech Res Inst Substrate structures, liquid crystal display devices and methods of fabricating liquid crystal display devices
KR101362190B1 (ko) * 2007-04-02 2014-02-12 엘지디스플레이 주식회사 고분자 분산형 액정 표시장치 및 그 제조 방법
CN102819143B (zh) * 2011-06-10 2014-12-10 京东方科技集团股份有限公司 液晶盒及其制备方法
KR20130121545A (ko) * 2012-04-27 2013-11-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101665558B1 (ko) 2012-11-23 2016-10-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101663595B1 (ko) 2013-01-16 2016-10-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103197476A (zh) * 2013-04-03 2013-07-10 复旦大学 胆甾型柔性液晶显示装置及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105290A (en) 1989-03-09 1992-04-14 International Business Machines Corporation Liquid crystal display device with an inlet sealant containing particles
US20120062448A1 (en) 2010-09-10 2012-03-15 Kim Yeun Tae Display apparatus and manufacturing method thereof
US20130093985A1 (en) 2011-10-18 2013-04-18 Su-Hyoung Kang Liquid crystal display and manufacturing method thereof

Also Published As

Publication number Publication date
CN104345497A (zh) 2015-02-11
CN104345497B (zh) 2019-09-03
KR20150015766A (ko) 2015-02-11
US20150036079A1 (en) 2015-02-05
US9588375B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
KR102057970B1 (ko) 표시 장치 및 그 제조 방법
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR20150015767A (ko) 표시 장치 및 그 제조 방법
US9244301B2 (en) Display device and manufacturing method thereof
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR101644902B1 (ko) 표시 장치 및 그 제조 방법
KR20150089264A (ko) 표시 장치 및 그 제조 방법
KR20150007175A (ko) 표시 장치 및 그 제조 방법
KR20140140926A (ko) 표시 장치 및 그 제조 방법
KR20150095024A (ko) 표시 장치
KR20140122884A (ko) 표시 장치 및 그 제조 방법
US9151976B2 (en) Display device and method of manufacturing the same
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR20150000215A (ko) 표시 장치 및 그 제조 방법
KR20150090637A (ko) 액정 표시 장치 및 이의 제조 방법
US20160161794A1 (en) Display device and manufacturing method thereof
KR20150115123A (ko) 표시 장치 및 그 제조 방법
KR20150121389A (ko) 표시 장치 및 그 제조 방법
KR20150085732A (ko) 표시 장치 및 그 제조 방법
US20160216546A1 (en) Display device and manufacturing method thereof
KR20150136685A (ko) 표시 장치 및 그 제조 방법
KR20160086015A (ko) 액정 표시 장치 및 이의 제조 방법
KR20160065317A (ko) 액정 표시 장치 및 이의 제조 방법
KR101676771B1 (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant