KR20160042331A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160042331A
KR20160042331A KR1020140136004A KR20140136004A KR20160042331A KR 20160042331 A KR20160042331 A KR 20160042331A KR 1020140136004 A KR1020140136004 A KR 1020140136004A KR 20140136004 A KR20140136004 A KR 20140136004A KR 20160042331 A KR20160042331 A KR 20160042331A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
pixel
layer
pixel electrode
Prior art date
Application number
KR1020140136004A
Other languages
English (en)
Inventor
배광수
김연태
윤해주
김용석
송대호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140136004A priority Critical patent/KR20160042331A/ko
Priority to US14/660,727 priority patent/US9581862B2/en
Publication of KR20160042331A publication Critical patent/KR20160042331A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133611—Direct backlight including means for improving the brightness uniformity
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명에 따른 액정 표시 장치는 기판; 상기 기판 위에 서로 교차하도록 형성되어 있는 게이트선 및 데이터선; 상기 게이트선과 데이터선에 연결되어 있는 박막 트랜지스터; 상기 박막 트랜지스터와 연결되면서 가운데에 슬릿부를 가지는 화소 전극; 상기 화소 전극 위에 위치하는 복수의 미세 공간을 채우고 있는 액정층; 상기 액정층 위에 위치하는 공통 전극; 및 상기 공통 전극 위에 형성되면서 상기 미세 공간의 양측 외곽부에 기울어져 형성된 경사부를 가지는 지붕층을 포함한다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 투과율을 향상시킬 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색 필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색 필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 휘도를 향상시킬 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 액정 표시 장치는 기판; 상기 기판 위에 서로 교차하도록 형성되어 있는 게이트선 및 데이터선; 상기 게이트선과 데이터선에 연결되어 있는 박막 트랜지스터; 상기 박막 트랜지스터와 연결되면서 가운데에 슬릿부를 가지는 화소 전극; 상기 화소 전극 위에 위치하는 복수의 미세 공간을 채우고 있는 액정층; 상기 액정층 위에 위치하는 공통 전극; 및 상기 공통 전극 위에 형성되면서 상기 미세 공간의 양측 외곽부에 기울어져 형성된 경사부를 가지는 지붕층을 포함을 포함한다.
상기 경사부의 경사각은 10도 내지 80도의 범위로 형성될 수 있다.
상기 슬릿부의 폭은 1 내지 11㎛의 범위로 형성될 수 있다.
상기 경사부는 상기 미세 공간의 좌우 측면을 덮도록 형성될 수 있다.
상기 공통 전극은 상기 미세 공간의 좌우 측면을 덮도록 상기 게이트 선에 나란한 하나의 통판(plate) 모양으로 형성될 수 있다.
상기 화소 전극은 상기 슬릿부를 중심으로 좌우에 각각 위치하는 제1 전극과 제2 전극을 포함할 수 있다.
상기 제1 전극과 제2 전극은 상기 데이터선과 나란한 방향으로 형성될 수 있다.
상기 제1 전극과 제2 전극은 각각 하나의 통판(plate) 모양으로 형성될 수 있다.
상기 제1 전극과 제2 전극은 상기 슬릿부의 일측 또는 양측 외곽에서 만나도록 형성될 수 있다.
상기 화소 전극은 슬릿부를 중심으로 좌우에 각각 위치하는 제1 전극과 제2 전극을 포함하고, 상기 제1 및 제2 전극은 가운데를 중심으로 왼쪽 아래에서 오른쪽 위로 향하는 방향의 제1 영역과 왼쪽 위에서 오른쪽 아래로 향하는 방향의 제2 영역을 포함할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터와 연결되면서 가운데에 슬릿부를 포함하는 화소 전극을 형성하는 단계; 상기 화소 전극 위에 희생층을 형성하는 단계; 상기 희생층 위에 공통 전극을 형성하는 단계; 상기 공통 전극 위에 상기 미세 공간의 양측 외곽부에서 기울어져 형성된 경사부를 포함하는 지붕층을 형성하는 단계; 상기 희생층의 일부가 노출되도록 상기 지붕층을 패터닝하여 액정 주입구를 형성하는 단계; 상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간층을 형성하는 단계; 상기 액정 주입구를 통해 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계; 및 상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함한다.
상기 경사부는 10도 내지 80도의 경사각을 가지고 형성될 수 있다.
상기 슬릿부의 폭은 1 내지 11㎛의 범위로 형성될 수 있다.
상기 경사부는 상기 미세 공간의 좌우 측면을 덮도록 형성될 수 있다.
상기 공통 전극은 상기 미세 공간의 좌우 측면을 덮도록 하나의 통판(plate) 모양으로 형성될 수 있다.
상기 화소 전극은 상기 슬릿부를 중심으로 좌우에 각각 위치하는 제1 전극과 제2 전극을 포함할 수 있다.
상기 제1 전극과 제2 전극은 각각 하나의 통판(plate) 모양으로 형성될 수 있다.
상기 제1 전극과 제2 전극은 상기 슬릿부의 일측 또는 양측 외곽에서 만나도록 형성될 수 있다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한, 지붕층에 포함된 경사부의 기울어진 각도와 화소 전극에 포함된 슬릿부의 폭을 조절함으로써 휘도를 향상시킬 수 있다.
또한, 한 서브 화소를 4 도메인 구조로 형성함으로써 시야각을 향상시킬 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 본 발명의 일 실시예에 의한 액정 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 의한 액정 표시 장치의 한 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 의한 액정 표시장치의 한 화소를 나타낸 배치도이다.
도 4는 도 3의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 단면도이다.
도 5는 도 3의 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 전기장 생성 전극의 기본 영역을 도시한 사시도이다.
도 7은 본 발명의 일 실시예에 따른 액정 표시 장치의 전기장 생성 전극의 기본 영역을 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 액정 표시 장치의 전기장 생성 전극에 전계 인가시 동작하는 액정의 흐름을 나타내는 도면이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 의한 액정 표시 장치의 슬릿부 간격에 따른 투과율 특성을 보여주는 도면이다.
도 10a 내지 도 10d는 본 발명의 일 실시예에 의한 액정 표시 장치의 경사부의 경사각에 따른 투과율 특성을 보여주는 도면이다.
도 11은 본 발명의 일 실시예에 따른 액정 표시 장치의 서브 화소를 나타내는 평도면이다.
도 12는 도 11에 도시된 액정 표시 장치의 서브 화소에 대한 단면도이다.
도 13 내지 도 32는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 액정 표시 장치를 나타낸 평면도이다.
본 발명의 일 실시예에 의한 액정 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110)을 포함한다.
기판(110)은 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 각 화소 영역(PX)은 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)를 포함할 수 있다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)은 상하로 배치될 수 있다.
기판(110) 위에는 지붕층(360)에 의해 덮여있는 미세 공간(305)이 형성되어 있다. 지붕층(360)은 행 방향으로 연결되어 있고, 하나의 지붕층(360)이 복수의 미세 공간(305)을 형성할 수 있다.
제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
복수의 지붕층(360)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 골짜기(V1)와 접하는 부분에서 미세 공간(305)은 지붕층(360)에 의해 덮여있지 않고, 외부로 노출될 수 있다. 이를 액정 주입구(307)라 한다.
각 지붕층(360)은 인접한 제2 골짜기(V2) 사이에서 기판(110)으로부터 떨어져 형성됨으로써, 미세 공간(305)을 형성한다. 또한, 각 지붕층(360)은 제2 골짜기(V2)에서는 기판(110)에 부착되어 형성됨으로써, 미세 공간(305)의 양 측면을 덮도록 한다.
상기에서 설명한 본 발명의 일 실시예에 의한 액정 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 화소 영역(PX), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)은 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부는 제2 골짜기(V2)에서 기판(110)으로부터 떨어져 형성됨으로써 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이하에서 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치의 한 화소에 대해 개략적으로 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 액정 표시 장치의 한 화소의 등가 회로도이고, 도 3은 본 발명의 일 실시예에 의한 액정 표시장치의 한 화소를 나타낸 배치도로서, 도 3a와 도 3b는 본 발명의 일 실시예에 의한 액정 표시 장치의 제1 전극과 제2 전극의 연결되는 부분을 제외하고는 동일하다.
본 발명의 일 실시예에 의한 표시 장치는 게이트선(121), 유지 전극선(125), 감압 게이트선(123), 및 데이터선(171) 등의 신호선을 포함한다.
신호선에는 제1 스위칭 소자(Qh), 제2 스위칭 소자(Ql), 제3 스위칭 소자(Qc), 제1 액정 축전기(Clch), 제2 액정 축전기(Clcl), 제1 유지 축전기(Csth), 제2 유지 축전기(Cstl), 및 감압 축전기(Cstd) 등이 연결되어 있다. 이하에서 제1 스위칭 소자(Qh)와 제1 박막 트랜지스터(Qh), 제2 스위칭 소자(Ql)와 제2 박막 트랜지스터(Ql), 그리고 제3 스위칭 소자(Qc)와 제3 박막 트랜지스터(Qc)는 각각 동일한 부호로 표시한다.
제1 및 제2 스위칭 소자(Qh, Ql)는 각각 게이트선(121) 및 데이터선(171)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 감압 게이트선(123)에 연결되어 있다.
제1 및 제2 스위칭 소자(Qh, Ql)는 기판(110) 위에 형성되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(121)과 연결되어 있고, 입력 단자는 데이터선(171)과 연결되어 있으며, 출력 단자는 제1 및 제2 액정 축전기(Clch, Clcl)와 제1 및 제2 유지 축전기(Csth, Cstl)와 각각 연결되어 있다.
제3 스위칭 소자(Qc) 역시 기판(110) 위에 형성되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 감압 게이트선(123)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcl)와 연결되어 있으며, 출력 단자는 감압 축전기(Cstd)와 연결되어 있다.
제1 및 제2 액정 축전기(Clch, Clcl)는 각각 제1 및 제2 스위칭 소자(Qh, Ql)와 연결된 제1 및 제2 부화소 전극(191h, 191l)과 공통 전극(270)이 중첩하여 이루어진다. 제1 및 제2 부화소 전극(191h, 191l)은 미세 공간(305)의 아래쪽에 형성되어 있고, 공통 전극(270)은 미세 공간(305)의 위쪽에 형성되어 있다. 제1 및 제2 유지 축전기(Csth. Cstl)는 유지 전극선(125)과 제1 및 제2 부화소 전극(191h, 191l)이 중첩하여 이루어진다.
감압 축전기(Cstd)는 제3 스위칭 소자(Qc)의 출력 단자와 유지 전극선(125)에 연결되어 있으며, 유지 전극선(125)과 제3 스위칭 소자(Qc)의 출력 단자가 절연체를 사이에 두고 중첩되어 이루어진다.
그러면, 도 2 및 도 3에 도시한 표시 장치의 구동 방법에 대하여 설명한다.
게이트선(121)에 게이트 온 신호가 인가되면, 이에 연결된 제1 스위칭 소자(Qh)와 제2 스위칭 소자(Ql)가 턴 온된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온된 제1 스위칭 소자(Qh)와 제2 스위칭 소자(Ql)를 통해, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)으로 인가된다. 이때, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)에 인가된 데이터 전압의 크기는 같다. 따라서, 제1 및 제2 액정 축전기(Clch, Clcl)에 충전된 전압도 동일하다.
그 후, 게이트선(121)에는 게이트 오프 신호가 인가되고, 감압 게이트선(123)에 게이트 온 신호가 인가되면, 제1 스위칭 소자(Qh)와 제2 스위칭 소자(Ql)는 턴 오프되고, 제3 스위칭 소자(Qc)는 턴 온된다. 그러면 제2 부화소 전극(191l)으로부터 제3 스위칭 소자(Qc)를 통해 감압 축전기(Cstd)로 전하가 이동한다. 그러면, 제2 액정 축전기(Clcl)의 충전 전압은 낮아지고, 감압 축전기(Cstd)가 충전된다. 제2 액정 축전기(Clcl)의 충전 전압은 감압 축전기(Cstd)의 정전 용량만큼 낮아지므로 제2 액정 축전기(Clcl)의 충전 전압은 제1 액정 축전기(Clch)의 충전 전압보다 낮아진다.
이 때, 두 액정 축전기(Clch, Clcl)의 충전 전압은 서로 다른 감마 곡선을 나타내며 한 화소 전압의 감마 곡선은 이들을 합성한 곡선이 된다. 정면에서의 합성 감마 곡선은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 이와 같이 영상 데이터를 변환함으로써 측면 시인성을 향상시킬 수 있다.
도 4는 도 3의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 단면도이고, 도 5는 도 3의 V-V선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 단면도이다.
도 3 내지 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 의한 표시 장치는 절연 기판(110) 위에 형성되어 있는 게이트선(gate line)(121), 감압 게이트선(123), 및 유지 전극선(125) 등으로 이루어진 게이트 도전체를 포함한다.
게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 위아래로 돌출한 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 포함하고, 감압 게이트선(123)은 위로 돌출한 제3 게이트 전극(124c)을 포함한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룬다. 이때, 제1, 제2, 및 제3 게이트 전극(124h, 124l, 124c)의 돌출 형태는 변경이 가능하다.
유지 전극선(125)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(125)은 위 아래로 돌출되어 화소 영역의 가장자리를 둘러싸고 있고, 특히 아래로 확장되어 있는 용량 전극(126)을 포함한다.
게이트 도전체(121, 123, 125) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있으며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치할 수 있다. 제1 반도체(154h)와 제2 반도체(154l)는 서로 연결될 수 있고, 제2 반도체(154l)와 제3 반도체(154c)도 서로 연결될 수 있다. 또한, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성될 수도 있다. 제1 내지 제3 반도체(154h, 154l, 154c)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 각각 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 더 형성될 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 데이터선(data line)(171), 제1 소스 전극(173h), 제2 소스 전극(173l), 제3 소스 전극(173c), 제1 드레인 전극(175h), 제2 드레인 전극(175l), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 감압 게이트선(123)과 교차한다.
제1 소스 전극(173h)은 데이터선(171)으로부터 돌출되어 제1 게이트 전극(124h) 위에 형성되고, 제2 소스 전극(173l)은 제2 게이트 전극(124l) 위에 형성되어 있다. 제1 소스 전극(173h)과 제2 소스 전극(173l)은 서로 연결되어 있으며, 데이터선(171)으로부터 동일한 데이터 신호를 인가 받는다.
제1 드레인 전극(175h), 제2 드레인 전극(175l) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 제1 소스 전극(173h) 및 제2 소스 전극(173l)으로 일부 둘러싸여 있다. 제2 드레인 전극(175l)의 넓은 한 쪽 끝 부분은 다시 연장되어 'U'자 형태로 굽은 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 용량 전극(126)과 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c), 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 반도체(154h/154l/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 이루며, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이의 각 반도체(154h/154l/154c)에 형성된다.
데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
보호막(180) 위에는 각 화소 영역(PX) 내에 색필터(230)가 형성되어 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗을 수도 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 영역(PX)의 경계부와 박막 트랜지스터 위에 형성되어 빛샘을 방지할 수 있다. 즉, 차광 부재(220)는 제1 골짜기(V1) 및 제2 골짜기(V2)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제1 절연층(240)은 유기 물질로 이루어진 색필터(230) 및 차광 부재(220)를 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제1 절연층(240), 차광 부재(220), 보호막(180)에는 제1 드레인 전극(175h)의 넓은 끝 부분과 제2 드레인 전극(175l)의 넓은 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍(185h) 및 복수의 제2 접촉 구멍(185l)이 형성되어 있다.
제1 절연층(240) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 화소 전극(191)의 가운데에 형성되어 있는 슬릿부(S)를 포함한다. 이때 슬릿부(S)의 폭(W)는 1 내지 11㎛의 범위로 형성될 수 있다.
즉, 화소 전극(191)은 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함하고, 제1/2 부화소 전극(191h/191l)은 슬릿부(S)를 중심으로 좌우에 각각 위치하는 제1 전극(191a)과 제2 전극(191b)을 포함한다. 제1 전극(191a)과 제2 전극(191b)은 슬릿부(S)를 중심으로 좌우에 각각 하나의 통판(plate) 모양으로 형성될 수 있다. 이때, 도 3a에 도시된 바와 같이 제1 전극(191a)과 제2 전극(191b)이 슬릿부(S)의 일측 외곽에서 만나도록 형성될 수 있고, 다른 실시예로서 도 3b에 도시된 바와 같이 제1 전극(191a)과 제2 전극(191b)이 슬릿부(S)의 양측 외곽에 만나도록 형성될 수 있다
본 발명의 일 실시예에 따른 액정 표시 장치는 화소 전극(191)의 가운데에 슬릿부(S)를 형성함으로써, 화소 영역의 중앙부에서 액정 배향의 깨짐 현상으로 인한 투과율 저하를 방지할 수 있다. 이에 대한 자세한 설명은 후술하기로 한다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 감압 게이트선(123)을 사이에 두고 서로 분리되어, 게이트선(121) 및 감압 게이트선(123)을 중심으로 화소 영역(PX)의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소 영역(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소 영역(PXb)에 위치한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 제1 접촉 구멍(185h) 및 제2 접촉 구멍(185l)을 통하여 각기 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 데이터 전압을 인가 받는다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 해상도에 따라 다양하게 변경될 수 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
여기서, 공통 전극(270)은 미세 공간(305)의 좌우 측면을 덮도록 게이트선(121)에 나란한 하나의 통판(plate) 모양으로 형성될 수 있다. 통판(plate) 모양은 쪼개지지 아니한 통짜 그대로의 판 모양을 말한다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제1 절연층(240) 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 화소 영역(PX)의 가장자리에서 서로 연결될 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
제1 부화소 전극(191h)과 공통 전극(270)은 그 사이의 액정층과 함께 제1 액정 축전기(Clch)를 이루고, 제2 부화소 전극(191l)과 공통 전극(270)은 그 사이의 액정층과 함께 제2 액정 축전기(Clcl)를 이루어 제1 및 제2 박막 트랜지스터(Qh, Ql)가 턴 오프된 후에도 인가된 전압을 유지한다.
제1 및 제2 부화소 전극(191h, 191l)은 유지 전극선(125)과 중첩하여 제1 및 제2 유지 축전기(Csth, Cstl)를 이루며, 제1 및 제2 유지 축전기(Csth, Cstl)는 각각 제1 및 제2 액정 축전기(Clch, Clcl)의 전압 유지 능력을 강화한다.
용량 전극(126)과 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 게이트 절연막(140)을 사이에 두고 서로 중첩하여 감압 축전기(Cstd)를 이룬다.
앞서 설명하였듯이, 데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써, 전기장이 없는 상태에서 두 전극(191, 270)의 표면에 대하여 수직을 이루도록 배향되어 있던 액정층의 액정 분자(310)가 두 전극(191, 270)의 표면에 대하여 수평한 방향을 향해 눕게 되고, 액정 분자(310)의 눕는 정도에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다.
공통 전극(270)은 제2 골짜기(V2)에서 제1 절연층(240) 바로 위에 접촉되도록 형성되어, 공통 전극(270)이 미세 공간(305)의 좌측 면과 우측 면을 덮도록 형성될 수 있다. 즉, 공통 전극(270)은 복수의 화소 행을 따라 연결되어 있고, 제2 골짜기(V2)에 위치한 공통 전극(270)의 높이는 화소 영역(PX)에 위치한 공통 전극의 높이보다 낮다. 제2 골짜기(V2)에 위치한 공통 전극(270)의 아래에는 미세 공간(305)이 형성되어 있지 않기 때문이다.
공통 전극(270)은 제1 골짜기(V1)의 적어도 일부 영역에는 형성되지 않는다. 즉, 공통 전극(270)이 화소 영역(PX)의 상측 면과 하측 면의 적어도 일부를 덮지 않도록 형성되어, 미세 공간(305)의 일부가 외부로 노출되도록 한다. 미세 공간(305)이 노출되는 면을 액정 주입구(307)라 한다. 액정 주입구(307)는 제1 골짜기(V1)를 따라 데이터선(171)에 나란한 방향의 미세 공간(305)의 일측 가장자리에 형성되고, 액정 주입구(307)를 통해 액정 물질이 미세 공간(305)의 내부로 주입된다.
상기에서 공통 전극(270)이 미세 공간(305)의 좌측 면과 우측 면을 덮고, 상측 면과 하측 면의 적어도 일부를 덮지 않는 것으로 설명하였으나 본 발명은 이에 한정되지 아니하고, 공통 전극(270)이 미세 공간(305)의 다른 측면을 덮도록 형성될 수도 있다. 예를 들면, 공통 전극(270)이 미세 공간(305)의 상측 면과 하측 면을 덮고, 좌측 면과 우측 면의 적어도 일부를 덮지 않도록 형성될 수도 있다. 이때, 액정 주입구(307)는 제2 골짜기(V2)를 따라 형성될 수도 있다.
공통 전극(270) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)의 아래에는 미세 공간(305)이 형성되어 있고, 지붕층(360)에 의해 미세 공간(305)의 형상이 유지될 수 있다.
지붕층(360)은 공통 전극(270)과 마찬가지로 복수의 화소 행을 따라 연결되어 있고, 지붕층(360)에는 제1 골짜기(V1)를 따라 액정 주입구(307)가 형성되어 미세 공간(305)의 일부가 외부로 노출된다.
지붕층(360)은 미세 공간(305)의 양측 외곽부에서 기울어져 형성된 경사부(E)를 포함한다.
경사부(E)는 게이트선(121)에 나란한 방향의 미세 공간(305)의 양측 외곽부 측면을 덮도록 형성되어 있다. 이때, 경사부(E)의 경사각은 10도 내지 80도의 범위로 형성될 수 있다.
지붕층(360) 위에는 제2 절연층(370)이 더 형성될 수 있다. 제2 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제2 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제2 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제2 절연층(370) 위에는 덮개막(390)이 형성될 수 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 액정 주입구(307)를 덮도록 형성된다.
즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)와 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
이하에서는, 도 6 내지 도 8을 참고하여, 본 발명의 일 실시예에 의한 액정 표시 장치의 전기장 생성 전극의 기본 영역에 대하여 설명한다.
도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 전기장 생성 전극의 기본 영역을 도시한 사시도이고, 도 7은 본 발명의 일 실시예에 따른 액정 표시 장치의 전기장 생성 전극의 기본 영역을 도시한 단면도이고, 도 8은 본 발명의 일 실시예에 따른 액정 표시 장치의 전기장 생성 전극에 전계 인가시 동작하는 액정의 흐름을 나타내는 도면이다.
먼저 도 6 및 도 7를 참조하면, 전기장 생성 전극의 기본 영역은 미세 공간(305)을 사이로 위에는 통판(plate) 모양의 공통 전극(270)이 위치하고, 아래에는 가운데 슬릿부(S)를 포함하는 화소 전극(191)가 위치하고 있다.
화소 전극(191)은 슬릿부(S)를 중심으로 좌우에 각각 위치하는 제1 전극(191a)과 제2 전극(191b)을 포함한다. 제1 전극(191a)과 제2 전극(191b)은 데이터선(미도시)과 나란한 방향으로 형성되어 있고, 슬릿부(S)를 중심으로 좌우에 각각 하나의 통판(plate) 모양으로 형성되어 있다. 이때 슬릿부(S)의 폭(W)은 1 내지 11㎛의 범위로 형성될 수 있다.
공통 전극(270) 위에는 지붕층(360)이 위치하고 있다. 지붕층(360)은 미세 공간(305)을 덮도록 형성될 수 있는데, 미세 공간(305)의 양측 외곽부에서 기울어져 형성된 경사부(E)를 포함한다. 이때 경사부(E)의 경사각은 10도 내지 80도의 범위로 형성될 수 있다.
미세 공간(305)에 수직을 이루도록 배향되어 있던 액정 분자는 화소 전극(191)과 공통 전극(270)에 의해 형성된 전기장에 의해서 두 전극(191, 270)의 표면에 대하여 수평한 방향을 향해 눕게 된다.
이때, 수직 정렬된 액정 분자가 전계를 통해 재배열 할 때 액정 분자가 연속적으로 정렬되어야 하는데, 비패턴화된 공통 전극(270)과 화소 전극(191)이 사용되는 경우 화소 영역의 중앙부에서 액정 분자가 불연속적으로 흐트러져 투과율이 감소하는 문제가 발생하게 된다.
본 발명의 일 실시예에 따른 액정 표시 장치는 화소 영역의 가운데에 슬릿부(S)를 포함하는 화소 전극(191)과 미세 공간(305)의 양측 외곽부에서 기울어져 형성된 경사부(E)를 포함하는 지붕층(360)을 형성함으로써 화소 영역의 중앙부의 액정 깨짐 현상으로 인한 투과율 저하를 방지할 수 있다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 지붕층(360)에 포함된 경사부(E)의 기울어짐을 이용하여 전계 인가 시 액정 분자(310)가 동작하는 방향성을 부여할 수 있고, 미세 공간(305)의 양측 외곽부에서 진행되는 액정 분자의 흐름이 화소 전극(191)의 슬릿부(S)에서 수렴함으로써 화소 영역의 중앙부에서 연속적으로 정렬될 수 있음을 알 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 의한 액정 표시 장치의 슬릿부 간격에 따른 투과율 특성을 보여주는 도면으로, 지붕층에 포함된 경사부의 기울어진 각도를 50도로 고정하고, 화소 전극에 포함된 슬릿부의 폭을 변경하면서 투과율을 측정한 시뮬레이션 도면이다.
도 9a 및 도 9b를 참조하면, 본 발명의 일 실시예에 의한 액정 표시 장치는 화소 영역의 가운데 위치하는 슬릿부(S)와 슬릿부(S)를 사이에 두고 좌우에 위치하고 있는 제1 전극(191a) 및 제2 전극(191b)을 포함한다.
이때, 슬릿부(S)의 폭은 1 내지 11㎛의 범위로 형성될 수 있고, 슬릿부(S)의 폭이 7㎛일 때 투과율이 가장 좋음을 알 수 있다.
도 10a 내지 도 10d는 본 발명의 일 실시예에 의한 액정 표시 장치의 경사부의 경사각에 따른 투과율 특성을 보여주는 도면으로, 화소 전극에 포함된 슬릿부의 폭을 7㎛로 고정하고, 지붕층에 포함된 경사부의 기울어진 각도를 변경하면서 투과율을 측정한 시뮬레이션 도면이다.
도 10a 내지 도 10d를 참조하면, 본 발명의 일 실시예에 의한 액정 표시 장치는 액정 분자(310)가 위치하고 있는 미세 공간(305) 위에 지붕층(360)이 형성되어 있고, 지붕층(360)은 미세 공간(305)의 양측 외곽부에서 기울어져 있는 경사부(E)를 포함한다.
경사부(E)의 기울어진 각도는 10도 내지 80도의 범위로 다양하게 형성될 수 있고, 지붕층(360)의 경사부(E)가 소정의 각도로 기울어져 형성됨으로써 전계 인가 시 액정 분자(310)가 동작하는 방향성이 달라지고, 이때 액정 분자(310는 화소 영역의 중앙부에 위치하는 슬릿부(S)로 수렴될 수 있다.
즉, 본 발명의 일 실시예에 따른 액정 표시 장치는 지붕층(360)에 포함된 경사부(E)의 기울어진 각도와 화소 전극(191)에 포함된 슬릿부(S)의 폭(W)을 조절함으로써 휘도를 향상시킬 수 있다.
이하에서는 도 11 및 도 12를 참고하여, 시야각을 향상시킬 수 있는 본 발명의 일 실시예에 따른 액정 표시 장치의 서브 화소에 대해 개략적으로 설명한다.
도 11은 본 발명의 일 실시예에 따른 액정 표시 장치의 서브 화소를 나타내는 평도면이고, 도 12는 도 11에 도시된 액정 표시 장치의 서브 화소에 대한 단면도이다.
도 11 및 도 12를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 한 서브 화소는 4 도메인 구조로 형성될 수 있다.
본 발명에 따른 액정 표시 장치의 한 서브 화소는 미세 공간(305)을 사이로 위에는 통판(plate) 모양의 공통 전극(270)이 위치하고, 아래에는 가운데 슬릿부(S)를 포함하는 화소 전극(191)가 위치하고 있다.
화소 전극(191)은 슬릿부(S)를 중심으로 좌우에 각각 위치하는 제1 전극(191a)과 제2 전극(191b)을 포함한다.
제 1 및 제2 전극(191a, 191b)는 가운데를 중심으로 +45도 기울어져 형성된 제1 및 제2 도메인 영역과 가운데를 중심으로 -45도 기울어져 형성된 제3 및 제4 도메인 영역으로 나뉘어진다.
즉, 제1 전극(191a)는 가운데를 중심으로 +45도 기울어져 왼쪽 아래에서 오른쪽 위로 향하는 방향의 제1 도메인 영역과, 가운데를 중심으로 -45도 기울어져 왼쪽 위에서 오른쪽 아래로 향하는 방향의 제3 도메인 영역을 포함하고, 제2 전극(191b)는 가운데를 중심으로 +45도 기울어져 왼쪽 아래에서 오른쪽 위로 향하는 방향의 제2 도메인 영역과, 가운데를 중심으로 -45도 기울어져 왼쪽 위에서 오른쪽 아래로 향하는 방향의 제4 도메인 영역을 포함한다.
앞서 설명한 2 도메인 영역을 포함하는 화소 구조에서는 전계 인가시 액정 분자(310)들이 슬릿부(S)를 중심으로 좌우 대칭형으로 눕게 되어 좌우 방향 즉, 측면에서의 시야각은 보상이 되나, 상하 방향에서의 시야각은 보상되지 않는다. 그러나, 본 발명의 일 실시예에 따른 액정 표시 장치의 한 서브 화소는 4 도메인 영역을 포함함으로써, 전계 인가 시 액정 분자(310)들의 방향이 슬릿부(S)를 중심으로 좌우로 분할될 뿐만 아니라 상하로도 분할될 수 있어 측면에서의 시야각 뿐만 아니라 상하 방향의 시야각도 향상시킬 수 있다.
다음으로, 도 13 내지 도 32을 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법에 대해 설명한다. 아울러 도 1 내지 도 5를 함께 참조하여 설명한다.
먼저, 도 13 및 도14를 참조하면, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 일방향으로 뻗어있는 게이트선(121)과 감압 게이트선(123)을 형성하고, 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h), 제2 게이트 전극(124l), 및 제3 게이트 전극(124c)을 형성한다.
또한, 게이트선(121), 감압 게이트선(123), 및 제1 내지 제3 게이트 전극(124h, 124l, 124c)와 이격되도록 유지 전극선(125)을 함께 형성할 수 있다.
이어, 게이트선(121), 감압 게이트선(123), 제1 내지 제3 게이트 전극(124h, 124l, 124c), 및 유지 전극선(125)을 포함한 기판(110) 위의 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성할 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)를 형성한다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치하도록 형성하고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치하도록 형성하며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치하도록 형성할 수 있다.
도 15 및 도 16을 참조하면, 금속 물질을 증착한 후 이를 패터닝하여 타방향으로 뻗어있는 데이터선(171)을 형성한다. 금속 물질은 단일막 또는 다중막으로 이루어질 수 있다.
또한, 데이터선(171)으로부터 제1 게이트 전극(124h) 위로 돌출되는 제1 소스 전극(173h) 및 제1 소스 전극(173h)과 이격되는 제1 드레인 전극(175h)을 함께 형성한다. 또한, 제1 소스 전극(173h)과 연결되어 있는 제2 소스 전극(173l) 및 제2 소스 전극(173l)과 이격되는 제2 드레인 전극(175l)을 함께 형성한다. 또한, 제2 드레인 전극(175l)으로부터 연장되어 있는 제3 소스 전극(173c) 및 제3 소스 전극(173c)과 이격되는 제3 드레인 전극(175c)을 함께 형성한다.
반도체 물질과 금속 물질을 연속으로 증착한 후 이를 동시에 패터닝하여 제1 내지 제3 반도체(154h, 154l, 154c), 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 및 제1 내지 제3 드레인 전극(175h, 175l, 175c)을 형성할 수도 있다. 이때, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성된다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c), 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 반도체(154h/154l/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 구성한다
도 17 및 도 18에 도시된 바와 같이, 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 제1 내지 제3 드레인 전극(175h, 175l, 175c), 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에 보호막(180)을 형성한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX) 내에 색필터(230)를 형성한다. 복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터를 형성할 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX)의 경계부 및 박막 트랜지스터 위에 차광 부재(220)를 형성한다.
상기에서 색필터(230)를 형성한 후 차광 부재(220)를 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고 차광 부재(220)를 먼저 형성한 후 색필터(230)를 형성할 수도 있다.
이어, 색필터(230) 및 차광 부재(220) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제1 절연층(240)을 형성한다.
이어, 보호막(180), 차광 부재(220), 및 제1 절연층(240)을 식각하여 제1 드레인 전극(175h)의 일부가 노출되도록 제1 접촉 구멍(185h)을 형성하고, 제2 드레인 전극(175l)의 일부가 노출되도록 제2 접촉 구멍(185l)을 형성한다.
도 19 및 도 20에 도시된 바와 같이, 제1 절연층(240) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착한 후 패터닝하여 제1 부화소 영역(PXa) 내에 제1 부화소 전극(191h)을 형성하고, 제2 부화소 영역(PXb) 내에 제2 부화소 전극(191l)을 형성한다. 제1 부화소 전극(191h)은 제1 접촉 구멍(185h)을 통해 제1 드레인 전극(175h)과 연결되도록 형성하고, 제2 부화소 전극(191l)은 제2 접촉 구멍(185l)을 통해 제2 드레인 전극(175l)과 연결되도록 형성한다.
또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)에 각각 슬릿부(S)를 형성한다.
슬릿부(S)는 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)의 가운데에 데이터선(171)과 나란한 방향으로 형성한다. 이때, 슬릿부(S)의 폭(W)은 1 내지 11㎛의 범위로 형성할 수 있다.
즉, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 슬릿부(S)를 중심으로 좌우에 제1 전극(191a)과 제2 전극(191b)을 포함할 수 있다.
도 21 및 도 22에 도시된 바와 같이, 화소 전극(191) 위에 감광성 유기 물질을 도포하고, 포토 공정을 통해 희생층(300)을 형성한다. 희생층(300)은 포지티브 감광 물질로 이루어지는 것이 바람직하다.
희생층(300)은 복수의 화소 열을 따라 연결되도록 형성된다. 즉, 희생층(300)은 각 화소 영역(PX)을 덮도록 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치한 제1 골짜기(V1)를 덮도록 형성된다.
이때, 희생층(300)은 화소 영역의 외곽부에서 소정의 각도로 기울어지도록 형성한다.
도 23 및 도 24에 도시된 바와 같이, 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하여 공통 전극(270)을 형성한다.
공통 전극(270)은 대략 각 화소 영역(PX)을 덮도록 형성되고, 인접한 화소 영역(PX) 사이에 위치하는 제2 골짜기(V2)를 덮도록 형성된다.
이때, 공통 전극(270)은 하나의 통판(plate) 모양으로 형성한다.
도 25 및 도 26에 도시된 바와 같이, 공통 전극(270) 위에 유기 물질로 지붕층(360)을 형성한다. 지붕층(360)은 공통 전극(270) 위에 형성된다. 지붕층(360)을 패터닝하여 제1 골짜기(V1)에 위치하는 지붕층(360)을 제거할 수 있다.
이때, 지붕층(360)은 제2 골짜기(V2)에 위치하는 외곽부에 소정의 각도로 기울어진 경사부(E)를 형성한다. 경사부(E)의 경사각은 10도 내지 80도의 범위로 형성될 수 있다.
도 27 및 도 28에 도시된 바와 같이, 지붕층(360) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제2 절연층(370)을 형성할 수 있다. 제2 절연층(370)은 패터닝된 지붕층(360) 위에 형성되므로 지붕층(360)의 측면 즉, 경사부(E)를 덮어 보호할 수 있다.
도 29 및 도 30에 도시된 바와 같이, 제2 절연층(370)을 패터닝하여, 제1 골짜기(V1)에 위치하는 제2 절연층(370)을 제거한다.
제2 절연층(370)을 패터닝함에 따라 제1 골짜기(V1)에 위치한 희생층(300)이 노출된다.
희생층(300)이 노출된 기판(110) 위에 산소 플라즈마를 공급하여 애싱하거나, 현상액을 공급하여 희생층(300)을 전면 제거한다. 희생층(300)이 제거되면, 희생층(300)이 위치하였던 자리에 미세 공간(305)이 생긴다.
화소 전극(191)과 공통 전극(270)은 미세 공간(305)을 사이에 두고 서로 이격되고, 화소 전극(191)과 지붕층(360)은 미세 공간(305)을 사이에 두고 서로 이격된다. 공통 전극(270)과 지붕층(360)은 미세 공간(305)의 상부면과 양측면을 덮도록 형성된다.
지붕층(360) 및 공통 전극(270)이 제거된 부분을 통해 미세 공간(305)은 외부로 노출되어 있으며, 이를 액정 주입구(307)라 한다. 액정 주입구(307)는 제1 골짜기(V1)를 따라 형성되어 있다.
이어, 기판(110)에 열을 가하여 지붕층(360)을 경화시킨다. 지붕층(360)에 의해 미세 공간(305)의 형상이 유지되도록 하기 위함이다.
이어, 스핀 코팅 방식 또는 잉크젯 방식으로 배향 물질이 포함되어 있는 배향액을 기판(110) 위에 떨어뜨리면, 배향액이 액정 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 배향액을 미세 공간(305)의 내부로 주입한 후 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305) 내부의 벽면에 남게 된다.
따라서, 화소 전극(191) 위에 제1 배향막(11)을 형성하고, 공통 전극(270) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305)을 사이에 두고 마주보도록 형성되고, 화소 영역(PX)의 가장자리에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 측면을 제외하고는 제1 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다. 추가로 제1 및 제2 배향막(11, 21)에 UV를 조사하는 공정을 진행함으로써, 기판(110)에 대해 수평한 방향으로 배향이 이루어지도록 할 수도 있다.
이어, 잉크젯 방식 또는 디스펜싱 방식으로 액정 분자(310)들로 이루어진 액정 물질을 기판(110) 위에 떨어뜨리면, 액정 물질이 액정 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 이때, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리고, 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리지 않을 수 있다. 이와 반대로, 액정 물질을 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 떨어뜨리고, 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리지 않을 수 있다.
홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 액정 물질을 떨어뜨리면 모세관력(capillary force)에 의해 액정 물질이 액정 주입구(307)를 통과하여 미세 공간(305) 내부로 들어가게 된다. 이때, 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)를 통해 미세 공간(305) 내부의 공기가 빠져나감으로써, 액정 물질이 미세 공간(305) 내부로 잘 들어가게 된다.
또한, 액정 물질을 모든 액정 주입구(307)에 떨어뜨릴 수도 있다. 즉, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)과 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 떨어뜨릴 수 있다.
도 31 및 도 32에 도시된 바와 같이, 제2 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 증착하여 덮개막(390)을 형성한다. 덮개막(390)은 미세 공간(305)이 외부로 노출되어 있는 액정 주입구(307)를 덮도록 형성되어 미세 공간(305)을 밀봉한다.
이어, 도시는 생략하였으나, 표시 장치의 상하부 면에 편광판을 더 부착할 수 있다. 편광판은 제1 편광판과 제2 편광판으로 이루어질 수 있다. 기판(110)의 하부 면에 제1 편광판을 부착하고, 덮개막(390) 위에 제2 편광판을 부착할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
110: 기판 121: 게이트선
123: 감압 게이트선 125: 유지 전극선
140: 게이트 절연막 154h: 제1 반도체
154l: 제2 반도체 154c: 제3 반도체
171: 데이트선 173h: 제1 소스 전극
173l: 제2 소스 전극 173c: 제3 소스 전극
175h: 제1 드레인 전극 175l: 제2 드레인 전극
175c: 제3 드레인 전극 180: 보호막
191: 화소 전극 191a: 제1 전극
191b: 제2 전극 191h: 제1 부화소 전극
191l: 제2 부화소 전극 270: 공통 전극
305: 미세 공간 307: 액정 주입구
310: 액정 분자 360: 지붕층
390: 덮개막 PXa: 제1 부화소 영역
PXb: 제2 부화소 영역 A1: 제1 영역
A2: 제2 영역 D1: 제1 도메인 영역
D2: 제2 도메인 영역 D3: 제3 도메인 영역
D4: 제4 도메인 영역

Claims (18)

  1. 기판;
    상기 기판 위에 서로 교차하도록 형성되어 있는 게이트선 및 데이터선;
    상기 게이트선과 데이터선에 연결되어 있는 박막 트랜지스터;
    상기 박막 트랜지스터와 연결되면서 가운데에 슬릿부를 가지는 화소 전극;
    상기 화소 전극 위에 위치하는 복수의 미세 공간을 채우고 있는 액정층;
    상기 액정층 위에 위치하는 공통 전극; 및
    상기 공통 전극 위에 형성되면서 상기 미세 공간의 양측 외곽부에 기울어져 형성된 경사부를 가지는 지붕층을 포함하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 경사부의 경사각은 10도 내지 80도의 범위로 형성되어 있는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 슬릿부의 폭은 1 내지 11㎛의 범위로 형성되어 있는 액정 표시 장치.
  4. 제1항에 있어서,
    상기 경사부는 상기 미세 공간의 좌우 측면을 덮도록 형성되어 있는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 공통 전극은 상기 미세 공간의 좌우 측면을 덮도록 상기 게이트 선에 나란한 하나의 통판(plate) 모양으로 형성되어 있는 액정 표시 장치.
  6. 제1항에 있어서,
    상기 화소 전극은 상기 슬릿부를 중심으로 좌우에 각각 위치하는 제1 전극과 제2 전극을 포함하는 액정 표시 장치.
  7. 제6항에 있어서,
    상기 제1 전극과 제2 전극은 상기 데이터선과 나란한 방향으로 형성되어 있는 액정 표시 장치.
  8. 제6항에 있어서,
    상기 제1 전극과 제2 전극은 각각 하나의 통판(plate) 모양으로 형성되어 있는 액정 표시 장치.
  9. 제8항에 있어서,
    상기 제1 전극과 제2 전극은 상기 슬릿부의 일측 또는 양측 외곽에서 만나도록 형성되어 있는 액정 표시 장치.
  10. 제1항에 있어서,
    상기 화소 전극은 슬릿부를 중심으로 좌우에 각각 위치하는 제1 전극과 제2 전극을 포함하고,
    상기 제1 및 제2 전극은 가운데를 중심으로 왼쪽 아래에서 오른쪽 위로 향하는 방향의 제1 영역과 왼쪽 위에서 오른쪽 아래로 향하는 방향의 제2 영역을 포함하는 액정 표시 장치.
  11. 기판 위에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터와 연결되면서 가운데에 슬릿부를 포함하는 화소 전극을 형성하는 단계;
    상기 화소 전극 위에 희생층을 형성하는 단계;
    상기 희생층 위에 공통 전극을 형성하는 단계;
    상기 공통 전극 위에 상기 미세 공간의 양측 외곽부에서 기울어져 형성된 경사부를 포함하는 지붕층을 형성하는 단계;
    상기 희생층의 일부가 노출되도록 상기 지붕층을 패터닝하여 액정 주입구를 형성하는 단계;
    상기 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간층을 형성하는 단계;
    상기 액정 주입구를 통해 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계; 및
    상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 경사부는 10도 내지 80도의 경사각을 가지고 형성되어 있는 액정 표시 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 슬릿부의 폭은 1 내지 11㎛의 범위로 형성되어 있는 액정 표시 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 경사부는 상기 미세 공간의 좌우 측면을 덮도록 형성되어 있는 액정 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 공통 전극은 상기 미세 공간의 좌우 측면을 덮도록 하나의 통판(plate) 모양으로 형성되어 있는 액정 표시 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 화소 전극은 상기 슬릿부를 중심으로 좌우에 각각 위치하는 제1 전극과 제2 전극을 포함하는 액정 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제1 전극과 제2 전극은 각각 하나의 통판(plate) 모양으로 형성되어 있는 액정 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 전극과 제2 전극은 상기 슬릿부의 일측 또는 양측 외곽에서 만나도록 형성되어 있는 액정 표시 장치의 제조 방법.
KR1020140136004A 2014-10-08 2014-10-08 액정 표시 장치 및 그 제조 방법 KR20160042331A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140136004A KR20160042331A (ko) 2014-10-08 2014-10-08 액정 표시 장치 및 그 제조 방법
US14/660,727 US9581862B2 (en) 2014-10-08 2015-03-17 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140136004A KR20160042331A (ko) 2014-10-08 2014-10-08 액정 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160042331A true KR20160042331A (ko) 2016-04-19

Family

ID=55655367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140136004A KR20160042331A (ko) 2014-10-08 2014-10-08 액정 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9581862B2 (ko)
KR (1) KR20160042331A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160126163A (ko) * 2015-04-22 2016-11-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001707A (ko) * 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
TWI356247B (en) * 2006-10-12 2012-01-11 Chimei Innolux Corp Liquid crystal display
KR101529957B1 (ko) 2008-02-18 2015-06-18 삼성디스플레이 주식회사 액정 표시 장치
KR101629347B1 (ko) 2008-12-23 2016-06-13 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
KR101605821B1 (ko) * 2010-09-10 2016-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101697703B1 (ko) 2012-01-18 2017-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101860935B1 (ko) * 2012-03-15 2018-05-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20130124827A (ko) 2012-05-07 2013-11-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20130131155A (ko) 2012-05-23 2013-12-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Also Published As

Publication number Publication date
US9581862B2 (en) 2017-02-28
US20160103377A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
KR20150058609A (ko) 표시 장치
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR20150015767A (ko) 표시 장치 및 그 제조 방법
KR20150097897A (ko) 표시 장치
KR20150089264A (ko) 표시 장치 및 그 제조 방법
KR20160010808A (ko) 슬롯 다이 코터 및 이를 이용한 코팅 방법
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR101644902B1 (ko) 표시 장치 및 그 제조 방법
US9151976B2 (en) Display device and method of manufacturing the same
KR20140110563A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR20150007175A (ko) 표시 장치 및 그 제조 방법
KR20140142965A (ko) 표시 장치
KR20150086821A (ko) 액정 표시 장치 및 그 제조 방법
US20160161794A1 (en) Display device and manufacturing method thereof
KR20150085732A (ko) 표시 장치 및 그 제조 방법
KR20150115123A (ko) 표시 장치 및 그 제조 방법
KR20150121389A (ko) 표시 장치 및 그 제조 방법
US20160216546A1 (en) Display device and manufacturing method thereof
KR20160042331A (ko) 액정 표시 장치 및 그 제조 방법
KR20160086015A (ko) 액정 표시 장치 및 이의 제조 방법
KR20150136685A (ko) 표시 장치 및 그 제조 방법
KR20150121390A (ko) 표시 장치 및 그 제조 방법
US10371977B2 (en) Flexible display device comprising a plurality of microactivities and a plastic layer having a fixed part and a flexible part

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application