KR20100010286A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20100010286A
KR20100010286A KR1020080071202A KR20080071202A KR20100010286A KR 20100010286 A KR20100010286 A KR 20100010286A KR 1020080071202 A KR1020080071202 A KR 1020080071202A KR 20080071202 A KR20080071202 A KR 20080071202A KR 20100010286 A KR20100010286 A KR 20100010286A
Authority
KR
South Korea
Prior art keywords
pattern
electrode
substrate
line
gate
Prior art date
Application number
KR1020080071202A
Other languages
English (en)
Inventor
박형석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080071202A priority Critical patent/KR20100010286A/ko
Publication of KR20100010286A publication Critical patent/KR20100010286A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명의 액정표시장치 및 그 제조방법은 다중노출 마스크(제 1 마스크)와 리프트-오프(lift off)공정을 이용하여 게이트 배선과 액티브패턴을 형성하고, 하프-톤 마스크(제 2 마스크)와 리프트-오프공정을 이용하여 데이터 배선과 화소전극 및 공통전극을 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감하기 위한 것으로, 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하며, 상기 제 1 기판의 게이트패드부에 게이트패드라인을 형성하는 단계; 상기 제 1 마스크공정을 통해 게이트절연막이 개재된 상태에서 상기 게이트전극 상부에 소오스영역과 드레인영역 및 채널영역으로 구분되는 액티브패턴을 형성하며, 상기 액티브패턴의 소오스영역과 드레인영역 위에 오믹-콘택층을 형성하는 단계; 상기 제 1 기판 위에 보호막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판의 화소부에 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 2 마스크공정을 통해 상기 화소영역에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극을 형성하며, 상기 제 1 기판의 데이터패드부 및 게이트패드부에 각각 데이터패드전극 및 게이트패드전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
액정표시장치, 다중노출 마스크, 리프트-오프, 하프-톤 마스크

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감하고 생산성을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표 시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 2a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 불투명한 도전막으로 이루어진 게이트전극(21)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.
이후, 도 2c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 불투명한 도 전막을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이에서 오믹-콘택(ohmic contact)층(25')을 형성하게 된다.
다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 어레이 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 2e에 도시된 바와 같이, 투명한 도전막을 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 최소한 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨 어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
이때, 하프-톤 마스크를 이용하여 액티브패턴과 소오스/드레인전극을 한번의 마스크공정으로 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있는 기술이 개발되었다.
그러나, 상기 구조의 액정표시장치는 하프-톤 마스크를 이용하여 두 번의 식각공정을 거쳐 액티브패턴과 소오스/드레인전극을 동시에 패터닝 함에 따라 데이터 배선, 즉 소오스전극과 드레인전극 및 데이터라인의 하부 주변으로 돌출된 액티브패턴이 남아있게 된다.
상기 액티브패턴은 순수한 비정질 실리콘 박막으로 이루어지며, 이때 상기 데이터 배선 하부의 액티브패턴은 게이트 배선, 즉 게이트전극과 게이트라인에 의해 가려진 부분을 제외하고는 하부의 백라이트 빛에 노출됨으로써 상기 백라이트 빛에 의해 광전류가 발생하게 된다. 이때, 상기 백라이트 빛의 미세한 깜빡임으로 인해 상기 비정질 실리콘 박막은 미세하게 반응하여 활성화와 비활성화 상태가 반복되게 되며, 이로 인해 광전류에 변화가 발생하게 된다. 이와 같은 광전류 성분은 이웃하는 화소전극에 흐르는 신호와 함께 커플링(coupling)되어 상기 화소전극에 위치한 액정의 움직임을 왜곡시키게 한다. 그 결과 액정표시장치의 화면에는 물결무늬의 가는 선이 나타나는 웨이비 노이즈(wavy noise)가 발생하게 된다.
또한, 상기 데이터라인의 하부에 위치한 액티브패턴은 상기 데이터라인의 양측으로 소정거리 돌출됨으로써 화소부의 개구영역이 상기 돌출된 거리만큼 잠식됨에 따라 액정표시장치의 개구율이 감소하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 2번의 마스크공정으로 액정표시장치의 어레이 기판을 제작하도록 한 액정표시장치의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 액티브패턴을 아일랜드(island) 형태로 형성함으로써 웨이브 노이즈를 방지하도록 한 액정표시장치 및 그 제조방법 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 제 1 기판; 상기 제 1 기판 위에 형성된 게이트전극과 게이트라인; 상기 게이트전극 상부에 게이트절연막을 개재하여 형성되며, 소오스영역과 드레인영역 및 채널영역으로 구분되는 액티브패턴; 상기 액티브패턴의 소오스영역과 드레인영역 위에 형성된 오믹-콘택층; 상기 액티브패턴을 제외한 상기 제 1 기판 위에 형성되며, 상기 제 1 기판의 일부 표면을 노출시키는 제 1 홀과 다수개의 제 2 홀을 가지는 보호막; 상기 액티브패턴의 채널 위에 형성되며, 상기 보호막을 구성하는 절연물질로 이루어지는 에치스타퍼; 상기 오믹-콘택층과 전기적으로 접속하는 소오스전극과 드레인전극; 상기 제 1 홀 내에 형성되며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이 터라인; 상기 다수개의 제 2 홀 내에 형성되며, 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
본 발명의 액정표시장치의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하며, 상기 제 1 기판의 게이트패드부에 게이트패드라인을 형성하는 단계; 상기 제 1 마스크공정을 통해 게이트절연막이 개재된 상태에서 상기 게이트전극 상부에 소오스영역과 드레인영역 및 채널영역으로 구분되는 액티브패턴을 형성하며, 상기 액티브패턴의 소오스영역과 드레인영역 위에 오믹-콘택층을 형성하는 단계; 상기 제 1 기판 위에 보호막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판의 화소부에 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 2 마스크공정을 통해 상기 화소영역에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극을 형성하며, 상기 제 1 기판의 데이터패드부 및 게이트패드부에 각각 데이터패드전극 및 게이트패드전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다. 특히, 기존의 4마스크공정에 비해 대략 42%의 공정감소 효과를 얻을 수 있다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 액티브패턴을 아일랜드 형태로 형성함에 따라 데이터 배선 하부에 액티브패턴이 남아있지 않아 기존의 4마스크공정에서의 웨이비 노이즈 현상과 개구율 손실문제를 해결할 수 있게 된다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 응답속도 개선을 위한 로우 셀갭을 구현하는데 문제가 되는 상하 기판의 쇼트불량을 방지할 수 있어 수율을 향상시킬 수 있는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
이때, 도면에는 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
참고로, 도면부호 125n은 상기 액티브패턴의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층을 나타낸다.
이때, 상기 오믹-콘택층(125n) 사이에는 보호막(미도시)을 구성하는 절연물질로 이루어진 에치스타퍼(115')가 형성되어 있으며, 상기 에치스타퍼(115')는 후속공정인 소오스/드레인전극(122, 123) 패터닝 후에 박막 트랜지스터의 채널이 노출되는 것을 방지하는 역할을 하게 된다.
상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117) 의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 화소전극라인(118L)을 통해 상기 화소전극(118)에 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
이때, 상기 화소영역의 상, 하부에는 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치된 상, 하부 공통라인(108l)이 형성되어 있으며, 상기 상, 하부 공통라인(108l)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배치된 좌우 연결라인(108a)에 의해 서로 연결되어 있다.
이때, 상기 다수개의 공통전극(108)은 상기 공통라인(108l)에 대해 실질적으로 평행한 방향으로 배치된 공통전극라인(108L)에 연결되게 되며, 상기 공통전극라인(108L)은 상기 보호막에 형성된 제 2 콘택홀(140b)을 통해 그 하부의 상부 공통라인(108l)과 전기적으로 접속하게 된다.
또한, 상기 다수개의 화소전극(118)은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치된 상기 화소전극라인(118L)에 연결되어 상기 드레인전극(123)과 전기적으로 접속하게 된다.
상기 연결전극(108a)과 공통라인(108l)은 게이트 배선, 즉 게이트전극(121) 및 게이트라인(116)과 동일한 불투명한 도전물질로 이루어지며, 상기 공통전극(108), 화소전극(118), 공통전극라인(108L) 및 화소전극라인(118L)은 상기 데이터 배선, 즉 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)과 동일한 투명한 도전물질로 이루어질 수 있다.
이때, 상기 투명한 도전물질로 이루어진 상기 공통전극(108), 화소전극(118), 공통전극라인(108L), 화소전극라인(118L), 소오스전극(122), 드레인전극(123) 및 데이터라인(117) 하부에는 불투명한 도전물질로 이루어진 공통전극패턴(미도시), 화소전극패턴(미도시), 공통전극라인패턴(미도시), 화소전극라인패턴(미도시), 소오스전극패턴(미도시), 드레인전극패턴(미도시) 및 데이터라인패턴(미도시)이 형성되어 있다.
이때, 상기 화소전극라인(118L)의 일부는 상기 보호막을 사이에 두고 그 하부의 공통라인(108l)의 일부와 중첩되어 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드전극(127p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드전극(127p)은 각각 상기 게이트패드라인(116p)에 전기적으로 접속된 게이트패드전극(126p)을 통해 구동회로로부터 주사신호를 인가 받거나 직접 구동회로부로부터 데이터신호를 인가 받게 된다.
참고로, 도면부호 140a는 상기 보호막에 형성된 제 1 콘택홀을 나타내며, 이때 상기 게이트패드전극(126p)은 상기 제 1 콘택홀(140a)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다.
여기서, 본 발명의 제 1 실시예에 따른 액정표시장치는 다중노출 마스크, 즉 암부로 이루어진 차단영역, 모든 광을 투과시키는 제 1 투과영역, 하프-톤의 제 2 투과영역 및 하프-톤과 슬릿부가 적용된 제 3 투과영역의 멀티 톤(multi tone) 마스크와 리프트-오프공정을 이용하여 한번의 마스크공정으로 게이트 배선과 액티브패턴을 형성하고, 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)와 리프트-오프공정을 이용하여 한번의 마스크공정으로 데이터 배선과 화소전극 및 공통전극을 형성함으로 총 2번의 마스크공정으로 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 4a 및 도 4b는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 5a 및 도 5b는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110) 전면에 제 1 도전막, 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한 후, 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 어레이 기판(110)의 화소부에 상기 제 1 도전막으로 이루어진 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 연결라인(108a)을 형성하며, 상기 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.
또한, 상기 어레이 기판(110)의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인(116p)을 형성하며, 상기 액티브패턴(124) 상부에 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층(125n)을 형성하게 된다.
이때, 상기 게이트전극(121)과 액티브패턴(124) 사이에는 상기 제 1 절연막으로 이루어지며 상기 액티브패턴(124)과 실질적으로 동일한 형태로 패터닝된 게이트절연막(115a)이 형성되게 된다.
또한, 리프트-오프공정을 이용하여 상기 액티브패턴(124)을 제외한 어레이 기판(110) 위에 제 2 절연막으로 이루어진 보호막(115b)을 형성하는 한편 상기 오믹-콘택층(125n) 사이에 상기 제 2 절연막으로 이루어진 에치-스타퍼(115b')를 형성하게 된다.
여기서, 본 발명의 제 1 실시예에 따른 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 연결라인(108a), 게이트패드라인(116p)과 액티브패턴(124) 및 에치스타퍼(115b')는 다중노출 마스크와 리프트-오프공정을 이용하여 한번의 마스크공정(제 1 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 1 마스크공정을 상세히 설명한다.
도 6a 내지 도 6j는 도 4a 및 도 5a에 도시된 본 발명의 제 1 실시예에 따른 제 1 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110) 전면에 제 1 도전막(130), 제 1 절연막(115), 비정질 실리콘 박막(120) 및 n+ 비정질 실리콘 박막(125)을 형성한다.
이때, 상기 제 1 도전막(130)은 게이트전극, 게이트라인, 공통라인, 연결라인 및 게이트패드라인을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한 후, 본 발명의 제 1 실시예에 따른 다중노출 마스크(180)를 통해 상기 제 1 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 다중노출 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하기 위해 하프-톤 부로 이루어진 제 2 투과영역(II)과 하프-톤 부와 슬릿부로 이루어진 제 3 투과영역(III) 및 조사 된 모든 광을 차단하는 차단영역(IV)이 마련되어 있으며, 상기 다중노출 마스크(180)를 투과한 광만이 상기 제 1 감광막(170)에 조사되게 된다.
이어서, 상기 다중노출 마스크(180)를 통해 노광된 상기 제 1 감광막(170)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(IV)과 제 2 투과영역(II) 및 제 3 투과영역(III)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 7 감광막패턴(170g)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 n+ 비정질 실리콘 박막(125) 표면이 노출되게 된다.
이때, 상기 차단영역(IV)에 형성된 제 1 감광막패턴(170a) 및 제 2 감광막패턴(170b)은 상기 제 2 투과영역(II)과 제 3 투과영역(III)을 통해 형성된 제 3 감광막패턴(170c) 내지 제 7 감광막패턴(170g)보다 두껍게 형성된다. 또한, 상기 제 3 투과영역(III)을 통해 형성된 상기 제 3 감광막패턴(170c)은 상기 제 2 투과영역(II)을 통해 형성된 상기 제 4 감광막패턴(170c) 내지 제 7 감광막패턴(170g)보다 두껍게 형성되며, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 7 감광막패턴(170g)을 마스크로 하여, 그 하부에 형성된 제 1 도전막, 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 제 1 도전막으로 이루어진 게이트전극(121)과 게이트라인(미도시), 공통라인(108l) 및 연결라인(미도시)이 형성되며, 상기 어레이 기판(110)의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인(116p)이 형성되게 된다.
이때, 예를 들어 상기 게이트전극(121) 상부에는 각각 상기 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며 상기 게이트전극(121)과 실질적으로 동일한 형태로 패터닝된 화소부 제 1 절연막패턴(115'), 제 1 비정질 실리콘 박막패턴(120') 및 제 1 n+ 비정질 실리콘 박막패턴(125')이 형성되게 된다.
또한, 상기 공통라인(108l) 상부에는 각각 상기 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며 상기 공통라인(108l)과 실질적으로 동일한 형태로 패터닝된 공통라인부 제 1 절연막패턴(115"), 제 2 비정질 실리콘 박막패턴(120") 및 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.
또한, 상기 게이트패드라인(116p) 상부에는 각각 상기 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며 상기 게이트패드라인(116p)과 실질적으로 동일한 형태로 패터닝된 게이트패드부 제 1 절연막패턴(115'"), 제 3 비정질 실리콘 박막패턴(120'") 및 제 3 n+ 비정질 실리콘 박막패턴(125'")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 7 감광막패턴(170g)의 두께 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴 내지 제 7 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴 내지 제 7 감광막패턴의 두께만큼이 제거된 제 8 감광막패턴(170a') 내지 제 10 감광막패턴(170c')으로 상기 차단영역(IV)과 제 3 투과영역(III)에 대응하는 소오스영역과 드레인영역 및 상기 소오스영역과 드레인영역 사이의 채널영역에만 남아있게 된다.
이후, 도 6f에 도시된 바와 같이, 상기 남아있는 제 8 감광막패턴(170a') 내지 제 10 감광막패턴(170c')을 마스크로 하여 그 하부에 형성된 제 1 절연막과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되는 동시에 상기 공통라인(108l)과 게이트패드라인(116p) 표면이 노출되게 된다.
이때, 상기 액티브패턴(124) 하부에는 상기 제 1 절연막으로 이루어지며 상기 액티브패턴(124)과 실질적으로 동일한 형태로 패터닝된 게이트절연막(115a)이 형성되게 된다.
또한, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)과 실질적으로 동일한 형태로 패터닝된 제 4 n+ 비정질 실리콘 박막패턴(125"")이 형성되게 된다.
이후, 상기 제 8 감광막패턴(170a') 내지 제 10 감광막패턴(170c')의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 6g에 도시된 바와 같이, 상기 제 3 투과영역(III)의 제 10 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 8 감광막패턴 및 제 9 감광막패턴은 상기 제 10 감광막패턴의 두께만큼이 제거된 제 11 감광막패턴(170a") 및 제 12 감광막패턴(170b")으로 상기 차단영역(III)에 대응하는 소오스영역과 드레인영역에만 남아있게 된다.
이후, 도 6h에 도시된 바와 같이, 상기 남아있는 제 11 감광막패턴(170a") 및 제 12 감광막패턴(170b")을 마스크로 하여 상기 n+ 비정질 실리콘 박막의 일부영역을 선택적으로 제거함으로써 상기 액티브패턴(124) 상부에 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
다음으로, 도 6i에 도시된 바와 같이, 상기 제 11 감광막패턴(170a") 및 제 12 감광막패턴(170b")이 남아있는 어레이 기판(110) 전면에 제 2 절연막으로 이루어진 보호막(150)을 형성한다.
그리고, 도 6j에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 11 감광막패턴 및 제 12 감광막패턴을 제거하게 되는데, 이때 상기 제 11 감광막패턴 및 제 12 감광막패턴 위에 증착된 제 2 절연막이 상기 제 11 감광막패턴 및 제 12 감광막패턴과 함께 제거되게 된다.
이때, 상기 차단영역(IV)의 오믹-콘택층(125n) 사이에 남아있는 제 2 절연막은 상기 액티브패턴(124)의 백 채널을 보호하는 에치스타퍼(115b')을 형성하게 된다.
다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 보호막(115b)이 형성된 어레이 기판(110)에 본 발명의 제 1 실시예에 따른 포토리소그래피공정(제 2 마스크공정)과 리프트-오프공정을 적용함으로써 한번의 마스크공정으로 화소부에 소오스전극(122), 드레인전극(123), 데이터라인(117), 화소전극라인(118L), 공통전극라인(108L)과 화소전극(118) 및 공통전극(108)을 형성하며, 데이터패드부 및 게이트패드부에 각각 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성한다.
이때, 상기 게이트패드전극(126p)은 상기 보호막(115b)에 형성된 제 1 콘택홀(140a)을 통해 상기 게이트패드라인(116p)에 전기적으로 접속하게 되며, 상기 공통전극라인(108L)은 상기 보호막(115b)에 형성된 제 2 콘택홀(140b)을 통해 그 하부의 공통라인(108l)에 전기적으로 접속하게 된다.
이때, 투명한 도전물질로 이루어진 상기 소오스전극(122), 드레인전극(123), 데이터라인(117), 화소전극라인(118L), 공통전극라인(108L), 화소전극(118), 공통전극(108)과 데이터패드전극(127p) 및 게이트패드전극(126p) 하부에는 각각 불투명한 도전물질로 이루어진 소오스전극패턴(122'), 드레인전극패턴(123'), 데이터라인패턴(117'), 화소전극라인패턴(118L'), 공통전극라인패턴(미도시), 화소전극패턴(118'), 공통전극패턴(108')과 데이터패드라인(117p) 및 게이트패드전극패턴(126p')이 형성되어 있다.
여기서, 상기 제 2 마스크공정은 하프-톤 마스크 및 리프트-오프공정을 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(122), 드레인전극(123), 데이터라인(117), 화소전극라인(118L), 공통전극라인(108L), 화소전극(118), 공통전 극(108)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 7a 내지 도 7f는 도 4b 및 도 5b에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 보호막(115b)과 에치스타퍼(115b')가 형성된 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(270)을 형성한 후 본 발명의 제 1 실시예에 따른 하프-톤 마스크(280)를 통해 상기 제 2 감광막(270)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(280)를 투과한 광만이 제 2 감광막(270)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(280)를 통해 노광된 제 2 감광막(270)을 현상하고 나면, 도 7b에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 6 감광막패턴(270f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 보호막(115b) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)은 제 2 투과영역(II)을 통해 형성된 제 5 감광막패턴(270e) 및 제 6 감광막패턴(270f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7c에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 6 감광막패턴(270f)을 마스크로 하여, 그 하부에 형성된 보호막(115b)의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 어레이 기판(110)의 일부 표면을 노출시키는 제 1 홀(H1)과 다수의 제 2 홀(H2)이 형성되게 되며, 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 어레이 기판(110) 표면 및 게이트패드라인(116p)의 일부를 노출시키는 제 3 홀(H3) 및 제 1 콘택홀(140a)이 형성되게 된다.
이후, 상기 제 1 감광막패턴(270a) 내지 제 6 감광막패턴(270f)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 7d에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 5 감광막패턴 및 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 4 감광막패턴은 상기 제 5 감광막패턴 및 제 6 감광막패턴의 두께만큼이 제거된 제 7 감광막패턴(270a') 내지 제 10 감광막패턴(270d')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다. 이때, 실질적으로 상기 제 7 감광막패턴(270a') 내지 제 10 감광막패턴(270d')이 남아있지 않은 제 1 투과영역(I)과 제 2 투과영역(II)은 후술할 리프트-오프공정을 통해 소오스전극, 드레인전극, 데이터라인, 화소전극, 공통전극, 화소전극라인, 공통전 극라인과 데이트패드전극 및 게이트패드전극이 형성될 영역을 의미한다.
이후, 도 7e에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 2 도전막(150)과 제 3 도전막(160)을 형성한다.
이때, 상기 제 2 도전막(150)은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 3 도전막(160)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다. 또한, 상기 제 3 도전막(160)은 MoTi와 같은 몰리브덴 합금으로 이루어질 수도 있다.
그리고, 도 7f에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 7 감광막패턴 내지 제 10 감광막패턴을 제거하게 되는데, 이때 상기 제 1 투과영역(I)과 제 2 투과영역(II) 이외 부분에 남아있는 상기 제 2 도전막과 제 3 도전막이 상기 제 7 감광막패턴 내지 제 10 감광막패턴과 함께 제거되게 된다.
이와 같이 한번의 마스크공정으로 화소부에 상기 제 3 도전막으로 이루어진 소오스전극(122), 드레인전극(123), 데이터라인(117), 화소전극라인(118L), 공통전극라인(미도시)과 화소전극(118) 및 공통전극(108)이 형성되며, 데이터패드부 및 게이트패드부에 각각 상기 제 3 도전막으로 이루어진 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성되게 된다.
이때, 상기 게이트패드전극(126p)은 상기 보호막(115b)에 형성된 제 1 콘택홀(140a)을 통해 상기 게이트패드라인(116p)에 전기적으로 접속하게 되며, 상기 공 통전극라인은 상기 보호막(115b)에 형성된 제 2 콘택홀(미도시)을 통해 그 하부의 공통라인(108l)에 전기적으로 접속하게 된다.
이때, 투명한 도전물질인 상기 제 3 도전막으로 이루어진 상기 소오스전극(122), 드레인전극(123), 데이터라인(117), 화소전극라인(118L), 공통전극라인, 화소전극(118), 공통전극(108)과 데이터패드전극(127p) 및 게이트패드전극(126p) 하부에는 각각 저저항 불투명 도전물질인 상기 제 2 도전막으로 이루어진 소오스전극패턴(122'), 드레인전극패턴(123'), 데이터라인패턴(117'), 화소전극라인패턴(118L'), 공통전극라인패턴(미도시), 화소전극패턴(118'), 공통전극패턴(108')과 데이터패드라인(117p) 및 게이트패드전극패턴(126p')이 형성되게 된다.
이때, 상기 데이터라인패턴(117')은 상기 화소부의 보호막(115b)이 제거된 상기 제 1 홀 내에 형성되며, 상기 다수개의 화소전극패턴(118')과 공통전극패턴(108')은 상기 다수개의 제 2 홀 내에 형성되게 된다.
또한, 상기 데이터패드라인(117p)은 상기 데이터패드부의 보호막(115b)이 제거된 상기 제 3 홀 내에 형성되게 된다.
여기서, 상기 저저항 불투명 도전물질인 제 2 도전막으로 이루어진 소오스전극패턴(122'), 드레인전극패턴(123'), 데이터라인패턴(117'), 화소전극라인패턴(118L'), 공통전극라인패턴(미도시), 화소전극패턴(118'), 공통전극패턴(108')과 데이터패드라인(117p) 및 게이트패드전극패턴(126p')이 실질적으로 신호를 전달하는 신호배선의 역할을 하게 되며, 상기 투명한 도전물질인 상기 제 3 도전막으로 이루어진 상기 소오스전극(122), 드레인전극(123), 데이터라인(117), 화소전극라 인(118L), 공통전극라인, 화소전극(118), 공통전극(108)과 데이터패드전극(127p) 및 게이트패드전극(126p)은 각각 상기 소오스전극패턴(122'), 드레인전극패턴(123'), 데이터라인패턴(117'), 화소전극라인패턴(118L'), 공통전극라인패턴(미도시), 화소전극패턴(118'), 공통전극패턴(108')과 데이터패드라인(117p) 및 게이트패드전극패턴(126p')의 보호막 역할을 하는 한편, 상기 화소전극(118) 및 공통전극(108)은 액정층 내에 횡전계를 형성하는 전극 역할도 하게 된다.
이때, 상기 화소전극라인(118L)의 일부는 상기 보호막(115b)을 사이에 두고 그 하부의 공통라인(108l)의 일부와 중첩되어 스토리지 커패시터를 형성하게 된다.
한편, 상기 본 발명의 제 1 실시예의 경우에는 2번의 리프트-오프공정을 사용하여 액정표시장치의 어레이 기판을 제작하는 것을 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제 2 마스크공정에서 보호막에 홀을 형성할 때 소오스/드레인전극을 노출시키는 콘택홀을 함께 형성하도록 함으로써 1번의 리프트-오프공정을 생략할 수 있는데, 이를 다음의 제 2 실시예를 통해 상세히 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예의 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있다. 또한, 상기 게이트라인(216)과 데이 터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(208)과 화소전극(218)이 교대로 배치되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 상기 화소전극(218)에 전기적으로 접속된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 소오스전극(222)과 드레인전극(223)은 각각 보호막에 형성된 제 1 콘택홀(240a)과 제 2 콘택홀(240b)을 통해 상기 액티브패턴의 소오스영역과 드레인영역에 전기적으로 접속하게 된다.
참고로, 도면부호 225n은 상기 액티브패턴의 소오스/드레인영역과 상기 소오스/드레인전극(222, 223) 사이를 오믹-콘택시키는 오믹-콘택층을 나타낸다.
이때, 상기 오믹-콘택층(225n) 사이에는 보호막을 구성하는 절연물질로 이루어진 에치스타퍼(215')가 형성되어 있으며, 상기 에치스타퍼(215')는 상기 액티브패턴의 채널 상부의 n+ 비정질 실리콘 박막을 식각하는 과정에서 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지하는 역할을 하게 된다.
상기 소오스전극(222)의 일부는 일방향으로 연장되어 상기 데이터라인(217)의 일부를 구성하며, 상기 드레인전극(223)의 일부는 화소영역 쪽으로 연장되어 화 소전극라인(218L)을 통해 상기 화소전극(218)에 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(208)과 화소전극(218)이 교대로 배치되어 있다.
이때, 상기 화소영역의 상, 하부에는 상기 게이트라인(216)에 대해 실질적으로 평행한 방향으로 배치된 상, 하부 공통라인(208l)이 형성되어 있으며, 상기 상, 하부 공통라인(208l)은 상기 데이터라인(217)에 대해 실질적으로 평행한 방향으로 배치된 좌우 연결라인(208a)에 의해 서로 연결되어 있다.
이때, 상기 다수개의 공통전극(208)은 상기 공통라인(208l)에 대해 실질적으로 평행한 방향으로 배치된 공통전극라인(208L)에 연결되게 되며, 상기 공통전극라인(208L)은 상기 보호막에 형성된 제 4 콘택홀(240d)을 통해 그 하부의 상부 공통라인(208l)과 전기적으로 접속하게 된다.
또한, 상기 다수개의 화소전극(218)은 상기 게이트라인(216)에 대해 실질적으로 평행한 방향으로 배치된 상기 화소전극라인(218L)에 연결되어 상기 드레인전극(223)과 전기적으로 접속하게 된다.
상기 연결전극(208a)과 공통라인(208l)은 게이트 배선, 즉 게이트전극(221) 및 게이트라인(216)과 동일한 불투명한 도전물질로 이루어지며, 상기 공통전극(208), 화소전극(218), 공통전극라인(208L) 및 화소전극라인(218L)은 상기 데이터 배선, 즉 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)과 동일한 투명한 도전물질로 이루어질 수 있다.
이때, 상기 투명한 도전물질로 이루어진 상기 공통전극(208), 화소전 극(218), 공통전극라인(208L), 화소전극라인(218L), 소오스전극(222), 드레인전극(223) 및 데이터라인(217) 하부에는 불투명한 도전물질로 이루어진 공통전극패턴(미도시), 화소전극패턴(미도시), 공통전극라인패턴(미도시), 화소전극라인패턴(미도시), 소오스전극패턴(미도시), 드레인전극패턴(미도시) 및 데이터라인패턴(미도시)이 형성되어 있다.
이때, 상기 화소전극라인(218L)의 일부는 상기 보호막을 사이에 두고 그 하부의 공통라인(208l)의 일부와 중첩되어 스토리지 커패시터(Cst)를 형성하게 된다.
이와 같이 구성된 상기 어레이 기판(210)의 가장자리 영역에는 상기 게이트라인(216)과 데이터라인(217)에 각각 전기적으로 접속하는 게이트패드전극(226p)과 데이터패드전극(227p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(216)과 데이터라인(217)에 전달하게 된다.
즉, 상기 게이트라인(216)과 데이터라인(217)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(216p)과 데이터패드전극(227p)에 연결되며, 상기 게이트패드라인(216p)과 데이터패드전극(227p)은 각각 상기 게이트패드라인(216p)에 전기적으로 접속된 게이트패드전극(226p)을 통해 구동회로로부터 주사신호를 인가 받거나 직접 구동회로부로부터 데이터신호를 인가 받게 된다.
참고로, 도면부호 240c는 상기 보호막에 형성된 제 3 콘택홀을 나타내며, 이때 상기 게이트패드전극(226p)은 상기 제 3 콘택홀(240c)을 통해 상기 게이트패드라인(216p)과 전기적으로 접속하게 된다.
여기서, 본 발명의 제 2 실시예에 따른 액정표시장치는 다중노출 마스크를 이용하여 한번의 마스크공정으로 게이트 배선과 액티브패턴을 형성하고, 하프-톤 마스크와 리프트-오프공정을 이용하여 한번의 마스크공정으로 데이터 배선과 화소전극 및 공통전극을 형성함으로 총 2번의 마스크공정으로 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 9a 및 도 9b는 도 8에 도시된 어레이 기판의 VIIIa-VIIIa'선과 VIIIb-VIIIb선 및 VIIIc-VIIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 10a 및 도 10b는 도 8에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 9a 및 도 10a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(210) 전면에 제 1 도전막, 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한 후, 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 어레이 기판(210)의 화소부에 상기 제 1 도전막으로 이루어진 게이트전극(221), 게이트라인(216), 공통라인(208l) 및 연결라인(208a)을 형성하며, 상기 게이트전극(221) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(224)을 형성한다.
또한, 상기 어레이 기판(210)의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인(216p)을 형성하며, 상기 액티브패턴(224) 상부에 상기 n+ 비 정질 실리콘 박막으로 이루어진 오믹-콘택층(225n)을 형성하게 된다.
이때, 상기 게이트전극(221)과 액티브패턴(224) 사이에는 상기 제 1 절연막으로 이루어지며 상기 액티브패턴(224)과 실질적으로 동일한 형태로 패터닝된 게이트절연막(215a)이 형성되게 된다.
여기서, 본 발명의 제 2 실시예에 따른 상기 게이트전극(221), 게이트라인(216), 공통라인(208l), 연결라인(208a)과 게이트패드라인(216p) 및 액티브패턴(224)은 다중노출 마스크를 이용하여 한번의 마스크공정(제 1 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 1 마스크공정을 상세히 설명한다.
도 11a 내지 도 11j는 도 9a 및 도 10a에 도시된 본 발명의 제 2 실시예에 따른 제 1 마스크공정을 구체적으로 나타내는 단면도이다.
도 11a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(210) 전면에 제 1 도전막(230), 제 1 절연막(215), 비정질 실리콘 박막(220) 및 n+ 비정질 실리콘 박막(225)을 형성한다.
이때, 상기 제 1 도전막(230)은 게이트전극, 게이트라인, 공통라인, 연결라인 및 게이트패드라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 도 11b에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 포토레 지스트와 같은 감광성물질로 이루어진 제 1 감광막(370)을 형성한 후, 본 발명의 제 2 실시예에 따른 다중노출 마스크(380)를 통해 상기 제 1 감광막(370)에 선택적으로 광을 조사한다.
이때, 상기 다중노출 마스크(380)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하기 위해 하프-톤 부로 이루어진 제 2 투과영역(II)과 하프-톤 부와 슬릿부로 이루어진 제 3 투과영역(III) 및 조사된 모든 광을 차단하는 차단영역(IV)이 마련되어 있으며, 상기 다중노출 마스크(380)를 투과한 광만이 상기 제 1 감광막(370)에 조사되게 된다.
이어서, 상기 다중노출 마스크(380)를 통해 노광된 상기 제 1 감광막(370)을 현상하고 나면, 도 11c에 도시된 바와 같이, 상기 차단영역(IV)과 제 2 투과영역(II) 및 제 3 투과영역(III)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(370a) 내지 제 7 감광막패턴(370g)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 n+ 비정질 실리콘 박막(225) 표면이 노출되게 된다.
이때, 상기 차단영역(IV)에 형성된 제 1 감광막패턴(370a) 및 제 2 감광막패턴(370b)은 상기 제 2 투과영역(II)과 제 3 투과영역(III)을 통해 형성된 제 3 감광막패턴(370c) 내지 제 7 감광막패턴(370g)보다 두껍게 형성된다. 또한, 상기 제 3 투과영역(III)을 통해 형성된 상기 제 3 감광막패턴(370c)은 상기 제 2 투과영역(II)을 통해 형성된 상기 제 4 감광막패턴(370c) 내지 제 7 감광막패턴(370g)보다 두껍게 형성되며, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상 기 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 11d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(370a) 내지 제 7 감광막패턴(370g)을 마스크로 하여, 그 하부에 형성된 제 1 도전막, 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 제거하게 되면, 상기 어레이 기판(210)의 화소부에 상기 제 1 도전막으로 이루어진 게이트전극(221)과 게이트라인(미도시), 공통라인(208l) 및 연결라인(미도시)이 형성되며, 상기 어레이 기판(210)의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인(216p)이 형성되게 된다.
이때, 예를 들어 상기 게이트전극(221) 상부에는 각각 상기 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며 상기 게이트전극(221)과 실질적으로 동일한 형태로 패터닝된 화소부 제 1 절연막패턴(215'), 제 1 비정질 실리콘 박막패턴(220') 및 제 1 n+ 비정질 실리콘 박막패턴(225')이 형성되게 된다.
또한, 상기 공통라인(208l) 상부에는 각각 상기 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며 상기 공통라인(208l)과 실질적으로 동일한 형태로 패터닝된 공통라인부 제 1 절연막패턴(215"), 제 2 비정질 실리콘 박막패턴(220") 및 제 2 n+ 비정질 실리콘 박막패턴(225")이 형성되게 된다.
또한, 상기 게이트패드라인(216p) 상부에는 각각 상기 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며 상기 게이트패드라인(216p)과 실질적으로 동일한 형태로 패터닝된 게이트패드부 제 1 절연막패턴(215'"), 제 3 비정질 실리콘 박막패턴(220'") 및 제 3 n+ 비정질 실리콘 박막패턴(225'")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(370a) 내지 제 7 감광막패턴(370g)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 11e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴 내지 제 7 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴 내지 제 7 감광막패턴의 두께만큼이 제거된 제 8 감광막패턴(370a') 내지 제 10 감광막패턴(370c')으로 상기 차단영역(IV)과 제 3 투과영역(III)에 대응하는 소오스영역과 드레인영역 및 상기 소오스영역과 드레인영역 사이의 채널영역에만 남아있게 된다.
이후, 도 11f에 도시된 바와 같이, 상기 남아있는 제 8 감광막패턴(370a') 내지 제 10 감광막패턴(370c')을 마스크로 하여 그 하부에 형성된 제 1 절연막과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 제거하게 되면, 상기 어레이 기판(210)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(224)이 형성되는 동시에 상기 공통라인(208l)과 게이트패드라인(216p) 표면이 노출되게 된다.
이때, 상기 액티브패턴(224) 하부에는 상기 제 1 절연막으로 이루어지며 상기 액티브패턴(224)과 실질적으로 동일한 형태로 패터닝된 게이트절연막(215a)이 형성되게 된다.
또한, 상기 액티브패턴(224) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(224)과 실질적으로 동일한 형태로 패터닝된 제 4 n+ 비정질 실리콘 박막패턴(225"")이 형성되게 된다.
이후, 상기 제 8 감광막패턴(370a') 내지 제 10 감광막패턴(370c')의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 11g에 도시된 바와 같이, 상기 제 3 투과영역(III)의 제 10 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 8 감광막패턴 및 제 9 감광막패턴은 상기 제 10 감광막패턴의 두께만큼이 제거된 제 11 감광막패턴(370a") 및 제 12 감광막패턴(370b")으로 상기 차단영역(III)에 대응하는 소오스영역과 드레인영역에만 남아있게 된다.
이후, 도 11h에 도시된 바와 같이, 상기 남아있는 제 11 감광막패턴(370a") 및 제 12 감광막패턴(370b")을 마스크로 하여 상기 n+ 비정질 실리콘 박막의 일부영역을 선택적으로 제거함으로써 상기 액티브패턴(224) 상부에 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(224)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층(225n)이 형성되게 된다.
다음으로, 도 11i 및 도 11j에 도시된 바와 같이, 상기 제 11 감광막패턴 및 제 12 감광막패턴을 제거한 후 상기 어레이 기판(110) 전면에 제 2 절연막으로 이루어진 보호막(250)을 형성한다.
다음으로, 도 9b 및 도 10b에 도시된 바와 같이, 상기 보호막(215b)이 형성된 어레이 기판(210)에 본 발명의 제 2 실시예에 따른 포토리소그래피공정(제 2 마 스크공정)과 리프트-오프공정을 적용함으로써 한번의 마스크공정으로 화소부에 소오스전극(222), 드레인전극(223), 데이터라인(217), 화소전극라인(218L), 공통전극라인(208L)과 화소전극(218) 및 공통전극(208)을 형성하며, 데이터패드부 및 게이트패드부에 각각 데이터패드전극(227p) 및 게이트패드전극(226p)을 형성한다.
이때, 상기 소오스전극(222)과 드레인전극(223)은 각각 보호막(215b)에 형성된 제 1 콘택홀(240a)과 제 2 콘택홀(240b)을 통해 상기 액티브패턴의 소오스영역과 드레인영역에 전기적으로 접속하게 된다.
또한, 상기 게이트패드전극(226p)은 상기 보호막(215b)에 형성된 제 3 콘택홀(240c)을 통해 상기 게이트패드라인(216p)에 전기적으로 접속하게 되며, 상기 공통전극라인(208L)은 상기 보호막(215b)에 형성된 제 4 콘택홀(240d)을 통해 그 하부의 공통라인(208l)에 전기적으로 접속하게 된다.
이때, 투명한 도전물질로 이루어진 상기 소오스전극(222), 드레인전극(223), 데이터라인(217), 화소전극라인(218L), 공통전극라인(208L), 화소전극(218), 공통전극(208)과 데이터패드전극(227p) 및 게이트패드전극(226p) 하부에는 각각 불투명한 도전물질로 이루어진 소오스전극패턴(222'), 드레인전극패턴(223'), 데이터라인패턴(217'), 화소전극라인패턴(218L'), 공통전극라인패턴(미도시), 화소전극패턴(218'), 공통전극패턴(208')과 데이터패드라인(217p) 및 게이트패드전극패턴(226p')이 형성되어 있다.
여기서, 상기 제 2 마스크공정은 하프-톤 마스크 및 리프트-오프공정을 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(222), 드레인전극(223), 데이 터라인(217), 화소전극라인(218L), 공통전극라인(208L), 화소전극(218), 공통전극(208), 데이터패드전극(227p)과 게이트패드전극(226p) 및 상기 제 1 콘택홀(240a) 내지 제 4 콘택홀(240d)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 12a 내지 도 12f는 도 9b 및 도 10b에 도시된 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 12a에 도시된 바와 같이, 상기 보호막(215b)이 형성된 어레이 기판(210) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(470)을 형성한 후 본 발명의 제 2 실시예에 따른 하프-톤 마스크(480)를 통해 상기 제 2 감광막(470)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(480)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(480)를 투과한 광만이 제 2 감광막(470)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(480)를 통해 노광된 제 2 감광막(470)을 현상하고 나면, 도 12b에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(470a) 내지 제 6 감광막패턴(470f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 보호막(215b) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(470a) 내지 제 4 감광막패턴(470d)은 제 2 투과영역(II)을 통해 형성된 제 5 감광막패턴(470e) 및 제 6 감광막패턴(470f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 12c에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(470a) 내지 제 6 감광막패턴(470f)을 마스크로 하여, 그 하부에 형성된 보호막(215b)의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(210)의 화소부에 상기 어레이 기판(210)의 일부 표면을 노출시키는 제 1 홀(H1)과 다수의 제 2 홀(H2)이 형성되게 되며, 상기 오믹-콘택층(225n)의 일부를 노출시키는 제 1 콘택홀(240a)과 제 2 콘택홀(240b)이 형성되게 된다.
또한, 상기 어레이 기판(210)의 데이터패드부 및 게이트패드부에 각각 상기 어레이 기판(210) 표면 및 게이트패드라인(216p)의 일부를 노출시키는 제 3 홀(H3) 및 제 3 콘택홀(240c)이 형성되게 된다.
이때, 상기 제 1 콘택홀(240a)과 제 2 콘택홀(240b) 사이의 보호막(215b)은 액티브패턴(224)의 백 채널을 보호하는 에치스타퍼(215b')를 구성하게 된다.
이후, 상기 제 1 감광막패턴(470a) 내지 제 6 감광막패턴(470f)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 12d에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 5 감광막패턴 및 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 4 감광막패턴은 상기 제 5 감광막패턴 및 제 6 감광막패턴의 두께만큼이 제거된 제 7 감광막패턴(470a') 내지 제 10 감광막패턴(470d')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다. 이때, 실질적으로 상기 제 7 감광막패턴(470a') 내지 제 10 감광막패턴(470d')이 남아있지 않은 제 1 투과영역(I)과 제 2 투과영역(II)은 후술할 리프트-오프공정을 통해 소오스전극, 드레인전극, 데이터라인, 화소전극, 공통전극, 화소전극라인, 공통전극라인과 데이트패드전극 및 게이트패드전극이 형성될 영역을 의미한다.
이후, 도 12e에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 제 2 도전막(250)과 제 3 도전막(260)을 형성한다.
이때, 상기 제 2 도전막(250)은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 3 도전막(260)은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다. 또한, 상기 제 3 도전막(260)은 MoTi와 같은 몰리브덴 합금으로 이루어질 수도 있다.
그리고, 도 12f에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 7 감광막패턴 내지 제 10 감광막패턴을 제거하게 되는데, 이때 상기 제 1 투과영역(I)과 제 2 투과영역(II) 이외 부분에 남아있는 상기 제 2 도전막과 제 3 도전막이 상기 제 7 감광막패턴 내지 제 10 감광막패턴과 함께 제거되게 된다.
이와 같이 한번의 마스크공정으로 화소부에 상기 제 3 도전막으로 이루어진 소오스전극(222), 드레인전극(223), 데이터라인(217), 화소전극라인(218L), 공통전 극라인(미도시)과 화소전극(218) 및 공통전극(208)이 형성되며, 데이터패드부 및 게이트패드부에 각각 상기 제 3 도전막으로 이루어진 데이터패드전극(227p) 및 게이트패드전극(226p)이 형성되게 된다.
이때, 상기 소오스전극(222)과 드레인전극(223)은 각각 보호막(215b)에 형성된 제 1 콘택홀(240a)과 제 2 콘택홀(240b)을 통해 상기 오믹-콘택층(225n), 즉 실질적으로는 상기 액티브패턴(224)의 소오스영역과 드레인영역에 전기적으로 접속하게 된다.
또한, 상기 게이트패드전극(226p)은 상기 보호막(215b)에 형성된 제 3 콘택홀(240c)을 통해 상기 게이트패드라인(216p)에 전기적으로 접속하게 되며, 상기 공통전극라인은 상기 보호막(215b)에 형성된 제 4 콘택홀(미도시)을 통해 그 하부의 공통라인(208l)에 전기적으로 접속하게 된다.
이때, 투명한 도전물질인 상기 제 3 도전막으로 이루어진 상기 소오스전극(222), 드레인전극(223), 데이터라인(217), 화소전극라인(218L), 공통전극라인, 화소전극(218), 공통전극(208)과 데이터패드전극(227p) 및 게이트패드전극(226p) 하부에는 각각 저저항 불투명 도전물질인 상기 제 2 도전막으로 이루어진 소오스전극패턴(222'), 드레인전극패턴(223'), 데이터라인패턴(217'), 화소전극라인패턴(218L'), 공통전극라인패턴(미도시), 화소전극패턴(218'), 공통전극패턴(208')과 데이터패드라인(217p) 및 게이트패드전극패턴(226p')이 형성되게 된다.
이때, 상기 데이터라인패턴(217')은 상기 화소부의 보호막(215b)이 제거된 상기 제 1 홀 내에 형성되며, 상기 다수개의 화소전극패턴(218')과 공통전극패 턴(208')은 상기 다수개의 제 2 홀 내에 형성되게 된다.
또한, 상기 데이터패드라인(217p)은 상기 데이터패드부의 보호막(215b)이 제거된 상기 제 3 홀 내에 형성되게 된다.
여기서, 상기 저저항 불투명 도전물질인 제 2 도전막으로 이루어진 소오스전극패턴(222'), 드레인전극패턴(223'), 데이터라인패턴(217'), 화소전극라인패턴(218L'), 공통전극라인패턴(미도시), 화소전극패턴(218'), 공통전극패턴(208')과 데이터패드라인(217p) 및 게이트패드전극패턴(226p')이 실질적으로 신호를 전달하는 신호배선의 역할을 하게 되며, 상기 투명한 도전물질인 상기 제 3 도전막으로 이루어진 상기 소오스전극(222), 드레인전극(223), 데이터라인(217), 화소전극라인(218L), 공통전극라인, 화소전극(218), 공통전극(208)과 데이터패드전극(227p) 및 게이트패드전극(226p)은 각각 상기 소오스전극패턴(222'), 드레인전극패턴(223'), 데이터라인패턴(217'), 화소전극라인패턴(218L'), 공통전극라인패턴(미도시), 화소전극패턴(218'), 공통전극패턴(208')과 데이터패드라인(217p) 및 게이트패드전극패턴(226p')의 보호막 역할을 하는 한편, 상기 화소전극(218) 및 공통전극(208)은 액정층 내에 횡전계를 형성하는 전극 역할도 하게 된다.
이때, 상기 화소전극라인(218L)의 일부는 상기 보호막(215b)을 사이에 두고 그 하부의 공통라인(208l)의 일부와 중첩되어 스토리지 커패시터를 형성하게 된다.
이와 같이 본 발명의 제 1 실시예 및 제 1 실시예의 경우에는 2번의 마스크공정으로 박막 트랜지스터를 포함하는 어레이 기판을 제작할 수 있게 되어 제조공정 및 비용을 절감시키는 효과를 제공한다. 특히, 기존의 4마스크공정에 비해 대략 42%의 공정감소 효과를 얻을 수 있다.
또한, 본 발명의 제 1 실시예 및 제 2 실시예에 따른 2마스크공정은 액티브패턴과 데이터 배선을 서로 다른 마스크공정을 통해 형성하는 한편 액티브패턴을 아일랜드 형태로 형성하게 됨에 따라 상기 데이터 배선 하부에 액티브패턴이 존재하지 않으므로 기존의 4마스크공정에서의 개구율 손실문제와 광 누설 문제를 해결할 수 있게 된다.
또한, 화소전극라인과 공통라인 사이에 게이트절연막이 존재하지 않고 보호막으로 되어 있기 때문에 스토리지 커패시터의 용량을 증가시킬 수 있어 기존 구조 대비 개구율을 높일 수 있게 된다.
이와 같이 구성된 상기 본 발명의 제 1 실시예 및 제 2 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
여기서, 전술한 바와 같이 상기 본 발명의 제 1 실시예 및 제 2 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적 용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4a 및 도 4b는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 및 도 5b는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6j는 도 4a 및 도 5a에 도시된 본 발명의 제 1 실시예에 따른 제 1 마스크공정을 구체적으로 나타내는 단면도.
도 7a 내지 도 7f는 도 4b 및 도 5b에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 9a 및 도 9b는 도 8에 도시된 어레이 기판의 VIIIa-VIIIa'선과 VIIIb-VIIIb선 및 VIIIc-VIIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 10a 및 도 10b는 도 8에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 11a 내지 도 11j는 도 9a 및 도 10a에 도시된 본 발명의 제 2 실시예에 따른 제 1 마스크공정을 구체적으로 나타내는 단면도.
도 12a 내지 도 12f는 도 9b 및 도 10b에 도시된 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
108,208 : 공통전극 108l,208l : 공통라인
108L,208L : 공통전극라인 110,210 : 어레이 기판
116,216 : 게이트라인 117,217 : 데이터라인
117',217' : 데이터라인패턴 118,218 : 화소전극
118L,218L : 화소전극라인 121,221 : 게이트전극
122,222 : 소오스전극 122',222' : 소오스전극패턴
123,223 : 드레인전극 123',223' : 드레인전극패턴
126p,226p : 게이트패드전극 127p,227p : 데이터패드전극

Claims (14)

  1. 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하며, 상기 제 1 기판의 게이트패드부에 게이트패드라인을 형성하는 단계;
    상기 제 1 마스크공정을 통해 게이트절연막이 개재된 상태에서 상기 게이트전극 상부에 소오스영역과 드레인영역 및 채널영역으로 구분되는 액티브패턴을 형성하며, 상기 액티브패턴의 소오스영역과 드레인영역 위에 오믹-콘택층을 형성하는 단계;
    상기 제 1 기판 위에 보호막을 형성하는 단계;
    제 2 마스크공정을 통해 상기 제 1 기판의 화소부에 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 2 마스크공정을 통해 상기 화소영역에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극을 형성하며, 상기 제 1 기판의 데이터패드부 및 게이트패드부에 각각 데이터패드전극 및 게이트패드전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제 조방법.
  2. 제 1 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 액티브패턴의 채널영역 상부에 상기 보호막으로 이루어진 에치스타퍼를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 1 마스크공정은
    상기 제 1 기판 위에 제 1 도전막, 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성하는 단계;
    조사된 광을 모두 투과시키는 제 1 투과영역과 광의 일부만 투과시키고 일부는 차단하기 위해 하프-톤 부로 이루어진 제 2 투과영역과 하프-톤 부와 슬릿부로 이루어진 제 3 투과영역 및 조사된 모든 광을 차단하는 차단영역이 마련된 다중노출 마스크를 적용하여 상기 제 1 기판 위에 제 1 감광막패턴 내지 제 7 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 7 감광막패턴을 마스크로 상기 제 1 도전막, 제 1 절연막, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 제거하여, 상기 제 1 기판의 화소부에 상기 제 1 도전막으로 이루어진 게이트전극과 게이트라인을 형성되며, 상기 제 1 기판의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인을 형성하는 단계;
    애싱공정을 통해 상기 제 4 감광막패턴 내지 제 7 감광막패턴을 제거하는 동 시에 상기 제 1 감광막패턴 내지 제 3 감광막패턴의 두께 일부를 제거하여 제 8 감광막패턴 내지 제 10 감광막패턴을 형성하는 단계;
    상기 제 8 감광막패턴 내지 제 10 감광막패턴을 마스크로 상기 제 1 절연막과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 제거하여 상기 제 1 기판의 화소부에 각각 상기 제 1 절연막 및 비정질 실리콘 박막으로 이루어진 게이트절연막 및 액티브패턴을 형성하는 단계;
    애싱공정을 통해 상기 제 10 감광막패턴을 제거하는 동시에 상기 제 8 감광막패턴 및 제 9 감광막패턴의 일부를 제거하여 제 11 감광막패턴 및 제 12 감광막패턴을 형성하는 단계; 및
    상기 제 11 감광막패턴 및 제 12 감광막패턴을 마스크로 상기 n+ 비정질 실리콘 박막의 일부영역을 선택적으로 제거하여 상기 액티브패턴의 소오스영역과 드레인영역 위에 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 3 항에 있어서, 상기 제 1 기판 위에 보호막을 형성하는 단계는
    상기 제 11 감광막패턴 및 제 12 감광막패턴이 남아있는 상기 제 1 기판 전면에 제 2 절연막으로 이루어진 보호막을 형성하는 단계; 및
    리프트-오프공정을 통해 상기 제 11 감광막패턴 및 제 12 감광막패턴 위에 증착된 제 2 절연막과 함께 상기 제 11 감광막패턴 및 제 12 감광막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 제 2 마스크공정은
    조사된 광을 모두 투과시키는 제 1 투과영역과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역 및 조사된 모든 광을 차단하는 차단영역이 마련된 하프-톤 마스크를 적용하여 상기 제 1 기판 위에 제 1 감광막패턴 내지 제 6 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 6 감광막패턴을 마스크로 상기 보호막의 일부영역을 선택적으로 제거하여 상기 제 1 기판의 화소부에 상기 제 1 기판의 일부 표면을 노출시키는 제 1 홀과 다수의 제 2 홀을 형성하며, 상기 제 1 기판의 데이터패드부 및 게이트패드부에 각각 상기 제 1 기판 표면 및 게이트패드라인의 일부를 노출시키는 제 3 홀 및 제 1 콘택홀을 형성하는 단계;
    애싱공정을 통해 상기 제 5 감광막패턴 및 제 6 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 내지 제 4 감광막패턴의 두께 일부를 제거하여 제 7 감광막패턴 내지 제 10 감광막패턴을 형성하는 단계;
    상기 제 1 기판 전면에 제 2 도전막과 제 3 도전막을 형성하는 단계; 및
    리프트-오프공정을 통해 상기 제 7 감광막패턴 내지 제 10 감광막패턴 위에 증착된 제 2 도전막 및 제 3 도전막과 함께 상기 제 7 감광막패턴 내지 제 10 감광막패턴을 제거하여 상기 제 1 기판의 화소부에 상기 제 3 도전막으로 이루어진 소오스전극, 드레인전극, 데이터라인과 화소전극 및 공통전극을 형성하며, 상기 제 1 기판의 데이터패드부 및 게이트패드부에 각각 상기 제 3 도전막으로 이루어진 데이 터패드전극 및 게이트패드전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 제 2 마스크공정은
    조사된 광을 모두 투과시키는 제 1 투과영역과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역 및 조사된 모든 광을 차단하는 차단영역이 마련된 하프-톤 마스크를 적용하여 상기 제 1 기판 위에 제 1 감광막패턴 내지 제 6 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 6 감광막패턴을 마스크로 상기 보호막의 일부영역을 선택적으로 제거하여 상기 제 1 기판의 화소부에 상기 제 1 기판의 일부 표면을 노출시키는 제 1 홀과 다수의 제 2 홀 및 상기 오믹-콘택층의 일부를 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하며, 상기 제 1 기판의 데이터패드부 및 게이트패드부에 각각 상기 제 1 기판 표면 및 게이트패드라인의 일부를 노출시키는 제 3 홀 및 제 3 콘택홀을 형성하는 단계;
    애싱공정을 통해 상기 제 5 감광막패턴 및 제 6 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 내지 제 4 감광막패턴의 두께 일부를 제거하여 제 7 감광막패턴 내지 제 10 감광막패턴을 형성하는 단계;
    상기 제 1 기판 전면에 제 2 도전막과 제 3 도전막을 형성하는 단계; 및
    리프트-오프공정을 통해 상기 제 7 감광막패턴 내지 제 10 감광막패턴 위에 증착된 제 2 도전막 및 제 3 도전막과 함께 상기 제 7 감광막패턴 내지 제 10 감광 막패턴을 제거하여 상기 제 1 기판의 화소부에 상기 제 3 도전막으로 이루어진 소오스전극, 드레인전극, 데이터라인과 화소전극 및 공통전극을 형성하며, 상기 제 1 기판의 데이터패드부 및 게이트패드부에 각각 상기 제 3 도전막으로 이루어진 데이터패드전극 및 게이트패드전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 제 1 감광막패턴 내지 제 6 감광막패턴을 마스크로 상기 보호막의 일부영역을 선택적으로 제거하여 상기 제 1 콘택홀과 제 2 콘택홀 사이에 상기 제 2 절연막으로 이루어진 에치스타퍼를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 5 항 또는 제 6 항에 있어서, 상기 제 1 도전막과 제 2 도전막은 저저항 불투명 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 5 항 또는 제 6 항에 있어서, 상기 제 3 도전막은 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 5 항 또는 제 6 항에 있어서, 상기 제 3 도전막으로 이루어진 소오스전극, 드레인전극, 데이터라인, 화소전극, 공통전극과 데이터패드부 및 게이트패드부 하부에는 각각 상기 제 2 도전막으로 이루어진 소오스전극패턴, 드레인전극패턴, 데이터라인패턴, 화소전극패턴, 공통전극패턴과 데이터패드라인 및 게이트패드전극패턴이 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 10 항에 있어서, 상기 데이터라인패턴은 상기 화소부의 보호막이 제거된 상기 제 1 홀 내에 형성되며, 상기 다수개의 화소전극패턴과 공통전극패턴은 상기 다수개의 제 2 홀 내에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 10 항에 있어서, 상기 데이터패드라인은 상기 데이터패드부의 보호막이 제거된 상기 제 3 홀 내에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 6 항에 있어서, 상기 소오스전극과 드레인전극은 각각 상기 제 1 콘택홀과 제 2 콘택홀을 통해 상기 오믹-콘택층에 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 1 기판;
    상기 제 1 기판 위에 형성된 게이트전극과 게이트라인;
    상기 게이트전극 상부에 게이트절연막을 개재하여 형성되며, 소오스영역과 드레인영역 및 채널영역으로 구분되는 액티브패턴;
    상기 액티브패턴의 소오스영역과 드레인영역 위에 형성된 오믹-콘택층;
    상기 액티브패턴을 제외한 상기 제 1 기판 위에 형성되며, 상기 제 1 기판의 일부 표면을 노출시키는 제 1 홀과 다수개의 제 2 홀을 가지는 보호막;
    상기 액티브패턴의 채널 위에 형성되며, 상기 보호막을 구성하는 절연물질로 이루어지는 에치스타퍼;
    상기 오믹-콘택층과 전기적으로 접속하는 소오스전극과 드레인전극;
    상기 제 1 홀 내에 형성되며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;
    상기 다수개의 제 2 홀 내에 형성되며, 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
KR1020080071202A 2008-07-22 2008-07-22 액정표시장치 및 그 제조방법 KR20100010286A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080071202A KR20100010286A (ko) 2008-07-22 2008-07-22 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071202A KR20100010286A (ko) 2008-07-22 2008-07-22 액정표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100010286A true KR20100010286A (ko) 2010-02-01

Family

ID=42084994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080071202A KR20100010286A (ko) 2008-07-22 2008-07-22 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100010286A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077254A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 횡전계방식 액정표시장치의 제조방법
KR101879412B1 (ko) * 2011-11-01 2018-07-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077254A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 횡전계방식 액정표시장치의 제조방법
KR101879412B1 (ko) * 2011-11-01 2018-07-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR101421166B1 (ko) 액정표시장치의 제조방법
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
KR100978260B1 (ko) 액정표시장치 및 그 제조방법
US20070263132A1 (en) Liquid crystal display fabrication method
US20110171793A1 (en) Liquid crystal display device and fabrication method thereof
KR20100069432A (ko) 액정표시장치 및 그 제조방법
US8357937B2 (en) Thin film transistor liquid crystal display device
KR20130065246A (ko) 프린지 필드형 액정표시장치의 제조방법
KR20090044467A (ko) 액정표시장치 및 그 제조방법
KR20070060827A (ko) 액정표시장치 및 그 제조방법
KR20110070564A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20110012111A (ko) 횡전계방식 액정표시장치의 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR101643267B1 (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR101141535B1 (ko) 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR20090061469A (ko) 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination