KR101622180B1 - 횡전계방식 액정표시장치 및 그 제조방법 - Google Patents

횡전계방식 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101622180B1
KR101622180B1 KR1020090070256A KR20090070256A KR101622180B1 KR 101622180 B1 KR101622180 B1 KR 101622180B1 KR 1020090070256 A KR1020090070256 A KR 1020090070256A KR 20090070256 A KR20090070256 A KR 20090070256A KR 101622180 B1 KR101622180 B1 KR 101622180B1
Authority
KR
South Korea
Prior art keywords
electrode
line
gate
pattern
liquid crystal
Prior art date
Application number
KR1020090070256A
Other languages
English (en)
Other versions
KR20110012512A (ko
Inventor
곽희영
조흥렬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090070256A priority Critical patent/KR101622180B1/ko
Publication of KR20110012512A publication Critical patent/KR20110012512A/ko
Application granted granted Critical
Publication of KR101622180B1 publication Critical patent/KR101622180B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명의 횡전계방식 액정표시장치 및 그 제조방법은 공통전극과 화소전극을 게이트라인에 대해 평행한 방향으로 형성시킨 수평화소(horizontal pixel) 구조의 횡전계방식 액정표시장치에 있어서, 최외곽 공통전극을 게이트 배선이 아닌 데이터 배선으로 형성함으로써 게이트라인과의 최소 이격거리를 적용하지 않아도 되는 것을 특징으로 한다.
또한, 본 발명의 횡전계방식 액정표시장치 및 그 제조방법은 상기 공통전극을 메시(mesh)형태로 형성함으로써 콘택홀 마진(margin)을 줄일 수 있게 됨에 따라 개구율 및 휘도를 향상시키기 위한 것을 특징으로 한다.
이와 같이 구성된 본 발명의 횡전계방식 액정표시장치 및 그 제조방법은 액티브패턴이 게이트전극 상부에 아일랜드 형태로 형성되고 데이터라인 하부에는 액티브 테일(tail)이 존재하지 않게 됨으로써 웨이비 노이즈(wavy noise) 현상을 방지할 수 있는 것을 특징으로 한다.
Figure R1020090070256
수평화소 구조, 최외곽 공통전극, 메시형태, 개구율

Description

횡전계방식 액정표시장치 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 횡전계방식 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 공통전극과 화소전극을 게이트라인에 대해 평행한 방향으로 형성시킨 수평화소(horizontal pixel) 구조의 횡전계방식 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직한 방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 향상시킨 횡전계방식 액정표시장치가 개발되었으며, 이를 도 2를 참조하여 상세히 설명한다.
도 2는 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도면에 도시된 바와 같이, 일반적인 횡전계방식 액정표시장치의 어레이 기판(10)에는 상기 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게 이트라인(16)과 데이터라인(17)이 형성되어 있다. 또한, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(8)과 화소전극(18)이 교대로 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(16)의 일부를 구성하는 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극라인(18l)을 통해 상기 화소전극(18)에 전기적으로 접속된 드레인전극(23)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 상기 소오스전극(22)과 드레인전극(23) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 소오스전극(22)의 일부는 일방향으로 연장되어 상기 데이터라인(17)에 연결되며, 상기 드레인전극(23)의 일부는 화소영역 쪽으로 연장되어 상기 화소전극라인(18l)을 구성하는 한편 제 1 콘택홀(40a)을 통해 상기 화소전극(18)에 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 다수개의 공통전극(8)과 화소전극(18)이 상기 데이터라인(17)에 대해 평행한 방향으로 교대로 배치되어 있다.
이때, 상기 화소영역의 하단에는 상기 게이트라인(16)에 대해 평행한 방향으로 공통라인(8L)이 형성되어 있으며, 상기 화소영역의 좌우 가장자리에는 상기 공통라인(8L)과 연결된 한 쌍의 최외곽 공통전극(8a, 8a')이 형성되어 있다.
이때, 상기 다수개의 공통전극(8)은 그 일측이 상기 공통라인(8L)에 의해 서로 연결되며, 상기 다수개의 화소전극(18)은 그 일측이 상기 화소영역의 상단에 형성된 화소라인(18L)에 의해 서로 연결되게 된다.
이때, 상기 화소전극라인(18l)의 일부는 게이트절연막(미도시)을 사이에 두고 그 하부의 공통라인(8L)의 일부와 오버랩되어 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다.
참고로, 도면부호 40b 및 40c는 각각 제 2 콘택홀 및 제 3 콘택홀을 나타내며, 도면부호 8b는 연결라인을 나타낸다.
이와 같이 구성되는 일반적인 횡전계방식 액정표시장치는 상기 공통라인(8L)과 게이트라인(16)이 동일한 게이트 배선으로 형성됨에 따라 최소 이격거리를 필요로 하여 개구율이 감소하게 된다.
또한, 상기 데이터라인(17)을 통해 전달되는 데이터 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 문제점을 방지하기 위하여 상기 최외곽 공통전극(8a, 8a')을 상기 데이터라인(17)의 좌, 우에 인접하도록 두껍게 형성하는데, 이로 인해 액정표시장치의 개구율이 낮아지게 되므로 액정표시장치의 화면 품질이 저하되는 문제점이 있다.
한편, 상기 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 일반적으로 총 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위 에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
이때, 회절마스크를 이용하여 액티브패턴과 소오스/드레인전극을 한번의 마스크공정으로 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있는 기술이 개발되었다.
그러나, 상기 구조의 액정표시장치는 회절마스크를 이용함으로써 두 번의 식각공정을 거쳐 액티브패턴과 소오스/드레인전극을 패터닝하게 됨에 따라 상기 소오스전극과 드레인전극 및 데이터라인, 즉 데이터 배선의 하부 주변으로 액티브패턴이 돌출한 액티브 테일이 남아있게 된다.
상기 액티브 테일은 순수한 비정질 실리콘 박막으로 이루어지며, 상기 돌출된 액티브 테일은 하부의 백라이트 광에 노출됨으로써 상기 백라이트 광에 의해 광전류가 발생하게 된다. 이때, 상기 백라이트 광의 미세한 깜빡임으로 인해 상기 비정질 실리콘 박막은 미세하게 반응하여 활성화와 비활성화 상태가 반복되게 되며, 이로 인해 광전류에 변화가 발생하게 된다. 이와 같은 광전류 성분은 이웃하는 화소전극에 흐르는 신호와 함께 커플링(coupling)되어 상기 화소전극에 위치한 액정의 움직임을 왜곡시키게 한다. 그 결과 액정표시장치의 화면에는 물결무늬의 가는 선이 나타나는 웨이비 노이즈(wavy noise)가 발생하게 된다.
또한, 상기 데이터라인의 하부에 위치한 액티브 테일은 상기 데이터라인의 양측으로 소정거리 돌출됨으로써 화소부의 개구영역이 상기 돌출된 거리만큼 잠식됨에 따라 액정표시장치의 개구율이 감소하는 문제가 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 4번의 마스크공정으로 액티브 테일이 없는 어레이 기판을 제작하도록 한 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 개구영역을 확대하여 고휘도를 구현할 수 있는 동시에 웨이비 노이즈가 발생하지 않아 고화질을 구현할 수 있는 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 각각의 화소가 게이트라인에 대해 평행한 방향으로 긴 형상의 수평화소 구조를 가짐에 따라 데이터 드라이브 집적회로의 수를 감소시키도록 한 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 횡전계방식 액정표시장치는 제 1 기판에 형성되며, 제 1 도전막으로 이루어진 공통전극과 화소전극, 상기 제 1 기판에 형성되며, 제 2 도전막으로 이루어진 게이트전극과 게이트라인 및 상기 게이트전극과 게이트라인 하부에 상기 제 1 도전막으로 이루어진 게이트전극패턴과 게이트라인패턴, 상기 제 1 기판에 형성되며, 상기 제 2 도전막으로 이루어지며 상기 데이터라인에 대해 평행한 방향으로 배치된 공통라인 및 공통전극라인, 상기 게이트전극, 게이트라인, 공통라인 및 공통전극라인 위에 형성된 게이트절연막, 상기 게이트전극 상부에 형성되며, 비정질 실리콘 박막으로 이루어진 액티브패턴, 상기 게이트절연막이 선택적으로 패터닝되어 화소영역 상, 하단의 제 1 기판 표면 및 상기 공통라인과 공통전극라인의 일부를 노출시키는 제 1 콘택홀, 상기 제 1 콘택홀 내에 제 3 도전막으로 형성되며, 상기 제 1 콘택홀을 통해 상기 노출된 공통전극과 공통라인의 일부와 전기적으로 접속하는 최외곽 공통전극, 상기 게이트전극 상부에 형성되되, 제 4 도전막으로 이루어지며, 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인, 상기 소오스/드레인전극 및 데이터라인 하부에 상기 제 3 도전막으로 이루어진 소오스/드레인전극패턴 및 데이터라인패턴, 상기 제 1 기판 위에 형성된 보호막, 및 상기 제 1 기판과 대항하여 합착하는 제 2 기판을 포함하여 구성될 수 있다.
이때, 상기 공통전극과 화소전극 및 최외곽 공통전극은 상기 게이트라인에 대해 평행한 방향으로 배치되는 한편, 상기 화소영역의 게이트절연막과 보호막이 제거되어 상기 공통전극과 화소전극 및 최외곽 공통전극 표면이 외부로 노출되는 것을 특징으로 한다.
또한, 본 발명의 횡전계방식 액정표시장치의 제조방법은 화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계, 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 공통전극과 화소전극을 형성하는 동시에 제 2 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계, 상기 제 1 기판 위에 게이트절연막을 형성하는 단계, 제 2 마스크공정을 통해 상기 게이트전극 상부에 비정질 실리콘 박막으로 이루어진 액티브패턴을 형성하는 단계, 상기 제 2 마스크공정을 이용하여 상기 게이트절연막을 선택적으로 패터닝하여 화소영역 상, 하단의 제 1 기판 표면을 노출시키는 제 1 콘택홀을 형성하는 단계, 제 3 마스크공정을 통해 상기 게이트전극 상부에 형성하되, 제 4 도전막으로 이루어지며, 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계, 상기 제 3 마스크공정을 이용하여 상기 제 1 콘택홀 내에 제 3 도전막으로 이루어진 최외곽 공통전극을 형성하는 단계, 상기 제 1 기판 위에 보호막을 형성하며, 제 4 마스크공정을 통해 상기 게이트절연막과 보호막을 선택적으로 제거함으로써 상기 제 1 기판의 화소영역을 오픈시키는 홀을 형성하는 단계, 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하여 구성될 수 있다.
이때, 상기 공통전극과 화소전극 및 최외곽 공통전극은 상기 게이트라인에 대해 평행한 방향으로 형성되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수 및 그에 따른 공정 수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 액티브 테일이 존재하지 않아 데이터라인의 신호간섭이 없으며 상기 액티브 테일 폭만큼 개구율이 증가하게 된다. 특히, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 최외곽 공통전극을 게이트 배선이 아닌 데이터 배선으로 형성함으로써 게이트라인 과의 최소 이격거리를 적용하지 않아도 됨에 따라 개구율을 개선할 수 있게 된다.
본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 웨이브 노이즈가 발생하지 않고 개구율이 향상됨에 따라 화면 품질을 개선할 수 있는 효과를 제공한다. 또한, 공통전극을 메시(mesh)형태로 형성함으로써 콘택홀 마진(margin)을 약 5.5㎛정도 줄일 수 있게 됨에 따라 개구율이 향상되게 된다.
본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 화소전극을 몰리브덴 티타늄과 같은 도전물질로 형성할 경우 대조비를 개선할 수 있으며, 최외곽 공통전극의 단부를 구리와 같은 저저항 도전물질로 하여 약 2.0㎛정도 남겨둠으로써 공통전극의 저항을 줄일 수 있게 된다.
본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 화소영역의 게이트절연막과 보호막이 제거되어 상기 화소영역이 오픈(open)됨에 따라 셀갭을 감소시킬 수 있게 된다. 그 결과 액정량을 양산 대비 절감할 수 있어 비용이 절감되는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 횡전계방식(In Plane Switching; IPS) 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
이때, 본 실시예는 횡전계방식의 액정표시장치를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명은 트위스티드 네마틱방식의 액정표시장치에도 적용될 수 있다.
전술한 바와 같이 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직한 방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 향상시킨 횡전계방식 액정표시장치가 개발되었으며, 본 발명은 상기 횡전계방식 액정표시장치를 예를 들어 나타내고 있다.
또한, 상기 본 발명의 실시예는 공통전극과 화소전극을 게이트라인에 대해 평행한 방향으로 형성시키는 한편 각각의 화소가 게이트라인에 대해 평행한 방향으로 긴 형상의 수평화소(horizontal pixel) 구조의 횡전계방식 액정표시장치를 나타내고 있다.
이와 같이 각각의 화소가 게이트라인에 대해 평행한 방향(이하, 가로 방향이라 함)으로 긴 형상을 가짐에 따라 적색, 녹색 및 청색을 표시하는 화소가 세로 방향으로 반복 형성될 수 있다. 즉, 세로 방향으로 형성된 적색, 녹색 및 청색의 세 화소가 하나의 컬러를 표시하게 된다.
또한, 수평화소 구조를 가짐에 따라 게이트라인의 수는 많아지지만 데이터라인의 수는 감소하므로, 복잡한 구성을 가지는 데이터 드라이브 집적회로의 수를 감소시킬 수 있는 이점이 있다. 예를 들어, 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 데이터라인이 1/3로 줄어들고 게이트라인이 3배 증가하여 게이트 드라이브 집적회로를 내장할 경우 데이터 드라이버 집적회로를 1/3로 줄일 수 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(108)과 화소전극(118)이 교대로 형성되어 있다.
이때, 전술한 바와 같이 상기 공통전극(108)과 화소전극(118)은 상기 게이트라인(117)에 대해 실질적으로 평행한 방향(이하, 가로방향이라 함)으로 길게 형성됨에 따라 화소의 형상이 가로방향으로 긴 수평화소 구조를 가지게 된다.
상기 박막 트랜지스터는 상기 게이트라인(116)의 일부를 구성하는 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극라인(118l)을 통해 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액 티브패턴(미도시)을 포함한다. 이때, 도면에는 소오스전극(122)의 형태가 "U"자형으로 되어 있어 채널의 형태가 "U"자형인 박막 트랜지스터를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 박막 트랜지스터의 채널 형태에 관계없이 적용 가능하다.
상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)에 연결되며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 상기 화소전극라인(118l)을 통해 상기 화소전극(118)에 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 다수개의 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
이때, 상기 화소영역의 일측 가장자리에는 상기 데이터라인(117)에 대해 실질적으로 평행하게 공통라인(108L)이 형성되어 있으며, 상기 화소영역의 상, 하단에는 게이트절연막(미도시)에 형성된 한 쌍의 제 1 콘택홀(140a, 140a')을 통해 상기 공통라인(108L)과 전기적으로 접속된 한 쌍의 최외곽 공통전극(108a, 108a')이 형성되어 있다.
또한, 상기 화소전극라인(118l)은 화소영역 쪽으로 연장되어 연결전극(118a)을 구성하며, 상기 연결전극(118a)은 상기 게이트절연막에 형성된 제 2 콘택홀(140b)을 통해 상기 화소전극(118)의 일측에 전기적으로 접속하게 된다.
이때, 상기 다수개의 공통전극(108)은 그 일측이 상기 공통라인(108L)에 연결되는 한편, 다른 일측이 상기 데이터라인(117)에 대해 실질적으로 평행하게 배치된 상단의 공통전극라인(108l)에 의해 서로 연결되게 된다. 그리고, 상기 공통전극 라인(108l)은 상기 제 1 콘택홀(140a, 140a')을 통해 상기 최외곽 공통전극(108a, 108a')에 전기적으로 접속하게 된다.
또한, 상기 최외곽 공통전극(108a, 108a')은 제 1 연결라인(108b)을 통해 상하에 위치한 화소의 최외곽 공통전극(108a, 108a')과 연결되는 한편, 상기 공통라인(108L)과 공통전극라인(108l)은 제 2 연결라인(108b')을 통해 좌우에 위치한 화소의 공통전극라인(108l)과 공통라인(108L)에 연결됨으로써 화소부 전체에서 메시(mesh)형태를 가지게 된다.
이때, 상기 화소전극라인(118l)의 일부는 상기 게이트절연막을 사이에 두고 그 하부의 공통라인(108L)의 일부와 오버랩되어 스토리지 커패시터(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게 이트패드라인(116p)과 데이터패드라인(117p)은 각각 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로로부터 주사신호를 인가 받거나 데이터신호를 인가 받게 된다.
참고로, 도면부호 140c 및 140d는 상기 게이트절연막에 형성된 제 3 콘택홀 및 제 4 콘택홀을 나타내며, 이때 상기 데이터패드전극(127p)은 상기 제 3 콘택홀(140c)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하게 된다. 또한, 상기 게이트패드전극(126p)은 상기 제 4 콘택홀(140d)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다.
이때, 도면에는 도시하지 않았지만, 본 발명의 실시예에 따른 상기 게이트전극(121), 게이트라인(116), 공통라인(108L), 게이트패드라인(116p) 및 데이터패드라인(117p)은 구리와 같은 저저항 도전물질로 이루어진 제 2 도전막으로 형성할 수 있으며, 그 하부에는 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄(MoTi)과 같은 도전물질로 이루어진 제 1 도전막으로 형성되며 각각 상기 게이트전극(121), 게이트라인(116), 공통라인(108L), 게이트패드라인(116p) 및 데이터패드라인(117p)과 실질적으로 동일한 형태로 패터닝된 게이트전극패턴(미도시), 게이트라인패턴(미도시), 공통라인패턴(미도시), 게이트패드라인패턴(미도시) 및 데이터패드라인패턴(미도시)이 형성되어 있는 것을 특징으로 한다.
또한, 상기 소오스전극(122), 드레인전극(123), 데이터라인(117) 및 화소전극라인(118l)은 구리와 같은 저저항 도전물질로 이루어진 제 4 도전막으로 형성될 수 있으며, 그 하부에는 몰리브덴 티타늄과 같은 도전물질로 이루어진 제 3 도전막으로 형성되며 각각 상기 소오스전극(122), 드레인전극(123), 데이터라인(117) 및 화소전극라인(118l)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(미도시), 드레인전극패턴(미도시), 데이터라인패턴(미도시) 및 화소전극라인패턴(미도시)이 형성되어 있는 것을 특징으로 한다.
그리고, 상기 공통전극(108), 화소전극(118) 및 상기 최외곽 공통전극(108a, 108a'), 연결전극(118a), 게이트패드전극(126p), 데이터패드전극(127p)은 각각 상기 제 1 도전막 및 상기 제 3 도전막으로 형성되는 것을 특징으로 한다.
한편, 상기 도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 공통전극(108), 최외곽 공통전극(108a, 108a'), 화소전극(118) 및 게이트라인(116)이 꺾임 구조를 가지는 경우에는 액정분자가 2방향으로 배열되어 2-도메인(domain)을 형성함으로써 모노-도메인에 비해 시야각이 더욱 향상되게 된다. 다만, 본 발명이 상기 2-도메인 구조의 횡전계방식 액정표시장치에 한정되는 것은 아니며 본 발명은 2-도메인 이상의 멀티-도메인(multi-domain) 구조의 횡전계방식 액정표시장치에 적용 가능하다. 참고로, 상기 2-도메인 이상의 멀티-도메인을 형성하는 IPS 구조를 S-IPS(Super-IPS) 구조라 한다.
또한, 이와 같이 상기 공통전극(108), 최외곽 공통전극(108a, 108a'), 화소전극(118) 및 게이트라인(116)을 꺾임 구조로 형성하여 액정분자의 구동방향이 대칭성을 가지는 멀티-도메인 구조를 형성하게 되면 액정의 복굴절(birefringence) 특성에 의한 이상 광을 서로 상쇄시켜 줌으로써 색전이(color shift) 현상을 최소 화할 수 있다.
또한, 본 발명의 실시예에 따른 상기 액티브패턴은 비정질 실리콘 박막으로 이루어지며, 상기 게이트전극(121) 상부에만 아일랜드 형태로 형성됨에 따라 박막 트랜지스터의 오프전류(off current)를 감소시킬 수 있게 된다. 그리고, 액티브 테일이 존재하지 않아 데이터라인(117)의 신호간섭이 없으며 상기 액티브 테일 폭만큼 개구율이 증가하게 된다.
또한, 본 발명에 따른 횡전계방식 액정표시장치는 상기 최외곽 공통전극(108a, 108a')을 게이트 배선이 아닌 데이터 배선, 즉 상기 소오스전극패턴, 드레인전극패턴, 데이터라인패턴 및 화소전극라인패턴을 구성하는 제 3 도전막으로 형성함으로써 게이트라인(116)과의 최소 이격거리를 적용하지 않아도 됨에 따라 개구율을 개선할 수 있게 된다.
또한, 본 발명의 실시예에 따른 상기 횡전계방식 액정표시장치는 보호막 형성시 화소영역의 게이트절연막과 보호막이 제거되어 상기 화소영역이 오픈(open)됨에 따라 셀갭을 감소시킬 수 있게 된다. 그 결과 액정량을 양산 대비 절감할 수 있어 비용이 절감되게 된다.
여기서, 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 제 1 마스크공정을 통해 게이트전극, 게이트라인, 패드부라인 및 공통/화소전극을 동시에 패터닝하고, 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)(제 2 마스크공정)를 이용하여 액티브패턴과 콘택홀을 동시에 형성하며, 제 3 마스크공정을 통해 소오스전극, 드레인전극, 데이 터라인, 최외곽 공통전극 및 패드부전극을 동시에 형성하고, 제 4 마스크공정을 통해 화소영역을 오픈시켜 공통전극과 화소전극을 노출시키도록 함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 횡전계방식 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4d는 상기 도 3에 도시된 어레이 기판의 IIIa-IIIa'선, IIIb-IIIb선 및 IIIc-IIIc'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 데이터패드부와 게이트패드부로 구성되는 패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 4a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121), 게이트라인(미도시), 공통전극(108), 화소전극(118), 제 2 연결라인(미도시), 공통라인(108L) 및 공통전극라인(미도시)을 형성하며, 패드부에 게이트패드라인(116p)과 데이터패드라인(117p)을 형성한다.
이때, 상기 공통라인(108L)과 공통전극라인은 데이터라인에 대해 실질적으로 평행한 방향으로 각각 화소영역의 좌측 가장자리와 우측 가장자리에 형성되게 되며, 상기 공통전극(108)과 화소전극(118)은 상기 게이트라인에 대해 실질적으로 평행한 방향으로 형성되게 된다.
이때, 상기 공통전극(108)은 그 일측이 상기 공통라인(108L)에 연결되며, 그 다른 일측이 상기 공통전극라인에 연결되게 된다.
여기서, 상기 게이트전극(121), 게이트라인, 공통전극(108), 화소전극(118), 제 2 연결라인, 공통라인(108L), 공통전극라인, 게이트패드라인(116p) 및 데이터패 드라인(117p)은 제 1 도전막과 제 2 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
이때, 상기 게이트전극(121), 게이트라인, 제 2 연결라인, 공통라인(108L), 공통전극라인, 게이트패드라인(116p) 및 데이터패드라인(117p)은 상기 제 2 도전막으로 이루어지며, 그 하부에 상기 제 1 도전막으로 이루어지며 상기 게이트전극(121), 게이트라인, 제 2 연결라인, 공통라인(108L), 공통전극라인, 게이트패드라인(116p) 및 데이터패드라인(117p)과 실질적으로 동일한 형태로 패터닝된 게이트전극패턴(121'), 게이트라인패턴(미도시), 제 2 연결라인패턴(미도시), 공통라인패턴(108L'), 공통전극라인패턴(미도시), 게이트패드라인패턴(116p') 및 데이터패드라인패턴(117p')이 형성되게 된다.
또한, 상기 공통전극(108) 및 화소전극(118)은 상기 제 1 도전막으로 이루어지며, 그 상부에 상기 제 2 도전막으로 이루어지며 상기 공통전극(108) 및 화소전극(118)과 실질적으로 동일한 형태로 패터닝된 공통전극패턴(108') 및 화소전극패턴(118')이 형성되게 된다.
상기 제 2 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
이때, 상기 제 2 도전막으로 구리를 적용하는 경우에는 상기 제 1 도전막으로 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄(MoTi)과 같은 도전물질을 사용할 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인, 공통전극(108), 화소전극(118), 제 2 연결라인, 공통라인(108L), 공통전극라인, 게이트패드라인(116p) 및 데이터패드라인(117p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.
이때, 상기 제 2 마스크공정을 통해 상기 게이트절연막(115a)의 일부영역을 선택적으로 제거함으로써 최외곽 공통전극이 형성될 상기 어레이 기판(110)의 화소영역 상, 하단에 한 쌍의 제 1 콘택홀(140a, 미도시)을 형성하며, 상기 화소전극패턴(118')의 일측 끝단의 일부를 노출시키는 제 2 콘택홀(140b)을 형성하게 된다.
또한, 상기 제 2 마스크공정을 통해 상기 게이트절연막(115a)의 일부영역을 선택적으로 제거함으로써 상기 어레이 기판(110)의 패드부에 상기 데이터패드라인(117p)의 일부를 노출시키는 제 3 콘택홀(140c) 및 상기 게이트패드라인(116p)의 일부를 노출시키는 제 4 콘택홀(140d)을 형성하게 된다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실 리콘 박막패턴(125')이 형성되게 된다.
여기서, 본 발명의 실시예에 따른 상기 액티브패턴(124) 및 제 1 콘택홀(140a) 내지 제 4 콘택홀(140d)은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 5a 내지 도 5f는 상기 도 4b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인, 공통전극(108), 화소전극(118), 제 2 연결라인, 공통라인(108L), 공통전극라인, 게이트패드라인(116p) 및 데이터패드라인(117p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막(120) 및 n+ 비정질 실리콘 박막(125)을 형성한다.
그리고, 도 5b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 제 1 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 제 1 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 제 1 감광막(170)을 현상하고 나면, 도 5c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a)과 제 2 감광막패턴(170b)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 n+ 비정질 실리콘 박막(125) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a)은 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(170b)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 5d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a)과 제 2 감광막패턴(170b)을 마스크로 하여, 그 하부에 형성된 게이트절연막(115a)과 비정질 실리콘 박막(120) 및 n+ 비정질 실리콘 박막(125)을 선택적으로 제거한다.
이때, 도 5d는 게이트절연막(115a)이 일부 두께로 남도록 패터닝된 경우를 예를 들어 설명하고 있는데, 이는 후술할 감광막의 애싱(ashing)시 플라즈마에 의해 상기 패드부의 패드부라인(116p, 117p)이 손상 받는 것을 방지하기 위한 것이나, 본 발명이 이에 한정되는 것은 아니며 상기 제 1 투과영역(I)의 게이트절연막(115a)을 완전히 제거하여 상기 어레이 기판(110) 및 패드부라인(116p, 117p)의 일부가 노출되도록 할 수 있다.
이후, 상기 제 1 감광막패턴(170a)과 제 2 감광막패턴(170b)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 5e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴의 두께만큼이 제거된 제 3 감광막패턴(170a')으로 상기 차단영역(III)에 대응하는 액티브패턴 영역에만 남아있게 된다.
이후, 도 5f에 도시된 바와 같이, 상기 남아있는 제 3 감광막패턴(170a')을 마스크로 하여 상기 게이트절연막(115a)과 n+ 비정질 실리콘 박막 및 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125')이 형성되게 된다.
이때, 상기 제 1 투과영역(I)의 남은 게이트절연막(115a)이 제거됨에 따라 최외곽 공통전극이 형성될 화소영역 상, 하단 및 상기 공통라인(108L)과 공통전극라인의 일부를 노출시키는 한 쌍의 제 1 콘택홀(140a)이 형성되며, 상기 화소전극패턴(118')의 일측 끝단의 일부를 노출시키는 제 2 콘택홀(140b)이 형성되게 된다. 또한, 상기 제 1 투과영역(I)의 남은 게이트절연막(115a)이 제거됨에 따라 상기 패드부 라인(116p, 117p)의 일부를 노출시키는 제 3, 제 4 콘택홀(140c, 140d)이 형 성되게 된다.
다음으로, 도 4c에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 제 3 도전막과 제 4 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 4 도전막으로 이루어진 소오스전극(122), 드레인전극(123), 데이터라인(미도시) 및 화소전극라인(118l)을 형성하는 동시에 상기 제 3 도전막으로 이루어진 한 쌍의 최외곽 공통전극(108a, 미도시) 및 연결전극(118a)을 형성하게 된다.
이때, 상기 최외곽 공통전극(108a)은 상기 제 1 콘택홀(140a) 내에 형성되어 상기 제 1 콘택홀(140a)을 통해 그 하부의 공통라인(108L)과 공통전극라인에 전기적으로 접속하게 되며, 상기 연결전극(118a)은 상기 화소전극라인(118l)으로부터 화소영역 쪽으로 분기되어 상기 제 2 콘택홀(140b) 내에 형성됨에 따라 상기 노출된 화소전극패턴(118')과 전기적으로 접속하게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 어레이 기판(110)의 패드부에 상기 제 3 도전막으로 이루어진 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다. 이때, 상기 데이터패드전극(127p) 및 게이트패드전극(126p)은 각각 상기 제 3 콘택홀(140c) 및 제 4 콘택홀(140d)을 통해 그 하부의 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하게 된다.
이때, 상기 제 4 도전막으로 이루어진 상기 소오스전극(122), 드레인전극(123), 데이터라인 및 화소전극라인(118l) 하부에는 상기 제 3 도전막으로 이루 어지며 각각 상기 소오스전극(122), 드레인전극(123), 데이터라인 및 화소전극라인(118l)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(122'), 드레인전극패턴(123'), 데이터라인패턴(미도시) 및 화소전극라인패턴(118l')이 형성되어 있다.
또한, 상기 제 3 도전막으로 이루어진 상기 최외곽 공통전극(108a), 연결전극(118a), 데이터패드전극(127p) 및 게이트패드전극(126p) 상부에는 상기 제 4 도전막으로 이루어지며 각각 상기 최외곽 공통전극(108a), 연결전극(118a), 데이터패드전극(127p) 및 게이트패드전극(126p)과 실질적으로 동일한 형태로 패터닝된 최외곽 공통전극패턴(108a'), 연결전극패턴(118a'), 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')이 형성되어 있다.
이하 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 6a 내지 도 6d는 상기 도 4c에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 제 3 도전막(130)과 제 4 도전막(150)을 형성한다.
이때, 상기 제 4 도전막(150)은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리와 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 3 도전막(130)은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다.
이후, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스 트와 같은 감광성물질로 이루어진 제 2 감광막(270)을 형성한 후 본 발명의 실시예에 따른 마스크(280)를 통해 상기 제 2 감광막(270)에 선택적으로 광을 조사한다.
이때, 본 발명의 실시예에 사용한 상기 마스크(280)에는 조사된 광을 모두 투과시키는 투과영역(I) 및 조사된 모든 광을 차단하는 차단영역(II)이 마련되어 있으며, 상기 마스크(280)를 투과한 광만이 상기 제 2 감광막(270)에 조사되게 된다.
이어서, 상기 마스크(280)를 통해 노광된 제 2 감광막(270)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(II)을 통해 광이 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 6 감광막패턴(270f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 제 4 도전막(150) 표면이 노출되게 된다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 6 감광막패턴(270f)을 마스크로 하여, 그 하부에 형성된 제 3 도전막과 제 4 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 제 4 도전막으로 이루어진 소오스전극(122), 드레인전극(123), 데이터라인(미도시) 및 화소전극라인(118l)이 형성되는 동시에 상기 제 3 도전막으로 이루어진 한 쌍의 최외곽 공통전극(108a, 미도시) 및 연결전극(118a)이 형성되게 된다.
이때, 상기 최외곽 공통전극(108a)은 상기 제 1 콘택홀 내에 형성되어 상기 제 1 콘택홀을 통해 그 하부의 공통라인(108L)과 공통전극라인에 전기적으로 접속하게 되며, 상기 연결전극(118a)은 상기 화소전극라인(118l)으로부터 화소영역 쪽 으로 분기되어 상기 제 2 콘택홀 내에 형성됨에 따라 상기 노출된 화소전극패턴(118')과 전기적으로 접속하게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 어레이 기판(110)의 패드부에 상기 제 3 도전막으로 이루어진 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성되게 된다. 이때, 상기 데이터패드전극(127p) 및 게이트패드전극(126p)은 각각 상기 제 3 콘택홀 및 제 4 콘택홀을 통해 그 하부의 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하게 된다.
이때, 상기 제 4 도전막으로 이루어진 상기 소오스전극(122), 드레인전극(123), 데이터라인 및 화소전극라인(118l) 하부에는 상기 제 3 도전막으로 이루어지며 각각 상기 소오스전극(122), 드레인전극(123), 데이터라인 및 화소전극라인(118l)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(122'), 드레인전극패턴(123'), 데이터라인패턴(미도시) 및 화소전극라인패턴(118l')이 형성되어 있다.
또한, 상기 제 3 도전막으로 이루어진 상기 최외곽 공통전극(108a), 연결전극(118a), 데이터패드전극(127p) 및 게이트패드전극(126p) 상부에는 상기 제 4 도전막으로 이루어지며 각각 상기 최외곽 공통전극(108a), 연결전극(118a), 데이터패드전극(127p) 및 게이트패드전극(126p)과 실질적으로 동일한 형태로 패터닝된 최외곽 공통전극패턴(108a'), 연결전극패턴(118a'), 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')이 형성되어 있다.
그리고, 계속하여 상기 제 3 마스크공정을 이용하여 상기 n+ 비정질 실리콘 박막패턴을 선택적으로 제거함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(125n)을 형성하게 된다.
다음으로, 도 4d에 도시된 바와 같이, 상기 소오스전극(122), 드레인전극(123), 데이터라인, 화소전극라인(118l), 최외곽 공통전극(108a), 연결전극(118a), 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성된 어레이 기판(110) 전면에 보호막(115b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 게이트절연막(115a)과 보호막(115b)을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소영역을 오픈시키는 홀(H)을 형성하게 된다.
이때, 상기 공통전극패턴, 화소전극패턴, 연결전극패턴, 최외곽 공통전극패턴, 게이트패드전극패턴 및 데이터패드전극패턴이 제거됨에 따라 상기 공통전극(108), 화소전극(118), 연결전극(118a), 최외곽 공통전극(108a), 게이트패드전극(126p) 및 데이터패드전극(127p) 표면을 외부로 노출되게 된다.
이하, 도면을 참조하여 상기 제 4 마스크공정을 상세히 설명한다.
도 7a 내지 도 7e는 상기 도 4d에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 소오스전극(122), 드레인전극(123), 데이터라인, 화소전극라인(118l), 최외곽 공통전극(108a), 연결전극(118a), 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성된 어레이 기판(110) 전면에 보호막(115b)을 형성한다.
이후, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 3 감광막(370)을 형성한 후 본 발명의 실시예에 따른 마스크(380)를 통해 상기 제 3 감광막(370)에 선택적으로 광을 조사한다.
이때, 본 발명의 실시예에 사용한 상기 마스크(380)에는 조사된 광을 모두 투과시키는 투과영역(I) 및 조사된 모든 광을 차단하는 차단영역(II)이 마련되어 있으며, 상기 마스크(380)를 투과한 광만이 상기 제 3 감광막(370)에 조사되게 된다.
여기서, 본 발명의 실시예의 경우에는 상기 연결전극(118a) 주위까지 화소영역을 오픈하기 위해 상기 연결전극(118)영역도 상기 마스크(380)의 투과영역(I)이 적용되는 것을 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 연결전극(118)영역에 상기 마스크(380)의 차단영역(II)을 적용하는 경우도 가능하다.
이어서, 상기 마스크(380)를 통해 노광된 제 3 감광막(370)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(II)을 통해 광이 차단된 영역에는 소정 두께의 감광막패턴(370')이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 3 감광막이 완전히 제거되어 상기 보호막(115b) 표면이 노출되게 된다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 감광막패턴(370')을 마스크로 하여, 그 하부에 형성된 게이트절연막(115a)과 보호막(115b)을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소영역을 오픈시키는 홀(H)이 형 성되는 동시에 상기 어레이 기판(110)의 패드부의 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')이 노출되게 된다.
그리고, 도 7e에 도시된 바와 같이, 상기 오픈된 화소영역 및 패드부의 제 4 도전막을 선택적으로 제거함으로써 상기 공통전극패턴, 화소전극패턴, 연결전극패턴, 최외곽 공통전극패턴, 게이트패드전극패턴 및 데이터패드전극패턴이 제거됨에 따라 상기 공통전극(108), 화소전극(118), 연결전극(118a), 최외곽 공통전극(108a), 게이트패드전극(126p) 및 데이터패드전극(127p) 표면이 외부로 노출되게 된다.
이때, 전술한 바와 같이 상기 연결전극(118)영역에 상기 마스크(380)의 차단영역(II)을 적용하는 경우에는 상기 오픈된 화소영역 및 패드부의 제 4 도전막을 선택적으로 제거함으로써 상기 공통전극패턴, 화소전극패턴, 최외곽 공통전극패턴, 게이트패드전극패턴 및 데이터패드전극패턴이 제거됨에 따라 상기 공통전극(108), 화소전극(118), 최외곽 공통전극(108a), 게이트패드전극(126p) 및 데이터패드전극(127p) 표면이 외부로 노출되게 된다.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
전술한 바와 같이 상기 본 발명의 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4a 내지 도 4d는 상기 도 3에 도시된 어레이 기판의 IIIa-IIIa'선, IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5f는 상기 도 4b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 6a 내지 도 6d는 상기 도 4c에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 7a 내지 도 7e는 상기 도 4d에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
108 : 공통전극 108a,108a' : 최외곽 공통전극
108b,108b' : 연결라인 108l : 공통전극라인
108L : 공통라인 110 : 어레이 기판
116 : 게이트라인 117 : 데이터라인
118 : 화소전극 118a : 연결전극
118l : 화소전극라인 121 : 게이트전극
122 : 소오스전극 123 : 드레인전극

Claims (16)

  1. 화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 공통전극과 화소전극을 형성하는 동시에 제 2 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계;
    상기 제 1 기판 위에 게이트절연막을 형성하는 단계;
    제 2 마스크공정을 통해 상기 게이트전극 상부에 비정질 실리콘 박막으로 이루어진 액티브패턴을 형성하는 단계;
    상기 제 2 마스크공정을 이용하여 상기 게이트절연막을 선택적으로 패터닝하여 화소영역 상, 하단의 제 1 기판 표면을 노출시키는 제 1 콘택홀을 형성하는 단계;
    제 3 마스크공정을 통해 상기 게이트전극 상부에 형성하되, 제 4 도전막으로 이루어지며, 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 3 마스크공정을 이용하여 상기 제 1 콘택홀 내에 제 3 도전막으로 이루어진 최외곽 공통전극을 형성하는 단계;
    상기 제 1 기판 위에 보호막을 형성하며, 제 4 마스크공정을 통해 상기 게이트절연막과 보호막을 선택적으로 제거함으로써 상기 제 1 기판의 화소영역을 오픈 시키는 홀을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 공통전극과 화소전극 및 최외곽 공통전극은 상기 게이트라인에 대해 평행한 방향으로 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 제 1 기판의 패드부에 상기 제 1 도전막으로 이루어진 데이터패드라인과 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 제 1 기판의 화소영역에 형성하되, 상기 제 2 도전막으로 이루어지며 상기 데이터라인에 대해 평행한 방향으로 배치된 공통라인 및 공통전극라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  4. 제 1 항에 있어서, 상기 공통전극 및 화소전극 상부에 상기 2 도전막으로 이루어진 공통전극패턴 및 화소전극패턴이 형성되어 있는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  5. 제 4 항에 있어서, 상기 제 2 마스크공정을 이용하여 상기 게이트절연막을 선택적으로 패터닝하여 상기 화소전극패턴의 일부를 노출시키는 제 2 콘택홀을 형 성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  6. 제 2 항에 있어서, 상기 제 2 마스크공정을 이용하여 상기 게이트절연막을 선택적으로 패터닝하여 상기 제 1 기판의 패드부에 상기 데이터패드라인의 일부를 노출시키는 제 3 콘택홀 및 상기 게이트패드라인의 일부를 노출시키는 제 4 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  7. 제 3 항에 있어서, 상기 제 1 콘택홀은 상기 공통라인 및 공통전극라인의 일부를 노출시키는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  8. 제 7 항에 있어서, 상기 최외곽 공통전극은 상기 제 1 콘택홀을 통해 상기 노출된 공통라인 및 공통전극라인의 일부와 전기적으로 접속하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  9. 제 5 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 제 4 도전막으로 상기 드레인전극에 연결되는 화소전극라인을 형성하되, 상기 화소전극라인 하부에는 상기 제 3 도전막으로 이루어진 화소전극라인패턴이 형성되어 있는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  10. 제 9 항에 있어서, 상기 화소전극라인패턴은 화소영역 쪽으로 연장되어 상기 제 3 도전막으로 이루어진 연결전극을 구성하며, 상기 연결전극은 상기 제 2 콘택홀을 통해 상기 노출된 화소전극패턴에 전기적으로 접속하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  11. 제 6 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 제 3 도전막으로 형성하되, 상기 제 3 콘택홀 및 제 4 콘택홀을 통해 상기 데이터패드라인 및 게이트패드라인에 전기적으로 접속하는 데이터패드전극 및 게이트패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  12. 제 11 항에 있어서, 상기 최외곽 공통전극과 데이터패드전극 및 게이트패드전극 상부에 상기 4 도전막으로 이루어진 최외곽 공통전극패턴과 데이터패드전극패턴 및 게이트패드전극패턴이 형성되어 있는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  13. 제 12 항에 있어서, 상기 공통전극과 화소전극 상부에 상기 제 2 도전막으로 이루어진 공통전극패턴과 화소전극패턴이 형성되어 있는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  14. 제 13 항에 있어서, 상기 제 4 마스크공정을 이용하여 상기 게이트절연막과 보호막을 선택적으로 제거함으로써 상기 제 1 기판 패드부의 데이터패드전극패턴 및 게이트패드전극패턴을 노출시키는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  15. 제 14 항에 있어서, 상기 오픈된 화소영역 및 패드부의 제 4 도전막을 선택적으로 제거함으로써 상기 공통전극패턴, 화소전극패턴, 최외곽 공통전극패턴, 게이트패드전극패턴 및 데이터패드전극패턴이 제거됨에 따라 상기 공통전극, 화소전극, 최외곽 공통전극, 게이트패드전극 및 데이터패드전극 표면이 외부로 노출되는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  16. 제 1 기판에 형성되며, 제 1 도전막으로 이루어진 공통전극과 화소전극;
    상기 제 1 기판에 형성되며, 제 2 도전막으로 이루어진 게이트전극과 게이트라인 및 상기 게이트전극과 게이트라인 하부에 상기 제 1 도전막으로 이루어진 게이트전극패턴과 게이트라인패턴;
    상기 제 1 기판에 형성되며, 상기 제 2 도전막으로 이루어지며 상기 게이트라인에 대해 평행한 방향으로 배치된 공통라인 및 공통전극라인;
    상기 게이트전극, 게이트라인, 공통라인 및 공통전극라인 위에 형성된 게이트절연막;
    상기 게이트전극 상부에 형성되며, 비정질 실리콘 박막으로 이루어진 액티브패턴;
    상기 게이트절연막이 선택적으로 패터닝되어 화소영역 상, 하단의 제 1 기판 표면 및 상기 공통라인과 공통전극라인의 일부를 노출시키는 제 1 콘택홀;
    상기 제 1 콘택홀 내에 제 3 도전막으로 형성되며, 상기 제 1 콘택홀을 통해 상기 노출된 공통전극과 공통라인의 일부와 전기적으로 접속하는 최외곽 공통전극;
    상기 게이트전극 상부에 형성되되, 제 4 도전막으로 이루어지며, 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인;
    상기 소오스/드레인전극 및 데이터라인 하부에 상기 제 3 도전막으로 이루어진 소오스/드레인전극패턴 및 데이터라인패턴;
    상기 제 1 기판 위에 형성된 보호막; 및
    상기 제 1 기판과 대항하여 합착하는 제 2 기판을 포함하며, 상기 공통전극과 화소전극 및 최외곽 공통전극은 상기 게이트라인에 대해 평행한 방향으로 배치되는 한편, 상기 화소영역의 게이트절연막과 보호막이 제거되어 상기 공통전극과 화소전극 및 최외곽 공통전극 표면이 외부로 노출되는 것을 특징으로 하는 횡전계방식 액정표시장치.
KR1020090070256A 2009-07-30 2009-07-30 횡전계방식 액정표시장치 및 그 제조방법 KR101622180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090070256A KR101622180B1 (ko) 2009-07-30 2009-07-30 횡전계방식 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070256A KR101622180B1 (ko) 2009-07-30 2009-07-30 횡전계방식 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110012512A KR20110012512A (ko) 2011-02-09
KR101622180B1 true KR101622180B1 (ko) 2016-05-18

Family

ID=43772423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070256A KR101622180B1 (ko) 2009-07-30 2009-07-30 횡전계방식 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101622180B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102252443B1 (ko) 2015-01-08 2021-05-14 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20110012512A (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
KR20070068918A (ko) 액정표시장치 및 그 제조방법
KR20080062927A (ko) 액정표시장치 및 그 제조방법
KR100983716B1 (ko) 액정표시장치 및 그 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR101680134B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101331812B1 (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101604271B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101849572B1 (ko) 액정표시장치의 제조방법
KR101649943B1 (ko) 액정표시장치의 제조방법
KR101643267B1 (ko) 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4