KR101649943B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR101649943B1
KR101649943B1 KR1020090060862A KR20090060862A KR101649943B1 KR 101649943 B1 KR101649943 B1 KR 101649943B1 KR 1020090060862 A KR1020090060862 A KR 1020090060862A KR 20090060862 A KR20090060862 A KR 20090060862A KR 101649943 B1 KR101649943 B1 KR 101649943B1
Authority
KR
South Korea
Prior art keywords
pattern
photoresist pattern
electrode
line
conductive film
Prior art date
Application number
KR1020090060862A
Other languages
English (en)
Other versions
KR20110003206A (ko
Inventor
김빈
김성기
김해열
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090060862A priority Critical patent/KR101649943B1/ko
Publication of KR20110003206A publication Critical patent/KR20110003206A/ko
Application granted granted Critical
Publication of KR101649943B1 publication Critical patent/KR101649943B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치의 제조방법은 에치스타퍼(etch stopper) 구조를 채택함으로써 이동도를 증가시켜 소자특성을 향상시키며, 상기 에치스타퍼와 액티브패턴을 한번의 마스크공정으로 형성하고 소오스/드레인전극과 보호층을 한번의 마스크공정으로 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하는 것을 특징으로 한다.
에치스타퍼, 액티브패턴, 마스크수, 다중노출 마스크

Description

액정표시장치의 제조방법{METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 에치스타퍼 구조의 박막 트랜지스터를 4마스크 공정을 통해 형성하도록 한 액정표시장치의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이와 같이, 일반적으로 액티브패턴을 비정질 실리콘 박막으로 사용할 경우에는 게이트전극이 하부에 구성되는 스테거드 타입(staggered type)의 박막 트랜지스터를 사용하게 되며, 상기 스테거드 타입의 박막 트랜지스터는 다시 에치백(etch back) 구조와 에치스타퍼(etch stopper) 구조로 나눌 수 있다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필 터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 전술한 에치백 구조의 박막 트랜지스터는 구조가 단순하여 제조공정이 간단한 반면에, 채널 상부의 n+ 비정질 실리콘 박막을 에칭(etching)하는 과정에서 박막 트랜지스터의 백 채널(back channel)이 손상을 받을 수 있으며, 이로 인해 소자의 신뢰성에 문제가 되고 있다.
또한, n+ 비정질 실리콘 박막을 에칭할 때, 오버 에칭의 정도에 따라서 액티브패턴의 두께가 달라지게 된다. 예를 들어 30 ~ 70nm 정도의 n+ 비정질 실리콘 박막을 제거하려면 채널영역의 비정질 실리콘 박막이 어느 정도 오버 에칭되는데, 오버 에칭되는 액티브 패턴의 두께가 유리기판의 위치마다 다르므로, 박막 트랜지스터의 특성을 일정하게 유지하려면 오버 에칭되는 정도를 고려하여 비정질 실리콘 박막을 두껍게 증착 해야 한다. 그 결과 액티브패턴의 채널 저항이 커져서 이동도가 감소하게 된다.
또한, 상기 노출된 액티브패턴의 백 채널을 외부의 광원으로부터 차단하기 위해 컬러필터 기판에 블랙매트릭스를 구성하는데, 오히려 백라이트 광원이 상기 블랙매트릭스에 의해 반사되어 상기 액티브패턴의 백 채널로 침투하는 경우가 발생하게 된다. 이러한 경우에는 상기 에치백 구조의 박막 트랜지스터에 오프전류가 발생하여 화질이 저하되는 단점이 있다.
이에 전술한 에치백 구조의 박막 트랜지스터에서 발생하는 문제점을 개선하기 위해 에치스타퍼 구조의 박막 트랜지스터가 제안되었다. 그러나, 상기 에치스타퍼 구조의 박막 트랜지스터는 상기 에치스타퍼를 형성하는데 있어 마스크공정이 추가되는 단점이 있다.
도 2a 내지 도 2f는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 에치스타퍼 구조의 박막 트랜지스터의 제조공정을 개략적으로 나타내고 있다.
도 2a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으 로 이루어진 액티브패턴(24)을 형성한다.
이후, 도 2c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 절연물질을 증착한 다음, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 절연물질을 선택적으로 패터닝함으로써 상기 액티브패턴(24)의 채널영역을 가리는 에치스타퍼(50)를 형성한다.
그리고, 도 2d에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 n+ 비정질 실리콘 박막과 도전성 금속물질을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 n+ 비정질 실리콘 박막은 상기 제 4 마스크공정을 통해 상기 소오스전극(22)과 드레인전극(23) 형태대로 패터닝되어 상기 액티브패턴(24)의 소오스/드레인영역과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25)을 형성하게 된다.
다음으로, 도 2e에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 어레이 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거함으로써 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 2f에 도시된 바와 같이, 투명한 도전성 금속물질을 상기 어레이 기판(10) 전면에 증착한 후, 포토리소그래피공정(제 6 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 에치스타퍼 구조의 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 에치스타퍼, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 최소 6번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 에치스타퍼 구조를 채택함으로써 이동도가 증가되고 소자의 신뢰성이 향상된 액정표시장치의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기 에치스타퍼와 액티브패턴을 한번의 마스크공정으로 형성하고 소오스/드레인전극과 보호층을 한번의 마스크공정으로 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작하도록 한 액정표시장치의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 제 1 마스크공정으로 게이트전극과 게이트라인 등의 게이트 배선을 형성하고, 제 2 마스크공정으로 액티브패턴과 에치스타퍼를 형성하고, 제 3 마스크공정으로 오믹-콘택층을 형성하며, 제 4 마스크공정으로 소오스/드레인전극 및 데이터라인 등의 데이터 배선을 형성하는 동시에 화소전극을 형성하는 것을 특징으로 한다.
상기 제 2 마스크공정은 다중노출 마스크를 적용할 수 있으며, 상기 제 4 마스크공정은 하프-톤 마스크를 적용할 수 있다. 또한, 상기 제 4 마스크공정은 리프트-오프공정을 추가로 적용할 수 있으며, 상기 제 4 마스크공정을 통해 보호막을 형성할 수도 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 액티브패턴과 에치스타퍼를 한번의 마스크공정으로 형성함으로써 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치의 제조방법은 소오스전극과 드레인전극 및 보호막을 한번의 마스크공정으로 형성함으로써 제조공정을 더욱 단순화하여 수율을 개선하는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치의 제조방법은 에치스타퍼 구조를 채택함으로써 이동도 등의 소자특성을 향상시킬 수 있는 한편 대면적 기판에서의 공정 균일도를 향상시킬 수 있는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하 여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소를 나타내고 있다.
이때, 도면에는 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 핑거(finger) 형태의 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 화소전극라인(118L)을 통해 상기 화소전극(118)에 전기적으로 접속하게 된다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트 라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
참고로, 도면부호 140a 및 140b는 게이트절연막(미도시)에 형성된 제 1 콘택홀 및 제 2 콘택홀을 각각 나타내며, 이때 상기 게이트패드전극(126p)은 상기 제 1 콘택홀(140a)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하고 상기 데이터패드전극(127p)은 상기 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
이때, 상기 화소영역의 일측에는 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치된 공통라인(108l)이 형성되어 있는 한편, 상기 공통라인(108l) 상부에는 상기 게이트절연막에 형성된 제 3 콘택홀(140c)을 통해 전기적으로 접속하는 공통전극라인(108L)이 형성되어 있으며, 상기 다수개의 공통전 극(108)은 그 일측이 상기 공통전극라인(108L)에 연결됨에 따라 상기 공통라인(108l)을 통해 공통전압을 인가 받게 된다.
또한, 상기 다수개의 화소전극(118)은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치된 상기 화소전극라인(118L)에 연결되며, 상기 화소전극라인(118L)을 통해 상기 드레인전극(123)과 전기적으로 접속하게 된다.
제 3 도전막으로 이루어진 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117) 하부에는 제 2 도전막으로 이루어진 소오스전극패턴(미도시)과 드레인전극패턴(미도시) 및 데이터라인패턴(미도시)이 각각 형성되어 있다.
이때, 상기 제 3 도전막은 구리와 같은 저저항 도전물질로 이루어질 수 있으며, 상기 제 2 도전막은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄(MoTi)과 같은 도전물질로 이루어질 수 있다.
상기 공통라인(108l)과 게이트패드라인(116p) 및 데이터패드라인(117p)은 게이트 배선, 즉 게이트전극(121) 및 게이트라인(116)을 구성하는 불투명한 제 1 도전막으로 이루어지며, 상기 공통전극(108), 화소전극(118), 공통전극라인(108L), 화소전극라인(118L), 게이트패드전극(126p) 및 데이터패드전극(127p)은 상기 소오스전극패턴과 드레인전극패턴 및 데이터라인패턴을 구성하는 상기 제 2 도전막으로 이루어질 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 데이터패드라인은 상기 소오스전극패턴과 드레인전극패턴 및 데이터라인패턴을 구성하는 상기 제 2 도전막으로 형성할 수도 있다. 또한, 상기 본 발명의 데이터패드라인은 상기 소오 스전극과 드레인전극 및 데이터라인을 구성하는 상기 제 3 도전막으로 형성할 수도 있다.
이때, 상기 화소전극라인(118L)의 일부는 상기 게이트절연막을 사이에 두고 그 하부의 게이트라인(116)의 일부와 중첩되어 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 스토리지 커패시터는 화소전극라인과 전단의 게이트라인이 중첩된 형태로 형성될 수도 있으며, 상기의 스토리지 온 게이트(storage on gate) 구조 대신에 화소전극과 공통전극라인이 중첩되어 형성된 스토리지 온 커먼(storage on common) 구조를 가질 수도 있다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
한편, 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 액티브패턴의 채널영역 상부에 아일랜드 형태로 에치스타퍼(115)를 형성함으로써 박막 트랜지스터의 오프전류를 감소시키는 한편 이동도를 향상시킬 수 있게 된다. 즉, 상기 에치스타퍼(115)는 상기 액티브패턴의 백 채널이 노출되는 상기 액티브패턴의 채널영역 상부에 형성됨으로써 채널영역 상부의 n+ 비정질 실리콘 박막을 식각하는 과정에서 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지할 수 있게 된다.
또한, 상기 액티브패턴과 에치스타퍼(115)는 다중노출 마스크를 이용하여 한번의 마스크공정으로 형성함으로써 어레이 기판(110)을 제조하는데 있어 한번의 마 스크수를 줄일 수 있게 된다.
이와 같이 본 발명의 제 1 실시예에 따른 액정표시장치는 다중노출 마스크, 즉 암부로 이루어진 차단영역, 모든 광을 투과시키는 제 1 투과영역, 하프-톤의 제 2 투과영역 및 하프-톤과 슬릿부가 적용된 제 3 투과영역의 멀티 톤(multi tone) 마스크를 이용한 한번의 마스크공정으로 액티브패턴과 에치스타퍼 및 콘택홀을 형성하고, 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)와 리프트-오프공정을 이용하여 한번의 마스크공정으로 데이터 배선과 패드부 전극 및 보호막을 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4d는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 게이트패드부 및 데이터패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116) 및 공통라인(108l)을 형성하며 패드부에 게이트패드라인(116p)과 데이터패드라인(117p)을 형성한다. 다만, 전술한 바와 같이 상기 데이터패드라인은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위한 후술할 제 4 마스크공정을 통해 형성할 수도 있다.
이때, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 게이트패드라인(116p) 및 데이터패드라인(117p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 게이트패드라인(116p) 및 데이터패드라인(117p)이 형성된 어레이 기판(110) 전면에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하며, 상기 액티브패턴(124)의 채널영역 상부에 상기 절연막으로 이루어진 에치스타퍼(115)를 형성한다.
상기 에치스타퍼(115)는 상기 액티브패턴(124)의 채널영역 상부에 아일랜드 형태로 형성됨으로써 후술할 공정에서 상기 채널영역 상부의 n+ 비정질 실리콘 박막을 식각할 때 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지하게 된다.
이때, 상기 어레이 기판(110)의 패드부에는 상기 게이트절연막의 일부영역이 제거되어 상기 게이트패드라인(116p) 및 데이터패드라인(117p)의 일부를 노출시키는 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)이 각각 형성되게 되며, 또한 상기 어레이 기판(110)의 화소영역에는 상기 게이트절연막의 일부영역이 제거되어 상기 공통라인(108l)의 일부를 노출시키는 제 3 콘택홀(140c)이 형성되게 된다.
여기서, 본 발명의 제 1 실시예에 따른 상기 액티브패턴(124)과 에치스타퍼(115) 및 콘택홀(140a~140c)은 다중노출 마스크를 이용한 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 6a 내지 도 6h는 도 4b 및 도 5b에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 게이트패드라인(116p) 및 데이터패드라인(117p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막(120) 및 절연막(115')을 형성한다.
그리고, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한 후, 본 발명의 제 1 실시예에 따른 다중노출 마스크(180)를 통해 상기 제 1 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 다중노출 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투 과영역(I)과 광의 일부만 투과시키고 일부는 차단하기 위해 하프-톤 부로 이루어진 제 2 투과영역(II)과 하프-톤 부와 슬릿부로 이루어진 제 3 투과영역(III) 및 조사된 모든 광을 차단하는 차단영역(IV)이 마련되어 있으며, 상기 다중노출 마스크(180)를 투과한 광만이 상기 제 1 감광막(170)에 조사되게 된다.
이어서, 상기 다중노출 마스크(180)를 통해 노광된 상기 제 1 감광막(170)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(IV)과 제 2 투과영역(II) 및 제 3 투과영역(III)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 5 감광막패턴(170e)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 절연막(115') 표면이 노출되게 된다.
이때, 상기 차단영역(IV)에 형성된 제 1 감광막패턴(170a)은 상기 제 2 투과영역(II)과 제 3 투과영역(III)을 통해 형성된 제 2 감광막패턴(170b) 내지 제 5 감광막패턴(170e)보다 두껍게 형성된다. 또한, 상기 제 3 투과영역(III)을 통해 형성된 상기 제 2 감광막패턴(170b)과 제 3 감광막패턴(170c)은 상기 제 2 투과영역(II)을 통해 형성된 상기 제 4 감광막패턴(170c)과 제 5 감광막패턴(170e)보다 두껍게 형성되며, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패 턴(170a) 내지 제 5 감광막패턴(170e)을 마스크로 하여, 그 하부에 형성된 게이트절연막(115a), 비정질 실리콘 박막(120) 및 절연막(115')을 선택적으로 제거한다.
이때, 도 6d는 패드부 라인(116p, 117p) 상부의 절연막(115')이 일부 남도록 패터닝된 경우를 예를 들어 설명하고 있는데, 이는 후술할 감광막의 애싱(ashing)시 플라즈마에 의해 패드부 라인(116p, 117p)이 손상 받는 것을 방지하기 위한 것이나, 본 발명이 이에 한정되는 것은 아니며 상기 패드부 라인(116p, 117p) 상부의 절연막(115')을 제거하여 상기 패드부 라인(116p, 117p)의 일부가 노출되도록 할 수 있다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 5 감광막패턴(170e)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴과 제 5 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴과 제 5 감광막패턴의 두께만큼이 제거된 제 6 감광막패턴(170a') 내지 제 8 감광막패턴(170c')으로 상기 차단영역(IV)과 제 3 투과영역(III)에 대응하는 소오스영역과 드레인영역 및 상기 소오스영역과 드레인영역 사이의 채널영역에만 남아있게 된다.
이후, 도 6f에 도시된 바와 같이, 상기 남아있는 제 6 감광막패턴(170a') 내지 제 8 감광막패턴(170c')을 마스크로 하여 그 하부에 형성된 비정질 실리콘 박막과 절연막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되는 동시에 상기 어레이 기판(110)의 패드부에 각각 상기 게이트패드라인(116p) 및 데이터패드라인(117p)의 일부를 노출시키는 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)이 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 상기 절연막으로 이루어지며 상기 액티브패턴(124)과 실질적으로 동일한 형태로 패터닝된 절연막패턴(115")이 형성되게 된다.
이후, 상기 제 6 감광막패턴(170a') 내지 제 8 감광막패턴(170c')의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 6g에 도시된 바와 같이, 상기 제 3 투과영역(III)의 제 7 감광막패턴과 제 8 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 6 감광막패턴은 상기 제 7 감광막패턴과 제 8 감광막패턴의 두께만큼이 제거된 제 9 감광막패턴(170a")으로 상기 차단영역(III)에 대응하는 채널영역에만 남아있게 된다.
이후, 도 6h에 도시된 바와 같이, 상기 남아있는 제 9 감광막패턴(170a")을 마스크로 하여 상기 절연막의 일부영역을 선택적으로 제거함으로써 상기 액티브패턴(124) 상부에 상기 절연막으로 이루어지며 상기 액티브패턴(124)의 채널영역을 보호하는 에치스타퍼(115)가 형성되게 된다.
이와 같이 본 발명의 제 1 실시예에 따른 액티브패턴(124)과 에치스타퍼(115)는 다중노출 마스크를 이용함으로써 한번의 마스크공정을 통해 형성할 수 있게 된다. 그 결과 박막 트랜지스터의 제조에 사용되는 마스크수를 줄여 제조공정 및 비용이 절감되는 효과를 제공하게 된다.
또한, 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 액티브패턴(124) 의 백 채널이 노출되지 않게 상기 에치스타퍼(115)를 형성하여 보호함으로써 상기 액티브패턴(124)의 두께를 상대적으로 얇게 할 수 있으며, 상기 액티브패턴(124)의 백 채널이 오염되는 것을 방지할 수 있게 된다. 그 결과 상기 액티브패턴(124)과 게이트절연막(115a)의 두께를 얇게 할 수 있어 실질적으로 박막 트랜지스터의 구동전압과 문턱전압이 낮아지는 효과를 얻을 수 있다.
다음으로, 도 4c에 도시된 바와 같이, 상기 액티브패턴(124)과 에치스타퍼(115)가 형성된 어레이 기판(110) 전면에 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(125n)이 형성되게 된다.
그리고, 도 4d 및 도 5c에 도시된 바와 같이, 상기 오믹-콘택층(125n)이 형성된 어레이 기판(110) 전면에 제 2 도전막과 제 3 도전막을 증착한 후, 포토리소그래피공정(제 4 마스크공정)과 리프트-오프(lift off)공정을 적용함으로써 한번의 마스크공정으로 화소부에 상기 제 3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)을 형성하는 동시에 상기 제 2 도전막으로 이루어진 공통전극(108), 화소전극(118), 공통전극라인(108L) 및 화소전극라인(118L)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 상기 제 2 도전막으로 이루어진 데이터패드전극(127p) 및 게이 트패드전극(126p)을 각각 형성하게 된다.
이때, 상기 게이트패드전극(126p) 및 데이터패드전극(127p)은 상기 게이트절연막(115a)에 형성된 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 각각 상기 게이트패드라인(116p) 및 데이터패드라인(117p)에 전기적으로 접속하며, 상기 공통전극라인(108L)은 상기 게이트절연막(115a)에 형성된 제 3 콘택홀(140c)을 통해 상기 공통라인(108l)에 전기적으로 접속하게 된다.
또한, 상기 제 3 도전막으로 이루어진 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117) 하부에는 상기 제 2 도전막으로 이루어진 소오스전극패턴(122')과 드레인전극패턴(123') 및 데이터라인패턴(117')이 각각 형성되어 있다.
그리고, 상기 공통전극(108), 화소전극(118), 공통전극라인(108L), 화소전극라인(118L), 게이트패드전극(126p) 및 데이터패드전극(127p)을 제외한 어레이 기판(110) 전면에는 소정의 절연물질로 이루어진 보호막(115b)이 형성되게 된다.
여기서, 상기 제 4 마스크공정은 하프-톤 마스크 및 리프트-오프공정을 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(122), 드레인전극(123), 데이터라인(117), 공통전극(108), 화소전극(118), 공통전극라인(108L), 화소전극라인(118L), 게이트패드전극(126p), 데이터패드전극(127p) 및 보호막(115b)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 4 마스크공정을 상세히 설명한다.
도 7a 내지 도 7g는 도 4d 및 도 5c에 도시된 본 발명의 제 1 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 액티브패턴(124)과 에치스타퍼(115)가 형성된 어레이 기판(110) 전면에 제 2 도전막(130)과 제 3 도전막(140)을 형성한다.
이때, 상기 제 3 도전막(140)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 구리와 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 2 도전막(130)은 상기 구리의 확산을 방지하고 부착(adhesion)특성을 향상시키기 위해 몰리브덴 티타늄(MoTi)과 같은 도전물질로 이루어질 수 있다.
이후, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(170)을 형성한 후 하프-톤 마스크(180)를 통해 상기 제 2 감광막(170)에 선택적으로 광을 조사한다.
이때, 본 발명의 제 1 실시예에 사용한 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 제 2 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 제 2 감광막(170)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 제 3 도전막(140) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)은 제 2 투과영역(II)을 통해 형성된 제 5 감광막패턴(170e)과 제 6 감광막패턴(170f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막을 선택적으로 제거하게 되면, 상기 게이트전극(121) 상부에 상기 제 3 도전막으로 이루어지며 각각 상기 액티브패턴(124)의 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극(122)과 드레인전극(123)이 형성되며, 상기 제 3 도전막으로 이루어지며 상기 게이트라인(116)과 교차하여 화소영역을 정의하는 데이터라인(117)이 형성되게 된다.
이때, 상기 화소영역에는 상기 제 2 도전막으로 이루어지며 교대로 배치되어 횡전계를 발생하는 공통전극(108)과 화소전극(118)이 형성되는 한편, 상기 제 2 도전막으로 이루어지며 상기 게이트라인(116)과 실질적으로 동일한 방향으로 배치되어 각각 상기 공통전극(108) 및 화소전극(118)의 일측과 연결되는 공통전극라인(미도시) 및 화소전극라인(118L)이 형성되게 된다.
또한, 패드부의 어레이 기판(110)에는 상기 제 2 도전막으로 이루어지며 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 하부의 게이트패드라인(116p) 및 데이 터패드라인(117p)과 전기적으로 접속하는 게이트패드전극(126p) 및 데이터패드전극(127p)이 형성되게 된다.
이때, 전술한 바와 같이 상기 제 4 마스크공정을 통해 상기 제 2 도전막 또는 제 3 도전막으로 데이터패드라인을 형성할 수도 있으며, 이 경우에는 데이터패드전극을 형성할 필요가 없고 상기 데이터패드라인이 데이터패드전극의 역할을 하게 된다.
이때, 상기 제 3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(117) 하부에는 상기 제 2 도전막으로 이루어지며 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(122')과 드레인전극패턴(123') 및 데이터라인패턴(117')이 각각 형성되게 된다.
또한, 상기 제 2 도전막으로 이루어진 공통전극(108), 화소전극(118), 공통전극라인, 화소전극라인(118L), 게이트패드전극(126p) 및 데이터패드전극(127p) 상부에는 상기 제 3 도전막으로 이루어지며 상기 공통전극(108), 화소전극(118), 공통전극라인, 화소전극라인(118L), 게이트패드전극(126p) 및 데이터패드전극(127p)과 실질적으로 동일한 형태로 패터닝된 공통전극패턴(108'), 화소전극패턴(118'), 공통전극라인패턴(미도시), 화소전극라인패턴(118L'), 게이트패드전극패턴(126p') 및 데이터패드전극패턴(127p')이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 7e에 도시된 바와 같이, 상기 제 2 투과영 역(II)의 제 5 감광막패턴과 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 4 감광막패턴은 상기 제 5 감광막패턴과 제 6 감광막패턴의 두께만큼이 제거된 제 7 감광막패턴(170a') 내지 제 10 감광막패턴(170d')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
그리고, 상기 제 7 감광막패턴(170a') 내지 제 10 감광막패턴(170d')이 남아있는 상기 어레이 기판(110) 전면에 소정의 절연물질로 이루어진 보호막(115b)을 형성한다.
이후, 도 7f에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 7 감광막패턴 내지 제 10 감광막패턴을 제거하게 되는데, 이때 상기 차단영역(III)의 제 7 감광막패턴 내지 제 10 감광막패턴 상부에 증착된 보호막은 상기 제 7 감광막패턴 내지 제 10 감광막패턴과 함께 제거되게 된다.
다음으로, 도 7g에 도시된 바와 같이, 상기 제 3 도전막을 식각하여 상기 공통전극패턴, 화소전극패턴, 공통전극라인패턴, 화소전극라인패턴, 게이트패드전극패턴 및 데이터패드전극패턴을 선택적으로 제거함으로써 상기 공통전극(108), 화소전극(118), 공통전극라인, 화소전극라인(118L), 게이트패드전극(126p) 및 데이터패드전극(127p) 표면을 외부로 노출시키게 된다.
이와 같이 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 다중노출 마스크를 이용한 한번의 마스크공정으로 액티브패턴과 에치스타퍼를 형성하고 하프-톤 마스크 및 리프트오프공정을 이용함으로써 한번의 마스크공정을 통해 소오스전극, 드레인전극, 데이터라인, 공통전극, 화소전극, 공통전극라인, 화소전극라인, 게이트패드전극, 데이터패드전극 및 보호막을 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 된다.
이때, 제 4 마스크공정을 통해 패터닝되는 상기 보호막은 상기 공통전극, 화소전극, 공통전극라인, 화소전극라인, 게이트패드전극 및 데이터패드전극을 제외한 어레이 기판 전면에 형성되는데, 이는 상기 제 4 마스크공정에 적용되는 하프-톤 마스크의 차단영역이 상기 공통전극, 화소전극, 공통전극라인, 화소전극라인, 게이트패드전극 및 데이터패드전극 영역에 적용되기 때문이다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 하프-톤 마스크의 차단영역을 소오스전극과 드레인전극 및 데이터라인 영역에 적용함으로써 보호막이 없는 구조에도 적용 가능하며, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 8a 내지 도 8d는 본 발명의 제 2 실시예에 따른 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 제 1 마스크공정 내지 제 3 마스크공정은 전술한 본 발명의 제 1 실시예에 따른 제 1 마스크공정 내지 제 3 마스크공정과 실질적으로 동일하다.
도 8a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(210)의 화소부에 게이트전극(221)과 게이트라인(216) 및 공통라인(미도시)을 형성하며 패드부에 게이트패드라인(216p)과 데이터패드라인(217p)을 형성한다. 다만, 전술한 바와 같이 상기 데이터패드라인은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위한 후술할 제 4 마스크공정을 통해 형성할 수도 있다.
이때, 상기 게이트전극(221), 게이트라인(216), 공통라인, 게이트패드라 인(216p) 및 데이터패드라인(217p)은 제 1 도전막을 상기 어레이 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 8b에 도시된 바와 같이, 상기 게이트전극(221), 게이트라인(216), 공통라인, 게이트패드라인(216p) 및 데이터패드라인(217p)이 형성된 어레이 기판(210) 전면에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(221) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(224)을 형성하며, 상기 액티브패턴(224)의 채널영역 상부에 상기 절연막으로 이루어진 에치스타퍼(215)를 형성한다.
상기 에치스타퍼(215)는 상기 액티브패턴(224)의 채널영역 상부에 아일랜드 형태로 형성됨으로써 후술할 공정에서 상기 채널영역 상부의 n+ 비정질 실리콘 박막을 식각할 때 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지하게 된다.
이때, 상기 어레이 기판(210)의 패드부에는 상기 게이트절연막의 일부영역이 제거되어 상기 게이트패드라인(216p) 및 데이터패드라인(217p)의 일부를 노출시키는 제 1 콘택홀(240a) 및 제 2 콘택홀(240b)이 각각 형성되게 되며, 또한 상기 어레이 기판(210)의 화소영역에는 상기 게이트절연막의 일부영역이 제거되어 상기 공통라인의 일부를 노출시키는 제 3 콘택홀(미도시)이 형성되게 된다.
여기서, 본 발명의 제 2 실시예에 따른 상기 액티브패턴(224)과 에치스타퍼(215)는 전술한 제 1 실시예와 동일하게 다중노출 마스크를 이용한 한번의 마스 크공정(제 2 마스크공정)으로 형성함으로써 박막 트랜지스터의 제조에 사용되는 마스크수를 줄여 제조공정 및 비용이 절감되는 효과를 제공하게 된다.
또한, 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 액티브패턴(224)의 백 채널이 노출되지 않게 상기 에치스타퍼(215)를 형성하여 보호함으로써 상기 액티브패턴(224)의 두께를 상대적으로 얇게 할 수 있으며, 상기 액티브패턴(224)의 백 채널이 오염되는 것을 방지할 수 있게 된다. 그 결과 상기 액티브패턴(224)과 게이트절연막(215a)의 두께를 얇게 할 수 있어 실질적으로 박막 트랜지스터의 구동전압과 문턱전압이 낮아지는 효과를 얻을 수 있다.
다음으로, 도 8c에 도시된 바와 같이, 상기 액티브패턴(224)과 에치스타퍼(215)가 형성된 어레이 기판(210) 전면에 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(224)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층(225n)이 형성되게 된다.
그리고, 도 8d에 도시된 바와 같이, 상기 오믹-콘택층(225n)이 형성된 어레이 기판(210) 전면에 제 2 도전막과 제 3 도전막을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 패터닝함으로써 화소부에 상기 제 3 도전막으로 이루어진 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)을 형성하는 동시에 상기 제 2 도전막으로 이루어진 공통전극(208), 화소전극(218), 공통전극라인(미도시) 및 화소전극라인(218L)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 어레이 기판(210)의 데이터패드부 및 게이트패드부에 상기 제 2 도전막으로 이루어진 데이터패드전극(227p) 및 게이트패드전극(226p)을 각각 형성하게 된다.
이때, 상기 게이트패드전극(226p) 및 데이터패드전극(227p)은 상기 게이트절연막(215a)에 형성된 제 1 콘택홀(240a) 및 제 2 콘택홀(240b)을 통해 각각 상기 게이트패드라인(216p) 및 데이터패드라인(217p)에 전기적으로 접속하며, 상기 공통전극라인은 상기 게이트절연막(215a)에 형성된 제 3 콘택홀을 통해 상기 공통라인에 전기적으로 접속하게 된다.
또한, 상기 제 3 도전막으로 이루어진 상기 소오스전극(222)과 드레인전극(223) 및 데이터라인(217) 하부에는 상기 제 2 도전막으로 이루어진 소오스전극패턴(222')과 드레인전극패턴(223') 및 데이터라인패턴(217')이 각각 형성되어 있다.
여기서, 상기 제 4 마스크공정은 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(222), 드레인전극(223), 데이터라인(217), 공통전극(208), 화소전극(218), 공통전극라인, 화소전극라인(218L), 게이트패드전극(226p) 및 데이터패드전극(227p)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 4 마스크공정을 상세히 설명한다.
도 9a 내지 도 9e는 도 8d에 도시된 본 발명의 제 2 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 9a에 도시된 바와 같이, 상기 액티브패턴(224)과 에치스타퍼(215)가 형성 된 어레이 기판(210) 전면에 제 2 도전막(230)과 제 3 도전막(240)을 형성한다.
이때, 상기 제 3 도전막(240)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 구리와 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 2 도전막(230)은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다.
이후, 도 9b에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(270)을 형성한 후 하프-톤 마스크(280)를 통해 상기 감광막(270)에 선택적으로 광을 조사한다.
이때, 본 발명의 제 2 실시예에 사용한 상기 하프-톤 마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(280)를 투과한 광만이 상기 감광막(270)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(280)를 통해 노광된 감광막(270)을 현상하고 나면, 도 9c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 6 감광막패턴(270f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 3 도전막(240) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a)과 제 2 감광막패 턴(270b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(270c) 내지 제 6 감광막패턴(270f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 9d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 6 감광막패턴(270f)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막을 선택적으로 제거하게 되면, 상기 게이트전극(221) 상부에 상기 제 3 도전막으로 이루어지며 각각 상기 액티브패턴(224)의 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극(222)과 드레인전극(223)이 형성되며, 상기 제 3 도전막으로 이루어지며 상기 게이트라인(216)과 교차하여 화소영역을 정의하는 데이터라인(217)이 형성되게 된다.
이때, 상기 화소영역에는 상기 제 2 도전막으로 이루어지며 교대로 배치되어 횡전계를 발생하는 공통전극(208)과 화소전극(218)이 형성되는 한편, 상기 제 2 도전막으로 이루어지며 상기 게이트라인(216)과 실질적으로 동일한 방향으로 배치되어 각각 상기 공통전극(208) 및 화소전극(218)의 일측과 연결되는 공통전극라인(미도시) 및 화소전극라인(218L)이 형성되게 된다.
또한, 패드부의 어레이 기판(210)에는 상기 제 2 도전막으로 이루어지며 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 하부의 게이트패드라인(216p) 및 데이터패드라인(217p)과 전기적으로 접속하는 게이트패드전극(226p) 및 데이터패드전 극(227p)이 형성되게 된다.
이때, 전술한 바와 같이 상기 제 4 마스크공정을 통해 상기 제 2 도전막 또는 제 3 도전막으로 데이터패드라인을 형성할 수도 있으며, 이 경우에는 데이터패드전극을 형성할 필요가 없고 상기 데이터패드라인이 데이터패드전극의 역할을 하게 된다.
이때, 상기 제 3 도전막으로 이루어진 소오스전극(222)과 드레인전극(223) 및 데이터라인(217) 하부에는 상기 제 2 도전막으로 이루어지며 상기 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(222')과 드레인전극패턴(223') 및 데이터라인패턴(217')이 각각 형성되게 된다.
또한, 상기 제 2 도전막으로 이루어진 공통전극(208), 화소전극(218), 공통전극라인, 화소전극라인(218L), 게이트패드전극(226p) 및 데이터패드전극(227p) 상부에는 상기 제 3 도전막으로 이루어지며 상기 공통전극(208), 화소전극(218), 공통전극라인, 화소전극라인(218L), 게이트패드전극(226p) 및 데이터패드전극(227p)과 실질적으로 동일한 형태로 패터닝된 공통전극패턴(208'), 화소전극패턴(218'), 공통전극라인패턴(미도시), 화소전극라인패턴(218L'), 게이트패드전극패턴(226p') 및 데이터패드전극패턴(227p')이 형성되게 된다.
이후, 상기 제 1 감광막패턴(270a) 내지 제 6 감광막패턴(270f)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 9e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴 내지 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴과 제 2 감광막패턴은 상기 제 3 감광막패턴 내지 제 6 감광막패턴의 두께만큼이 제거된 제 7 감광막패턴(270a')과 제 8 감광막패턴(270b')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
다음으로, 상기 제 3 도전막을 식각하여 상기 공통전극패턴, 화소전극패턴, 공통전극라인패턴, 화소전극라인패턴, 게이트패드전극패턴 및 데이터패드전극패턴을 선택적으로 제거함으로써 상기 공통전극(208), 화소전극(218), 공통전극라인, 화소전극라인(218L), 게이트패드전극(226p) 및 데이터패드전극(227p) 표면을 외부로 노출시키게 된다.
이와 같이 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 다중노출 마스크를 이용한 한번의 마스크공정으로 액티브패턴과 에치스타퍼를 형성하고 하프-톤 마스크를 이용한 한번의 마스크공정을 통해 소오스전극, 드레인전극, 데이터라인, 공통전극, 화소전극, 공통전극라인, 화소전극라인, 게이트패드전극 및 데이터패드전극을 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 된다.
한편, 본 발명은 제 2 도전막과 제 3 도전막의 증착과 함께 보호막을 증착하고, 상기 본 발명의 제 2 실시예와 동일하게 제 4 마스크공정에 적용되는 하프-톤 마스크의 차단영역을 소오스전극과 드레인전극 및 데이터라인 영역에 적용하여 어레이 기판을 제작할 수도 있으며, 이를 다음의 본 발명의 제 3 실시예를 통해 상세히 설명한다.
도 10a 내지 도 10d는 본 발명의 제 3 실시예에 따른 액정표시장치에 있어 서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 제 1 마스크공정 내지 제 3 마스크공정은 전술한 본 발명의 제 1 실시예와 제 2 실시예에 따른 제 1 마스크공정 내지 제 3 마스크공정과 실질적으로 동일하다.
도 10a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(310)의 화소부에 게이트전극(321)과 게이트라인(316) 및 공통라인(미도시)을 형성하며 패드부에 게이트패드라인(316p)과 데이터패드라인(317p)을 형성한다. 다만, 전술한 바와 같이 상기 데이터패드라인은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위한 후술할 제 4 마스크공정을 통해 형성할 수도 있다.
이때, 상기 게이트전극(321), 게이트라인(316), 공통라인, 게이트패드라인(316p) 및 데이터패드라인(317p)은 제 1 도전막을 상기 어레이 기판(310) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 10b에 도시된 바와 같이, 상기 게이트전극(321), 게이트라인(316), 공통라인, 게이트패드라인(316p) 및 데이터패드라인(317p)이 형성된 어레이 기판(310) 전면에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(321) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(324)을 형성하며, 상기 액티브패턴(324)의 채널영역 상부에 상기 절연막으로 이루어진 에치스타퍼(315)를 형성한다.
이때, 상기 어레이 기판(310)의 패드부에는 상기 게이트절연막의 일부영역이 제거되어 상기 게이트패드라인(316p) 및 데이터패드라인(317p)의 일부를 노출시키는 제 1 콘택홀(340a) 및 제 2 콘택홀(340b)이 각각 형성되게 되며, 또한 상기 어레이 기판(310)의 화소영역에는 상기 게이트절연막의 일부영역이 제거되어 상기 공통라인의 일부를 노출시키는 제 3 콘택홀(미도시)이 형성되게 된다.
여기서, 본 발명의 제 3 실시예에 따른 상기 액티브패턴(324)과 에치스타퍼(315)는 전술한 제 1 실시예 및 제 2 실시예와 동일하게 다중노출 마스크를 이용한 한번의 마스크공정(제 2 마스크공정)으로 형성함으로써 박막 트랜지스터의 제조에 사용되는 마스크수를 줄여 제조공정 및 비용이 절감되는 효과를 제공하게 된다.
또한, 본 발명의 제 3 실시예에 따른 액정표시장치는 상기 액티브패턴(324)의 백 채널이 노출되지 않게 상기 에치스타퍼(315)를 형성하여 보호함으로써 상기 액티브패턴(324)의 두께를 상대적으로 얇게 할 수 있으며, 상기 액티브패턴(324)의 백 채널이 오염되는 것을 방지할 수 있게 된다. 그 결과 상기 액티브패턴(324)과 게이트절연막(315a)의 두께를 얇게 할 수 있어 실질적으로 박막 트랜지스터의 구동전압과 문턱전압이 낮아지는 효과를 얻을 수 있다.
다음으로, 도 10c에 도시된 바와 같이, 상기 액티브패턴(324)과 에치스타퍼(315)가 형성된 어레이 기판(310) 전면에 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(324)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층(325n)이 형성되게 된다.
그리고, 도 10d에 도시된 바와 같이, 상기 오믹-콘택층(325n)이 형성된 어레이 기판(310) 전면에 제 2 도전막과 제 3 도전막 및 보호막(315b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 패터닝함으로써 화소부에 상기 제 3 도전막으로 이루어진 소오스전극(322)과 드레인전극(323) 및 데이터라인(317)을 형성하는 동시에 상기 제 2 도전막으로 이루어진 공통전극(308), 화소전극(318), 공통전극라인(미도시) 및 화소전극라인(318L)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 어레이 기판(310)의 데이터패드부 및 게이트패드부에 상기 제 2 도전막으로 이루어진 데이터패드전극(327p) 및 게이트패드전극(326p)을 각각 형성하게 된다.
이때, 상기 게이트패드전극(326p) 및 데이터패드전극(327p)은 상기 게이트절연막(315a)에 형성된 제 1 콘택홀(340a) 및 제 2 콘택홀(340b)을 통해 각각 상기 게이트패드라인(316p) 및 데이터패드라인(317p)에 전기적으로 접속하며, 상기 공통전극라인은 상기 게이트절연막(315a)에 형성된 제 3 콘택홀을 통해 상기 공통라인에 전기적으로 접속하게 된다.
또한, 상기 제 3 도전막으로 이루어진 상기 소오스전극(322)과 드레인전극(323) 및 데이터라인(317) 하부에는 상기 제 2 도전막으로 이루어진 소오스전극패턴(322')과 드레인전극패턴(323') 및 데이터라인패턴(317')이 각각 형성되어 있다.
이때, 상기 보호막(315b)은 상기 하프-톤 마스크의 차단영역에 대응하는 소오스전극(322)과 드레인전극(323) 및 데이터라인(317) 상부에만 남아있게 된다.
여기서, 상기 제 4 마스크공정은 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(322), 드레인전극(323), 데이터라인(317), 공통전극(308), 화소전극(318), 공통전극라인, 화소전극라인(318L), 게이트패드전극(326p), 데이터패드전극(327p) 및 보호막(315b)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 4 마스크공정을 상세히 설명한다.
도 11a 내지 도 11f는 도 10d에 도시된 본 발명의 제 3 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 11a에 도시된 바와 같이, 상기 액티브패턴(324)과 에치스타퍼(315)가 형성된 어레이 기판(310) 전면에 제 2 도전막(330)과 제 3 도전막(340) 및 보호막(315b)을 형성한다.
이때, 상기 제 3 도전막(340)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 구리와 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 2 도전막(330)은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다.
이후, 도 11b에 도시된 바와 같이, 상기 어레이 기판(310) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(370)을 형성한 후 하프-톤 마스크(380)를 통해 상기 감광막(370)에 선택적으로 광을 조사한다.
이때, 본 발명의 제 3 실시예에 사용한 상기 하프-톤 마스크(380)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(380)를 투과한 광만이 상기 감광막(370)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(380)를 통해 노광된 감광막(370)을 현상하고 나면, 도 11c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(370a) 내지 제 6 감광막패턴(370f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 보호막(315b) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(370a)과 제 2 감광막패턴(370b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(370c) 내지 제 6 감광막패턴(370f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 11d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(370a) 내지 제 6 감광막패턴(370f)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막 및 보호막(315b)을 선택적으로 제거하게 되면, 상기 게이트전극(321) 상부에 상기 제 3 도전막으로 이루어지며 각각 상기 액티브패턴(324)의 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극(322)과 드레인전극(323)이 형성되며, 상기 제 3 도전막으로 이루어지며 상기 게이트라인(316)과 교차하여 화소영역을 정의하는 데이터라인(317)이 형성되게 된다.
이때, 상기 화소영역에는 상기 제 2 도전막으로 이루어지며 교대로 배치되어 횡전계를 발생하는 공통전극(308)과 화소전극(318)이 형성되는 한편, 상기 제 2 도전막으로 이루어지며 상기 게이트라인(316)과 실질적으로 동일한 방향으로 배치되어 각각 상기 공통전극(308) 및 화소전극(318)의 일측과 연결되는 공통전극라인(미도시) 및 화소전극라인(318L)이 형성되게 된다.
또한, 패드부의 어레이 기판(310)에는 상기 제 2 도전막으로 이루어지며 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 하부의 게이트패드라인(316p) 및 데이터패드라인(317p)과 전기적으로 접속하는 게이트패드전극(326p) 및 데이터패드전극(327p)이 형성되게 된다.
이때, 전술한 바와 같이 상기 제 4 마스크공정을 통해 상기 제 2 도전막 또는 제 3 도전막으로 데이터패드라인을 형성할 수도 있으며, 이 경우에는 데이터패드전극을 형성할 필요가 없고 상기 데이터패드라인이 데이터패드전극의 역할을 하게 된다.
이때, 상기 제 3 도전막으로 이루어진 소오스전극(322)과 드레인전극(323) 및 데이터라인(317) 하부에는 상기 제 2 도전막으로 이루어지며 상기 소오스전극(322)과 드레인전극(323) 및 데이터라인(317)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(322')과 드레인전극패턴(323') 및 데이터라인패턴(317')이 각각 형성되게 된다.
또한, 상기 제 2 도전막으로 이루어진 공통전극(308), 화소전극(318), 공통 전극라인, 화소전극라인(318L), 게이트패드전극(326p) 및 데이터패드전극(327p) 상부에는 상기 제 3 도전막으로 이루어지며 상기 공통전극(308), 화소전극(318), 공통전극라인, 화소전극라인(318L), 게이트패드전극(326p) 및 데이터패드전극(327p)과 실질적으로 동일한 형태로 패터닝된 공통전극패턴(308'), 화소전극패턴(318'), 공통전극라인패턴(미도시), 화소전극라인패턴(318L'), 게이트패드전극패턴(326p') 및 데이터패드전극패턴(327p')이 형성되게 된다.
이때, 상기 보호막(315b)은 상기 소오스전극(322), 드레인전극(323), 데이터라인(317), 공통전극(308), 화소전극(318), 공통전극라인, 화소전극라인(318L), 게이트패드전극(326p) 및 데이터패드전극(327p) 상부에만 일정한 형태로 패터닝되어 남아있게 된다.
이후, 상기 제 1 감광막패턴(370a) 내지 제 6 감광막패턴(370f)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 11e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴 내지 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴과 제 2 감광막패턴은 상기 제 3 감광막패턴 내지 제 6 감광막패턴의 두께만큼이 제거된 제 7 감광막패턴(370a')과 제 8 감광막패턴(370b')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
다음으로, 도 11f에 도시된 바와 같이, 노출된 일부 보호막(315b)과 제 3 도전막을 식각하여 상기 공통전극패턴, 화소전극패턴, 공통전극라인패턴, 화소전극라인패턴, 게이트패드전극패턴 및 데이터패드전극패턴을 선택적으로 제거함으로써 상기 공통전극(308), 화소전극(318), 공통전극라인, 화소전극라인(318L), 게이트패드 전극(326p) 및 데이터패드전극(327p) 표면을 외부로 노출시키게 된다.
이때, 상기 보호막(315b)은 상기 하프-톤 마스크의 차단영역에 대응하는 소오스전극(322)과 드레인전극(323) 및 데이터라인(317) 상부에만 남아있게 된다.
이와 같이 상기 본 발명의 제 3 실시예에 따른 액정표시장치는 다중노출 마스크를 이용한 한번의 마스크공정으로 액티브패턴과 에치스타퍼를 형성하고 하프-톤 마스크를 이용한 한번의 마스크공정을 통해 소오스전극, 드레인전극, 데이터라인, 공통전극, 화소전극, 공통전극라인, 화소전극라인, 게이트패드전극, 데이터패드전극 및 보호막을 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 된다.
전술한 본 발명의 제 1 실시예 내지 제 3 실시예의 액정표시장치는 데이터 배선으로 구리와 같은 저저항 도전물질로 이루어진 제 3 도전막과 몰리브덴 티타늄과 같은 도전물질로 이루어진 제 2 도전막의 다중층을 적용한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 데이터 배선으로 몰리브덴 등으로 이루어진 제 2 도전막의 단일층을 적용할 수도 있다. 이 경우 제 4 마스크공정에 하프-톤 마스크를 사용할 필요가 없어 한번의 식각공정으로 데이터 배선과 함께 공통전극, 화소전극, 공통전극라인, 화소전극라인, 게이트패드전극 및 데이터패드전극을 형성할 수 있게 된다.
또한, 공통전극이나 화소전극으로 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 적용할 수도 있으며, 이 경우에는 상기 투명한 도전물질로 이루어진 제 2 도전막 위에 전술한 몰리브덴 티타늄과 같은 도전물질로 이루어진 제 3 도전막과 구리와 같은 저저항 도전물질로 이루어진 제 4 도전막이 적층된 다중층을 적용할 수 있다.
이 경우 전술한 본 발명의 제 1 실시예 내지 제 3 실시예에 따른 어레이 기판의 제조공정을 적용할 수 있으며, 이하 상기 제 1 실시예의 어레이 기판의 제조공정을 적용한 본 발명의 제 4 실시예를 예를 들어 설명한다.
도 12는 본 발명의 제 4 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도면에 도시된 바와 같이, 본 발명의 제 4 실시예에 따른 어레이 기판(410)에는 상기 어레이 기판(410) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(416)과 데이터라인(417)이 형성되어 있다. 또한, 또한, 상기 게이트라인(416)과 데이터라인(417)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정을 구동시키는 핑거형태의 공통전극(408)과 화소전극(418)이 교대로 배치되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(416)에 연결된 게이트전극(421), 데이터라인(417)에 연결된 소오스전극(422) 및 상기 화소전극(418)에 연결된 드레인전극(423)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(421)에 공급되는 게이트 전압에 의해 상기 소오스전극(422)과 드레인전극(423) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
상기 소오스전극(422)의 일부는 일방향으로 연장되어 상기 데이터라인(417) 의 일부를 구성하며, 상기 드레인전극(423)의 일부는 화소영역 쪽으로 연장되어 화소전극라인(418L)을 통해 상기 화소전극(418)에 전기적으로 접속하게 된다.
이와 같이 구성된 상기 어레이 기판(410)의 가장자리 영역에는 상기 게이트라인(416)과 데이터라인(417)에 각각 전기적으로 접속하는 게이트패드전극(426p)과 데이터패드전극(427p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(416)과 데이터라인(417)에 전달하게 된다.
즉, 상기 게이트라인(416)과 데이터라인(417)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(416p)과 데이터패드라인(417p)에 연결되며, 상기 게이트패드라인(416p)과 데이터패드라인(417p)은 상기 게이트패드라인(416p)과 데이터패드라인(417p)에 각각 전기적으로 접속된 게이트패드전극(426p)과 데이터패드전극(427p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
참고로, 도면부호 440a 및 440b는 게이트절연막(미도시)에 형성된 제 1 콘택홀 및 제 2 콘택홀을 각각 나타내며, 이때 상기 게이트패드전극(426p)은 상기 제 1 콘택홀(440a)을 통해 상기 게이트패드라인(416p)과 전기적으로 접속하고 상기 데이터패드전극(427p)은 상기 제 2 콘택홀(440b)을 통해 상기 데이터패드라인(417p)과 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(408)과 화소전극(418)이 교대로 배치되어 있다.
이때, 상기 화소영역의 일측에는 상기 게이트라인(416)에 대해 실질적으로 평행한 방향으로 배치된 공통라인(408l)이 형성되어 있는 한편, 상기 공통라인(408l) 상부에는 상기 게이트절연막에 형성된 제 3 콘택홀(440c)을 통해 전기적으로 접속하는 공통전극라인(408L)이 형성되어 있으며, 상기 다수개의 공통전극(408)은 그 일측이 상기 공통전극라인(408L)에 연결됨에 따라 상기 공통라인(408l)을 통해 공통전압을 인가 받게 된다.
또한, 상기 다수개의 화소전극(418)은 상기 게이트라인(416)에 대해 실질적으로 평행한 방향으로 배치된 상기 화소전극라인(418L)에 연결되며, 상기 화소전극라인(418L)을 통해 상기 드레인전극(423)과 전기적으로 접속하게 된다.
이때, 제 4 도전막으로 이루어진 상기 소오스전극(422)과 드레인전극(423) 및 데이터라인(417) 하부에는 제 2 도전막 및 제 3 도전막으로 이루어진 제 1, 제 2 소오스전극패턴(미도시)과 제 1, 제 2 드레인전극패턴(미도시) 및 제 1, 제 2 데이터라인패턴(미도시)이 각각 형성되어 있다.
이때, 상기 제 4 도전막은 구리와 같은 저저항 도전물질로 이루어질 수 있으며, 상기 제 3 도전막은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
또한, 상기 공통라인(408l)과 게이트패드라인(416p) 및 데이터패드라인(417p)은 게이트 배선, 즉 게이트전극(421) 및 게이트라인(416)을 구성하는 불투명한 제 1 도전막으로 이루어지며, 상기 공통전극(408), 화소전극(418), 공통전극 라인(408L), 화소전극라인(418L), 게이트패드전극(426p) 및 데이터패드전극(427p)은 상기 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴을 구성하는 상기 제 2 도전막으로 이루어질 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 데이터패드라인은 상기 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴을 구성하는 상기 제 2 도전막으로 형성할 수도 있다. 또한, 본 발명의 데이터패드라인은 상기 제 2 소오스전극패턴과 제 2 드레인전극패턴 및 제 2 데이터라인패턴을 구성하는 상기 제 3 도전막으로 형성할 수도 있으며, 상기 소오스전극과 드레인전극 및 데이터라인을 구성하는 상기 제 4 도전막으로 형성할 수도 있다.
이때, 상기 화소전극라인(418L)의 일부는 상기 게이트절연막을 사이에 두고 그 하부의 게이트라인(416)의 일부와 중첩되어 스토리지 커패시터(Cst)를 형성하게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 스토리지 커패시터는 화소전극라인과 전단의 게이트라인이 중첩된 형태로 형성될 수도 있으며, 상기의 스토리지 온 게이트 구조 대신에 화소전극과 공통전극라인이 중첩되어 형성된 스토리지 온 커먼 구조를 가질 수도 있다.
한편, 본 발명의 제 4 실시예에 따른 액정표시장치는 전술한 제 1 실시예 내지 제 3 실시예와 동일하게 상기 액티브패턴의 채널영역 상부에 아일랜드 형태로 에치스타퍼(415)를 형성함으로써 박막 트랜지스터의 오프전류를 감소시키는 한편 이동도를 향상시킬 수 있게 된다. 즉, 상기 에치스타퍼(415)는 상기 액티브패턴의 백 채널이 노출되는 상기 액티브패턴의 채널영역 상부에 형성됨으로써 채널영역 상 부의 n+ 비정질 실리콘 박막을 식각하는 과정에서 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지할 수 있게 된다.
또한, 상기 액티브패턴과 에치스타퍼(415)는 다중노출 마스크를 이용하여 한번의 마스크공정으로 형성함으로써 어레이 기판(410)을 제조하는데 있어 한번의 마스크수를 줄일 수 있게 된다.
이와 같이 본 발명의 제 4 실시예에 따른 액정표시장치는 다중노출 마스크, 즉 암부로 이루어진 차단영역, 모든 광을 투과시키는 제 1 투과영역, 하프-톤의 제 2 투과영역 및 하프-톤과 슬릿부가 적용된 제 3 투과영역의 멀티 톤 마스크를 이용한 한번의 마스크공정으로 액티브패턴과 에치스타퍼 및 콘택홀을 형성하고, 하프-톤 마스크와 리프트-오프공정을 이용하여 한번의 마스크공정으로 데이터 배선과 패드부 전극 및 보호막을 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 13a 내지 도 13d는 도 12에 도시된 어레이 기판의 XIIa-XIIa'선과 XIIb-XIIb선 및 XIIc-XIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 게이트패드부 및 데이터패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 13a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(410)의 화소부에 게이트전극(421)과 게이트라인(416) 및 공통라인(미도시)을 형성하며 패드부에 게이트패드라인(416p)과 데이터패드라인(417p)을 형성한다. 다만, 전술한 바와 같이 상기 데이터패드라인은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위한 후술할 제 4 마스크공정을 통해 형성할 수도 있다.
이때, 상기 게이트전극(421), 게이트라인(416), 공통라인, 게이트패드라인(416p) 및 데이터패드라인(417p)은 제 1 도전막을 상기 어레이 기판(410) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 13b에 도시된 바와 같이, 상기 게이트전극(421), 게이트라인(416), 공통라인, 게이트패드라인(416p) 및 데이터패드라인(417p)이 형성된 어레이 기판(410) 전면에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(421) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(424)을 형성하며, 상기 액티브패턴(424)의 채널영역 상부에 상기 절연막으로 이루어진 에치스타퍼(415)를 형성한다.
상기 에치스타퍼(415)는 상기 액티브패턴(424)의 채널영역 상부에 아일랜드 형태로 형성됨으로써 후술할 공정에서 상기 채널영역 상부의 n+ 비정질 실리콘 박막을 식각할 때 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지하게 된다.
이때, 상기 어레이 기판(410)의 패드부에는 상기 게이트절연막의 일부영역이 제거되어 상기 게이트패드라인(416p) 및 데이터패드라인(417p)의 일부를 노출시키는 제 1 콘택홀(440a) 및 제 2 콘택홀(440b)이 각각 형성되게 되며, 또한 상기 어레이 기판(410)의 화소영역에는 상기 게이트절연막의 일부영역이 제거되어 상기 공 통라인(408l)의 일부를 노출시키는 제 3 콘택홀(미도시)이 형성되게 된다.
여기서, 본 발명의 제 4 실시예에 따른 상기 액티브패턴(424)과 에치스타퍼(415)는 전술한 제 1 실시예 내지 제 3 실시예와 동일하게 다중노출 마스크를 이용한 한번의 마스크공정(제 2 마스크공정)으로 형성함으로써 박막 트랜지스터의 제조에 사용되는 마스크수를 줄여 제조공정 및 비용이 절감되는 효과를 제공하게 된다.
또한, 본 발명의 제 4 실시예에 따른 액정표시장치는 상기 액티브패턴(424)의 백 채널이 노출되지 않게 상기 에치스타퍼(415)를 형성하여 보호함으로써 상기 액티브패턴(424)의 두께를 상대적으로 얇게 할 수 있으며, 상기 액티브패턴(424)의 백 채널이 오염되는 것을 방지할 수 있게 된다. 그 결과 상기 액티브패턴(424)과 게이트절연막(415a)의 두께를 얇게 할 수 있어 실질적으로 박막 트랜지스터의 구동전압과 문턱전압이 낮아지는 효과를 얻을 수 있다.
다음으로, 도 13c에 도시된 바와 같이, 상기 액티브패턴(424)과 에치스타퍼(415)가 형성된 어레이 기판(410) 전면에 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(424)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층(425n)이 형성되게 된다.
그리고, 도 13d에 도시된 바와 같이, 상기 오믹-콘택층(425n)이 형성된 어레이 기판(410) 전면에 제 2 도전막과 제 3 도전막 및 제 4 도전막을 증착한 후, 포 토리소그래피공정(제 4 마스크공정)과 리프트-오프공정을 적용함으로써 한번의 마스크공정으로 화소부에 상기 제 4 도전막으로 이루어진 소오스전극(422)과 드레인전극(423) 및 데이터라인(417)을 형성하는 동시에 상기 제 2 도전막으로 이루어진 공통전극(408), 화소전극(418), 공통전극라인(미도시) 및 화소전극라인(418L)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 어레이 기판(410)의 데이터패드부 및 게이트패드부에 상기 제 2 도전막으로 이루어진 데이터패드전극(427p) 및 게이트패드전극(426p)을 각각 형성하게 된다.
이때, 상기 게이트패드전극(426p) 및 데이터패드전극(427p)은 상기 게이트절연막(415a)에 형성된 제 1 콘택홀(440a) 및 제 2 콘택홀(440b)을 통해 각각 상기 게이트패드라인(416p) 및 데이터패드라인(417p)에 전기적으로 접속하며, 상기 공통전극라인은 상기 게이트절연막(415a)에 형성된 제 3 콘택홀을 통해 상기 공통라인에 전기적으로 접속하게 된다.
또한, 상기 제 4 도전막으로 이루어진 상기 소오스전극(422)과 드레인전극(423) 및 데이터라인(417) 하부에는 상기 제 2 도전막 및 제 3 도전막으로 이루어진 제 1, 제 2 소오스전극패턴(422', 422")과 제 1, 제 2 드레인전극패턴(423', 423") 및 제 1, 제 2 데이터라인패턴(417', 417")이 각각 형성되어 있다.
그리고, 상기 공통전극(408), 화소전극(418), 공통전극라인, 화소전극라인(418L), 게이트패드전극(426p) 및 데이터패드전극(427p)을 제외한 어레이 기판(410) 전면에는 소정의 절연물질로 이루어진 보호막(415b)이 형성되게 된다.
여기서, 상기 제 4 마스크공정은 하프-톤 마스크 및 리프트-오프공정을 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(422), 드레인전극(423), 데이터라인(417), 공통전극(408), 화소전극(418), 공통전극라인, 화소전극라인(418L), 게이트패드전극(426p), 데이터패드전극(427p) 및 보호막(415b)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 4 마스크공정을 상세히 설명한다.
도 14a 내지 도 14g는 도 13d에 도시된 본 발명의 제 4 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 14a에 도시된 바와 같이, 상기 액티브패턴(424)과 에치스타퍼(415)가 형성된 어레이 기판(410) 전면에 제 2 도전막(420)과 제 3 도전막(430) 및 제 4 도전막(440)을 형성한다.
이때, 상기 제 4 도전막(440)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 구리와 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 3 도전막(430)은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막(420)은 공통전극, 화소전극, 공통전극라인, 화소전극라인, 게이트패드전극, 데이터패드전극을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
이후, 도 14b에 도시된 바와 같이, 상기 어레이 기판(410) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(470)을 형성한 후 하프-톤 마스크(480)를 통해 상기 감광막(470)에 선택적으로 광을 조사한다.
이때, 본 발명의 제 4 실시예에 사용한 상기 하프-톤 마스크(480)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(480)를 투과한 광만이 상기 감광막(470)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(480)를 통해 노광된 감광막(470)을 현상하고 나면, 도 14c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(470a) 내지 제 6 감광막패턴(470f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 4 도전막(440) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(470a) 내지 제 4 감광막패턴(470d)은 제 2 투과영역(II)을 통해 형성된 제 5 감광막패턴(470e)과 제 6 감광막패턴(470f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 14d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(470a) 내지 제 6 감광막패턴(470f)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막 및 제 4 도전막을 선택적으로 제거하게 되면, 상기 게이트전 극(421) 상부에 상기 제 4 도전막으로 이루어지며 각각 상기 액티브패턴(424)의 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극(422)과 드레인전극(423)이 형성되며, 상기 제 4 도전막으로 이루어지며 상기 게이트라인(416)과 교차하여 화소영역을 정의하는 데이터라인(417)이 형성되게 된다.
이때, 상기 화소영역에는 상기 제 2 도전막으로 이루어지며 교대로 배치되어 횡전계를 발생하는 공통전극(408)과 화소전극(418)이 형성되는 한편, 상기 제 2 도전막으로 이루어지며 상기 게이트라인(416)과 실질적으로 동일한 방향으로 배치되어 각각 상기 공통전극(408) 및 화소전극(418)의 일측과 연결되는 공통전극라인(미도시) 및 화소전극라인(418L)이 형성되게 된다.
또한, 패드부의 어레이 기판(410)에는 상기 제 2 도전막으로 이루어지며 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 하부의 게이트패드라인(416p) 및 데이터패드라인(417p)과 전기적으로 접속하는 게이트패드전극(426p) 및 데이터패드전극(427p)이 형성되게 된다.
이때, 전술한 바와 같이 상기 제 4 마스크공정을 통해 상기 제 2 도전막, 제 3 도전막 또는 제 4 도전막으로 데이터패드라인을 형성할 수도 있으며, 이 경우에는 데이터패드전극을 형성할 필요가 없고 상기 데이터패드라인이 데이터패드전극의 역할을 하게 된다.
이때, 상기 제 4 도전막으로 이루어진 소오스전극(422)과 드레인전극(423) 및 데이터라인(417) 하부에는 상기 제 2 도전막 및 제 3 도전막으로 이루어지며 상기 소오스전극(422)과 드레인전극(423) 및 데이터라인(417)과 실질적으로 동일한 형태로 패터닝된 제 1, 제 2 소오스전극패턴(422', 422")과 제 1, 제 2 드레인전극패턴(423', 423") 및 제 1, 제 2 데이터라인패턴(417', 417")이 각각 형성되게 된다.
또한, 상기 제 2 도전막으로 이루어진 공통전극(408), 화소전극(418), 공통전극라인, 화소전극라인(418L), 게이트패드전극(426p) 및 데이터패드전극(427p) 상부에는 상기 제 3 도전막 및 제 4 도전막으로 이루어지며 상기 공통전극(408), 화소전극(418), 공통전극라인, 화소전극라인(418L), 게이트패드전극(426p) 및 데이터패드전극(427p)과 실질적으로 동일한 형태로 패터닝된 제 1, 제 2 공통전극패턴(408', 408")과 제 1, 제 2 화소전극패턴(418', 418")과 제 1, 제 2 공통전극라인패턴(미도시)과 제 1, 제 2 화소전극라인패턴(418L', 418L")과 제 1, 제 2 게이트패드전극패턴(426p', 426p") 및 제 1, 제 2 데이터패드전극패턴(427p', 427p")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(470a) 내지 제 6 감광막패턴(470f)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 14e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 5 감광막패턴과 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 4 감광막패턴은 상기 제 5 감광막패턴과 제 6 감광막패턴의 두께만큼이 제거된 제 7 감광막패턴(470a') 내지 제 10 감광막패턴(470d')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
그리고, 상기 제 7 감광막패턴(470a') 내지 제 10 감광막패턴(470d')이 남아있는 상기 어레이 기판(410) 전면에 소정의 절연물질로 이루어진 보호막(415b)을 형성한다.
이후, 도 14f에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 7 감광막패턴 내지 제 10 감광막패턴을 제거하게 되는데, 이때 상기 차단영역(III)의 제 7 감광막패턴 내지 제 10 감광막패턴 상부에 증착된 보호막은 상기 제 7 감광막패턴 내지 제 10 감광막패턴과 함께 제거되게 된다.
다음으로, 도 14g에 도시된 바와 같이, 상기 제 3 도전막과 제 4 도전막을 식각하여 상기 제 1, 제 2 공통전극패턴, 제 1, 제 2 화소전극패턴, 제 1, 제 2 공통전극라인패턴, 제 1, 제 2 화소전극라인패턴, 제 1, 제 2 게이트패드전극패턴 및 제 1, 제 2 데이터패드전극패턴을 선택적으로 제거함으로써 상기 공통전극(408), 화소전극(418), 공통전극라인, 화소전극라인(418L), 게이트패드전극(426p) 및 데이터패드전극(427p) 표면을 외부로 노출시키게 된다.
이와 같이 상기 본 발명의 제 4 실시예에 따른 액정표시장치는 다중노출 마스크를 이용한 한번의 마스크공정으로 액티브패턴과 에치스타퍼를 형성하고 하프-톤 마스크 및 리프트오프공정을 이용함으로써 한번의 마스크공정을 통해 소오스전극, 드레인전극, 데이터라인, 공통전극, 화소전극, 공통전극라인, 화소전극라인, 게이트패드전극, 데이터패드전극 및 보호막을 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 된다.
상기 본 발명의 제 1 실시예 내지 제 4 실시예는 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 향상시킨 횡전계방식의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 일반적인 트위스티드 네마틱(Twisted Nematic; TN) 모드의 액정표시장치에도 적용 가능하다.
도 15는 본 발명의 제 5 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 상기 트위스티드 네마틱 모드의 액정표시장의 어레이 기판을 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 5 실시예에 따른 어레이 기판(510)에는 상기 어레이 기판(510) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(516)과 데이터라인(517)이 형성되어 있다. 또한, 또한, 상기 게이트라인(516)과 데이터라인(517)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 컬러필터 기판(미도시)의 공통전극과 함께 액정을 구동시키는 화소전극(518)이 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(516)에 연결된 게이트전극(521), 데이터라인(517)에 연결된 소오스전극(522) 및 상기 화소전극(518)에 연결된 드레인전극(523)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(521)에 공급되는 게이트 전압에 의해 상기 소오스전극(522)과 드레인전극(523) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
상기 소오스전극(522)의 일부는 일방향으로 연장되어 상기 데이터라인(517)의 일부를 구성하며, 상기 드레인전극(523)의 일부는 화소영역 쪽으로 연장되어 상기 화소전극(518)에 전기적으로 접속하게 된다.
이와 같이 구성된 상기 어레이 기판(510)의 가장자리 영역에는 상기 게이트라인(516)과 데이터라인(517)에 각각 전기적으로 접속하는 게이트패드전극(526p)과 데이터패드전극(527p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(516)과 데이터라인(517)에 전달하게 된다.
즉, 상기 게이트라인(516)과 데이터라인(517)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(516p)과 데이터패드라인(517p)에 연결되며, 상기 게이트패드라인(516p)과 데이터패드라인(517p)은 상기 게이트패드라인(516p)과 데이터패드라인(517p)에 각각 전기적으로 접속된 게이트패드전극(526p)과 데이터패드전극(527p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
참고로, 도면부호 540a 및 540b는 게이트절연막(미도시)에 형성된 제 1 콘택홀 및 제 2 콘택홀을 각각 나타내며, 이때 상기 게이트패드전극(526p)은 상기 제 1 콘택홀(540a)을 통해 상기 게이트패드라인(516p)과 전기적으로 접속하고 상기 데이터패드전극(527p)은 상기 제 2 콘택홀(540b)을 통해 상기 데이터패드라인(517p)과 전기적으로 접속하게 된다.
이때, 제 4 도전막으로 이루어진 상기 소오스전극(522)과 드레인전극(523) 및 데이터라인(517) 하부에는 제 2 도전막 및 제 3 도전막으로 이루어진 제 1, 제 2 소오스전극패턴(미도시)과 제 1, 제 2 드레인전극패턴(미도시) 및 제 1, 제 2 데이터라인패턴(미도시)이 각각 형성되어 있다.
이때, 상기 제 4 도전막은 구리와 같은 저저항 도전물질로 이루어질 수 있으며, 상기 제 3 도전막은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
또한, 상기 화소전극(518)과 게이트패드전극(526p) 및 데이터패드전극(527p)은 상기 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴을 구성하는 상기 제 2 도전막으로 이루어질 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 데이터패드라인은 상기 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴을 구성하는 상기 제 2 도전막으로 형성할 수도 있다. 또한, 상기 본 발명의 데이터패드라인은 상기 제 2 소오스전극패턴과 제 2 드레인전극패턴 및 제 2 데이터라인패턴을 구성하는 상기 제 3 도전막으로 형성하거나, 상기 소오스전극과 드레인전극 및 데이터라인을 구성하는 상기 제 4 도전막으로 형성할 수도 있다.
이때, 상기 화소전극(518)의 일부는 상기 게이트절연막을 사이에 두고 전단 게이트라인(516)의 일부와 중첩되어 스토리지 커패시터(Cst)를 형성하게 된다.
한편, 본 발명의 제 5 실시예에 따른 액정표시장치는 전술한 제 1 실시예 내지 제 4 실시예와 동일하게 상기 액티브패턴의 채널영역 상부에 아일랜드 형태로 에치스타퍼(515)를 형성함으로써 박막 트랜지스터의 오프전류를 감소시키는 한편 이동도를 향상시킬 수 있게 된다. 즉, 상기 에치스타퍼(515)는 상기 액티브패턴의 백 채널이 노출되는 상기 액티브패턴의 채널영역 상부에 형성됨으로써 채널영역 상부의 n+ 비정질 실리콘 박막을 식각하는 과정에서 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지할 수 있게 된다.
또한, 상기 액티브패턴과 에치스타퍼(515)는 다중노출 마스크를 이용하여 한번의 마스크공정으로 형성함으로써 어레이 기판(510)을 제조하는데 있어 한번의 마스크수를 줄일 수 있게 된다.
이와 같이 본 발명의 제 5 실시예에 따른 액정표시장치는 다중노출 마스크를 이용한 한번의 마스크공정으로 액티브패턴과 에치스타퍼 및 콘택홀을 형성하고, 하프-톤 마스크와 리프트-오프공정을 이용하여 한번의 마스크공정으로 데이터 배선과 패드부 전극 및 보호막을 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 16a 내지 도 16d는 도 15에 도시된 어레이 기판의 XVa-XVa'선과 XVb-XVb선 및 XVc-XVc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 게이트패드부 및 데이터패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 17a 내지 도 17c는 도 15에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 16a 및 도 17a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(510)의 화소부에 게이트전극(521)과 게이트라인(516)을 형성하며 패드부에 게이트패드라인(516p)과 데이터패드라인(517p)을 형성한다. 다만, 전술한 바와 같이 상기 데이터패드라인은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위한 후술할 제 4 마스크공정을 통해 형성할 수도 있다.
이때, 상기 게이트전극(521), 게이트라인(516), 게이트패드라인(516p) 및 데이터패드라인(517p)은 제 1 도전막을 상기 어레이 기판(510) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 16b 및 도 17b에 도시된 바와 같이, 상기 게이트전극(521), 게이트라인(516), 게이트패드라인(516p) 및 데이터패드라인(517p)이 형성된 어레이 기판(510) 전면에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(521) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(524)을 형성하며, 상기 액티브패턴(524)의 채널영역 상부에 상기 절연막으로 이루어진 에치스타퍼(515)를 형성한다.
상기 에치스타퍼(515)는 상기 액티브패턴(524)의 채널영역 상부에 아일랜드 형태로 형성됨으로써 후술할 공정에서 상기 채널영역 상부의 n+ 비정질 실리콘 박막을 식각할 때 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지하게 된다.
이때, 상기 어레이 기판(510)의 패드부에는 상기 게이트절연막의 일부영역이 제거되어 상기 게이트패드라인(516p) 및 데이터패드라인(517p)의 일부를 노출시키는 제 1 콘택홀(540a) 및 제 2 콘택홀(540b)이 각각 형성되게 된다.
여기서, 본 발명의 제 5 실시예에 따른 상기 액티브패턴(524)과 에치스타퍼(515)는 전술한 제 1 실시예 내지 제 4 실시예와 동일하게 다중노출 마스크를 이용한 한번의 마스크공정(제 2 마스크공정)으로 형성함으로써 박막 트랜지스터의 제조에 사용되는 마스크수를 줄여 제조공정 및 비용이 절감되는 효과를 제공하게 된 다.
또한, 본 발명의 제 5 실시예에 따른 액정표시장치는 상기 액티브패턴(524)의 백 채널이 노출되지 않게 상기 에치스타퍼(515)를 형성하여 보호함으로써 상기 액티브패턴(524)의 두께를 상대적으로 얇게 할 수 있으며, 상기 액티브패턴(524)의 백 채널이 오염되는 것을 방지할 수 있게 된다. 그 결과 상기 액티브패턴(524)과 게이트절연막(515a)의 두께를 얇게 할 수 있어 실질적으로 박막 트랜지스터의 구동전압과 문턱전압이 낮아지는 효과를 얻을 수 있다.
다음으로, 도 16c에 도시된 바와 같이, 상기 액티브패턴(524)과 에치스타퍼(515)가 형성된 어레이 기판(510) 전면에 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(524)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층(525n)이 형성되게 된다.
그리고, 도 16d 및 도 17c에 도시된 바와 같이, 상기 오믹-콘택층(525n)이 형성된 어레이 기판(510) 전면에 제 2 도전막과 제 3 도전막 및 제 4 도전막을 증착한 후, 포토리소그래피공정(제 4 마스크공정)과 리프트-오프공정을 적용함으로써 한번의 마스크공정으로 화소부에 상기 제 4 도전막으로 이루어진 소오스전극(522)과 드레인전극(523) 및 데이터라인(517)을 형성하는 동시에 상기 제 2 도전막으로 이루어진 화소전극(518)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 어레이 기판(510)의 데이터패드부 및 게이트패드부에 상기 제 2 도전막으로 이루어진 데이터패드전극(527p) 및 게이트패드전극(526p)을 각각 형성하게 된다.
이때, 상기 게이트패드전극(526p) 및 데이터패드전극(527p)은 상기 게이트절연막(515a)에 형성된 제 1 콘택홀(540a) 및 제 2 콘택홀(540b)을 통해 각각 상기 게이트패드라인(516p) 및 데이터패드라인(517p)에 전기적으로 접속하게 된다.
또한, 상기 제 4 도전막으로 이루어진 상기 소오스전극(522)과 드레인전극(523) 및 데이터라인(517) 하부에는 상기 제 2 도전막 및 제 3 도전막으로 이루어진 제 1, 제 2 소오스전극패턴(522', 522")과 제 1, 제 2 드레인전극패턴(523', 523") 및 제 1, 제 2 데이터라인패턴(517', 517")이 각각 형성되어 있다.
그리고, 상기 화소전극(518)과 게이트패드전극(526p) 및 데이터패드전극(527p)을 제외한 어레이 기판(510) 전면에는 소정의 절연물질로 이루어진 보호막(515b)이 형성되게 된다.
여기서, 상기 제 4 마스크공정은 하프-톤 마스크 및 리프트-오프공정을 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(522), 드레인전극(523), 데이터라인(517), 화소전극(518), 게이트패드전극(526p), 데이터패드전극(527p) 및 보호막(515b)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 4 마스크공정을 상세히 설명한다.
도 18a 내지 도 18g는 도 16d 및 도 17c에 도시된 본 발명의 제 5 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 18a에 도시된 바와 같이, 상기 액티브패턴(524)과 에치스타퍼(515)가 형 성된 어레이 기판(510) 전면에 제 2 도전막(520)과 제 3 도전막(530) 및 제 4 도전막(540)을 형성한다.
이때, 상기 제 4 도전막(540)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 구리와 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 3 도전막(530)은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막(520)은 화소전극과 게이트패드전극 및 데이터패드전극을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
이후, 도 18b에 도시된 바와 같이, 상기 어레이 기판(510) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(570)을 형성한 후 하프-톤 마스크(580)를 통해 상기 감광막(570)에 선택적으로 광을 조사한다.
이때, 본 발명의 제 5 실시예에 사용한 상기 하프-톤 마스크(580)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(580)를 투과한 광만이 상기 감광막(570)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(580)를 통해 노광된 감광막(570)을 현상하고 나면, 도 18c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패 턴(570a) 내지 제 4 감광막패턴(570d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 4 도전막(540) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(570a)과 제 2 감광막패턴(570b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(570c)과 제 4 감광막패턴(570d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 18d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(570a) 내지 제 4 감광막패턴(570d)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막 및 제 4 도전막을 선택적으로 제거하게 되면, 상기 게이트전극(521) 상부에 상기 제 4 도전막으로 이루어지며 각각 상기 액티브패턴(524)의 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극(522)과 드레인전극(523)이 형성되며, 상기 제 4 도전막으로 이루어지며 상기 게이트라인(516)과 교차하여 화소영역을 정의하는 데이터라인(517)이 형성되게 된다.
이때, 상기 화소영역에는 상기 제 2 도전막으로 이루어진 화소전극(518)이 형성되는 한편, 패드부의 어레이 기판(510)에는 상기 제 2 도전막으로 이루어지며 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 하부의 게이트패드라인(516p) 및 데이터패드라인(517p)과 전기적으로 접속하는 게이트패드전극(526p) 및 데이터패드전 극(527p)이 형성되게 된다.
이때, 전술한 바와 같이 상기 제 4 마스크공정을 통해 상기 제 2 도전막, 제 3 도전막 또는 제 4 도전막으로 데이터패드라인을 형성할 수도 있으며, 이 경우에는 데이터패드전극을 형성할 필요가 없고 상기 데이터패드라인이 데이터패드전극의 역할을 하게 된다.
이때, 상기 제 4 도전막으로 이루어진 소오스전극(522)과 드레인전극(523) 및 데이터라인(517) 하부에는 상기 제 2 도전막 및 제 3 도전막으로 이루어지며 상기 소오스전극(522)과 드레인전극(523) 및 데이터라인(517)과 실질적으로 동일한 형태로 패터닝된 제 1, 제 2 소오스전극패턴(522', 522")과 제 1, 제 2 드레인전극패턴(523', 523") 및 제 1, 제 2 데이터라인패턴(517', 517")이 각각 형성되게 된다.
또한, 상기 제 2 도전막으로 이루어진 화소전극(518)과 게이트패드전극(526p) 및 데이터패드전극(527p) 상부에는 상기 제 3 도전막 및 제 4 도전막으로 이루어지며 상기 화소전극(518)과 게이트패드전극(526p) 및 데이터패드전극(527p)과 실질적으로 동일한 형태로 패터닝된 제 1, 제 2 화소전극패턴(518', 518")과 제 1, 제 2 게이트패드전극패턴(526p', 526p") 및 제 1, 제 2 데이터패드전극패턴(527p', 527p")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(570a) 내지 제 4 감광막패턴(570d)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 18e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴과 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴과 제 2 감광막패턴은 상기 제 3 감광막패턴과 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(570a')과 제 6 감광막패턴(570b')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
그리고, 상기 제 5 감광막패턴(570a')과 제 6 감광막패턴(570b')이 남아있는 상기 어레이 기판(510) 전면에 소정의 절연물질로 이루어진 보호막(515b)을 형성한다.
이후, 도 18f에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 5 감광막패턴과 제 6 감광막패턴을 제거하게 되는데, 이때 상기 차단영역(III)의 제 5 감광막패턴과 제 6 감광막패턴 상부에 증착된 보호막은 상기 제 5 감광막패턴과 제 6 감광막패턴과 함께 제거되게 된다.
다음으로, 도 18g에 도시된 바와 같이, 상기 제 3 도전막과 제 4 도전막을 식각하여 상기 제 1, 제 2 화소전극패턴과 제 1, 제 2 게이트패드전극패턴 및 제 1, 제 2 데이터패드전극패턴을 선택적으로 제거함으로써 상기 화소전극(518)과 게이트패드전극(526p) 및 데이터패드전극(527p) 표면을 외부로 노출시키게 된다.
이와 같이 상기 본 발명의 제 5 실시예에 따른 액정표시장치는 다중노출 마스크를 이용한 한번의 마스크공정으로 액티브패턴과 에치스타퍼를 형성하고 하프-톤 마스크 및 리프트오프공정을 이용함으로써 한번의 마스크공정을 통해 소오스전극, 드레인전극, 데이터라인, 화소전극, 게이트패드전극, 데이터패드전극 및 보호막을 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 된다.
이때, 제 4 마스크공정을 통해 패터닝되는 상기 보호막은 상기 화소전극과 게이트패드전극 및 데이터패드전극을 제외한 어레이 기판 전면에 형성되는데, 이는 상기 제 4 마스크공정에 적용되는 하프-톤 마스크의 차단영역이 상기 화소전극과 게이트패드전극 및 데이터패드전극 영역에 적용되기 때문이다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 하프-톤 마스크의 차단영역을 소오스전극과 드레인전극 및 데이터라인 영역에 적용함으로써 보호막이 없는 구조에도 적용 가능하며, 이를 다음의 본 발명의 제 6 실시예를 통해 상세히 설명한다.
도 19a 내지 도 19d는 본 발명의 제 6 실시예에 따른 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 제 1 마스크공정 내지 제 3 마스크공정은 전술한 본 발명의 제 5 실시예에 따른 제 1 마스크공정 내지 제 3 마스크공정과 실질적으로 동일하다.
도 19a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(610)의 화소부에 게이트전극(621)과 게이트라인(616)을 형성하며 패드부에 게이트패드라인(616p)과 데이터패드라인(617p)을 형성한다. 다만, 전술한 바와 같이 상기 데이터패드라인은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위한 후술할 제 4 마스크공정을 통해 형성할 수도 있다.
이때, 상기 게이트전극(621), 게이트라인(616), 게이트패드라인(616p) 및 데이터패드라인(617p)은 제 1 도전막을 상기 어레이 기판(610) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 19b에 도시된 바와 같이, 상기 게이트전극(621), 게이트라 인(616), 게이트패드라인(616p) 및 데이터패드라인(617p)이 형성된 어레이 기판(610) 전면에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(621) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(624)을 형성하며, 상기 액티브패턴(624)의 채널영역 상부에 상기 절연막으로 이루어진 에치스타퍼(615)를 형성한다.
상기 에치스타퍼(615)는 상기 액티브패턴(624)의 채널영역 상부에 아일랜드 형태로 형성됨으로써 후술할 공정에서 상기 채널영역 상부의 n+ 비정질 실리콘 박막을 식각할 때 박막 트랜지스터의 백 채널이 손상을 받는 것을 방지하게 된다.
이때, 상기 어레이 기판(610)의 패드부에는 상기 게이트절연막의 일부영역이 제거되어 상기 게이트패드라인(616p) 및 데이터패드라인(617p)의 일부를 노출시키는 제 1 콘택홀(640a) 및 제 2 콘택홀(640b)이 각각 형성되게 된다.
여기서, 본 발명의 제 6 실시예에 따른 상기 액티브패턴(624)과 에치스타퍼(615)는 전술한 제 1 실시예 내지 제 5 실시예와 동일하게 다중노출 마스크를 이용한 한번의 마스크공정(제 2 마스크공정)으로 형성함으로써 박막 트랜지스터의 제조에 사용되는 마스크수를 줄여 제조공정 및 비용이 절감되는 효과를 제공하게 된다.
또한, 본 발명의 제 6 실시예에 따른 액정표시장치는 상기 액티브패턴(624)의 백 채널이 노출되지 않게 상기 에치스타퍼(615)를 형성하여 보호함으로써 상기 액티브패턴(624)의 두께를 상대적으로 얇게 할 수 있으며, 상기 액티브패턴(624)의 백 채널이 오염되는 것을 방지할 수 있게 된다. 그 결과 상기 액티브패턴(624)과 게이트절연막(615a)의 두께를 얇게 할 수 있어 실질적으로 박막 트랜지스터의 구동전압과 문턱전압이 낮아지는 효과를 얻을 수 있다.
다음으로, 도 19c에 도시된 바와 같이, 상기 액티브패턴(624)과 에치스타퍼(615)가 형성된 어레이 기판(610) 전면에 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(624)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층(625n)이 형성되게 된다.
그리고, 도 19d에 도시된 바와 같이, 상기 오믹-콘택층(625n)이 형성된 어레이 기판(610) 전면에 제 2 도전막과 제 3 도전막 및 제 4 도전막을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 패터닝함으로써 화소부에 상기 제 4 도전막으로 이루어진 소오스전극(622)과 드레인전극(623) 및 데이터라인(617)을 형성하는 동시에 상기 제 2 도전막으로 이루어진 화소전극(618)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 어레이 기판(610)의 데이터패드부 및 게이트패드부에 상기 제 2 도전막으로 이루어진 데이터패드전극(627p) 및 게이트패드전극(626p)을 각각 형성하게 된다.
이때, 상기 게이트패드전극(626p) 및 데이터패드전극(627p)은 상기 게이트절연막(615a)에 형성된 제 1 콘택홀(640a) 및 제 2 콘택홀(640b)을 통해 각각 상기 게이트패드라인(616p) 및 데이터패드라인(617p)에 전기적으로 접속하게 된다.
또한, 상기 제 4 도전막으로 이루어진 상기 소오스전극(622)과 드레인전극(623) 및 데이터라인(617) 하부에는 상기 제 2 도전막 및 제 3 도전막으로 이루어진 제 1, 제 2 소오스전극패턴(622', 622")과 제 1, 제 2 드레인전극패턴(623', 623") 및 제 1, 제 2 데이터라인패턴(617', 617")이 각각 형성되어 있다.
여기서, 상기 제 4 마스크공정은 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(622), 드레인전극(623), 데이터라인(617), 화소전극(618), 게이트패드전극(626p) 및 데이터패드전극(627p)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 4 마스크공정을 상세히 설명한다.
도 20a 내지 도 20e는 도 19d에 도시된 본 발명의 제 6 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 20a에 도시된 바와 같이, 상기 액티브패턴(624)과 에치스타퍼(615)가 형성된 어레이 기판(610) 전면에 제 2 도전막(620)과 제 3 도전막(630) 및 제 4 도전막(640)을 형성한다.
이때, 상기 제 4 도전막(640)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 구리와 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 3 도전막(630)은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막(620)은 화소전극과 게이트패드전극 및 데이터패드전극을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
이후, 도 20b에 도시된 바와 같이, 상기 어레이 기판(610) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(670)을 형성한 후 하프-톤 마스크(680)를 통해 상기 감광막(670)에 선택적으로 광을 조사한다.
이때, 본 발명의 제 6 실시예에 사용한 상기 하프-톤 마스크(680)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(680)를 투과한 광만이 상기 감광막(670)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(680)를 통해 노광된 감광막(670)을 현상하고 나면, 도 20c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(670a) 내지 제 4 감광막패턴(670d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 4 도전막(640) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(670a)과 제 2 감광막패턴(670b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(670c)과 제 4 감광막패턴(670d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입 의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 20d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(670a) 내지 제 4 감광막패턴(670d)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막 및 제 4 도전막을 선택적으로 제거하게 되면, 상기 게이트전극(621) 상부에 상기 제 4 도전막으로 이루어지며 각각 상기 액티브패턴(624)의 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극(622)과 드레인전극(623)이 형성되며, 상기 제 4 도전막으로 이루어지며 상기 게이트라인(616)과 교차하여 화소영역을 정의하는 데이터라인(617)이 형성되게 된다.
이때, 상기 화소영역에는 상기 제 2 도전막으로 이루어진 화소전극(618)이 형성되는 한편, 패드부의 어레이 기판(610)에는 상기 제 2 도전막으로 이루어지며 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 하부의 게이트패드라인(616p) 및 데이터패드라인(617p)과 전기적으로 접속하는 게이트패드전극(626p) 및 데이터패드전극(627p)이 형성되게 된다.
이때, 전술한 바와 같이 상기 제 4 마스크공정을 통해 상기 제 2 도전막, 제 3 도전막 또는 제 4 도전막으로 데이터패드라인을 형성할 수도 있으며, 이 경우에는 데이터패드전극을 형성할 필요가 없고 상기 데이터패드라인이 데이터패드전극의 역할을 하게 된다.
이때, 상기 제 4 도전막으로 이루어진 소오스전극(622)과 드레인전극(623) 및 데이터라인(617) 하부에는 상기 제 2 도전막 및 제 3 도전막으로 이루어지며 상기 소오스전극(622)과 드레인전극(623) 및 데이터라인(617)과 실질적으로 동일한 형태로 패터닝된 제 1, 제 2 소오스전극패턴(622', 622")과 제 1, 제 2 드레인전극패턴(623', 623") 및 제 1, 제 2 데이터라인패턴(617', 617")이 각각 형성되게 된다.
또한, 상기 제 2 도전막으로 이루어진 화소전극(618)과 게이트패드전극(626p) 및 데이터패드전극(627p) 상부에는 상기 제 3 도전막 및 제 4 도전막으로 이루어지며 상기 화소전극(618)과 게이트패드전극(626p) 및 데이터패드전극(627p)과 실질적으로 동일한 형태로 패터닝된 제 1, 제 2 화소전극패턴(618', 618")과 제 1, 제 2 게이트패드전극패턴(626p', 626p") 및 제 1, 제 2 데이터패드전극패턴(627p', 627p")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(670a) 내지 제 4 감광막패턴(670d)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 20e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴 내지 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴과 제 2 감광막패턴은 상기 제 3 감광막패턴과 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(670a')과 제 6 감광막패턴(670b')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
다음으로, 상기 제 3 도전막과 제 4 도전막을 식각하여 상기 제 1, 제 2 화소전극패턴, 제 1, 제 2 게이트패드전극패턴 및 제 1, 제 2 데이터패드전극패턴을 선택적으로 제거함으로써 상기 화소전극(618)과 게이트패드전극(626p) 및 데이터패드전극(627p) 표면을 외부로 노출시키게 된다.
한편, 본 발명은 제 2 도전막과 제 3 도전막 및 제 4 도전막의 증착과 함께 보호막을 증착하고, 상기 본 발명의 제 6 실시예와 동일하게 제 4 마스크공정에 적용되는 하프-톤 마스크의 차단영역을 소오스전극과 드레인전극 및 데이터라인 영역에 적용하여 어레이 기판을 제작할 수도 있으며, 이를 다음의 본 발명의 제 7 실시예를 통해 상세히 설명한다.
도 21a 내지 도 21d는 본 발명의 제 7 실시예에 따른 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 제 1 마스크공정 내지 제 3 마스크공정은 전술한 본 발명의 제 5 실시예와 제 6 실시예에 따른 제 1 마스크공정 내지 제 3 마스크공정과 실질적으로 동일하다.
도 21a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(710)의 화소부에 게이트전극(721)과 게이트라인(716)을 형성하며 패드부에 게이트패드라인(716p)과 데이터패드라인(717p)을 형성한다. 다만, 전술한 바와 같이 상기 데이터패드라인은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위한 후술할 제 4 마스크공정을 통해 형성할 수도 있다.
이때, 상기 게이트전극(721), 게이트라인(716), 게이트패드라인(716p) 및 데이터패드라인(717p)은 제 1 도전막을 상기 어레이 기판(710) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 21b에 도시된 바와 같이, 상기 게이트전극(721), 게이트라인(716), 게이트패드라인(716p) 및 데이터패드라인(717p)이 형성된 어레이 기판(710) 전면에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트 전극(721) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(724)을 형성하며, 상기 액티브패턴(724)의 채널영역 상부에 상기 절연막으로 이루어진 에치스타퍼(715)를 형성한다.
이때, 상기 어레이 기판(710)의 패드부에는 상기 게이트절연막의 일부영역이 제거되어 상기 게이트패드라인(716p) 및 데이터패드라인(717p)의 일부를 노출시키는 제 1 콘택홀(740a) 및 제 2 콘택홀(740b)이 각각 형성되게 된다.
여기서, 본 발명의 제 7 실시예에 따른 상기 액티브패턴(724)과 에치스타퍼(715)는 전술한 제 1 실시예 내지 제 6 실시예와 동일하게 다중노출 마스크를 이용한 한번의 마스크공정(제 2 마스크공정)으로 형성함으로써 박막 트랜지스터의 제조에 사용되는 마스크수를 줄여 제조공정 및 비용이 절감되는 효과를 제공하게 된다.
또한, 본 발명의 제 7 실시예에 따른 액정표시장치는 상기 액티브패턴(724)의 백 채널이 노출되지 않게 상기 에치스타퍼(715)를 형성하여 보호함으로써 상기 액티브패턴(724)의 두께를 상대적으로 얇게 할 수 있으며, 상기 액티브패턴(724)의 백 채널이 오염되는 것을 방지할 수 있게 된다. 그 결과 상기 액티브패턴(724)과 게이트절연막(715a)의 두께를 얇게 할 수 있어 실질적으로 박막 트랜지스터의 구동전압과 문턱전압이 낮아지는 효과를 얻을 수 있다.
다음으로, 도 21c에 도시된 바와 같이, 상기 액티브패턴(724)과 에치스타퍼(715)가 형성된 어레이 기판(710) 전면에 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(724)의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층(725n)이 형성되게 된다.
그리고, 도 21d에 도시된 바와 같이, 상기 오믹-콘택층(725n)이 형성된 어레이 기판(710) 전면에 제 2 도전막, 제 3 도전막, 제 4 도전막 및 보호막(715b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 패터닝함으로써 화소부에 상기 제 4 도전막으로 이루어진 소오스전극(722)과 드레인전극(723) 및 데이터라인(717)을 형성하는 동시에 상기 제 2 도전막으로 이루어진 화소전극(718)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 어레이 기판(710)의 데이터패드부 및 게이트패드부에 상기 제 2 도전막으로 이루어진 데이터패드전극(727p) 및 게이트패드전극(726p)을 각각 형성하게 된다.
이때, 상기 게이트패드전극(726p) 및 데이터패드전극(727p)은 상기 게이트절연막(715a)에 형성된 제 1 콘택홀(740a) 및 제 2 콘택홀(740b)을 통해 각각 상기 게이트패드라인(716p) 및 데이터패드라인(717p)에 전기적으로 접속하게 된다.
또한, 상기 제 4 도전막으로 이루어진 상기 소오스전극(722)과 드레인전극(723) 및 데이터라인(717) 하부에는 상기 제 2 도전막 및 제 3 도전막으로 이루어진 제 1, 제 2 소오스전극패턴(722', 722")과 제 1, 제 2 드레인전극패턴(723', 723") 및 제 1, 제 2 데이터라인패턴(717', 717")이 각각 형성되어 있다.
이때, 상기 보호막(715b)은 상기 하프-톤 마스크의 차단영역에 대응하는 소 오스전극(722)과 드레인전극(723) 및 데이터라인(717) 상부에만 남아있게 된다.
여기서, 상기 제 4 마스크공정은 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 상기 소오스전극(722), 드레인전극(723), 데이터라인(717), 화소전극(718), 게이트패드전극(726p), 데이터패드전극(727p) 및 보호막(715b)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 4 마스크공정을 상세히 설명한다.
도 22a 내지 도 22f는 도 21d에 도시된 본 발명의 제 7 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 22a에 도시된 바와 같이, 상기 액티브패턴(724)과 에치스타퍼(715)가 형성된 어레이 기판(710) 전면에 제 2 도전막(720), 제 3 도전막(730), 제 4 도전막(740) 및 보호막(715b)을 형성한다.
이때, 상기 제 4 도전막(740)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 구리와 같은 저저항 불투명 도전물질로 이루어질 수 있으며, 상기 제 2 도전막(730)은 상기 구리의 확산을 방지하고 부착특성을 향상시키기 위해 몰리브덴 티타늄과 같은 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막(720)은 화소전극과 게이트패드전극 및 데이터패드전극을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
이후, 도 22b에 도시된 바와 같이, 상기 어레이 기판(710) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(770)을 형성한 후 하프-톤 마스크(780) 를 통해 상기 감광막(770)에 선택적으로 광을 조사한다.
이때, 본 발명의 제 7 실시예에 사용한 상기 하프-톤 마스크(780)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(780)를 투과한 광만이 상기 감광막(770)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(780)를 통해 노광된 감광막(770)을 현상하고 나면, 도 22c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(770a) 내지 제 4 감광막패턴(770d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 보호막(715b) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(770a)과 제 2 감광막패턴(770b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(770c)과 제 4 감광막패턴(770d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 22d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(770a) 내지 제 4 감광막패턴(770d)을 마스크로 하여, 그 하부에 형성된 제 2 도 전막, 제 3 도전막, 제 4 도전막 및 보호막(715b)을 선택적으로 제거하게 되면, 상기 게이트전극(721) 상부에 상기 제 4 도전막으로 이루어지며 각각 상기 액티브패턴(724)의 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극(722)과 드레인전극(723)이 형성되며, 상기 제 4 도전막으로 이루어지며 상기 게이트라인(716)과 교차하여 화소영역을 정의하는 데이터라인(717)이 형성되게 된다.
이때, 상기 화소영역에는 상기 제 2 도전막으로 이루어진 화소전극(718)이 형성되는 한편, 패드부의 어레이 기판(710)에는 상기 제 2 도전막으로 이루어지며 각각 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 하부의 게이트패드라인(716p) 및 데이터패드라인(717p)과 전기적으로 접속하는 게이트패드전극(726p) 및 데이터패드전극(727p)이 형성되게 된다.
이때, 전술한 바와 같이 상기 제 4 마스크공정을 통해 상기 제 2 도전막, 제 3 도전막 또는 제 4 도전막으로 데이터패드라인을 형성할 수도 있으며, 이 경우에는 데이터패드전극을 형성할 필요가 없고 상기 데이터패드라인이 데이터패드전극의 역할을 하게 된다.
이때, 상기 제 4 도전막으로 이루어진 소오스전극(722)과 드레인전극(723) 및 데이터라인(717) 하부에는 상기 제 2 도전막 및 제 3 도전막으로 이루어지며 상기 소오스전극(722)과 드레인전극(723) 및 데이터라인(717)과 실질적으로 동일한 형태로 패터닝된 제 1, 제 2 소오스전극패턴(722', 722")과 제 1, 제 2 드레인전극패턴(723', 723") 및 제 1, 제 2 데이터라인패턴(717', 717")이 각각 형성되게 된다.
또한, 상기 제 2 도전막으로 이루어진 화소전극(718)과 게이트패드전극(726p) 및 데이터패드전극(727p) 상부에는 상기 제 3 도전막 및 제 4 도전막으로 이루어지며 상기 화소전극(718)과 게이트패드전극(726p) 및 데이터패드전극(727p)과 실질적으로 동일한 형태로 패터닝된 제 1, 제 2 화소전극패턴(718', 718")과 제 1, 제 2 게이트패드전극패턴(726p', 726p") 및 제 1, 제 2 데이터패드전극패턴(727p', 727p")이 형성되게 된다.
이때, 상기 보호막(715b)은 상기 소오스전극(722), 드레인전극(723), 데이터라인(717), 화소전극(718), 게이트패드전극(726p) 및 데이터패드전극(727p) 상부에만 일정한 형태로 패터닝되어 남아있게 된다.
이후, 상기 제 1 감광막패턴(770a) 내지 제 4 감광막패턴(770d)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 22e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴과 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴과 제 2 감광막패턴은 상기 제 3 감광막패턴과 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(770a')과 제 6 감광막패턴(770b')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
다음으로, 도 22f에 도시된 바와 같이, 노출된 일부 보호막(715b)과 제 4 도전막 및 제 3 도전막을 식각하여 상기 제 1, 제 2 화소전극패턴, 제 1, 제 2 게이트패드전극패턴 및 제 1, 제 2 데이터패드전극패턴을 선택적으로 제거함으로써 상기 화소전극(718)과 게이트패드전극(726p) 및 데이터패드전극(727p) 표면을 외부로 노출시키게 된다.
이때, 상기 보호막(715b)은 상기 하프-톤 마스크의 차단영역에 대응하는 소오스전극(722)과 드레인전극(723) 및 데이터라인(717) 상부에만 남아있게 된다.
이와 같이 구성된 상기 본 발명의 제 1 실시예 내지 제 7 실시예에 따른 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판(미도시)과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
본 발명의 제 1 실시예 내지 제 7 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2f는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4a 내지 도 4d는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6h는 도 4b 및 도 5b에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 7a 내지 도 7g는 도 4d 및 도 5c에 도시된 본 발명의 제 1 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
도 8a 내지 도 8d는 본 발명의 제 2 실시예에 따른 액정표시장치의 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 9a 내지 도 9e는 도 8d에 도시된 본 발명의 제 2 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
도 10a 내지 도 10d는 본 발명의 제 3 실시예에 따른 액정표시장치의 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 11a 내지 도 11f는 도 10d에 도시된 본 발명의 제 3 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
도 12는 본 발명의 제 4 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 13a 내지 도 13d는 도 12에 도시된 어레이 기판의 XIIa-XIIa'선과 XIIb-XIIb선 및 XIIc-XIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 14a 내지 도 14g는 도 13d에 도시된 본 발명의 제 4 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
도 15는 본 발명의 제 5 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 16a 내지 도 16d는 도 15에 도시된 어레이 기판의 XVa-XVa'선과 XVb-XVb선 및 XVc-XVc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 17a 내지 도 17c는 도 15에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 18a 내지 도 18g는 도 16d 및 도 17c에 도시된 본 발명의 제 5 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
도 19a 내지 도 19d는 본 발명의 제 6 실시예에 따른 액정표시장치의 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 20a 내지 도 20e는 도 19d에 도시된 본 발명의 제 6 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
도 21a 내지 도 21d는 본 발명의 제 7 실시예에 따른 액정표시장치의 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 22a 내지 도 22f는 도 21d에 도시된 본 발명의 제 7 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
108~408 : 공통전극 110~710 : 어레이 기판
115~715 : 에치스타퍼 116~716 : 게이트라인
116p~716p : 게이트패드라인 117~717 : 데이터라인
117p~717p : 데이터패드라인 118~718 : 화소전극
121~721 : 게이트전극 122~722 : 소오스전극
123~723 : 드레인전극 124~724 : 액티브패턴
126p~726p : 게이트패드전극 127p~727p : 데이터패드전극

Claims (16)

  1. 화소부와 제 1 패드부 및 제 2 패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 게이트전극과 게이트라인을 형성하는 단계;
    상기 제 1 마스크공정을 이용하여 상기 제 1 기판의 제 1 패드부 및 제 2 패드부에 상기 제 1 도전막으로 게이트패드라인 및 데이터패드라인을 각각 형성하는 단계;
    상기 제 1 기판 위에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성하는 단계;
    다중노출 마스크(제 2 마스크공정)를 적용하여 상기 절연막 위에 제 1 감광막패턴 내지 제 5 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 5 감광막패턴을 마스크로 상기 게이트절연막과 상기 비정질 실리콘 박막 및 상기 절연막을 선택적으로 제거하여 상기 게이트패드라인 및 상기 데이터패드라인의 일부를 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 각각 형성하는 단계는 단계;
    애싱공정을 통해 상기 제 4 감광막패턴 및 상기 제 5 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 내지 상기 제 3 감광막패턴의 두께 일부를 제거하여 제 6 감광막패턴 내지 제 8 감광막패턴을 형성하는 단계;
    상기 제 6 감광막패턴 내지 상기 제 8 감광막패턴을 마스크로 상기 비정질 실리콘 박막 및 상기 절연막을 선택적으로 제거하여 상기 제 1 기판의 화소부에 상기 비정질 실리콘 박막으로 액티브패턴을 형성하는 단계;
    애싱공정을 통해 상기 제 7 감광막패턴 및 상기 제 8 감광막패턴을 제거하는 동시에 상기 제 6 감광막패턴의 두께 일부를 제거하여 제 9 감광막패턴을 형성하는 단계;
    상기 제 9 감광막패턴을 마스크로 상기 절연막의 일부영역을 선택적으로 제거하여 상기 액티브패턴의 채널영역 위에 상기 절연막으로 에치스타퍼를 형성하는 단계;
    제 3 마스크공정을 통해 상기 액티브패턴의 소오스/드레인영역 위에 n+ 비정질 실리콘 박막으로 오믹-콘택층을 형성하는 단계;
    제 4 마스크공정을 통해 상기 게이트전극 상부에 제 2, 제 3 도전막으로 이루어지며, 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 4 마스크공정을 이용하여 상기 화소영역에 상기 제 2 도전막으로 이루어지며, 상기 드레인전극에 연결되는 화소전극을 형성하는 단계;
    상기 제 4 마스크공정을 이용하여 상기 제 1 패드부 및 상기 제 2 패드부에 상기 제 2 도전막으로 이루어지며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 게이트패드라인 및 상기 데이터패드라인과 전기적으로 접속하는 게이트패드전극 및 데이터패드전극을 각각 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 4 마스크공정은
    상기 액티브패턴과 상기 에치스타퍼가 형성된 상기 제 1 기판 전면에 제 2 도전막 및 제 3 도전막을 형성하는 단계;
    상기 제 1 기판 위에 제 1 두께의 제 1 감광막패턴 내지 제 4 감광막패턴 및 제 2 두께의 제 5 감광막패턴과 제 6 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막을 선택적으로 제거하여, 상기 게이트전극 상부에 상기 제 3 도전막으로 이루어지며 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막을 선택적으로 제거하여, 상기 화소영역에 상기 제 2 도전막으로 이루어지며 상기 드레인전극과 연결되는 화소전극을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막을 선택적으로 제거하여, 상기 제 1 패드부 및 상기 제 2 패드부에 상기 제 2 도전막으로 이루어지며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 게이트패드라인 및 상기 데이터패드라인과 전기적으로 접속하는 게이트패드전극 및 데이터패드전극을 각각 형성하는 단계;
    애싱공정을 통해 상기 제 5 감광막패턴 및 상기 제 6 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 7 감광막패턴 내지 제 10 감광막패턴을 형성하는 단계;
    상기 제 7 감광막패턴 내지 상기 제 10 감광막패턴이 남아있는 상기 제 1 기판 전면에 소정의 절연물질로 이루어진 보호막을 형성하는 단계;
    리프트-오프공정을 통해 상기 제 7 감광막패턴 내지 상기 제 10 감광막패턴과 함께 상기 제 7 감광막패턴 내지 상기 제 10 감광막패턴 상부에 증착된 보호막을 제거하는 단계; 및
    상기 제 3 도전막을 식각하여 상기 화소전극 위에 상기 제 3 도전막으로 형성된 화소전극패턴을 제거하여 상기 화소전극 표면을 노출시키는 단계를 포함하며,
    상기 보호막은 상기 제 7 감광막패턴 내지 상기 제 10 감광막패턴 이외 영역에 해당하는 상기 제 1 기판 상부에 남아있는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 4 마스크공정은
    상기 액티브패턴과 상기 에치스타퍼가 형성된 상기 제 1 기판 전면에 제 2 도전막과 제 3 도전막을 형성하는 단계;
    상기 제 1 기판 위에 제 1 두께의 제 1 감광막패턴과 제 2 감광막패턴 및 제 2 두께의 제 3 감광막패턴 내지 제 6 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막을 선택적으로 제거하여, 상기 게이트전극 상부에 상기 제 3 도전막으로 이루어지며 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막을 선택적으로 제거하여, 상기 화소영역에 상기 제 2 도전막으로 이루어지며 상기 드레인전극과 연결되는 화소전극을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막을 선택적으로 제거하여, 상기 제 1 패드부 및 상기 제 2 패드부에 상기 제 2 도전막으로 이루어지며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 게이트패드라인 및 상기 데이터패드라인과 전기적으로 접속하는 게이트패드전극 및 데이터패드전극을 각각 형성하는 단계;
    애싱공정을 통해 상기 제 3 감광막패턴 내지 상기 제 6 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 및 상기 제 2 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 7 감광막패턴 및 제 8 감광막패턴을 형성하는 단계; 및
    상기 제 7 감광막패턴 및 상기 제 8 감광막패턴을 마스크로 상기 제 3 도전막을 식각하여 상기 화소전극 위에 상기 제 3 도전막으로 형성된 화소전극패턴을 제거하여 상기 화소전극 표면을 노출시키는 단계를 포함하는 액정표시장치의 제조방법.
  4. 제 1 항에 있어서, 상기 제 4 마스크공정은
    상기 액티브패턴과 상기 에치스타퍼가 형성된 상기 제 1 기판 전면에 제 2 도전막과 제 3 도전막 및 보호막을 형성하는 단계;
    상기 제 1 기판 위에 제 1 두께의 제 1 감광막패턴과 제 2 감광막패턴 및 제 2 두께의 제 3 감광막패턴 내지 제 6 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 보호막을 선택적으로 제거하여, 상기 게이트전극 상부에 상기 제 3 도전막으로 이루어지며 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 보호막을 선택적으로 제거하여, 상기 화소영역에 상기 제 2 도전막으로 이루어지며 상기 드레인전극과 연결되는 화소전극을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 6 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 보호막을 선택적으로 제거하여, 상기 제 1 패드부 및 상기 제 2 패드부에 상기 제 2 도전막으로 이루어지며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 게이트패드라인 및 상기 데이터패드라인과 전기적으로 접속하는 게이트패드전극 및 데이터패드전극을 각각 형성하는 단계;
    애싱공정을 통해 상기 제 3 감광막패턴 내지 상기 제 6 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 및 상기 제 2 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 7 감광막패턴 및 제 8 감광막패턴을 형성하는 단계; 및
    상기 제 7 감광막패턴 및 상기 제 8 감광막패턴을 마스크로 일부 노출된 보호막과 상기 제 3 도전막을 식각하여 상기 화소전극 위에 상기 제 3 도전막으로 형성된 화소전극패턴을 제거하여 상기 화소전극 표면을 노출시키는 단계를 포함하며,
    상기 보호막은 상기 소오스전극과 상기 드레인전극 및 상기 데이터라인 상부에 남아 있는 액정표시장치의 제조방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 소오스전극과 상기 드레인전극 및 상기 데이터라인은, 상기 제 3 도전막으로 이루어진 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 1 데이터라인패턴 하부에 상기 제 2 도전막으로 이루어지며 상기 제 1 소오스전극패턴과 상기 제 1 드레인전극패턴 및 상기 제 1 데이터라인패턴과 동일한 형태로 패터닝된 제 2 소오스전극패턴과 제 2 드레인전극패턴 및 제 2 데이터라인패턴으로 형성되는 액정표시장치의 제조방법.
  6. 제 5 항에 있어서, 상기 제 3 도전막은 구리의 저저항 불투명 도전물질로 형성하며, 상기 제 2 도전막은 몰리브덴 티타늄(MoTi)으로 형성하는 액정표시장치의 제조방법.
  7. 화소부와 제 1 패드부 및 제 2 패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 게이트전극과 게이트라인을 형성하는 단계;
    상기 제 1 마스크공정을 이용하여 상기 제 1 기판의 제 1 패드부 및 제 2 패드부에 상기 제 1 도전막으로 게이트패드라인 및 데이터패드라인을 각각 형성하는 단계;
    상기 제 1 기판 위에 게이트절연막과 비정질 실리콘 박막 및 절연막을 형성하는 단계;
    다중노출 마스크(제 2 마스크공정)를 적용하여 상기 절연막 위에 제 1 감광막패턴 내지 제 5 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 5 감광막패턴을 마스크로 상기 게이트절연막과 상기 비정질 실리콘 박막 및 상기 절연막을 선택적으로 제거하여 상기 게이트패드라인 및 상기 데이터패드라인의 일부를 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 각각 형성하는 단계는 단계;
    애싱공정을 통해 상기 제 4 감광막패턴 및 상기 제 5 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 내지 상기 제 3 감광막패턴의 두께 일부를 제거하여 제 6 감광막패턴 내지 제 8 감광막패턴을 형성하는 단계;
    상기 제 6 감광막패턴 내지 상기 제 8 감광막패턴을 마스크로 상기 비정질 실리콘 박막 및 상기 절연막을 선택적으로 제거하여 상기 제 1 기판의 화소부에 상기 비정질 실리콘 박막으로 액티브패턴을 형성하는 단계;
    애싱공정을 통해 상기 제 7 감광막패턴 및 상기 제 8 감광막패턴을 제거하는 동시에 상기 제 6 감광막패턴의 두께 일부를 제거하여 제 9 감광막패턴을 형성하는 단계;
    상기 제 9 감광막패턴을 마스크로 상기 절연막의 일부영역을 선택적으로 제거하여 상기 액티브패턴의 채널영역 위에 상기 절연막으로 에치스타퍼를 형성하는 단계;
    제 3 마스크공정을 통해 상기 액티브패턴의 소오스/드레인영역 위에 n+ 비정질 실리콘 박막으로 오믹-콘택층을 형성하는 단계;
    제 4 마스크공정을 통해 상기 게이트전극 상부에 제 2, 제 3, 제 4 도전막으로 이루어지며, 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 4 마스크공정을 이용하여 상기 화소영역에 상기 제 2 도전막으로 이루어지며, 상기 드레인전극에 연결되는 화소전극을 형성하는 단계;
    상기 제 4 마스크공정을 이용하여 상기 제 1 패드부 및 상기 제 2 패드부에 상기 제 2 도전막으로 이루어지며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 게이트패드라인 및 상기 데이터패드라인과 전기적으로 접속하는 게이트패드전극 및 데이터패드전극을 각각 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서, 상기 제 4 마스크공정은
    상기 액티브패턴과 상기 에치스타퍼가 형성된 상기 제1 기판 전면에 제 2 도전막과 제 3 도전막 및 제 4 도전막을 형성하는 단계;
    상기 제 1 기판 위에 제 1 두께의 제 1 감광막패턴과 제 2 감광막패턴 및 제 2 두께의 제 3 감광막패턴과 제 4 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 제 4 도전막을 선택적으로 제거하여, 상기 게이트전극 상부에 상기 제 4 도전막으로 이루어지며 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 제 4 도전막을 선택적으로 제거하여, 상기 화소영역에 상기 제 2 도전막으로 이루어지며 상기 드레인전극과 연결되는 화소전극을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 제 4 도전막을 선택적으로 제거하여, 상기 제 1 패드부 및 상기 제 2 패드부에 상기 제 2 도전막으로 이루어지며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 게이트패드라인 및 상기 데이터패드라인과 전기적으로 접속하는 게이트패드전극 및 데이터패드전극을 각각 형성하는 단계;
    애싱공정을 통해 상기 제 3 감광막패턴 및 상기 제 4 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 및 상기 제 2 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 5 감광막패턴 및 제 6 감광막패턴을 형성하는 단계;
    상기 제 5 감광막패턴 및 상기 제 6 감광막패턴이 남아있는 상기 제 1 기판 전면에 소정의 절연물질로 이루어진 보호막을 형성하는 단계;
    리프트-오프공정을 통해 상기 제 5 감광막패턴 및 상기 제 6 감광막패턴과 함께 상기 제 5 감광막패턴 및 상기 제 6 감광막패턴 상부에 증착된 보호막을 제거하는 단계; 및
    상기 제 3 도전막 및 상기 제 4 도전막을 식각하여 상기 화소전극 위에 상기 제 3 도전막 및 상기 제 4 도전막으로 형성된 제 1, 제 2 화소전극패턴을 제거하여 상기 화소전극 표면을 노출시키는 단계를 포함하며,
    상기 보호막은 상기 제 5 감광막패턴 및 상기 제 6 감광막패턴 이외 영역에 해당하는 제 1 기판 상부에 남아있는 액정표시장치의 제조방법.
  9. 제 7 항에 있어서, 상기 제 4 마스크공정은
    상기 액티브패턴과 상기 에치스타퍼가 형성된 상기 제 1 기판 전면에 제 2 도전막과 제 3 도전막 및 제 4 도전막을 형성하는 단계;
    상기 제 1 기판 위에 제 1 두께의 제 1 감광막패턴과 제 2 감광막패턴 및 제 2 두께의 제 3 감광막패턴 및 제 4 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 제 4 도전막을 선택적으로 제거하여, 상기 게이트전극 상부에 상기 제 4 도전막으로 이루어지며 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 제 4 도전막을 선택적으로 제거하여, 상기 화소영역에 상기 제 2 도전막으로 이루어지며 상기 드레인전극과 연결되는 화소전극을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막과 상기 제 3 도전막 및 상기 제 4 도전막을 선택적으로 제거하여, 상기 제 1 패드부 및 상기 제 2 패드부에 상기 제 2 도전막으로 이루어지며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 게이트패드라인 및 상기 데이터패드라인과 전기적으로 접속하는 게이트패드전극 및 데이터패드전극을 각각 형성하는 단계;
    애싱공정을 통해 상기 제 3 감광막패턴 및 상기 제 4 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 및 상기 제 2 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 5 감광막패턴 및 제 6 감광막패턴을 형성하는 단계; 및
    상기 제 5 감광막패턴 및 상기 제 6 감광막패턴을 마스크로 상기 제 3 도전막 및 상기 제 4 도전막을 식각하여 상기 화소전극 위에 상기 제 3 도전막으로 형성된 화소전극패턴을 제거하여 상기 화소전극 표면을 노출시키는 단계를 포함하는 액정표시장치의 제조방법.
  10. 제 7 항에 있어서, 상기 제 4 마스크공정은
    상기 액티브패턴과 상기 에치스타퍼가 형성된 상기 제 1 기판 전면에 제 2 도전막, 제 3 도전막, 제 4 도전막 및 보호막을 형성하는 단계;
    상기 제 1 기판 위에 제 1 두께의 제 1 감광막패턴과 제 2 감광막패턴 및 제 2 두께의 제 3 감광막패턴 및 제 4 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막, 상기 제 3 도전막, 상기 제 4 도전막 및 상기 보호막을 선택적으로 제거하여, 상기 게이트전극 상부에 상기 제 4 도전막으로 이루어지며 상기 액티브패턴의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막, 상기 제 3 도전막, 상기 제 4 도전막 및 상기 보호막을 선택적으로 제거하여, 상기 화소영역에 상기 제 2 도전막으로 이루어지며 상기 드레인전극과 연결되는 화소전극을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 4 감광막패턴을 마스크로 상기 제 2 도전막, 상기 제 3 도전막, 상기 제 4 도전막 및 상기 보호막을 선택적으로 제거하여, 상기 제 1 패드부 및 상기 제 2 패드부에 상기 제 2 도전막으로 이루어지며, 상기 제 1 콘택홀 및 상기 제 2 콘택홀을 통해 상기 게이트패드라인 및 상기 데이터패드라인과 전기적으로 접속하는 게이트패드전극 및 데이터패드전극을 각각 형성하는 단계;
    애싱공정을 통해 상기 제 3 감광막패턴 및 상기 제 4 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 및 상기 제 2 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 5 감광막패턴 및 제 6 감광막패턴을 형성하는 단계; 및
    상기 제 5 감광막패턴 및 상기 제 6 감광막패턴을 마스크로 일부 노출된 보호막과 상기 제 3 도전막 및 상기 제 4 도전막을 식각하여 상기 화소전극 위에 상기 제 3 도전막 및 상기 제 4 도전막으로 형성된 화소전극패턴을 제거하여 상기 화소전극 표면을 노출시키는 단계를 포함하며,
    상기 보호막은 상기 소오스전극과 상기 드레인전극 및 상기 데이터라인 상부에 남아 있는 액정표시장치의 제조방법.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 소오스전극과 상기 드레인전극 및 상기 데이터라인은, 상기 제 4 도전막으로 이루어진 제 1 소오스전극패턴과 제 1 드레인전극패턴 및 제 2 데이터라인패턴 하부에 상기 제 2, 제 3 도전막으로 이루어지며 상기 제 1 소오스전극패턴과 상기 제 1 드레인전극패턴 및 상기 제 1 데이터라인패턴과 동일한 형태로 패터닝된 제 2, 제 3 소오스전극패턴과 제 2, 제 3 드레인전극패턴 및 제 2, 제 3 데이터라인패턴으로 형성되는 액정표시장치의 제조방법.
  12. 제 11 항에 있어서, 상기 제 4 도전막은 구리의 저저항 불투명 도전물질로 형성하며, 상기 제 3 도전막은 몰리브덴 티타늄(MoTi)으로 형성하는 액정표시장치의 제조방법.
  13. 제 11 항에 있어서, 상기 제 2 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)의 투명한 도전물질로 형성하는 액정표시장치의 제조방법.
  14. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 데이터패드라인은 상기 제 2 도전막 또는 상기 제 3 도전막으로 형성하는 액정표시장치의 제조방법.
  15. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 데이터패드라인은 상기 제 2 도전막, 상기 제 3 도전막 또는 상기 제 4 도전막으로 형성하는 액정표시장치의 제조방법.
  16. 제 1 항 및 제 7 항 중 어느 한 항에 있어서, 상기 화소영역에 상기 제 2 도전막으로 이루어지며, 상기 화소전극과 함께 횡전계를 발생시키는 공통전극을 형성하는 단계를 추가로 포함하는 액정표시장치의 제조방법.
KR1020090060862A 2009-07-03 2009-07-03 액정표시장치의 제조방법 KR101649943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090060862A KR101649943B1 (ko) 2009-07-03 2009-07-03 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090060862A KR101649943B1 (ko) 2009-07-03 2009-07-03 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20110003206A KR20110003206A (ko) 2011-01-11
KR101649943B1 true KR101649943B1 (ko) 2016-08-22

Family

ID=43611222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090060862A KR101649943B1 (ko) 2009-07-03 2009-07-03 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101649943B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101898624B1 (ko) * 2011-12-14 2018-10-05 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186513B1 (ko) * 2005-09-27 2012-10-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101333594B1 (ko) * 2007-08-30 2013-11-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101432571B1 (ko) * 2007-12-07 2014-08-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20110003206A (ko) 2011-01-11

Similar Documents

Publication Publication Date Title
JP4619997B2 (ja) 液晶表示装置とその製造方法
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
KR101421166B1 (ko) 액정표시장치의 제조방법
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
TWI464882B (zh) 薄膜電晶體基板及其製造方法
KR101522241B1 (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20020054852A (ko) 액정표시장치 및 그 제조방법
KR101887691B1 (ko) 프린지 필드형 액정표시장치의 제조방법
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
KR101680134B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR20090044467A (ko) 액정표시장치 및 그 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101649943B1 (ko) 액정표시장치의 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101643267B1 (ko) 액정표시장치 및 그 제조방법
KR101318002B1 (ko) 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 4