KR101266274B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101266274B1
KR101266274B1 KR1020060061626A KR20060061626A KR101266274B1 KR 101266274 B1 KR101266274 B1 KR 101266274B1 KR 1020060061626 A KR1020060061626 A KR 1020060061626A KR 20060061626 A KR20060061626 A KR 20060061626A KR 101266274 B1 KR101266274 B1 KR 101266274B1
Authority
KR
South Korea
Prior art keywords
pad
gate
substrate
line
electrode
Prior art date
Application number
KR1020060061626A
Other languages
English (en)
Other versions
KR20080003088A (ko
Inventor
이정일
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061626A priority Critical patent/KR101266274B1/ko
Publication of KR20080003088A publication Critical patent/KR20080003088A/ko
Application granted granted Critical
Publication of KR101266274B1 publication Critical patent/KR101266274B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치 및 그 제조방법은 투명도전막의 선택적 식각을 통해 드레인전극과 직접 접속하도록 화소전극을 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하며, 제 2 절연막 패터닝 시 게이트패드 연결라인과 데이터패드 연결라인에 도전패턴이 연결되도록 연결부 홀을 형성함으로써 상기 도전패턴에 의한 신호 간섭을 방지하기 위한 것으로, 화소부와 패드부 및 상기 화소부와 패드부를 연결하는 연결부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하고 상기 제 1 기판의 패드부에 게이트패드 배선을 형성하며, 상기 제 1 기판의 연결부에 상기 게이트패드 배선과 게이트라인을 전기적으로 연결하는 게이트패드 연결라인을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 화소부의 게이트전극 상부에 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하고 상기 제 1 기판의 패드부에 데이터패드 배선을 형성하며, 상기 제 1 기판의 연결부에 상기 데이터패드 배선과 데이터라인을 전기적으로 연결하는 데이터패드 연결라인을 형성하는 단계; 제 3 마스크공정을 통해 상기 화소부의 화소영역에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하며, 상기 게이트패드/데이터패드 연결라인과 상기 게이트패드/데이터패드 연결라인 주위의 도전패턴을 전기적으로 연결시키는 연결패턴을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
투명도전막, 게이트패드 연결라인, 데이터패드 연결라인, 연결부 홀

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb'선 및 IIIc-IIIc'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5e는 도 4b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 6a 내지 도 6h는 도 4c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 7은 도 3에 도시된 액정표시장치에 있어서, 본 실시예의 데이터패드와 데이터패드 연결라인의 구조를 개략적으로 나타내는 예시도.
도 8a 및 도 8h는 도 7에 도시된 데이터패드와 데이터패드 연결라인의 VII-VII'선에 따른 제조공정을 순차적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 어레이 기판 116n-1,116n : 게이트라인
116P : 게이트패드 배선 117m, 117m+1 : 데이터라인
117P : 데이터패드 배선 117P' : 데이터패드 연결라인
118 : 화소전극 121 : 게이트전극
122 : 소오스전극 123 : 드레인전극
126P : 게이트패드전극 127P : 데이터패드전극
190 : 도전패턴
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 패드 연결라인 주위의 도전패턴에 의한 신호 간섭을 방지한 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표 현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막 트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 박막을 사용한다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크공정의 수를 줄이는 방법이 요구되어지고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필 터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 두 기판(5, 10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 2a에 도시된 바와 같이, 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판(10) 전면(全面)에 차례대로 제 1 절연막(15A)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성 한다.
이때, 상기 액티브패턴(24) 위에는 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막 패턴(25)이 형성되게 된다.
이후, 도 2c에 도시된 바와 같이, 상기 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막 패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이에서 오믹-콘택(ohmic contact)층(25')을 형성하게 된다.
다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 기판(10) 전면에 제 2 절연막(15B)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15B)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 2e에 도시된 바와 같이, 투명한 도전성 금속물질을 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광 및 현상공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 등 많은 문제점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 박막 트랜지스터의 제조에 사용되는 마스크수를 감소시킨 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 투명도전막의 선택적 식각을 통해 3마스크공정으로 어레이 기판을 제작할 때 패드 연결라인 주위에 잔류하게 되는 도전패턴으로 인한 신호 간섭을 방지하도록 한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 화소부와 패드부 및 상기 화소부와 패드부를 연결하는 연결부로 구분되는 제 1 기판; 제 1 도전막으로 형성되며, 상기 제 1 기판의 화소부에 형성된 게이트전극과 게이트라인, 상기 제 1 기판의 패드부에 형성된 게이트패드 배선 및 상기 제 1 기판의 연결부에 형성되어 상기 게이트패드 배선과 게이트라인을 전기적으로 연결하는 게이트패드 연결라인; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 게이트전극 상부에 형성된 액티브패턴; 제 2 도전막으로 형성되며, 상기 액티브패턴의 소정영역과 전기적으로 접속하는 소오스/드레인전극과 상기 게이트라인과 교차하여 화소영역을 형성하는 데이터라인, 상기 제 1 기판의 패드부에 형성된 데이터패드 배선 및 상기 제 1 기판의 연결부에 형성되어 데이터패드 배선과 데이터라인을 전기적으로 연결하는 데이터패드 연결라인; 상기 제 1 기판 위에 형성된 제 2 절연막; 제 3 도전막으로 형성되며, 상기 드레인전극의 일부와 직접 전기적으로 접속하는 화소전극 및 상기 게이트패드/데이터패드 연결라인과 상기 게이트패드/데이터패드 연결라인 주위의 도전패턴과 전기적으로 연결시키는 연결패턴; 및 상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함한다.
또한, 본 발명의 액정표시장치의 제조방법은 화소부와 패드부 및 상기 화소부와 패드부를 연결하는 연결부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하고 상기 제 1 기판의 패드부에 게이트패드 배선을 형성하며, 상기 제 1 기판의 연결부에 상기 게이트패드 배선과 게이트라인을 전기적으로 연결하는 게이트패드 연결라인을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 화소부의 게이트전극 상부에 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하고 상기 제 1 기판의 패드부에 데이터패드 배선을 형성하며, 상기 제 1 기판의 연결부에 상기 데이터패드 배선과 데이터라인을 전기적으로 연결하는 데이터패드 연결라인을 형성하는 단계; 제 3 마스크공정을 통해 상기 화소부의 화소영역에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하며, 상기 게이트패드/데이터패드 연결라인과 상기 게이트패드/데이터패드 연결라인 주위의 도전패턴을 전기적으로 연결시키는 연결패턴을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 게이트패드부와 데이터패드부를 포함하여 하나의 화소를 나타내고 있다.
이때, 실제의 어레이 기판에는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 (m, n)번째 화소를 예를 들어 나타내었다.
도면에 도시된 바와 같이, 본 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 (m, n)번째 화소영역을 정의하는 n번째 게이트라인(116n)과 m번째 데이터라인(117m)이 형성되어 있다. 이때, 상기 n번째 게이트라인(116n)과 m번째 데이터라인(117m)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
이때, 상기 어레이 기판(110)의 가장자리 영역에는 상기 n번째 게이트라인(116n)과 m번째 데이터라인(117m)에 각각 전기적으로 접속하는 게이트패드전 극(126P)과 데이터패드전극(127P)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 n번째 게이트라인(116n)과 m번째 데이터라인(117m)에 전달하게 된다.
즉, 상기 n번째 게이트라인(116n)과 m번째 데이터라인(117m)은 구동회로부 쪽으로 연장되어 각각 게이트패드 배선(116P)과 데이터패드 배선(117P)에 연결되며, 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)은 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)에 각각 전기적으로 접속된 게이트패드전극(126P)과 데이터패드전극(127P)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
상기 박막 트랜지스터는 n번째 게이트라인(116n)에 연결된 게이트전극(121), m번째 데이터라인(117m)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 소오스전극(122)의 일부는 상기 m번째 데이터라인(117m)과 연결되어 상기 m번째 데이터라인(117m)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 상기 화소전극(118)과 직접 전기적으로 접속하게 된다.
이때, 전단 게이트라인인 n-1번째 게이트라인(16n-1)의 일부는 상기 제 1 절연막을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩되어 스토리지 커패시터(Cst)를 형성하게 된다. 상기 스토리지 커패시터(storage capacitor)(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 본 실시예의 어레이 기판(110)은 상기 화소전극(118)을 형성하는 과정에서 투명도전막의 선택적 식각을 이용함으로써 총 3번의 마스크공정을 통해 제작할 수 있는데, 이를 다음의 액정표시장치의 제조공정을 통해 상세히 설명한다.
도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 게이트패드부와 데이터패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 4a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기 판(110)의 화소부에 게이트전극(121)과 n-1번째 게이트라인(116n-1)을 형성하며 게이트패드부에 게이트패드 배선(116P)을 형성한다. 이때, 상기 n-1번째 게이트라인(116n-1)은 해당화소에 대한 전단의 게이트라인을 의미하며, 해당화소의 게이트라인, 즉 n번째 게이트라인(116n)도 상기 n-1번째 게이트라인(116n-1)과 동일한 방식으로 형성된다.
이때, 상기 게이트전극(121)과 n-1번째 게이트라인(116n-1) 및 게이트패드 배선(116P)은 제 1 도전막을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 게이트전극(121)과 n-1번째 게이트라인(116n-1) 및 게이트패드 배선(116P)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121)과 n-1번째 게이트라인(116n-1) 및 게이트패드 배선(116P)이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115A), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124')을 형성하는 동시에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전 극(123)을 형성한다.
상기 액티브패턴(124') 위에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝되어 그 하부의 액티브패턴(124')의 소정영역과 상기 소오스/드레인전극(122, 123)을 오믹-콘택시키는 오믹-콘택층(125')이 형성되게 된다. 이때, 상기 소오스전극(122)의 일부는 상기 n번째 게이트라인과 교차하여 해당 화소영역을 정의하는 m번째 데이터라인(117m)을 구성하게 된다.
또한, 상기 제 2 마스크공정을 통해 상기 데이터패드부의 기판(110)에는 상기 제 2 도전막으로 이루어진 데이터패드 배선(117P)이 형성되며, 상기 데이터패드 배선(117P)의 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어진 비정질 실리콘 박막패턴(124")과 n+ 비정질 실리콘 박막패턴(125")이 상기 데이터패드 배선(117P)과 동일한 형태로 패터닝되어 남아있게 된다.
이와 같이 본 실시예에서는 회절노광을 이용한 한번의 마스크공정(제 2 마스크공정)으로 액티브패턴(124')과 소오스/드레인전극(122, 123)을 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 5a 내지 도 5e는 도 4b에 있어서 액티브패턴과 소오스/드레인전극을 동시에 형성하는 과정을 구체적으로 나타내는 단면도로써, 본 실시예의 제 2 마스크공정을 순차적으로 나타내고 있다.
도 5a에 도시된 바와 같이, 상기 게이트전극(121)과 n-1번째 게이트라인(116n-1) 및 게이트패드 배선(116P)이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115A), 비정질 실리콘 박막(124), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 증착한다.
이후, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후 본 실시예의 회절마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 본 실시예에 사용한 회절마스크(180)에는 조사된 광을 모두 투과시키는 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 슬릿영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(180)를 투과한 빛만이 감광막(170)에 조사되게 된다.
이어서, 상기 회절마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 5b에 도시된 바와 같이, 상기 차단영역(III)과 슬릿영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 감광막패턴(170A~170C)들이 남아있게 되고, 모든 광이 투과된 투과영역(I)에는 감광막이 완전히 제거되어 제 2 도전막(130) 표면이 노출되게 된다.
이때, 상기 슬릿영역(II)을 통해 형성된 제 1 감광막패턴(170A)은 차단영역(III)에 형성된 제 2 감광막패턴(170B)과 제 3 감광막패턴(170C)보다 얇게 형성된다. 또한, 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.
다음으로, 도 5c에 도시된 바와 같이, 상기와 같이 형성된 감광막패 턴(170A~170C)들을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막(124)과 n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 선택적으로 제거하게 되면, 게이트라인(121) 상부의 소정영역에 상기 비정질 실리콘 박막(124)으로 이루어진 액티브패턴(124')이 형성되는 동시에 그 상부에 상기 n+ 비정질 실리콘 박막(125)과 제 2 도전막(130)으로 이루어진 오믹-콘택층(125')과 제 2 도전막패턴(130')이 상기 액티브패턴(124')과 동일한 형태로 패터닝되어 남아있게 된다.
이때, 상기 데이터패드부의 기판(110)에는 상기 제 2 도전막(130)으로 이루어진 데이터패드 배선(117P)이 형성되며, 상기 데이터패드 배선(117P)의 하부에는 상기 비정질 실리콘 박막(124)과 n+ 비정질 실리콘 박막(125)으로 이루어진 비정질 실리콘 박막패턴(124")과 n+ 비정질 실리콘 박막패턴(125")이 상기 데이터패드 배선(117P)과 동일한 형태로 패터닝되어 남아있게 된다.
이후, 상기 감광막패턴(170A~170C)들의 일부를 제거하는 애싱공정을 진행하게 되면, 도 5d에 도시된 바와 같이, 상기 액티브패턴(124')의 소정영역 상부, 즉 회절노광이 적용된 슬릿영역(II)의 제 1 감광막패턴(170A)이 완전히 제거되어 상기 제 2 도전막패턴(130') 표면이 노출되게 된다.
이때, 상기 제 2 감광막패턴(170B)과 제 3 감광막패턴(170C)은 상기 제 1 감광막패턴(170A)의 두께만큼이 제거된 제 4 감광막패턴(170B')과 제 5 감광막패턴(170C')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
이후, 도 5e에 도시된 바와 같이, 상기 남아있는 제 4 감광막패턴(170B')과 제 5 감광막패턴(170C')을 마스크로 하여 상기 액티브패턴(124')의 소정영역(구체 적으로는 액티브패턴(124')의 채널영역) 상부의 제 2 도전막패턴(130')과 오믹-콘택층(125')의 일부를 제거하게 된다.
그리고, 상기 남아있는 제 4 감광막패턴(170B')과 제 5 감광막패턴(170C')을 제거하고 나면, 상기 화소부의 게이트전극(121) 상부에는 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124')이 형성하는 동시에 상기 액티브패턴(124')의 소정영역(구체적으로는 상기 액티브패턴(124')의 채널영역의 좌우에 형성된 소오스영역과 드레인영역)과 오믹-콘택층(125')을 통해 전기적으로 접속하는 소오스전극(122)과 드레인전극(123)이 형성되게 된다.
그리고, 도 4c에 도시된 바와 같이, 한번의 포토리소그래피공정(제 3 마스크공정)으로 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성하는 동시에 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)과 각각 전기적으로 접속하여 외부로 노출시키는 게이트패드전극(126P)과 데이터패드전극(127P)을 형성한다.
여기서, 상기 제 3 마스크공정은 제 2 절연막(115B)을 패터닝할 때 화소전극(118)이 형성될 화소영역은 하프 톤이나 슬릿을 이용한 회절노광을 이용하여 감광막을 얇게 남긴다. 이후, 게이트패드 배선(116P)과 데이터패드 배선(117P)의 일부를 노출시키는 패드부 오픈을 진행하고 상기 화소영역의 감광막을 애싱공정을 통해 제거하여 화소영역의 제 2 절연막(115B)을 제거한다.
그리고, 투명한 도전물질로 상기 화소영역에 화소전극(118)을 형성하며 상기 패드부에 상기 게이트패드 배선(116P) 및 데이터패드 배선(117P)과 각각 전기적으 로 접속하는 게이트패드전극(126P)과 데이터패드전극(127P)을 형성한다.
이때, 상기 화소전극(118)과 게이트패드전극(126P) 및 데이터패드전극(127P)은 감광막의 표면처리와 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명한 도전물질의 선택적 결정화를 이용함으로써 별도의 마스크공정 없이 형성될 수 있는데, 이하 상기의 제 3 마스크공정을 도면을 참조하여 상세히 설명한다.
도 6a 내지 도 6h는 도 4c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 액티브패턴(124')과 소오스전극(122) 및 드레인전극(123)이 형성되어 있는 상기 기판(110) 전면에 제 2 절연막(115B)과 감광성물질로 이루어진 제 1 감광막(270)을 형성한 후, 회절마스크(280)를 통해 상기 제 1 감광막(270)에 선택적으로 광을 조사한다.
이때, 제 3 마스크공정에 사용한 상기 회절마스크(280)에는 조사된 광을 모두 투과시키는 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 슬릿영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(280)를 투과한 빛만이 제 1 감광막(270)에 조사되게 된다.
이어서, 상기 회절마스크(280)를 통해 노광된 제 1 감광막(270)을 현상하고 나면, 도 6b에 도시된 바와 같이, 상기 차단영역(III)과 슬릿영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 감광막패턴(270A~270D)들이 남아있게 되고, 모든 광이 투과된 투과영역(I)에는 제 1 감광막이 완전히 제거되어 제 2 절연막(115B) 표면이 노출되게 된다.
이때, 상기 슬릿영역(II)을 통해 형성된 제 1 감광막패턴(270A)은 차단영역(III)에 형성된 제 2 감광막패턴(270B) 내지 제 4 감광막패턴(270D)보다 얇게 형성된다. 또한, 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6c에 도시된 바와 같이, 상기와 같이 형성된 감광막패턴(270A~270D)들을 마스크로 하여 그 하부에 형성된 제 1 절연막(115A)과 제 2 절연막(115B)을 선택적으로 제거하게 되면, 패드부의 게이트패드 배선(116P)과 데이터패드 배선(117P)의 일부를 노출시키는 제 1 콘택홀(140A)과 제 2 콘택홀(140B)이 형성되게 된다.
이후, 상기 감광막패턴(270A~270D)들의 일부를 제거하는 애싱공정을 진행하게 되면, 도 6d에 도시된 바와 같이, 상기 화소부의 소정영역, 즉 회절노광이 적용된 슬릿영역(II)의 제 1 감광막패턴(270A)이 완전히 제거되어 상기 제 2 절연막(115B) 표면이 노출되게 된다. 상기 노출되는 화소부의 소정영역은 후에 화소전극이 형성될 화소영역을 의미한다.
이때, 상기 제 2 감광막패턴(270B) 내지 제 4 감광막패턴(270D)은 상기 제 1 감광막패턴(270A)의 두께만큼이 제거된 제 5 감광막패턴(270B') 내지 제 7 감광막패턴(270D')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.
이후, 도 6e에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(270B') 내 지 제 7 감광막패턴(270D')을 마스크로 하여 상기 화소영역의 제 2 절연막(115B)을 제거한다. 이때, 화소부의 드레인전극(123) 위의 소정영역의 제 2 절연막(115B)이 제거되어 상기 드레인전극(123)의 일부가 노출되게 된다.
그리고, 도 6f에 도시된 바와 같이, 상기 제 5 감광막패턴(270B') 내지 제 7 감광막패턴(270D')이 남아있는 기판(110) 전면에 투명한 도전물질로 제 3 도전막(230)을 형성한다.
이때, 상기 제 3 도전막(230)은 화소전극과 패드부전극을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다. 이때, 상기 ITO 박막(230)의 증착 전에 플라즈마 또는 열처리를 하여 상기 감광막패턴(270B'~270D')들의 표면을 소수화시키는 공정을 진행할 수 있다. 이는 상기 ITO 박막(230) 표면이 친수성이라 상기 감광막패턴(270B'~270D')들과의 계면상태를 나쁘게 하여 후에 상기 감광막패턴(270B'~270D')들 위에 형성된 ITO 박막(230)만을 선택적으로 제거하기 위한 것이다.
이후, 상기 ITO 박막(230)이 형성된 기판(110) 전면에 감광성물질로 이루어진 제 2 감광막(370)을 형성한다.
그리고, 도 6g에 도시된 바와 같이, 상기 제 2 감광막(370)의 일부를 제거하는 애싱공정을 진행하여 상기 화소영역과 패드부의 제 1 콘택홀영역 및 제 2 콘택홀영역 이외 영역에서 상기 ITO 박막(230)이 외부로 노출되도록 한다. 이때, 상기 애싱공정을 통해 그 두께의 일부가 제거된 제 8 감광막패턴(370') 내지 제 10 감광 막패턴(370'")은 상기 화소영역과 패드부의 제 1 콘택홀영역 및 제 2 콘택홀영역 상부에만 남아있게 된다.
이후, 100~200℃ 정도의 온도로 열처리를 하여 상기 ITO 박막(230)의 결정화를 진행하면, 상기 ITO 박막(230) 하부의 감광막패턴(270B'~270D')들과 ITO 박막(230) 및 상기 감광막패턴(270B'~270D')들 이외의 상기 제 1 절연막(115A)과 노출된 드레인전극(123) 및 패드부 배선(116P, 117P) 등과 ITO 박막(230)과의 다른 계면상태에 따라 상기 제 1 절연막(115A)과 노출된 드레인전극(123) 및 패드부 배선(116P, 117P) 등의 상부 표면에 위치한 ITO 박막(230)만이 선택적으로 결정화되게 된다. 이는 상기 감광막패턴(270B'~270D')들이 유기막으로 내부에 존재하는 카본과 같은 원소에 의해 상기 ITO 박막(230)의 결정화가 방해를 받기 때문이다.
그리고, 상기 노출된 비정질 상태의 ITO 박막(230)만을 선택적으로 제거하게 되면, 도 6h에 도시된 바와 같이 화소영역에 화소전극(118)이 형성되는 동시에 패드부의 제 1 콘택홀영역과 제 2 콘택홀영역에 게이트패드전극(126P)과 데이터패드전극(127P)이 형성되게 된다.
이때, 상기 게이트패드전극(126P)은 그 하부의 게이트패드 배선(116P)과 전기적으로 접속하며, 상기 데이터패드전극(127P)은 그 하부의 데이터패드 배선(117P)과 전기적으로 접속하게 된다.
또한, 상기 화소전극(118)은 그 하부의 드레인전극(123)의 일부와 전기적으로 접속하는데, 이때 상기 드레인전극(123)은 별도의 콘택홀 없이 직접 그 상부의 화소전극(118)과 전기적으로 접속하게 된다.
또한, 상기 해당 화소전극(118)의 일부는 전단 게이트라인(116n-1)의 일부와 중첩되도록 형성되어 그 하부의 제 1 절연막(115A)을 사이에 두고 상기 전단 게이트라인(116n-1)과 함께 스토리지 커패시터(도 3 참조)를 형성하게 된다.
이와 같이 구성된 상기 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판(미도시)과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
이와 같이 본 실시예는 투명도전막의 선택적 식각을 이용하여 총 3번의 마스크공정을 통해 어레이 기판을 제작할 수 있게되며, 이때 패드부에서는 상기 선택적 식각을 진행할 때 패드 연결라인 주위에 잔류하는 도전패턴을 패드부 콘택 형성시 연결부 홀을 통해 상기 패드 연결라인에 연결시킴으로써 상기 도전패턴에 의한 신호 간섭을 방지할 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.
도 7은 도 3에 도시된 액정표시장치에 있어서, 본 실시예의 데이터패드와 데이터패드 연결라인의 구조를 개략적으로 나타내는 예시도이다.
이때, 도면에는 본 실시예의 데이터패드와 데이터패드 연결라인의 구조를 예를 들어 나타내고 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명은 게이트패드와 게이트패드 연결라인의 구조에도 적용 가능하다.
도면에 도시된 바와 같이, 데이터패드 배선(117)에 전기적으로 접속된 데이터패드전극(127P)은 외부의 구동회로부(미도시)로부터 인가 받은 데이터신호를 데이터패드 연결라인(117P')을 통해 해당하는 데이터라인(미도시)에 전달하게 된다.
이때, 상기 데이터패드 연결라인(117P') 주위에는 전술한 3마스크공정을 통해 화소전극(미도시) 및 패드전극(127P)을 형성할 때 형성된 도전패턴(190)이 잔류하게 되는데, 상기 도전패턴(190)은 연결패턴(195)을 통해 상기 데이터패드 연결라인(117P')에 전기적으로 연결되게 되어 상기 도전패턴(190)으로 인한 신호 간섭이 방지되게 된다. 즉, 상기 제 3 마스크공정을 통한 제 2 절연막의 패터닝 및 화소전극 형성시 상기 데이터패드 연결라인(117P') 주위에는 상기 ITO 박막으로 이루어진 도전패턴(190)이 잔류하게 되는데, 이때 상기 도전패턴(190)은 정전기 등에 의한 전하가 축적되는 장소가 되며, 이로 인해 데이터신호 인가시 간섭의 발생으로 신호 왜곡이 발생할 수 있게 된다. 그러나, 본 발명에서는 상기 제 2 절연막의 패터닝시 연결부 홀을 형성하여 연결패턴(195)을 통해 상기 도전패턴(190)과 데이터패드 연결라인(117P')을 전기적으로 연결시키게 된다.
도 8a 및 도 8h는 도 7에 도시된 데이터패드와 데이터패드 연결라인의 VII-VII'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 전술한 제 3 마스크공정을 통해 데이터패드전극과 도전패턴의 연결패턴을 형성하는 과정을 구체적으로 나타내고 있다.
도 8a에 도시된 바와 같이, 데이터패드 배선(117P)과 데이터패드 연결라인(117P')이 형성되어 있는 상기 기판(110) 전면에 제 2 절연막(115B)과 감광성물 질로 이루어진 제 1 감광막(270)을 형성한 후, 전술한 회절마스크(280)를 통해 상기 제 1 감광막(270)에 선택적으로 광을 조사한다.
여기서, 도면부호 124'"와 125'"는 상기 데이터패드 연결라인(117P') 하부에 위치하며, 각각 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어진 비정질 실리콘 박막패턴 및 n+ 비정질 실리콘 박막패턴을 나타낸다.
이어서, 상기 회절마스크(280)를 통해 노광된 제 1 감광막(270)을 현상하고 나면, 도 8b에 도시된 바와 같이, 상기 데이터패드 배선(117P) 상부의 제 2 절연막(115B)을 오픈(open)시키며 상기 데이터패드 연결라인(117P') 주위의 제 2 절연막(115B)을 오픈시키는 전술한 제 4 감광막패턴(270D)이 형성된다.
다음으로, 도 8c에 도시된 바와 같이, 상기와 같이 형성된 제 4 감광막패턴(270D)을 마스크로 하여 그 하부에 형성된 제 2 절연막(115B)을 선택적으로 제거하게 되면, 패드부의 데이터패드 배선(117P)의 일부를 노출시키는 제 2 콘택홀(140B)이 형성되는 동시에 상기 데이터패드 연결라인(117P')의 일부를 포함하는 패드-화소 연결부의 일부를 오픈시키는 연결부 홀(H)이 형성되게 된다. 여기서, 상기 패드-화소 연결부는 패드부의 게이트패드 배선(미도시) 및 데이터패드 배선(117P)과 화소부의 게이트라인(미도시) 및 데이터라인(미도시)이 연결되는 영역을 의미한다.
이후, 상기 제 4 감광막패턴(270D)은 전술한 화소영역을 노출시키기 위한 애싱공정을 통해 상기 제 1 감광막패턴 두께만큼이 제거된 제 7 감광막패턴(270D')으로 남아있게 된다.
그리고, 도 8e에 도시된 바와 같이, 상기 제 7 감광막패턴(270D')이 남아있는 기판(110) 전면에 투명한 도전물질로 제 3 도전막(230)을 형성한다.
이때, 전술한 바와 같이 상기 제 3 도전막(230)은 화소전극과 패드부전극을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
이후, 상기 제 3 도전막(230)이 형성된 기판(110) 전면에 감광성물질로 이루어진 제 2 감광막(370)을 형성한다.
그리고, 도 8f에 도시된 바와 같이, 상기 제 2 감광막(370)의 일부를 제거하는 애싱공정을 진행하여 상기 패드부의 제 2 콘택홀영역 및 연결부 홀 이외 영역에서 상기 제 3 도전막(230)이 외부로 노출되도록 한다. 이때, 상기 애싱공정을 통해 그 두께의 일부가 제거된 제 10 감광막패턴(370'")은 상기 패드부의 제 2 콘택홀영역 및 연결부 홀 상부에만 남아있게 된다.
이후, 전술한 투명도전막의 선택적 식각을 진행하여 상기 노출된 비정질 상태의 제 3 도전막(230)만을 선택적으로 제거하게 되면, 도 8g 및 도 8h에 도시된 바와 같이 패드부의 제 2 콘택홀영역에 데이터패드전극(127P)이 형성되는 동시에 연결부 홀에 상기 제 3 도전막(230)으로 이루어진 도전패턴(190)이 형성되게 된다.
이때, 상기 데이터패드전극(127P)은 그 하부의 데이터패드 배선(117P)과 전기적으로 접속하게 되며, 상기 도전패턴(190)의 일부는 연결패턴(195)을 구성하여 상기 도전패턴(190)과 데이터패드 연결라인(117P')을 전기적으로 연결하게 된다.
본 실시예는 채널층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 채널층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 화소전극과 패드부전극을 동시에 패터닝하며, 상기 화소전극을 드레인전극과 전기적으로 접속하도록 함으로써 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 회절노광을 이용함으로써 액티브패턴과 소오스전극 및 드레인전극을 한번의 마스크공정으로 형성할 수 있게 된다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 제 2 절연막 패터닝시 게이트패드 연결라인과 데이터패드 연결라인의 일부를 노출시키는 연결부 홀을 형성하여 상기 연결부 홀을 통해 상기 패드 연결라인과 상기 패드 연결라인 주위에 잔류하게 되는 도전패턴을 전기적으로 연결시킴으로써 신호 간섭이 방지되어 불량을 해결할 수 있게 된다.

Claims (19)

  1. 화소부와 패드부 및 상기 화소부와 패드부를 연결하는 연결부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하고 상기 제 1 기판의 패드부에 게이트패드 배선을 형성하며, 상기 제 1 기판의 연결부에 상기 게이트패드 배선과 게이트라인을 전기적으로 연결하는 게이트패드 연결라인을 형성하는 단계;
    상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;
    제 2 마스크공정을 통해 상기 화소부의 게이트전극 상부에 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하고 상기 제 1 기판의 패드부에 데이터패드 배선을 형성하며, 상기 제 1 기판의 연결부에 상기 데이터패드 배선과 데이터라인을 전기적으로 연결하는 데이터패드 연결라인을 형성하는 단계;
    제 3 마스크공정을 통해 상기 화소부의 화소영역에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하며, 상기 게이트패드/데이터패드 연결라인과 상기 게이트패드/데이터패드 연결라인 주위의 도전패턴을 전기적으로 연결시키는 연결패턴을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 화소전극을 구성하는 제 3 도전물질을 이용하여 상기 제 1 기판의 패드부에 상기 게이트패드 배선과 전기적으로 접속하는 게이트패드전극을 형성하며, 상기 데이터패드 배선과 전기적으로 접속하는 데이터패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 화소전극과 게이트패드전극 및 데이터패드전극을 형성하는 단계는
    상기 제 1 기판 위에 제 2 절연막과 제 1 감광막을 형성하는 단계;
    회절마스크를 통해 상기 제 1 감광막을 노광, 현상하여 상기 화소부의 제 1 영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하며, 상기 제 1 영역과 패드부의 게이트/데이터패드 배선 및 상기 연결부 상부의 소정영역을 제외한 제 2 영역에 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴과 제 2 감광막패턴을 마스크로 하여 상기 제 1 절연막 및 제 2 절연막을 선택적으로 제거함으로써, 상기 게이트패드 배선의 소정영역을 노출시키는 제 1 콘택홀과 상기 데이터패드 배선의 소정영역을 노출시키는 제 2 콘택홀을 형성하며 상기 연결부의 게이트패드 연결라인과 데이터패드 연결라인의 일부를 노출시키는 연결부 홀을 형성하는 단계;
    상기 제 1 감광막패턴을 제거하는 동시에 상기 제 2 감광막패턴의 일부를 제거하여 제 3 두께의 제 3 감광막패턴을 형성하는 단계;
    상기 제 3 감광막패턴을 마스크로 하여 상기 제 1 영역의 제 2 절연막을 선택적으로 제거하여 상기 드레인전극의 일부를 노출시키는 단계;
    상기 제 1 기판 위에 투명한 도전물질인 상기 제 3 도전물질로 이루어진 도전막을 형성하는 단계;
    상기 제 1 기판 위에 제 2 감광막을 형성하는 단계;
    상기 제 2 감광막의 일부를 제거하여 상기 제 2 영역의 도전막을 노출시키는 단계; 및
    상기 노출된 도전막을 선택적으로 제거하여 상기 화소부의 제 1 영역에 그 일부가 상기 노출된 드레인전극과 직접 접속하는 화소전극을 형성하며, 상기 패드부에 상기 제 1 콘택홀을 통해 상기 게이트패드 배선과 전기적으로 접속하는 게이트패드전극을 형성하고 상기 제 2 콘택홀을 통해 상기 데이터패드 배선과 전기적으로 접속하는 데이터패드전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서, 상기 노출된 도전막을 선택적으로 제거하게 되면, 상기 게이트패드/데이터패드 연결라인 주위에 상기 도전막으로 이루어진 도전패턴이 남아있는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 도전패턴은 상기 연결패턴을 통해 상기 게이트패드 연결라인 또는 데이터패드 연결라인과 전기적으로 연결되는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 7 항에 있어서, 상기 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)의 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 7 항에 있어서, 상기 도전막의 증착 전에 플라즈마처리 또는 열처리를 하여 상기 제 3 감광막패턴의 표면을 소수화하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 7 항에 있어서, 상기 제 2 감광막의 일부를 제거하여 상기 제 2 영역의 도전막을 노출시킨 후에 100~200℃의 온도로 열처리를 하여 상기 제 1 영역과 제 1 콘택홀영역과 제 2 콘택홀영역 및 연결부 홀 영역에 위치한 도전막만을 선택적으로 결정화시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 화소부와 패드부 및 상기 화소부와 패드부를 연결하는 연결부로 구분되는 제 1 기판;
    제 1 도전막으로 형성되며, 상기 제 1 기판의 화소부에 형성된 게이트전극과 게이트라인, 상기 제 1 기판의 패드부에 형성된 게이트패드 배선 및 상기 제 1 기판의 연결부에 형성되어 상기 게이트패드 배선과 게이트라인을 전기적으로 연결하는 게이트패드 연결라인;
    상기 제 1 기판 위에 형성된 제 1 절연막;
    상기 게이트전극 상부에 형성된 액티브패턴;
    제 2 도전막으로 형성되며, 상기 액티브패턴의 소정영역과 전기적으로 접속하는 소오스/드레인전극과 상기 게이트라인과 교차하여 화소영역을 형성하는 데이터라인, 상기 제 1 기판의 패드부에 형성된 데이터패드 배선 및 상기 제 1 기판의 연결부에 형성되어 데이터패드 배선과 데이터라인을 전기적으로 연결하는 데이터패드 연결라인;
    상기 제 1 기판 위에 형성된 제 2 절연막;
    제 3 도전막으로 형성되며, 상기 드레인전극의 일부와 직접 전기적으로 접속하는 화소전극 및 상기 게이트패드/데이터패드 연결라인과 상기 게이트패드/데이터패드 연결라인 주위의 도전패턴과 전기적으로 연결시키는 연결패턴; 및
    상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함하는 액정표시장치.
  14. 제 13 항에 있어서, 상기 액티브패턴과 소오스/드레인전극은 동일한 마스크공정을 통해 형성되는 것을 특징으로 하는 액정표시장치.
  15. 삭제
  16. 삭제
  17. 제 13 항에 있어서, 상기 제 3 도전막으로 형성되며, 상기 게이트패드 배선과 전기적으로 접속하는 게이트패드전극 및 상기 데이터패드 배선과 전기적으로 접속하는 데이터패드전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  18. 제 17 항에 있어서, 상기 화소전극과 게이트패드전극 및 데이터패드전극은 동일한 마스크공정을 통해 형성되는 것을 특징으로 하는 액정표시장치.
  19. 제 13 항에 있어서, 상기 제 3 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)의 투명한 도전물질로 구성되는 것을 특징으로 하는 액정표시장치.
KR1020060061626A 2006-06-30 2006-06-30 액정표시장치 및 그 제조방법 KR101266274B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061626A KR101266274B1 (ko) 2006-06-30 2006-06-30 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061626A KR101266274B1 (ko) 2006-06-30 2006-06-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080003088A KR20080003088A (ko) 2008-01-07
KR101266274B1 true KR101266274B1 (ko) 2013-05-22

Family

ID=39214501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061626A KR101266274B1 (ko) 2006-06-30 2006-06-30 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101266274B1 (ko)

Also Published As

Publication number Publication date
KR20080003088A (ko) 2008-01-07

Similar Documents

Publication Publication Date Title
KR100978260B1 (ko) 액정표시장치 및 그 제조방법
US8208085B2 (en) Liquid crystal display device and fabrication method thereof
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
US8357937B2 (en) Thin film transistor liquid crystal display device
KR101201707B1 (ko) 액정표시장치 및 그 제조방법
KR20090044467A (ko) 액정표시장치 및 그 제조방법
KR101626362B1 (ko) 박막 트랜지스터 기판의 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101331812B1 (ko) 액정표시장치 및 그 제조방법
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
KR101234212B1 (ko) 액정표시장치 및 그 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법
KR20070079217A (ko) 액정표시장치 및 그 제조방법
KR20070072106A (ko) 액정표시장치 및 그 제조방법
KR20080062930A (ko) 액정표시장치 및 그 제조방법
KR20080060944A (ko) 액정표시장치 및 그 제조방법
KR20090020992A (ko) 액정표시장치 및 그 제조방법
KR20080062928A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee