KR102061680B1 - 프린지 필드형 액정표시장치 및 그 제조방법 - Google Patents

프린지 필드형 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR102061680B1
KR102061680B1 KR1020130105047A KR20130105047A KR102061680B1 KR 102061680 B1 KR102061680 B1 KR 102061680B1 KR 1020130105047 A KR1020130105047 A KR 1020130105047A KR 20130105047 A KR20130105047 A KR 20130105047A KR 102061680 B1 KR102061680 B1 KR 102061680B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
substrate
pixel electrode
insulating film
Prior art date
Application number
KR1020130105047A
Other languages
English (en)
Other versions
KR20150026339A (ko
Inventor
최영석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130105047A priority Critical patent/KR102061680B1/ko
Publication of KR20150026339A publication Critical patent/KR20150026339A/ko
Application granted granted Critical
Publication of KR102061680B1 publication Critical patent/KR102061680B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치 및 그 제조방법은 리프트-오프(lift off)공정을 이용하여 공통전극과 보호막 및 화소전극을 한번의 마스크공정으로 형성함으로써 제조공정을 단순화하는 동시에 제조비용을 절감하기 위한 것으로, 제 1 기판에 형성된 게이트전극과 게이트라인; 상기 게이트전극 상부에 게이트절연막을 개재하여 형성된 액티브층과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 액티브층과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 층간절연막; 상기 층간절연막이 형성된 제 1 기판 위에 형성된 공통전극; 상기 공통전극이 형성된 제 1 기판 위에 형성된 보호막; 상기 보호막 위에 다수의 슬릿을 가지도록 형성된 화소전극; 상기 화소전극의 슬릿 내에 절연물질로 이루어지며, 상기 화소전극과 일정 간격을 유지하며 상기 슬릿과 나란한 방향으로 배치된 절연막패턴; 및 상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함한다.

Description

프린지 필드형 액정표시장치 및 그 제조방법{FRINGE FIELD SWITCHING LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 프린지 필드형 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 고해상도와 고투과율을 동시에 구현할 수 있는 프린지 필드형 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이하, 도면을 참조하여 일반적인 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 일반적인 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(Black Matrix; BM)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이를 상세히 설명하면 다음과 같다.
도 2는 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도로써, 화소전극과 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 화소전극 상에 위치하는 액정분자를 구동시킴으로써 화상을 구현하는 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치의 어레이 기판 일부를 나타내고 있다.
이때, 도면에는 설명의 편의를 위해 화소부와 데이터패드부 및 게이트패드부를 포함하는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 일반적인 프린지 필드형 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극(21), 상기 데이터라인에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23) 사이의 절연을 위한 게이트절연막(15a) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
이때, 상기 액티브층(24)의 소오스/드레인영역은 오믹-콘택층(ohmic contact layer)(25)을 통해 상기 소오스/드레인전극(22, 23)과 오믹-콘택을 형성하게 된다.
또한, 상기 데이터라인(17) 하부에는 상기 액티브층(24)을 구성하는 비정질 실리콘 박막 및 상기 오믹-콘택층(25)을 구성하는 n+ 비정질 실리콘 박막으로 이루어진 제 1 비정질 실리콘 박막패턴(24') 및 제 1 n+ 비정질 실리콘 박막패턴(25')이 형성되어 있다.
상기 화소영역 내에는 공통전극(8)과 화소전극(18)이 형성되어 있으며, 이때 사각형 형태의 상기 화소전극(18)은 상기 공통전극(8)과 함께 프린지 필드를 발생시키기 위해 상기 화소전극(18) 내에 다수의 슬릿(18s)을 포함하고 있다.
이와 같이 구성된 상기 어레이 기판(10)의 가장자리 영역에는 상기 데이터라인(17)과 게이트라인에 각각 전기적으로 접속하는 데이터패드전극(27p)과 게이트패드전극(26p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 데이터신호와 주사신호를 각각 상기 데이터라인(17)과 게이트라인에 전달하게 된다.
즉, 상기 데이터라인(17)과 게이트라인은 구동회로부 쪽으로 연장되어 각각 해당하는 데이터패드라인(17p)과 게이트패드라인(16p)에 연결되며, 상기 데이터패드라인(17p)과 게이트패드라인(16p)은 상기 데이터패드라인(17p)과 게이트패드라인(16p)에 각각 전기적으로 접속된 데이터패드전극패턴(27p'), 데이터패드전극(27p)과 게이트패드전극패턴(26p'), 게이트패드전극(26p)을 통해 구동회로부로부터 각각 데이터신호와 주사신호를 인가 받게 된다.
이때, 상기 데이터패드라인(17p) 하부에는 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어진 제 2 비정질 실리콘 박막패턴(24") 및 제 2 n+ 비정질 실리콘 박막패턴(25")이 형성되어 있다.
참고로, 도면부호 15b, 15c 및 15d는 제 1 층간절연막, 제 2 층간절연막 및 보호막을 나타낸다.
이와 같이 구성된 상기의 프린지 필드형 액정표시장치는 기존의 트위스티드 네마틱방식에 비해 시야각과 투과율이 향상된 장점을 가지고 있으나, 박막 트랜지스터를 포함하는 어레이 기판의 제작에 6 ~ 7개 정도의 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되고 있다.
도 3a 내지 도 3f는 상기 도 2에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 3a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)과 게이트라인(미도시) 및 게이트패드라인(16p)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 상기 게이트전극(21)과 게이트라인 및 게이트패드라인(16p)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 게이트절연막(15a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 도전성 금속물질을 증착한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 도전성 금속물질을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 게이트절연막(15a)이 개재된 상태에서 상기 비정질 실리콘 박막으로 이루어진 액티브층(24)을 형성하는 한편, 상기 액티브층(24) 상부에 상기 도전성 금속물질로 이루어진 소오스전극(22)과 드레인전극(23)을 형성하게 된다.
이때, 상기 제 2 마스크공정을 통해 상기 어레이 기판(10)의 데이터라인 영역에 상기 도전성 금속물질로 이루어진 데이터라인(17)을 형성하는 동시에 상기 어레이 기판(10)의 데이터패드부에 상기 도전성 금속물질로 이루어진 데이터패드라인(17p)을 형성하게 된다.
이때, 상기 액티브층(24) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브층(24)의 소오스/드레인영역과 상기 소오스/드레인전극(22, 23) 사이를 오믹-콘택시키는 오믹-콘택층(25)이 형성되게 된다.
또한, 상기 데이터라인(17) 하부에는 각각 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며, 상기 데이터라인(17)과 실질적으로 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(24') 및 제 1 n+ 비정질 실리콘 박막패턴(25')이 형성되게 된다.
또한, 상기 데이터패드라인(17p) 하부에는 각각 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며, 상기 데이터패드라인(17p)과 실질적으로 동일한 형태로 패터닝된 제 2 비정질 실리콘 박막패턴(24") 및 제 2 n+ 비정질 실리콘 박막패턴(25")이 형성되게 된다.
다음으로, 도 3c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 제 1 층간절연막(15b)과 제 2 층간절연막(15c)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 게이트절연막(15a)과 제 1 층간절연막(15b) 및 제 2 층간절연막(15c)의 일부영역을 선택적으로 패터닝함으로써 상기 드레인전극(23)의 일부를 노출시키는 제 1 콘택홀(40a)을 형성하는 동시에 상기 데이터패드라인(17p) 및 게이트패드라인(16p)의 일부를 각각 노출시키는 제 2 콘택홀(40b) 및 제 3 콘택홀(40c)을 형성한다.
이때, 상기 제 2 층간절연막(15c)은 포토 아크릴로 이루어질 수 있다.
이후, 도 3d에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 투명한 도전성 금속물질을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 화소부 전체에 걸쳐 상기 투명한 도전성 금속물질로 이루어진 공통전극(8)을 형성한다.
이때, 상기 제 4 마스크공정을 통해 상기 투명한 도전성 금속물질을 선택적으로 패터닝함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(17p) 및 게이트패드라인(16p)과 전기적으로 접속하는 데이터패드전극패턴(27p') 및 게이트패드전극패턴(26p')을 형성하게 된다.
다음으로, 도 3e에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 보호막(15d)을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 상기 보호막(15d)의 일부영역을 선택적으로 패터닝함으로써 상기 드레인전극(23)과 데이터패드전극패턴(27p') 및 게이트패드전극패턴(26p')의 일부를 각각 노출시키는 제 4 콘택홀(40d)과 제 5 콘택홀(40e) 및 제 6 콘택홀(40f)을 형성한다.
이후, 도 3f에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 투명한 도전성 금속물질을 증착한 후, 포토리소그래피공정(제 6 마스크공정)을 이용하여 선택적으로 패터닝하여 상기 화소영역에 상기 제 4 콘택홀(40d)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
또한, 상기 제 6 마스크공정을 통해 상기 투명한 도전성 금속물질을 선택적으로 패터닝함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 제 5 콘택홀(40e) 및 제 6 콘택홀(40f)을 통해 상기 데이터패드전극패턴(27p') 및 게이트패드전극패턴(26p')과 전기적으로 접속하는 데이터패드전극(27p) 및 게이트패드전극(26p)을 형성하게 된다.
이때, 상기 화소전극(18)은 그 하부의 상기 공통전극(8)과 함께 프린지 필드를 발생시키기 위해 상기 화소전극(18) 내에 다수의 슬릿(18s)을 포함하고 있다.
이와 같이 일반적인 프린지 필드형 액정표시장치는 공통전극과 화소전극 사이에 상하 전계를 형성하기 위해 보호막을 사이에 두고 서로 다른 층에 상기 공통전극과 화소전극을 형성하여야 하며, 이에 따라 횡전계방식 액정표시장치에 비해 2개의 마스크공정이 더 필요하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 4번의 마스크공정으로 어레이 기판을 제작하도록 한 프린지 필드형 액정표시장치 및 그 제조방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 프린지 필드형 액정표시장치는 제 1 기판에 형성된 게이트전극과 게이트라인; 상기 게이트전극 상부에 게이트절연막을 개재하여 형성된 액티브층과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 액티브층과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 층간절연막; 상기 층간절연막이 형성된 제 1 기판 위에 형성된 공통전극; 상기 공통전극이 형성된 제 1 기판 위에 형성된 보호막; 상기 보호막 위에 다수의 슬릿을 가지도록 형성된 화소전극; 상기 화소전극의 슬릿 내에 절연물질로 이루어지며, 상기 화소전극과 일정 간격을 유지하며 상기 슬릿과 나란한 방향으로 배치된 절연막패턴; 및 상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함한다.
이때, 상기 절연막패턴은 상기 화소전극보다 두꺼운 두께를 가질 수 있다.
상기 공통전극은 측면으로 △G만큼 오버 에칭되어 그 상부의 보호막 에지로부터 일정 간격(△G만큼) 떨어져 위치할 수 있다.
상기 화소전극의 단선을 방지하기 위해 상기 공통전극은 상기 화소전극보다 얇은 두께를 가질 수 있다.
본 발명의 일 실시예에 따른 프린지 필드형 액정표시장치의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트절연막을 개재한 상태에서 액티브층을 형성하는 동시에 제 2 도전막으로 이루어진 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 제 3 마스크공정을 통해 상기 드레인전극을 노출시키는 제 1 콘택홀이 형성된 층간절연막을 형성하는 단계; 상기 층간절연막이 형성된 제 1 기판 위에 제 3 도전막과 제 1 절연막 및 제 2 절연막을 형성하는 단계; 제 4 마스크공정을 통해 상기 제 2 절연막이 형성된 제 1 기판 위에 제 1 감광막패턴 내지 제 4 감광막패턴을 형성하는 단계; 상기 제 1 감광막패턴 내지 제 4 감광막패턴을 마스크로 상기 제 1 절연막 및 제 2 절연막을 선택적으로 제거하여 상기 제 1 절연막으로 이루어진 보호막 및 상기 제 2 절연막으로 이루어진 보호막패턴을 형성하는 단계; 상기 제 1 감광막패턴 내지 제 4 감광막패턴을 마스크로 상기 제 3 도전막의 일부영역을 선택적으로 제거하여 상기 제 3 도전막으로 이루어진 공통전극을 형성하는 단계; 애싱공정을 통해 상기 제 2 감광막패턴 내지 제 4 감광막패턴을 제거하는 동시에 상기 제 2 감광막패턴 내지 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴을 형성하는 단계; 상기 제 5 감광막패턴이 남아있는 상태에서 상기 제 1 기판 전면에 제 4 도전막을 형성하는 단계; 리프트-오프공정을 통해 상기 제 5 감광막패턴 및 상기 제 5 감광막패턴 위에 남아있는 상기 제 4 도전막을 함께 제거하여 상기 제 1 기판의 화소부에 상기 제 4 도전막으로 이루어지며, 제 4 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
이때, 상기 제 1 마스크공정을 이용하여 상기 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인을 형성할 수 있다.
이때, 상기 제 2 마스크공정을 이용하여 상기 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인을 형성할 수 있다.
이때, 상기 제 3 마스크공정을 이용하여 상기 층간절연막을 선택적으로 제거하여 상기 데이터패드라인을 노출시키는 제 2 콘택홀을 형성할 수 있다.
이때, 상기 제 3 마스크공정을 이용하여 상기 게이트절연막과 층간절연막을 선택적으로 제거하여 상기 게이트패드라인을 노출시키는 제 3 콘택홀을 형성할 수 있다.
상기 제 3 도전막 및 제 4 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드의 투명한 도전성 금속물질로 형성할 수 있다.
상기 제 2 절연막은 상기 리프트-오프공정을 통해 화소전극을 원활하게 형성하기 위한 스트리퍼(stripper)의 침투경로를 확보하기 위해 형성하며, 상기 화소전극용 제 4 도전막의 두께보다 두께를 두껍게 형성할 수 있다.
상기 제 1 절연막 및 제 2 절연막의 패터닝은 건식각을 이용할 수 있다.
상기 제 3 도전막의 제거로 상기 제 1 콘택홀이 형성된 영역에는 상기 드레인전극의 일부를 노출시키는 제 4 콘택홀이 형성되는 한편, 상기 제 2 콘택홀 및 제 3 콘택홀이 형성된 영역에는 각각 상기 데이터패드라인 및 게이트패드라인을 노출시키는 제 5 콘택홀 및 제 6 콘택홀이 형성될 수 있다.
상기 제 3 도전막의 패터닝은 습식각을 이용할 수 있으며, 이 경우 상기 공통전극은 측면으로 △G만큼 오버 에칭되게 되며, 그 결과 그 상부의 보호막 에지로부터 일정 간격(△G만큼) 떨어져 형성될 수 있다.
이때, 상기 애싱공정을 통해 그 하부의 제 2 절연막을 제거하게 되는데, 이때 상기 보호막패턴은 그 상부의 제 5 감광막패턴의 폭보다 좁은 폭을 가지도록 측면으로 △P만큼 오버 에칭되어 절연막패턴을 형성하게 되어 스트리퍼의 침투경로를 확보할 수 있다.
이때, 상기 공통전극의 두께에 의해 상기 화소전극의 단선을 방지하기 위해 상기 제 3 도전막은 상기 화소전극용 제 4 도전막보다 그 두께를 얇게 형성할 수 있다.
상기 화소전극 내에는 다수의 슬릿을 포함하고 있으며, 상기 화소전극의 슬릿 내에는 상기 제 2 절연막으로 이루어지며, 상기 화소전극과 일정 간격을 유지하며 상기 슬릿과 나란한 방향으로 배치된 상기 절연막패턴이 형성될 수 있다.
상기 리프트-오프공정을 이용하여 상기 제 1 기판의 데이터패드부 및 게이트패드부에 상기 제 5 콘택홀 및 제 6 콘택홀을 통해 각각 상기 데이터패드라인 및 게이트패드라인과 전기적으로 접속하는 데이터패드전극 및 게이트패드전극을 형성할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 프린지 필드형 액정표시장치 및 그 제조방법은 리프트-오프(lift off)공정을 이용하여 공통전극과 보호막 및 화소전극을 한번의 마스크공정으로 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감시키는 효과를 제공한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2는 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도.
도 3a 내지 도 3f는 상기 도 2에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도.
도 5a 내지 도 5d는 상기 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6h는 상기 도 5d에 도시된 본 발명의 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
도 7은 상기 도 6g에 도시된 어레이 기판의 A부분을 확대하여 나타내는 단면도.
도 8a 및 도 8b는 습식각을 통해 공통전극의 ITO가 오버 에칭된 상태를 보여주는 주사전자현미경(Scanning Electron Microscope; SEM) 사진.
이하, 첨부한 도면을 참조하여 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 4는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도로써, 화소전극과 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 화소전극 상에 위치하는 액정분자를 구동시킴으로써 화상을 구현하는 프린지 필드형 액정표시장치의 어레이 기판 일부를 나타내고 있다.
상기 프린지 필드형 액정표시장치는 액정분자가 수평으로 배향되어 있는 상태에서 하부에 공통전극이 형성되는 한편 상부에 슬릿을 가진 화소전극이 형성됨에 따라 전계가 수평 및 수직 방향으로 발생하여 액정분자가 트위스트(twist)와 틸트(tilt)되어 구동되어 진다.
이때, 상기 도면에는 설명의 편의를 위해 화소부와 데이터패드부 및 게이트패드부를 포함하는 하나의 화소를 나타내고 있으며, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 프린지 필드를 발생시켜 액정분자를 구동시키는 공통전극(108)과 다수의 슬릿(118s)을 가진 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123) 사이의 절연을 위한 게이트절연막(115a) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124)을 포함한다.
이때, 상기 액티브층(124)의 소오스/드레인영역은 오믹-콘택층(125)을 통해 상기 소오스/드레인전극(122, 123)과 오믹-콘택을 형성하게 된다.
이때, 상기 데이터라인(117) 하부에는 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며, 상기 데이터라인(117)과 실질적으로 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(124') 및 제 1 n+ 비정질 실리콘 박막패턴(125')이 형성되어 있다.
전술한 바와 같이 상기 화소영역 내에는 프린지 필드를 발생시키기 위해 공통전극(108)과 화소전극(118)이 형성되어 있는데, 이때 사각형 형태의 상기 화소전극(118)은 상기 공통전극(108)과 함께 프린지 필드를 발생시키기 위해 상기 화소전극(118) 내에 다수의 슬릿(118s)을 포함하고 있다. 다만, 본 발명이 상기 공통전극(108)과 화소전극(118)의 구조에 한정되는 것은 아니며, 본 발명은 하부에 화소전극이 형성되고 상부에 다수의 슬릿을 가진 공통전극이 형성되는 경우에도 적용 가능하다.
이때, 상기 화소전극(118)의 슬릿(118s) 내에는 절연물질로 이루어지며, 상기 화소전극(118)과 일정 간격을 유지하며 상기 슬릿(118s)과 나란한 방향으로 배치된 절연막패턴(115)이 형성되어 있다.
또한, 상기 공통전극(108)은 상기 화소전극(118)이 상기 드레인전극(123)에 전기적으로 접속되는 제 1 콘택홀과 제 4 콘택홀 영역을 제외한 화소부 전체에 걸쳐 형성되어 있는데, 상기 제 1 콘택홀과 제 4 콘택홀 내에 형성된 상기 화소전극(118)과 단락이 되지 않도록 상기 화소전극(118)으로부터 일정 간격 떨어져 형성되어 있는 것을 특징으로 한다. 즉, 상기 공통전극(108)은 상기 화소전극(118)으로부터 일정 간격 떨어지도록 오버 에칭되어 있으며, 그 결과 그 상부의 보호막(115d) 에지로부터 일정 간격 떨어져 형성되게 된다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 데이터라인(117)과 게이트라인에 각각 전기적으로 접속하는 데이터패드전극(127p)과 게이트패드전극(126p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 데이터신호와 주사신호를 각각 상기 데이터라인(117)과 게이트라인에 전달하게 된다.
즉, 상기 데이터라인(117)과 게이트라인은 구동회로부 쪽으로 연장되어 각각 해당하는 데이터패드라인(117p)과 게이트패드라인(116p)에 연결되며, 상기 데이터패드라인(117p)과 게이트패드라인(116p)은 상기 데이터패드라인(117p)과 게이트패드라인(116p)에 전기적으로 접속된 데이터패드전극(127p)과 게이트패드전극(126p)을 통해 구동회로부로부터 각각 데이터신호와 주사신호를 인가 받게 된다.
이때, 상기 데이터패드라인(117p) 하부에는 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어진 제 2 비정질 실리콘 박막패턴(124") 및 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되어 있다.
참고로, 도면부호 115b, 115c 및 115d는 제 1 층간절연막, 제 2 층간절연막 및 보호막을 나타낸다.
이때, 상기 제 2 층간절연막(115c)은 상기 데이터라인(117)과 공통전극(108) 사이의 오버랩에 의한 기생 커패시턴스(parasitic capacitance)를 감소시키기 위해 포토 아크릴과 같은 낮은 유전율을 가진 유기 절연물질을 이용하여 형성할 수 있다. 또한, 상기 제 1 층간절연막(115b) 및 보호막(115d)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막으로 형성할 수 있다.
이와 같이 구성된 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 하프-톤(half tone) 마스크 또는 회절 마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절 마스크를 포함하는 것으로 한다)를 이용하여 공통전극과 보호막 및 화소전극을 한번의 마스크공정으로 형성함으로써 총 4번의 마스크공정을 통해 어레이 기판을 제작할 수 있게 된다.
즉, 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 공통전극용 투명한 도전성 금속물질 및 보호막용 제 1 절연막과 제 2 절연막을 일괄 증착한 후에 하프-톤 마스크를 이용하여 서로 다른 두께를 가진 감광막패턴을 형성하게 된다. 그리고, 상기 감광막패턴을 이용하여 상기 제 1 절연막과 제 2 절연막의 건식각과 상기 투명한 도전성 금속물질의 습식각을 진행하여 콘택홀이 형성된 보호막 및 공통전극을 일괄 형성하게 된다. 그리고, 애싱공정을 통해 리프트-오프용 감광막패턴을 형성한 후에 화소전극용 투명한 도전성 금속물질을 증착하고, 이후 리프트-오프공정을 진행하여 화소전극을 형성하게 된다.
이와 같이 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 고해상도와 고투과율의 장점은 그대로 유지하는 한편, 어레이 기판을 제조하는데 필요한 마스크수는 감소하게 되어 제조공정이 단순화되는 동시에 제조비용이 절감되게 된다.
이하, 상기의 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 5a 내지 도 5d는 상기 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121), 게이트라인(미도시) 및 공통라인(미도시)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.
상기 게이트전극(121), 게이트라인, 공통라인 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
이때, 상기 제 1 도전막은 게이트 배선 및 공통라인을 형성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 도 5b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인, 공통라인 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피 공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 1 도전막을 선택적으로 제거함으로써 상기 게이트전극(121) 위에 상기 게이트절연막(115a)이 개재된 상태에서 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성하는 한편, 상기 액티브층(124) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성하게 된다.
이때, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하는 동시에 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)을 형성하게 된다.
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125)이 형성되게 된다.
또한, 상기 데이터라인(117) 하부에는 각각 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며, 상기 데이터라인(117)과 실질적으로 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(124') 및 제 1 n+ 비정질 실리콘 박막패턴(125')이 형성되게 된다.
또한, 상기 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며, 상기 데이터패드라인(117p)과 실질적으로 동일한 형태로 패터닝된 제 2 비정질 실리콘 박막패턴(124") 및 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.
이때, 상기 본 발명의 실시예에 따른 제 2 마스크공정은 하프-톤 마스크를 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
다음으로, 도 5c에 도시된 바와 같이, 상기 액티브층(124), 소오스/드레인전극(122, 123), 데이터라인(117) 및 데이터패드라인(117p)이 형성된 어레이 기판(110) 전면에 제 1 층간절연막(115b) 및 제 2 층간절연막(115c)을 형성한다.
이때, 상기 제 1 층간절연막(115b)은 실리콘질화막 또는 실리콘산화막과 같은 무기절연막으로 이루어질 수 있다.
또한, 상기 제 2 층간절연막(115c)은 포토 아크릴과 같은 낮은 유전율을 가진 유기 절연물질을 이용하여 형성할 수 있다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 1 층간절연막(115b) 및 제 2 층간절연막(115c)을 선택적으로 제거하여 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성한다.
또한, 상기 제 3 마스크공정을 통해 상기 게이트절연막(115a)과 제 1 층간절연막(115b) 및 제 2 층간절연막(115c)을 선택적으로 제거하여 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 각각 노출시키는 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 형성하게 된다.
다음으로, 도 5d에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 3 도전막과 제 1 절연막 및 제 2 절연막을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 화소부 전체에 상기 제 3 도전막으로 이루어지며, 상기 공통라인과 전기적으로 접속하는 공통전극(108)을 형성하게 된다.
이때, 상기 제 4 마스크공정은 하프-톤 마스크를 이용하게 되며, 상기 공통전극(108)의 형성과 동시에 제 4 콘택홀 내지 제 6 콘택홀이 형성된 보호막(115d)이 형성되게 된다.
이후, 애싱공정을 통해 리프트-오프용 감광막패턴을 형성한 후에 제 4 도전막을 증착하고, 리프트-오프공정을 진행하여 상기 제 4 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성하게 된다.
이때, 상기 화소전극(118)은 화소영역 내에서 다수의 슬릿(118s)을 가지도록 형성될 수 있다. 상기 화소전극(118)의 슬릿(118s) 내에는 절연물질로 이루어지며, 상기 화소전극(118)과 일정 간격을 유지하며 상기 슬릿(118s)과 나란한 방향으로 배치된 절연막패턴(115)이 형성되어 있다.
그리고, 전술한 바와 같이 상기 공통전극(108)은 상기 제 1 콘택홀과 제 4 콘택홀 영역을 제외한 화소부 전체에 걸쳐 형성되어 있는데, 상기 제 1 콘택홀과 제 4 콘택홀 내에 형성된 상기 화소전극(118)과 단락이 되지 않도록 상기 화소전극(118)으로부터 일정 간격 떨어져 형성되어 있는 것을 특징으로 한다. 즉, 상기 공통전극(108)은 상기 화소전극(118)으로부터 일정 간격 떨어지도록 오버 에칭되어 있으며, 그 결과 그 상부의 보호막(115d) 에지로부터 일정 간격 떨어져 형성되게 된다.
또한, 상기 데이터패드부 및 게이트패드부에는 상기 리프트-오프공정을 이용하여 상기 제 4 콘택홀 및 제 5 콘택홀을 통해 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성되게 된다.
이때, 상기 제 3 도전막 및 제 4 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전성 금속물질로 이루어질 수 있다.
이하, 상기의 제 4 마스크공정을 도면을 참조하여 상세히 설명한다.
도 6a 내지 도 6h는 상기 도 5d에 도시된 본 발명의 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
그리고, 도 7은 상기 도 6g에 도시된 어레이 기판의 A부분을 확대하여 나타내는 단면도이다.
도 8a 및 도 8b는 습식각을 통해 공통전극의 ITO가 오버 에칭된 상태를 보여주는 주사전자현미경(Scanning Electron Microscope; SEM) 사진이다.
도 6a에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 3 도전막(130)과 제 1 절연막(140) 및 제 2 절연막(150)을 증착한다.
이때, 상기 제 3 도전막(130)은 공통전극을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전성 금속물질로 형성할 수 있다.
상기 제 1 절연막(140) 및 제 2 절연막(150)은 보호막과 절연막패턴을 형성하기 위해 실리콘질화막 또는 실리콘산화막과 같은 무기절연막으로 이루어질 수 있다. 이때, 상기 제 2 절연막(150)은 후술할 리프트-오프공정을 통해 화소전극을 원활하게 형성하기 위한 스트리퍼(stripper)의 침투경로를 확보하기 위해 증착할 수 있으며, 이 경우 화소전극용 제 4 도전막의 두께(d3)보다 두께(d2)를 두껍게 증착하는 것이 바람직하다(상기 도 7 및 도 8a, 8b 참조).
그리고, 도 6b에 도시된 바와 같이, 상기 제 2 절연막(150)이 형성된 어레이 기판(110) 위에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 절연막(150) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a)은 상기 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(170b) 내지 제 4 감광막패턴(170d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)을 마스크로 하여, 그 하부에 형성된 제 1 절연막 및 제 2 절연막의 일부영역을 선택적으로 제거하게 되면, 상기 제 1 절연막으로 이루어진 보호막(115d) 및 상기 제 2 절연막으로 이루어진 보호막패턴(150')이 형성되게 된다.
이때, 상기 제 1 절연막 및 제 2 절연막의 패터닝은 건식각을 이용할 수 있다.
그리고, 도 6e에 도시된 바와 같이, 계속해서 상기 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)을 마스크로 하여, 그 하부에 형성된 제 3 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 제 3 도전막으로 이루어진 공통전극(108)이 형성되게 된다.
이때, 상기 제 3 도전막의 제거로 상기 제 1 콘택홀이 형성된 영역에는 상기 드레인전극(123)의 일부를 노출시키는 제 4 콘택홀(140d)이 형성되는 한편, 상기 제 2 콘택홀 및 제 3 콘택홀이 형성된 영역에는 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 5 콘택홀(140e) 및 제 6 콘택홀(140f)이 형성되게 된다.
이때, 상기 제 3 도전막의 패터닝은 습식각을 이용할 수 있으며, 이 경우 상기 공통전극(108)은 측면으로 △G만큼 오버 에칭되게 되며, 그 결과 그 상부의 보호막(115d) 에지로부터 일정 간격(△G만큼) 떨어져 형성되게 된다(상기 도 7 및 도 8a, 8b 참조).
이후, 상기 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 6f에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴 내지 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴 내지 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(170a')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다. 이때, 실질적으로 상기 제 5 감광막패턴(170a')이 남아있지 않은 제 1 투과영역(I)과 제 2 투과영역(II)은 후술할 리프트-오프공정을 통해 화소전극과 데이터패드전극 및 게이트패드전극이 형성될 영역을 의미한다.
여기서 상기 애싱공정을 통해 그 하부의 제 2 절연막을 제거하게 되는데, 이때 상기 보호막패턴은 그 상부의 제 5 감광막패턴(170a')의 폭보다 좁은 폭을 가지도록 측면으로 △P만큼 오버 에칭되어 절연막패턴(115)을 형성하게 되어 스트리퍼의 침투경로를 확보하게 된다(상기 도 7 및 도 8a, 8b 참조).
이후, 상기 제 5 감광막패턴(170a')이 남아있는 상태에서 상기 어레이 기판(110) 전면에 제 4 도전막(160)을 증착한다.
이때, 상기 제 4 도전막(160)은 화소전극과 데이터패드전극 및 게이트패드전극을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전성 금속물질로 이루어질 수 있다.
여기서 상기 도 7 및 도 8a, 8b를 참조하면, 전술한 바와 같이 상기 공통전극(108)은 측면으로 △P만큼 오버 에칭되어 있어 상기 화소전극용 제 4 도전막(160)과 전기적으로 절연될 수 있게 된다. 이때, 상기 공통전극(108)의 두께에 의해 화소전극의 단선을 방지하기 위해 상기 공통전극(108)은 상기 화소전극용 제 4 도전막(d3)보다 그 두께(d1)를 얇게 형성하는 것이 바람직하다.
또한, 상기 절연막패턴(115)은 후술할 리프트-오프공정을 통해 화소전극을 원활하게 형성하기 위한 스트리퍼의 침투경로를 확보하기 위해 화소전극용 제 4 도전막의 두께(d3)보다 그 두께(d2)를 두껍게 형성하는 것이 바람직하다.
다음으로, 도 6h에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 5 감광막패턴을 제거하게 되는데, 이때 상기 제 1 투과영역(I)과 제 2 투과영역(II) 이외 부분에 남아있는 상기 제 4 도전막이 상기 제 5 감광막패턴과 함께 제거되게 된다.
그 결과 상기 어레이 기판(110)의 화소부, 즉 화소영역에 상기 제 4 도전막으로 이루어지며, 상기 제 4 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)이 형성되게 된다. 이때, 상기 화소전극(118) 내에 다수의 슬릿(118s)을 포함하고 있으며, 상기 화소전극(118)의 슬릿(118s) 내에는 절연물질로 이루어지며, 상기 화소전극(118)과 일정 간격을 유지하며 상기 슬릿(118s)과 나란한 방향으로 배치된 상기 절연막패턴(115)이 형성되어 있다.
그리고, 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에는 상기 리프트-오프공정을 이용하여 상기 제 5 콘택홀 및 제 6 콘택홀을 통해 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성되게 된다.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키(align key)를 통해 이루어진다.
상기 본 발명의 실시예의 프린지 필드형 액정표시장치는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터 및 산화물을 이용한 산화물 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 일 예로 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
108 : 공통전극 115 : 절연막패턴
118 : 화소전극 118s : 슬릿
121 : 게이트전극 122 : 소오스전극
123 : 드레인전극 124 : 액티브층
125 : 오믹-콘택층

Claims (18)

  1. 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계;
    제 2 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트절연막을 개재한 상태에서 액티브층을 형성하는 동시에 제 2 도전막으로 이루어진 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    제 3 마스크공정을 통해 상기 드레인전극을 노출시키는 제 1 콘택홀이 형성된 층간절연막을 형성하는 단계;
    상기 층간절연막이 형성된 제 1 기판 위에 제 3 도전막과 제 1 절연막 및 제 2 절연막을 형성하는 단계;
    제 4 마스크공정을 통해 상기 제 2 절연막이 형성된 제 1 기판 위에 제 1 감광막패턴 내지 제 4 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 4 감광막패턴을 마스크로 상기 제 1 절연막 및 제 2 절연막을 선택적으로 제거하여 상기 제 1 절연막으로 이루어진 보호막 및 상기 제 2 절연막으로 이루어진 보호막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 4 감광막패턴을 마스크로 상기 제 3 도전막의 일부영역을 선택적으로 제거하여 상기 제 3 도전막으로 이루어진 공통전극을 형성하는 단계;
    애싱공정을 통해 상기 제 2 감광막패턴 내지 제 4 감광막패턴을 제거하는 동시에 상기 제 2 감광막패턴 내지 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴을 형성하는 단계;
    상기 제 5 감광막패턴이 남아있는 상태에서 상기 제 1 기판 전면에 제 4 도전막을 형성하는 단계;
    리프트-오프공정을 통해 상기 제 5 감광막패턴 및 상기 제 5 감광막패턴 위에 남아있는 상기 제 4 도전막을 함께 제거하여 상기 제 1 기판의 화소부에 상기 제 4 도전막으로 이루어지며, 제 4 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 프린지 필드형 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인을 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  3. 제 2 항에 있어서, 상기 제 2 마스크공정을 이용하여 상기 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인을 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  4. 제 3 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 층간절연막을 선택적으로 제거하여 상기 데이터패드라인을 노출시키는 제 2 콘택홀을 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  5. 제 4 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 게이트절연막과 층간절연막을 선택적으로 제거하여 상기 게이트패드라인을 노출시키는 제 3 콘택홀을 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 제 3 도전막 및 제 4 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드의 투명한 도전성 금속물질로 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  7. 제 1 항에 있어서, 상기 제 2 절연막은 상기 리프트-오프공정을 통해 화소전극을 원활하게 형성하기 위한 스트리퍼(stripper)의 침투경로를 확보하기 위해 형성하며, 상기 화소전극용 제 4 도전막의 두께보다 두께를 두껍게 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 제 1 절연막 및 제 2 절연막의 패터닝은 건식각을 이용하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  9. 제 5 항에 있어서, 상기 제 3 도전막의 제거로 상기 제 1 콘택홀이 형성된 영역에는 상기 드레인전극의 일부를 노출시키는 제 4 콘택홀이 형성되는 한편, 상기 제 2 콘택홀 및 제 3 콘택홀이 형성된 영역에는 각각 상기 데이터패드라인 및 게이트패드라인을 노출시키는 제 5 콘택홀 및 제 6 콘택홀이 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  10. 제 1 항에 있어서, 상기 제 3 도전막의 패터닝은 습식각을 이용할 수 있으며, 이 경우 상기 공통전극은 측면으로 △G만큼 오버 에칭되게 되며, 그 결과 그 상부의 보호막 에지로부터 일정 간격(△G만큼) 떨어져 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  11. 제 10 항에 있어서, 상기 애싱공정을 통해 그 하부의 제 2 절연막을 제거하게 되는데, 이때 상기 보호막패턴은 그 상부의 제 5 감광막패턴의 폭보다 좁은 폭을 가지도록 측면으로 △P만큼 오버 에칭되어 절연막패턴을 형성하게 되어 스트리퍼의 침투경로를 확보하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  12. 제 11 항에 있어서, 상기 공통전극의 두께에 의해 상기 화소전극의 단선을 방지하기 위해 상기 제 3 도전막은 상기 화소전극용 제 4 도전막보다 그 두께를 얇게 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  13. 제 11 항에 있어서, 상기 화소전극 내에는 다수의 슬릿을 포함하고 있으며, 상기 화소전극의 슬릿 내에는 상기 제 2 절연막으로 이루어지며, 상기 화소전극과 일정 간격을 유지하며 상기 슬릿과 나란한 방향으로 배치된 상기 절연막패턴이 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  14. 제 9 항에 있어서, 상기 리프트-오프공정을 이용하여 상기 제 1 기판의 데이터패드부 및 게이트패드부에 상기 제 5 콘택홀 및 제 6 콘택홀을 통해 각각 상기 데이터패드라인 및 게이트패드라인과 전기적으로 접속하는 데이터패드전극 및 게이트패드전극을 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
  15. 제 1 기판에 형성된 게이트전극과 게이트라인;
    상기 게이트전극 상부에 게이트절연막을 개재하여 형성된 액티브층과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;
    상기 액티브층과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 층간절연막;
    상기 층간절연막이 형성된 제 1 기판 위에 형성된 공통전극;
    상기 공통전극이 형성된 제 1 기판 위에 형성된 보호막;
    상기 보호막 위에 다수의 슬릿을 가지도록 형성된 화소전극;
    상기 화소전극의 슬릿 내에 절연물질로 이루어지며, 상기 화소전극과 일정 간격을 유지하며 상기 슬릿과 나란한 방향으로 배치된 절연막패턴; 및
    상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함하는 프린지 필드형 액정표시장치.
  16. 제 15 항에 있어서, 상기 절연막패턴은 상기 화소전극보다 두꺼운 두께를 가지는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  17. 제 15 항에 있어서, 상기 공통전극은 측면으로 △G만큼 오버 에칭되어 그 상부의 보호막 에지로부터 일정 간격(△G만큼) 떨어져 위치하는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  18. 제 15 항에 있어서, 상기 화소전극의 단선을 방지하기 위해 상기 공통전극은 상기 화소전극보다 얇은 두께를 가지는 것을 특징으로 하는 프린지 필드형 액정표시장치.
KR1020130105047A 2013-09-02 2013-09-02 프린지 필드형 액정표시장치 및 그 제조방법 KR102061680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130105047A KR102061680B1 (ko) 2013-09-02 2013-09-02 프린지 필드형 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130105047A KR102061680B1 (ko) 2013-09-02 2013-09-02 프린지 필드형 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150026339A KR20150026339A (ko) 2015-03-11
KR102061680B1 true KR102061680B1 (ko) 2020-01-02

Family

ID=53022336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130105047A KR102061680B1 (ko) 2013-09-02 2013-09-02 프린지 필드형 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102061680B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102345979B1 (ko) * 2015-04-30 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111679518B (zh) * 2020-06-30 2021-08-03 厦门天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
KR20150026339A (ko) 2015-03-11

Similar Documents

Publication Publication Date Title
KR20130049104A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101820533B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101887691B1 (ko) 프린지 필드형 액정표시장치의 제조방법
KR101964088B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
KR102062801B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법
KR102061680B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101680134B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR101356171B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20120075111A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR102251487B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법
KR102084397B1 (ko) 액정표시장치의 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090022472A (ko) 액정표시장치 및 그 제조방법
KR20070091497A (ko) 액정표시장치 및 그 제조방법
KR20120075109A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102241444B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102494781B1 (ko) 프린지-필드 스위칭 액정표시장치 및 그 제조방법
KR101849572B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant