KR20090022472A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20090022472A
KR20090022472A KR1020070087834A KR20070087834A KR20090022472A KR 20090022472 A KR20090022472 A KR 20090022472A KR 1020070087834 A KR1020070087834 A KR 1020070087834A KR 20070087834 A KR20070087834 A KR 20070087834A KR 20090022472 A KR20090022472 A KR 20090022472A
Authority
KR
South Korea
Prior art keywords
electrode
gate
line
contact hole
pixel
Prior art date
Application number
KR1020070087834A
Other languages
English (en)
Other versions
KR101333594B1 (ko
Inventor
김수풀
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070087834A priority Critical patent/KR101333594B1/ko
Publication of KR20090022472A publication Critical patent/KR20090022472A/ko
Application granted granted Critical
Publication of KR101333594B1 publication Critical patent/KR101333594B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치 및 그 제조방법은 회절노광을 이용하여 콘택홀과 화소전극을 한번의 마스크공정으로 형성함으로써 제조공정을 단순화하는 한편, 채널영역의 형성에 회절노광을 적용하지 않아 안정한 소자특성을 가지기 위한 것으로, 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판; 상기 제 1 기판의 화소부에 형성된 게이트전극 및 일부가 상기 게이트패드부로 연장된 게이트라인; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 화소부의 게이트전극 상부에 형성된 액티브패턴; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 제 2 절연막에 형성되되, 상기 액티브패턴의 소오스영역과 드레인영역을 각각 노출시키는 제 1 콘택홀과 제 2 콘택홀; 상기 제 1 콘택홀과 제 2 콘택홀 사이에 상기 제 2 절연막으로 형성된 에치 스타퍼; 상기 제 1 절연막과 제 2 절연막에 형성되되, 상기 게이트패드부로 연장된 게이트라인의 일부를 노출시키는 제 3 콘택홀; 상기 제 2 절연막 위에 형성된 화소전극 및 상기 제 1 기판의 데이터패드부와 게이트패드부에 각각 형성된 데이터패드전극과 게이트패드전극; 상기 제 1 콘택홀을 통해 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극 및 상기 제 2 콘택홀을 통해 상기 액티브패턴의 드레인영역과 전기적으로 접속하는 한편 일부가 상기 화소전극에 직접 연결되는 드레인전극; 상기 게이트라인과 교차하여 화소영역을 정의하며, 일부가 상기 데이터패드부로 연장되어 상기 데이터패드전극에 직접 연결되는 데이터라인; 상기 제 3 콘택홀을 통해 상기 게이트라인과 전기적으로 접속하며, 일부가 상기 게이트패드전극에 직접 연결되는 제 1 연결전극; 및 상기 제 1 기판에 대향하여 합착하는 제 2 기판을 포함한다.
이와 같이 구성된 본 발명의 액정표시장치 및 그 제조방법은 회절노광으로 콘택홀과 화소전극을 형성할 때 상기 화소전극의 패터닝시 애싱(ashing)공정을 적용함으로써 미세한 패턴의 화소전극 및 공통전극을 형성할 수 있는 것을 특징으로 한다.
콘택홀, 화소전극, 애싱, 미세한 패턴, 공통전극, 마스크수

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 액정표시패널의 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영 역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이를 자세히 설명하면 다음과 같다.
도 2는 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도이다.
도면에 도시된 바와 같이, 횡전계방식 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전 극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(8)과 화소전극(18)이 상기 데이터라인(17)에 대해 평행한 방향으로 교대로 배치되어 있다. 이때, 상기 화소전극(18)은 보호막(미도시)에 형성된 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하며, 상기 공통전극(8)은 상기 게이트라인(16)에 대해 평행하게 배치된 공통라인(8l)과 연결되어 있다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
도 3a 내지 도 3e는 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
도 3a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)과 공통전극(8) 및 게이트라인(미도시)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 상기 게이트전극(21)과 공통전극(8) 및 게이트라인이 형성된 어레이 기판(10) 전면(全面)에 차례대로 게이트절연 막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.
이후, 도 3c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 또한, 상기 제 3 마스크공정을 통해 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인(17)을 형성하게 된다.
이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거됨으로써 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25')을 형성하게 된다.
다음으로, 도 3d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23) 및 데이터라인(17)이 형성된 어레이 기판(10) 전면에 보호막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 보호막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 3e에 도시된 바와 같이, 투명한 도전성 금속물질을 상기 어 레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
이때, 회절마스크를 이용하여 액티브패턴과 소오스/드레인전극을 한번의 마스크공정으로 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있는 기술이 개발되었다.
그러나, 상기 구조의 액정표시장치는 회절마스크를 이용함으로써 두 번의 식각공정을 거쳐 액티브패턴과 소오스/드레인전극을 패터닝하게 됨에 따라 상기 소오스전극과 드레인전극 및 데이터라인의 하부 주변으로 액티브패턴이 돌출하여 남아있게 된다.
상기 액티브패턴은 순수한 비정질 실리콘 박막으로 이루어지며, 상기 돌출된 액티브패턴은 하부의 백라이트 광에 노출됨으로써 상기 백라이트 광에 의해 광전류가 발생하게 된다. 이때, 상기 백라이트 광의 미세한 깜빡임으로 인해 상기 비정질 실리콘 박막은 미세하게 반응하여 활성화와 비활성화 상태가 반복되게 되며, 이로 인해 광전류에 변화가 발생하게 된다. 이와 같은 광전류 성분은 이웃하는 화소전극에 흐르는 신호와 함께 커플링(coupling)되어 상기 화소전극에 위치한 액정의 움직임을 왜곡시키게 한다. 그 결과 액정표시장치의 화면에는 물결무늬의 가는 선이 나타나는 웨이비 노이즈(wavy noise)가 발생하게 된다.
또한, 상기 데이터라인의 하부에 위치한 액티브패턴은 상기 데이터라인의 양측으로 소정거리 돌출됨으로써 화소부의 개구영역이 상기 돌출된 거리만큼 잠식됨에 따라 액정표시장치의 개구율이 감소하는 문제가 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 4번의 마스크공정으로 어레이 기판을 제작하도록 한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 액정표시패널의 개구율을 향상시키도록 한 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 채널영역의 형성에 회절노광을 적용하지 않은 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에 서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판; 상기 제 1 기판의 화소부에 형성된 게이트전극 및 일부가 상기 게이트패드부로 연장된 게이트라인; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 화소부의 게이트전극 상부에 형성된 액티브패턴; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 제 2 절연막에 형성되되, 상기 액티브패턴의 소오스영역과 드레인영역을 각각 노출시키는 제 1 콘택홀과 제 2 콘택홀; 상기 제 1 콘택홀과 제 2 콘택홀 사이에 상기 제 2 절연막으로 형성된 에치 스타퍼; 상기 제 1 절연막과 제 2 절연막에 형성되되, 상기 게이트패드부로 연장된 게이트라인의 일부를 노출시키는 제 3 콘택홀; 상기 제 2 절연막 위에 형성된 화소전극 및 상기 제 1 기판의 데이터패드부와 게이트패드부에 각각 형성된 데이터패드전극과 게이트패드전극; 상기 제 1 콘택홀을 통해 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극 및 상기 제 2 콘택홀을 통해 상기 액티브패턴의 드레인영역과 전기적으로 접속하는 한편 일부가 상기 화소전극에 직접 연결되는 드레인전극; 상기 게이트라인과 교차하여 화소영역을 정의하며, 일부가 상기 데이터패드부로 연장되어 상기 데이터패드전극에 직접 연결되는 데이터라인; 상기 제 3 콘택홀을 통해 상기 게이트라인과 전기적으로 접속하며, 일부가 상기 게이트패드전극에 직접 연결되는 제 1 연결전극; 및 상기 제 1 기판에 대향하여 합착하는 제 2 기판을 포함한다.
또한, 본 발명의 액정표시장치의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 화소부의 게이트전극 상부에 액티브패턴을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 제 3 마스크공정을 통해 상기 제 2 절연막을 선택적으로 제거하여 상기 액티브패턴의 소오스영역과 드레인영역을 각각 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계; 상기 제 3 마스크공정을 이용하여 화소영역에 화소전극을 형성하는 단계; 제 4 마스크공정을 통해 형성하되, 상기 제 1 콘택홀을 통해 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극을 형성하며, 상기 제 2 콘택홀을 통해 상기 액티브패턴의 드레인영역과 전기적으로 접속하는 한편 일부가 상기 화소전극에 직접 연결되는 드레인전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 채널영역의 형성에 회절노광을 적용하지 않음에 따라 소자의 안정성을 확보할 수 있게 된다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 미세한 패턴의 화소전 극 및 공통전극의 형성으로 액정표시패널의 개구율을 향상시킬 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
이때, 본 실시예는 횡전계방식의 액정표시장치를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명은 트위스티드 네마틱방식의 액정표시장치에도 적용될 수 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 다수개의 공통전극(108)과 화소전극(118)이 교대로 형성되어 있다.
이때, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(driving circuit unit)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116) 및 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 제 1 연결전극(170a)을 통하거나 직접 상기 게이트패드전극(126p) 및 데이터패드전극(127p)에 연결되어 상기 구동회로부로부터 각각 주사신호 및 데이터신호를 인가 받게 된다. 이때, 상기 제 1 연결전극(170a)의 일부는 직접 상기 게이트패드전극(126p)에 연결되며, 다른 일부는 그 하부의 제 1 절연막(미도시)과 제 2 절연막(미도시)에 형성된 제 3 콘택홀(140c)을 통해 상기 게이트라인(116)에 연결되게 된다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 소오스전극(122)과 드레인전극(123)은 각각 상기 제 2 절연막에 형성된 제 1 콘택홀(140a)과 제 2 콘택홀(140b)을 통해 상기 액티브패턴의 소오스영역과 드레인영역에 전기적으로 접속하게 된다.
또한, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 직접 제 2 스토리지전극(118c)에 연결되어 상기 다수개의 화소전극(118)에 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 다수개의 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
여기서, 상기 다수개의 공통전극(108)은 상기 게이트라인(116)에 대해 실질적으로 평행하게 배열된 공통전극 연결라인(108c)에 연결되며, 상기 공통전극 연결라인(108c)은 제 2 연결전극(170b)을 통해 그 하부의 제 3 공통라인(108b)에 전기적으로 접속하게 된다. 이때, 상기 제 2 연결전극(170b)은 상기 제 1 절연막과 제 2 절연막에 형성된 제 4 콘택홀(140d)을 통해 상기 공통전극 연결라인(108c)과 제 3 공통라인(108b)을 서로 전기적으로 접속시키는 역할을 한다.
그리고, 상기 제 3 공통라인(108b)은 상기 데이터라인(117)에 대해 실질적으로 평행하게 배열된 적어도 하나의 제 2 공통라인(108a)에 연결되며, 상기 제 2 공통라인(108a)은 상기 게이트라인(116)에 대해 실질적으로 평행하게 배열된 제 1 공통라인(108l)에 연결되어 있다. 이때, 상기 제 1 공통라인(108l)은 인접하는 화소영역으로 연장되도록 형성되어 액정표시패널의 전 화소영역에 공통전압을 전달하게 된다.
또한, 상기 제 1 공통라인(108l)의 일부는 상기 게이트라인(116) 쪽으로 연장되어 제 1 스토리지전극(108b')을 구성하며, 상기 제 1 스토리지전극(108b')의 일부는 제 1 절연막과 제 2 절연막을 사이에 두고 그 상부의 상기 제 2 스토리지전 극(118c)과 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 상기 다수개의 공통전극(108)과 화소전극(118), 공통전극 연결라인(108c) 및 제 2 스토리지전극(118c)은 투명한 도전물질로 이루어지며, 상기 제 1 공통라인(108l)과 제 2 공통라인(108a)과 제 3 공통라인(108b) 및 제 1 스토리지전극(108b')은 상기 게이트라인(116)과 동일한 불투명한 도전물질로 이루어질 수 있다.
여기서, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 회절마스크 또는 하프-톤 마스크(이하, 회절마스크를 지칭하는 경우에는 하프-톤 마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 공통전극과 화소전극 및 제 1 콘택홀 내지 제 4 콘택홀을 동시에 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
또한, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 회절노광으로 공통전극과 화소전극을 형성할 때 상기 공통전극과 화소전극의 패터닝시 애싱공정을 이용함으로써 미세한 패턴을 형성할 수 있게 되어 개구율을 향상시킬 수 있게 되는데, 이를 다음의 횡전계방식 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 IVa-IVa'선과 IVb-IVb'선 및 IVc-IVc'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 6a 내지 도 6d는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 5a 및 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121), 게이트라인(116), 제 1 공통라인(108l), 제 2 공통라인(108a), 제 3 공통라인(108b) 및 제 1 스토리지전극(108c)을 형성한다.
이때, 상기 제 1 공통라인(108l)과 제 3 공통라인(108b)은 상기 게이트라인(116)에 대해 실질적으로 평행하게 배열하며, 상기 제 2 공통라인(108a)은 데이터라인에 대해 실질적으로 평행하게 배열되어 상기 제 1 공통라인(108l)과 제 3 공통라인(108b)을 서로 연결시키는 역할을 하게 된다.
또한, 상기 제 1 공통라인(108l)의 일부는 상기 게이트라인(116) 쪽으로 연장되어 제 1 스토리지전극(108c)을 구성하게 된다.
이때, 상기 게이트전극(121), 게이트라인(116), 제 1 공통라인(108l), 제 2 공통라인(108a), 제 3 공통라인(108b) 및 제 1 스토리지전극(108c)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 제 1 공통라인(108l), 제 2 공통라인(108a), 제 3 공통라인(108b) 및 제 1 스토리지전극(108c)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a)과 비정질 실리콘 박막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.
이와 같이 본 발명의 제 1 실시예의 액티브패턴(124)은 상기 게이트전극(124) 상부에만 아일랜드 형태로 형성됨에 따라 박막 트랜지스터의 오프전류가 감소되는 이점을 제공한다. 또한, 본 발명의 제 1 실시예는 회절노광을 이용하지 않고 액티브패턴(124)을 형성함에 따라 회절노광에 따른 백-채널의 손상이 발생하지 않아 소자의 안정성을 확보할 수 있다.
이후, 도 5c 및 도 6c에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 제 2 절연막(115b) 및 제 2 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 절연막(115b)을 선택적으로 제거하여 상기 액티브패턴(124)의 일부를 노출시키는 제 1 콘택홀(140a)과 제 2 콘택 홀(140b)을 형성하는 동시에 상기 제 2 도전막을 선택적으로 제거하여 화소영역에 다수개의 공통전극(108)과 화소전극(118), 공통전극 연결라인(108b') 및 제 2 스토리지전극(118c)을 형성한다.
이때, 상기 제 3 마스크공정을 이용하여 상기 제 1 절연막(115a)과 제 2 절연막(115b)을 선택적으로 제거함으로써 상기 게이트라인(116) 및 제 3 공통라인(108b)의 일부를 노출시키는 제 3 콘택홀(140c)과 제 4 콘택홀(140d)을 형성하게 된다.
또한, 상기 제 3 마스크공정을 이용하여 상기 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 게이트패드부 및 데이터패드부에 상기 제 2 도전막으로 이루어진 게이트패드전극(126p) 및 데이터패드전극(127p)을 각각 형성하게 된다.
여기서, 본 발명의 제 1 실시예에 따른 상기 제 1 콘택홀(140a) 내지 제 4 콘택홀(140d), 공통전극(108), 화소전극(118), 공통전극 연결라인(108b'), 제 2 스토리지전극(118c), 게이트패드전극(126p) 및 데이터패드전극(127p)은 회절마스크를 이용하여 한번의 마스크공정(제 3 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 7a 내지 도 7g는 도 5c 및 도 6c에 도시된 어레이 기판에 있어서, 본 발명의 제 1 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 제 2 절연막(115b) 및 제 2 도전막(130)을 형성한다.
이때, 상기 제 2 도전막(130)은 공통전극, 화소전극, 공통전극 연결라인, 제 2 스토리지전극, 게이트패드전극 및 데이터패드전극을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
그리고, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 제 1 실시예에 따른 회절마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 회절마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.
이어서, 상기 회절마스크(180)를 통해 노광된 상기 감광막(170)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a)과 제 2 감광막패턴(170b)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a)은 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(170b)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는 데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a)과 제 2 감광막패턴(170b)을 마스크로 하여, 그 하부에 형성된 제 1 절연막(115a)과 제 2 절연막(115b) 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 액티브패턴(124)의 일부를 노출시키는 제 1 콘택홀(140a)과 제 2 콘택홀(140b)이 형성되는 동시에 상기 게이트라인(116) 및 제 3 공통라인(108b)의 일부를 노출시키는 제 3 콘택홀(140c)과 제 4 콘택홀(140d)이 형성되게 된다.
이때, 상기 제 3 마스크공정을 이용하여 상기 제 2 절연막(115b)을 선택적으로 제거함으로써 상기 제 1 콘택홀(140a)과 제 2 콘택홀(140b) 사이에 상기 제 2 절연막(115b)으로 이루어진 에치 스타퍼(etch stopper)(115)가 형성되게 되며, 상기 에치 스타퍼(115)는 후속공정에서 상기 액티브패턴(124)의 백-채널을 보호하는 역할을 하게 된다.
이후, 상기 제 1 감광막패턴(170a)과 제 2 감광막패턴(170b)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 7e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴의 두께만큼이 제거된 제 3 감광막패턴(170a')으로 상기 차단영역(III)에 대응하는 소정 영역에만 남아있게 된다. 이때, 상기 제 3 감광막패턴(170a')은 상기 애싱공정을 통해 상기 제 1 감광막패턴에 대해 선폭이 감소하게 되며, 이에 따라 미세한 패턴의 공통전극과 화소전극의 형성이 가능하게 된다. 즉, 포토리소그래피공정을 이용하여 형성할 수 있는 패턴의 최소 선폭이 정해져 있으나, 상기 애싱공정을 통해 최소 선폭보다 좁은 선폭의 형성이 가능하므로 미세한 패턴을 형성할 수 있게 된다.
이후, 도 7f 및 도 7g에 도시된 바와 같이, 상기 남아있는 제 3 감광막패턴(170a')을 마스크로 하여 상기 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 다수개의 공통전극(108)과 화소전극(118), 공통전극 연결라인(108b') 및 제 2 스토리지전극(118c)을 형성한다.
이때, 상기 어레이 기판(110)의 게이트패드부 및 데이터패드부에는 상기 제 2 도전막으로 이루어진 게이트패드전극(126p) 및 데이터패드전극(127p)이 각각 형성되게 된다.
이와 같이 본 발명의 제 1 실시예는 회절마스크를 이용함으로써 상기 제 1 콘택홀(140a) 내지 제 4 콘택홀(140d), 공통전극(108), 화소전극(118), 공통전극 연결라인(108b'), 제 2 스토리지전극(118c), 게이트패드전극(126p) 및 데이터패드전극(127p)을 한번의 마스크공정을 통해 형성할 수 있게 된다.
이후, 도 5d 및 도 6d에 도시된 바와 같이, 상기 제 1 콘택홀(140a) 내지 제 4 콘택홀(140d), 공통전극(108), 화소전극(118), 공통전극 연결라인(108b'), 제 2 스토리지전극(118c), 게이트패드전극(126p) 및 데이터패드전극(127p)이 형성된 어레이 기판(110) 전면에 n+ 비정질 실리콘 박막과 제 3 도전막을 형성한 후, 포토리 소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 제 1 콘택홀(140a)을 통해 상기 액티브패턴(124)의 소오스영역과 전기적으로 접속하는 소오스전극(122) 및 상기 제 2 콘택홀(140b)을 통해 상기 액티브패턴(124)의 드레인영역과 전기적으로 접속하는 드레인전극(123)을 형성한다.
또한, 상기 제 4 마스크공정을 이용하여 상기 n+ 비정질 실리콘 박막과 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 3 콘택홀(140c)을 통해 상기 게이트라인(116)과 전기적으로 접속하는 제 1 연결전극(170a) 및 상기 제 4 콘택홀(140d)을 통해 상기 제 3 공통라인(108b)과 공통전극 연결라인(108b')을 서로 연결시키는 제 2 연결전극(170b)을 형성하게 된다.
이때, 상기 제 1 연결전극(170a)의 일부는 게이트패드부 쪽으로 연장되어 직접 게이트패드전극(126p)과 연결되며, 상기 데이터라인(117)의 일부는 데이터패드부 쪽으로 연장되어 직접 데이터패드전극(127p)에 연결되게 된다.
이때, 상기 소오스전극(122)과 드레인전극(123)의 하부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 소오스전극(122)과 드레인전극(123)의 형태대로 패터닝되어 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125)이 형성되게 된다.
또한, 상기 데이터라인(117)과 제 1 연결전극(170a)의 하부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 각각 상기 데이터라인(117)과 제 1 연결전극(170a)의 형태대로 패터닝된 데이터라인패턴(125')과 제 1 연결전극패턴(125")이 형성되게 된다.
여기서, 상기 본 발명의 제 1 실시예의 공통전극과 화소전극은 상기 공통전극과 화소전극을 패터닝할 때 애싱공정을 이용함으로써 미세한 패턴을 형성할 수 있게 되어 실질적으로 액정표시패널의 개구율이 향상되게 된다.
전술한 바와 같이 본 발명은 횡전계방식의 액정표시장치에만 한정되지 않으며, 트위스티드 네마틱방식의 액정표시장치에도 적용 가능한데, 이를 다음의 제 2 실시예를 통해 상세히 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 트위스티드 네마틱방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있다. 또한, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(218)이 형성되어 있다.
이때, 상기 어레이 기판(210)의 가장자리 영역에는 상기 게이트라인(216)과 데이터라인(217)에 각각 전기적으로 접속하는 게이트패드전극(226p)과 데이터패드전극(227p)이 형성되어 있으며, 외부의 구동회로부(driving circuit unit)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(216)과 데이터라인(217) 에 전달하게 된다.
즉, 상기 게이트라인(216) 및 데이터라인(217)은 구동회로부 쪽으로 연장되어 각각 소정의 연결전극(270)을 통하거나 직접 상기 게이트패드전극(226p) 및 데이터패드전극(227p)에 연결되어 상기 구동회로부로부터 각각 주사신호 및 데이터신호를 인가 받게 된다. 이때, 상기 연결전극(270)의 일부는 직접 상기 게이트패드전극(226p)에 연결되며, 다른 일부는 그 하부의 제 1 절연막(미도시)과 제 2 절연막(미도시)에 형성된 제 3 콘택홀(240c)을 통해 상기 게이트라인(216)에 연결되게 된다.
상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 상기 화소전극(218)에 전기적으로 접속된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 소오스전극(222)과 드레인전극(223)은 각각 상기 제 2 절연막에 형성된 제 1 콘택홀(240a)과 제 2 콘택홀(240b)을 통해 상기 액티브패턴의 소오스영역과 드레인영역에 전기적으로 접속하게 된다.
또한, 상기 소오스전극(222)의 일부는 일방향으로 연장되어 상기 데이터라인(217)의 일부를 구성하며, 상기 드레인전극(223)의 일부는 화소영역 쪽으로 연장되어 직접 상기 화소전극(218)에 연결되게 된다.
또한, 상기 화소전극(218)의 일부는 전단 게이트라인(216) 쪽으로 연장되어 그 하부의 제 1 절연막과 제 2 절연막을 사이에 두고 상기 전단 게이트라인(216)의 일부와 오버랩되어 스토리지 커패시터(Cst)를 형성하게 된다.
여기서, 본 발명의 제 2 실시예에 따른 트위스티드 네마틱방식 액정표시장치는 회절마스크를 이용하여 한번의 마스크공정으로 화소전극 및 제 1 콘택홀 내지 제 3 콘택홀을 동시에 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
또한, 본 발명의 제 2 실시예에 따른 트위스티드 네마틱방식 액정표시장치는 회절노광을 사용하지 않고 액티브패턴을 형성함으로써 액티브패턴의 테일이 존재하지 않아 데이터라인의 신호간섭이 없으며 상기 액티브패턴의 테일 폭만큼 개구율이 증가하게 되는데, 이를 다음의 트위스티드 네마틱방식 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 9a 내지 도 9d는 도 8에 도시된 어레이 기판의 VIIIa-VIIIa'선과 VIIIb-VIIIb'선 및 VIIIc-VIIIc'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 10a 내지 도 10d는 도 8에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 9a 및 도 10a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(210)의 화소부에 게이트전극(221)과 게이트라인(216)을 형성한다.
이때, 상기 게이트전극(221)과 게이트라인(216)은 제 1 도전막을 상기 어레이 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 9b 및 도 10b에 도시된 바와 같이, 상기 게이트전극(221)과 게이트라인(216)이 형성된 어레이 기판(210) 전면에 제 1 절연막(215a)과 비정질 실리콘 박막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 게이트전극(221) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(224)을 형성한다.
이와 같이 본 발명의 제 2 실시예의 액티브패턴(224)은 상기 게이트전극(224) 상부에만 아일랜드 형태로 형성됨에 따라 박막 트랜지스터의 오프전류가 감소되는 이점을 제공한다. 또한, 본 발명의 제 2 실시예는 회절노광을 이용하지 않고 액티브패턴(224)을 형성함에 따라 회절노광에 따른 백-채널의 손상이 발생하지 않아 소자의 안정성을 확보할 수 있다.
이후, 도 9c 및 도 10c에 도시된 바와 같이, 상기 액티브패턴(224)이 형성된 어레이 기판(210) 전면에 제 2 절연막(215b) 및 제 2 도전막을 형성한 후, 포토리 소그래피공정(제 3 마스크공정)을 통해 상기 제 2 절연막(215b)을 선택적으로 제거하여 상기 액티브패턴(224)의 일부를 노출시키는 제 1 콘택홀(240a)과 제 2 콘택홀(240b)을 형성하는 동시에 상기 제 2 도전막을 선택적으로 제거하여 화소영역에 화소전극(218)을 형성한다.
이때, 상기 제 3 마스크공정을 이용하여 상기 제 1 절연막(215a)과 제 2 절연막(215b)을 선택적으로 제거함으로써 상기 게이트라인(216)의 일부를 노출시키는 제 3 콘택홀(240c)을 형성하게 된다.
또한, 상기 제 3 마스크공정을 이용하여 상기 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(210)의 게이트패드부 및 데이터패드부에 상기 제 2 도전막으로 이루어진 게이트패드전극(226p) 및 데이터패드전극(227p)을 각각 형성하게 된다.
또한, 상기 제 3 마스크공정을 이용하여 상기 제 2 절연막(215b)을 선택적으로 제거함으로써 상기 제 1 콘택홀(240a)과 제 2 콘택홀(240b) 사이에 상기 제 2 절연막(215b)으로 이루어진 에치 스타퍼(215)가 형성되게 되며, 상기 에치 스타퍼(215)는 후속공정에서 상기 액티브패턴(224)의 백-채널을 보호하는 역할을 하게 된다.
이때, 상기 제 2 도전막은 화소전극(218)과 게이트패드전극(226p) 및 데이터패드전극(227p)을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
여기서, 본 발명의 제 2 실시예에 따른 상기 제 1 콘택홀(240a) 내지 제 3 콘택홀(240c), 화소전극(218), 게이트패드전극(226p) 및 데이터패드전극(227p)은 상기 제 1 실시예의 경우와 같이 회절마스크를 이용함으로써 한번의 마스크공정(제 3 마스크공정)으로 동시에 형성할 수 있게 된다.
이후, 도 9d 및 도 10d에 도시된 바와 같이, 상기 제 1 콘택홀(240a) 내지 제 3 콘택홀(240c), 화소전극(218), 게이트패드전극(226p) 및 데이터패드전극(227p)이 형성된 어레이 기판(210) 전면에 n+ 비정질 실리콘 박막과 제 3 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 제 1 콘택홀(240a)을 통해 상기 액티브패턴(224)의 소오스영역과 전기적으로 접속하는 소오스전극(222) 및 상기 제 2 콘택홀(240b)을 통해 상기 액티브패턴(224)의 드레인영역과 전기적으로 접속하는 드레인전극(223)을 형성한다.
또한, 상기 제 4 마스크공정을 이용하여 상기 n+ 비정질 실리콘 박막과 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 3 콘택홀(240c)을 통해 상기 게이트라인(216)과 전기적으로 접속하는 연결전극(270)을 형성하게 된다.
이때, 상기 연결전극(270)의 일부는 게이트패드부 쪽으로 연장되어 직접 게이트패드전극(226p)과 연결되며, 상기 데이터라인(217)의 일부는 데이터패드부 쪽으로 연장되어 직접 데이터패드전극(227p)에 연결되게 된다.
이때, 상기 소오스전극(222)과 드레인전극(223)의 하부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 소오스전극(222)과 드레인전극(223)의 형태대로 패터닝되어 상기 액티브패턴(224)의 소오스/드레인영역과 상기 소오스/드레인전극(222, 223) 사이를 오믹-콘택시키는 오믹-콘택층(225)이 형성되게 된다.
또한, 상기 데이터라인(217)과 연결전극(270)의 하부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 각각 상기 데이터라인(217)과 연결전극(270)의 형태대로 패터닝된 데이터라인패턴(225')과 연결전극패턴(225")이 형성되게 된다.
여기서, 상기 본 발명의 제 2 실시예에 따른 데이터라인(217)은 회절노광을 사용하여 액티브패턴과 동시에 형성하지 않아 그 하부에 비정질 실리콘 박막으로 이루어진 액티브패턴의 테일(tail)이 존재하지 않게 되어 상기 액티브패턴의 테일에 의한 상기 데이터라인(217)의 신호간섭이 없게 된다. 참고로, 상기 액티브패턴의 테일은 회절마스크를 이용하여 액티브패턴과 소오스/드레인전극 및 데이터라인을 한번의 마스크공정으로 형성하는 과정에서 상기 데이터라인의 하부에 형성되게 되며, 상기 데이터라인의 폭보다 넓은 폭을 가지게 됨에 따라 상기 데이터라인의 신호간섭 및 개구율의 저하를 유발하게 된다.
이와 같이 구성된 상기 본 발명의 제 1 실시예 및 제 2 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
전술한 바와 같이 상기 본 발명의 제 1 실시예 및 제 2 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설 명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 3a 내지 도 3e는 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 IVa-IVa'선과 IVb-IVb'선 및 IVc-IVc'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6d는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7g는 도 5c 및 도 6c에 도시된 어레이 기판에 있어서, 본 발명의 제 1 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 9a 내지 도 9d는 도 8에 도시된 어레이 기판의 VIIIa-VIIIa'선과 VIIIb-VIIIb'선 및 VIIIc-VIIIc'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 10a 내지 도 10d는 도 8에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
108 : 공통전극 108l : 공통라인
110,210 : 어레이 기판 116,216 : 게이트라인
117,217 : 데이터라인 118,218 : 화소전극
121,221 : 게이트전극 122,222 : 소오스전극
123,223 : 드레인전극 124,224 : 액티브패턴
140a~140d,240a~240c : 콘택홀 170a,170b,270 : 연결패턴

Claims (18)

  1. 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계;
    상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;
    제 2 마스크공정을 통해 상기 화소부의 게이트전극 상부에 액티브패턴을 형성하는 단계;
    상기 제 1 기판 위에 제 2 절연막을 형성하는 단계;
    제 3 마스크공정을 통해 상기 제 2 절연막을 선택적으로 제거하여 상기 액티브패턴의 소오스영역과 드레인영역을 각각 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계;
    상기 제 3 마스크공정을 이용하여 화소영역에 화소전극을 형성하는 단계;
    제 4 마스크공정을 통해 형성하되, 상기 제 1 콘택홀을 통해 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극을 형성하며, 상기 제 2 콘택홀을 통해 상기 액티브패턴의 드레인영역과 전기적으로 접속하는 한편 일부가 상기 화소전극에 직접 연결되는 드레인전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 게이트라인에 대해 평행한 방향으로 배열되도록 제 1 공통라인과 제 3 공통라인을 형성하는 단계 및 상기 데이터라인에 대해 평행한 방향으로 배열되어 상기 제 1 공통라인과 제 3 공통라인을 연결시키는 제 2 공통라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 제 1 절연막과 제 2 절연막을 선택적으로 제거하여 상기 게이트패드부로 연장된 게이트라인의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 2 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 제 1 절연막과 제 2 절연막을 선택적으로 제거하여 상기 제 3 공통라인의 일부를 노출시키는 제 4 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 제 2 절연막을 선택적으로 제거하여 상기 제 1 콘택홀과 제 2 콘택홀 사이에 상기 제 2 절연막으로 이루어진 에치 스타퍼를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액 정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 제 3 마스크공정은
    상기 제 2 절연막이 형성된 제 1 기판 위에 도전막을 형성하는 단계;
    서로 다른 두께를 가진 제 1 감광막패턴과 제 2 감광막패턴을 마스크로 상기 제 2 절연막을 선택적으로 제거하여 상기 액티브패턴의 소오스영역과 드레인영역을 각각 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계;
    상기 제 1 감광막패턴과 제 2 감광막패턴에 애싱공정을 적용하여 상기 제 2 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴에 비해 폭과 두께가 줄어든 제 3 감광막패턴을 형성하는 단계; 및
    상기 제 3 감광막패턴을 마스크로 상기 도전막을 선택적으로 제거하여 화소영역에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 2 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 화소영역에 다수개의 화소전극과 교대로 배치하여 횡전계를 발생시키는 다수개의 공통전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서, 상기 게이트라인에 대해 평행한 방향으로 상기 제 3 공통라인 위에 형성되어 상기 다수개의 공통전극을 연결하는 공통전극 연결라인을 형성 하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 3 항에 있어서, 상기 제 3 마스크공정을 이용하여 상기 게이트패드부 및 데이터패드부에 각각 게이트패드전극 및 데이터패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 9 항에 있어서, 상기 제 4 마스크공정을 이용하여 형성하되, 상기 제 3 콘택홀을 통해 상기 게이트라인과 전기적으로 접속하며, 일부가 상기 게이트패드전극에 직접 연결되는 제 1 연결전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 4 항에 있어서, 제 4 마스크공정을 이용하여 형성하되, 상기 제 4 콘택홀을 통해 상기 제 3 공통라인과 공통전극 연결라인을 서로 연결시키는 제 2 연결전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 9 항에 있어서, 상기 제 4 마스크공정을 이용하여 형성하되, 상기 게이트라인과 교차하여 화소영역을 정의하며, 상기 데이터패드전극에 직접 연결되는 데이터라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판;
    상기 제 1 기판의 화소부에 형성된 게이트전극 및 일부가 상기 게이트패드부로 연장된 게이트라인;
    상기 제 1 기판 위에 형성된 제 1 절연막;
    상기 화소부의 게이트전극 상부에 형성된 액티브패턴;
    상기 제 1 기판 위에 형성된 제 2 절연막;
    상기 제 2 절연막에 형성되되, 상기 액티브패턴의 소오스영역과 드레인영역을 각각 노출시키는 제 1 콘택홀과 제 2 콘택홀;
    상기 제 1 콘택홀과 제 2 콘택홀 사이에 상기 제 2 절연막으로 형성된 에치 스타퍼;
    상기 제 1 절연막과 제 2 절연막에 형성되되, 상기 게이트패드부로 연장된 게이트라인의 일부를 노출시키는 제 3 콘택홀;
    상기 제 2 절연막 위에 형성된 화소전극 및 상기 제 1 기판의 데이터패드부와 게이트패드부에 각각 형성된 데이터패드전극과 게이트패드전극;
    상기 제 1 콘택홀을 통해 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극 및 상기 제 2 콘택홀을 통해 상기 액티브패턴의 드레인영역과 전기적으로 접속하는 한편 일부가 상기 화소전극에 직접 연결되는 드레인전극;
    상기 게이트라인과 교차하여 화소영역을 정의하며, 일부가 상기 데이터패드부로 연장되어 상기 데이터패드전극에 직접 연결되는 데이터라인;
    상기 제 3 콘택홀을 통해 상기 게이트라인과 전기적으로 접속하며, 일부가 상기 게이트패드전극에 직접 연결되는 제 1 연결전극; 및
    상기 제 1 기판에 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
  14. 제 13 항에 있어서, 상기 게이트라인에 대해 평행한 방향으로 형성된 제 1 공통라인과 제 3 공통라인 및 상기 데이터라인에 대해 평행한 방향으로 배열되어 상기 제 1 공통라인과 제 3 공통라인을 연결시키는 제 2 공통라인을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서, 상기 제 1 절연막과 제 2 절연막에 형성되되, 상기 제 3 공통라인의 일부를 노출시키는 제 4 콘택홀을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  16. 제 14 항에 있어서, 상기 화소영역에 형성되되, 다수개의 화소전극과 교대로 배치하여 횡전계를 발생시키는 다수개의 공통전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서, 상기 게이트라인에 대해 평행한 방향으로 상기 제 3 공통라인 위에 형성되어 상기 다수개의 공통전극을 연결하는 공통전극 연결라인을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  18. 제 17 항에 있어서, 상기 제 4 콘택홀을 통해 상기 제 3 공통라인과 공통전극 연결라인을 서로 연결시키는 제 2 연결전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
KR1020070087834A 2007-08-30 2007-08-30 액정표시장치 및 그 제조방법 KR101333594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087834A KR101333594B1 (ko) 2007-08-30 2007-08-30 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087834A KR101333594B1 (ko) 2007-08-30 2007-08-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090022472A true KR20090022472A (ko) 2009-03-04
KR101333594B1 KR101333594B1 (ko) 2013-11-26

Family

ID=40692338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087834A KR101333594B1 (ko) 2007-08-30 2007-08-30 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101333594B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003206A (ko) * 2009-07-03 2011-01-11 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20110070591A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 박막 트랜지스터 액정표시장치 제조방법
JP2022095639A (ja) * 2009-09-04 2022-06-28 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420135B2 (ja) 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
KR100322968B1 (ko) 1999-12-22 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정 표시 장치의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003206A (ko) * 2009-07-03 2011-01-11 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP2022095639A (ja) * 2009-09-04 2022-06-28 株式会社半導体エネルギー研究所 表示装置
US11862643B2 (en) 2009-09-04 2024-01-02 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20110070591A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 박막 트랜지스터 액정표시장치 제조방법

Also Published As

Publication number Publication date
KR101333594B1 (ko) 2013-11-26

Similar Documents

Publication Publication Date Title
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
US7859629B2 (en) In-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are arranged on opposite sides of the respective upper and lower pixel regions
KR100978266B1 (ko) 액정표시장치 및 그 제조방법
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR101483024B1 (ko) 액정표시장치 및 그 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR20110070564A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101331812B1 (ko) 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR20070091497A (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR101604271B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR20070079217A (ko) 액정표시장치 및 그 제조방법
KR20100113937A (ko) 액정표시장치 및 그 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6