KR20070091497A - 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명의 액정표시장치 및 그 제조방법은 회절노광을 이용하여 게이트전극과 공통전극용 도전막패턴을 동시에 형성하며, 콘택홀 형성시 상기 도전막패턴을 패터닝하여 공통전극을 형성하는 동시에 투명도전막의 선택적 식각을 통해 화소전극을 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하기 위한 것으로, 화소부와 게이트패드부 및 데이터패드부로 구분되는 제 1 기판과 제 2 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인 및 도전막패턴을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 게이트전극 상부에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 실질적으로 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 제 3 마스크공정을 통해 상기 화소부에 상기 드레인전극과 전기적으로 접속하는 다수개의 화소전극을 형성하며, 상기 도전막패턴을 패터닝하여 다수개의 공통전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.

회절노광, 게이트전극, 공통전극, 화소전극, 투명도전막, 마스크수

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.

도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.

도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.

도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.

도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.

도 6a 내지 도 6e는 도 4a 및 도 5a에 도시된 제 1 마스크공정을 구체적으로 나타내는 단면도.

도 7a 내지 도 7e는 도 4b 및 도 5b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도.

도 8a 내지 도 8e는 도 4c 및 도 5c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도.

** 도면의 주요부분에 대한 부호의 설명 **

108 : 공통전극 108l : 공통라인

110 : 어레이 기판 116 : 게이트라인

116P : 게이트패드라인 117 : 데이터라인

117P : 데이터패드라인 118 : 화소전극

118l : 스토리지전극 121 : 게이트전극

122 : 소오스전극 123 : 드레인전극

124' : 액티브패턴 126P : 게이트패드전극

127P : 데이터패드전극

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하며 수율을 향상시킨 액정표시장치 및 그 제조방법에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표 현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.

상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.

이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막 트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 박막을 사용한다.

상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크공정의 수를 줄이는 방법이 요구되어지고 있다.

이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.

도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터 (7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.

도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.

도 2a에 도시된 바와 같이, 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)을 형성한다.

다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한 다.

이때, 상기 액티브패턴(24) 위에는 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막 패턴(25)이 형성되게 된다.

이후, 도 2c에 도시된 바와 같이, 상기 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막 패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25')을 형성하게 된다.

다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.

마지막으로, 도 2e에 도시된 바와 같이, 투명한 도전성 금속물질을 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.

상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝 하는데 최소한 5번의 포토리소그래피공정을 필요로 한다.

상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광 및 현상공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 등 많은 문제점이 있다.

특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있다.

이때, 전술한 상기의 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직한 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 나타내며, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 박막 트랜지스터의 제조에 사용되는 마스크수를 감소시킨 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.

본 발명의 다른 목적은 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 향상시킨 액정표시장치 및 그 제조방법을 제공하는데 있다.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 화소부와 게이트패드부 및 데이터패드부로 구분되는 제 1 기판과 제 2 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인 및 도전막패턴을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 게이트전극 상부에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 실질적으로 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 제 3 마스크공정을 통해 상기 화소부에 상기 드레인전극과 전기적으로 접속하는 다수개의 화소전극을 형성하며, 상기 도전막패턴을 패터닝하여 다수개의 공통전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.

또한, 본 발명의 액정표시장치는 화소부와 게이트패드부 및 데이터패드부로 구분되는 제 1 기판; 상기 제 1 기판의 화소부에 형성되며 제 1 도전막으로 이루어진 다수개의 공통전극; 상기 제 1 기판의 화소부에 형성되며 제 2 도전막으로 이루어진 게이트전극과 게이트라인 및 공통라인; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 게이트전극 상부에 형성된 액티브패턴; 상기 제 1 기판의 화소부에 형성되며, 제 3 도전막으로 이루어진 소오스/드레인전극과 상기 게이트라인과 실질적 으로 교차하여 화소영역을 정의하는 데이터라인; 상기 제 1 기판의 화소부에 형성되되, 상기 제 3 도전막으로 이루어지며 상기 공통라인의 일부와 중첩하는 스토리지전극; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 제 1 기판의 화소부에 형성되되, 제 4 도전막으로 이루어지며 상기 드레인전극의 일부와 전기적으로 접속하는 화소전극라인; 상기 화소영역 내에 상기 다수개의 공통전극과 교대로 배치되되, 상기 제 4 도전막으로 이루어지며 상기 스토리지전극과 전기적으로 접속하는 다수개의 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.

도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 게이트패드부와 데이터패드부를 포함하여 하나의 화소를 나타내고 있다.

실제의 어레이 기판에는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.

이때, 본 실시예는 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 향상시킨 프린지 필드 스위칭(Fringe Field Switching; FFS) 모드의 액정표시장치를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명은 전술한 트위스티드 네마틱(Twisted Nematic; TN)방식 또는 횡전계(In Plane Switching; IPS) 모드의 액정표시장치에도 적용될 수 있다.

상기 FFS 모드와 IPS 모드 모두 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 향상시키게 되나, 상기 FFS 모드는 액정층 내에 포물선 형태의 횡전계인 프린지 필드(Fringe Field)를 유발시켜 액정분자를 구동시키게 되며, 이를 위하여 화소전극들 사이의 전극 간격이 전극 폭에 비해 조밀하게 형성되게 된다.

도면에 도시된 바와 같이, FFS 모드의 어레이 기판(110)에는 상기 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있으며, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.

이때, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126P)과 데이터패드전극(127P)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.

즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 게이트패드라인(116P)과 데이터패드라인(117P)을 형성하며, 상기 게이트패드라인(116P)과 데이터패드라인(117P)은 상기 게이트패드라인(116P)과 데이터패드라인(117P)에 연결된 게이트패드전극(126P)과 데이터패드전극(127P)을 통해 구동회로부로부터 인가받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.

상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.

이때, 상기 소오스전극(122)은 상기 데이터라인(117)에 연결되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)은 화소전극라인(118')을 통해 상기 화소전극(118)에 전기적으로 접속하게 된다.

상기 화소영역 내에는 횡전계를 발생시키기 위한 다수개의 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다. 이때, 상기 화소전극(118)은 상기 게이트라인(116)과 실질적으로 평행하게 배열된 상기 화소전극라인(118')과 연결되어 있다. 또한, 상기 공통전극(108)은 상기 게이트라인(116)과 실질적으로 평행하게 배열된 공통라인(108l)과 전기적으로 접속되어 있다.

도면에는 편의상 자세히 도시하지 않았지만, 상기 공통전극(108)과 화소전극(118)은 소정거리를 두고 교대로 배치되어 액정층 내에 포물선 형태의 횡전계를 발생시키게 되며, 이때 상기 화소전극(118)과 화소전극(118) 사이의 거리는 상기 화소전극(118)의 폭보다 좁게 할 수 있다.

상기의 공통전극(108)과 화소전극(118)에 의해 형성되는 전계는 포물선 형태로 상기 공통전극(108)과 화소전극(118) 상부에 위치하는 액정분자 모두를 동작시 켜 액정분자의 장축이 상기 전계에 따라 트위스트 되도록 한다. 따라서, 사용자는 어느 방향에서나 액정분자의 장축을 보게되어 액정표시장치의 시야각이 개선되게 된다.

이때, 상기 게이트전극(121), 게이트라인(116), 게이트패드라인(116P) 및 공통라인(108l)은 투명한 도전물질로 이루어진 하부층과 불투명한 도전물질로 이루어진 상부층의 이중층으로 구성되나, 상기 공통전극(108)은 상기 투명한 도전물질로 이루어진 단일층으로 구성된다.

그리고, 상기 공통라인(108l)의 상부에는 상기 화소전극(118)과 연결된 스토리지전극(118l)이 위치하고 있으며, 상기 공통라인(108l)은 상기 제 1 절연막을 사이에 두고 상기 스토리지전극(118l)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)를 형성하게 된다. 상기 스토리지 커패시터는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다.

이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.

이와 같이 구성된 본 실시예의 어레이 기판은 회절마스크 또는 하프-톤 마스크를 이용하여 게이트전극과 공통전극용 도전막패턴을 형성하고 액티브패턴과 소오스/드레인전극을 형성하며, 콘택홀 형성시 상기 도전막패턴을 패터닝하여 공통전극을 형성하는 동시에 투명도전막의 선택적 식각을 통해 화소전극을 형성함으로써 총 3번의 마스크공정을 통해 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조공정을 통해 상세히 설명한다.

도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도이며, 도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.

이때, 도 4a 내지 도 4c의 좌측에는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선에 따른 화소부 어레이 기판의 제조공정을 순차적으로 나타내며, 우측에는 IIIb-IIIb선과 IIIc-IIIc선에 따른 게이트패드부와 데이터패드부 어레이 기판의 제조공정을 순차적으로 나타내고 있다.

도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110)의 화소부에 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 공통전극용 도전막패턴(120")을 형성하며, 상기 기판(110)의 게이트패드부에 게이트패드라인(116P)을 형성한다.

이때, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 공통전극용 도전막패턴(120") 및 게이트패드라인(116P)은 제 1 도전막과 제 2 도전막을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.

여기서, 상기 제 1 도전막으로 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명 도전물질을 사용할 수 있으며, 상기 제 2 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다.

이때, 상기 제 2 도전막으로 이루어진 게이트전극(121)과 게이트패드라인(116P) 하부에는 각각 상기 제 1 도전막으로 이루어진 게이트전극패턴(120')과 게이트패드라인패턴(120'")이 형성되어 있으며, 도면에는 도시하지 않았지만 상기 게이트라인(116)과 공통라인(108l)도 상기 게이트전극(121)과 게이트패드라인(116P)과 동일하게 이중층 구조로 되어있다.

그리고, 상기 공통전극용 도전막패턴(120")은 상기 제 2 도전막으로만 이루어진 단일층 구조로 되어 있으며, 후술할 제 3 마스크공정을 통해 다수개의 공통전극으로 패터닝되게 된다.

이와 같이 상기 이중층의 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 게이트패드라인(116P)은 회절노광을 이용함으로써 단일층의 공통전극용 도전막패턴(120")과 동시에 형성할 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.

도 6a 내지 도 6e는 도 4a 및 도 5a에 도시된 제 1 마스크공정을 구체적으로 나타내는 단면도이다.

도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 전면(全面)에 차례대로 제 1 도전막(120)과 제 2 도전막(130)을 증착한다.

이때, 상기 제 1 도전막(120)으로 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명 도전물질을 사용할 수 있으며, 상기 제 2 도전막(130)으로 알루미 늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다.

이후, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후 본 실시예의 회절마스크(또는, 하프-톤 마스크)(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.

이때, 본 실시예에 사용한 회절마스크(180)에는 조사된 광을 모두 투과시키는 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 슬릿영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(180)를 투과한 광만이 감광막(170)에 조사되게 된다.

이어서, 상기 회절마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 6b에 도시된 바와 같이, 상기 차단영역(III)과 슬릿영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 감광막패턴(170a~170c)들이 남아있게 되고, 모든 광이 투과된 투과영역(I)에는 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.

이때, 상기 차단영역(III)을 통해 형성된 제 1 감광막패턴(170a)과 제 2 감광막패턴(170b)은 슬릿영역(II)에 형성된 제 3 감광막패턴(170c)보다 두껍게 형성된다. 또한, 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.

다음으로, 상기와 같이 형성된 감광막패턴(170a~170c)들을 마스크로 하여 그 하부에 형성된 제 1 도전막(120)과 제 2 도전막(130)을 패터닝하게 되면, 도 6c에 도시된 바와 같이 상기 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 게이트전극(121)과 게이트라인(미도시) 및 공통라인(미도시)이 형성되며, 상기 기판(110)의 게이트패드부에 상기 제 2 도전막으로 이루어진 게이트패드라인(116P)이 형성되게 된다.

이때, 제 2 도전막으로 이루어진 상기 게이트전극(121)과 게이트패드라인(116P) 하부에는 각각 상기 제 1 도전막으로 이루어지며 상기 게이트전극(121)과 게이트패드라인(116P)과 동일한 형태로 패터닝된 게이트전극패턴(120')과 게이트패드라인패턴(120'")이 형성되게 된다.

또한, 상기 제 3 감광막패턴(170c) 하부에는 상기 제 1 도전막으로 이루어진 공동전극용 도전막패턴(120")과 제 2 도전막으로 이루어진 제 2 도전막패턴(130')이 형성되어 있다.

그리고, 상기 감광막패턴(170a~170c)들의 일부를 제거하는 애싱(ashing)공정을 진행하게 되면, 도 6d에 도시된 바와 같이, 상기 공동전극용 도전막패턴(120")의 상부, 즉 회절노광이 적용된 슬릿영역(II)의 제 3 감광막패턴이 완전히 제거되어 상기 제 2 도전막패턴(130') 표면이 노출되게 된다.

이때, 상기 제 1 감광막패턴과 제 2 감광막패턴은 상기 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(170a')과 제 5 감광막패턴(170b')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.

이후, 도 6e에 도시된 바와 같이, 상기 남아있는 제 4 감광막패턴(170a')과 제 5 감광막패턴(170b')을 마스크로 하여 상기 공동전극용 도전막패턴(120") 상부의 제 2 도전막패턴을 제거하게 된다.

다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 공통전극용 도전막패턴(120") 및 게이트패드라인(116P)이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 3 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 3 도전막을 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124')을 형성하는 동시에 상기 제 3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다. 이때, 상기 제 3 도전막으로 이루어진 데이터라인(117)이 상기 게이트라인(116)과 실질적으로 수직한 방향으로 형성되게 된다.

그리고, 상기 액티브패턴(124') 위에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝되어 상기 액티브패턴(124')의 소정영역과 상기 소오스/드레인전극(122, 123)을 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.

또한, 상기 기판(110)의 데이터패드부에는 상기 제 3 도전막으로 이루어진 데이터패드라인(117P)이 형성되게 된다.

이때, 상기 데이터라인(117) 하부에는 상기 n+ 비정질 실리콘 박막과 비정질 실리콘 박막으로 이루어지며 상기 데이터라인(117)과 동일한 형태로 패터닝된 제 2 n+ 비정질 실리콘 박막패턴(125")과 제 2 비정질 실리콘 박막패턴(124")이 형성되며, 상기 데이터패드라인(117P) 하부에는 상기 n+ 비정질 실리콘 박막과 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(117P)과 동일한 형태로 패터닝된 제 3 n+ 비정질 실리콘 박막패턴(125'")과 제 3 비정질 실리콘 박막패턴(124'")이 형성되게 된다.

또한, 화소영역 내에는 상기 제 3 도전막으로 이루어진 스토리지전극(118l)이 상기 공통라인(108l)과 실질적으로 평행한 방향으로 배열되며, 이때 상기 스토리지전극(118l)은 그 하부의 공통라인(108l)의 일부와 중첩되어 상기 제 1 절연막(115a)을 사이에 두고 스토리지 커패시터를 형성하게 된다.

이와 같이 본 실시예에서는 회절노광을 이용한 한번의 마스크공정(제 2 마스크공정)으로 액티브패턴(124')과 소오스/드레인전극(122, 123) 및 데이터라인(117)을 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.

도 7a 내지 도 7e는 도 4b 및 도 5b에 있어서 액티브패턴과 소오스/드레인전극 및 데이터라인을 동시에 형성하는 과정을 구체적으로 나타내는 단면도로써, 본 실시예의 제 2 마스크공정을 순차적으로 나타내고 있다.

도 7a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 공통전극용 도전막패턴(120") 및 게이트패드라인(116P)이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115a), 비정질 실리콘 박막(124), n+ 비정질 실리콘 박막(125) 및 제 3 도전막(140)을 증착한다.

이때, 상기 제 3 도전막(140)으로 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다.

이후, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(270)을 형성한 후 본 실시예의 회절마스크(또는, 하프-톤 마스크)(280)를 통해 상기 감광막(270)에 선택적으로 광을 조사한다.

이때, 본 실시예에 사용한 회절마스크(280)에는 조사된 광을 모두 투과시키는 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 슬릿영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(280)를 투과한 광만이 감광막(270)에 조사되게 된다.

이어서, 상기 회절마스크(280)를 통해 노광된 감광막(270)을 현상하고 나면, 도 7b에 도시된 바와 같이, 상기 차단영역(III)과 슬릿영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 감광막패턴(270a~270e)들이 남아있게 되고, 모든 광이 투과된 투과영역(I)에는 감광막이 완전히 제거되어 상기 제 3 도전막(140) 표면이 노출되게 된다.

이때, 상기 차단영역(III)을 통해 형성된 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)은 슬릿영역(II)에 형성된 제 5 감광막패턴(270e)보다 두껍게 형성된다. 또한, 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.

다음으로, 상기와 같이 형성된 감광막패턴(270a~270e)들을 마스크로 하여 그 하부에 형성된 제 3 도전막(140)을 패터닝하게 되면, 도 7c에 도시된 바와 같이 상기 기판(110)의 화소부에 상기 제 3 도전막으로 이루어진 제 3 도전막패턴(140')과 데이터라인(117)이 형성되며, 상기 기판(110)의 데이터패드부에 상기 제 3 도전막으로 이루어진 데이터패드라인(117P)이 형성되게 된다.

또한, 도면에는 도시하지 않았지만, 상기 화소부의 화소영역 내에는 상기 제 3 도전막으로 이루어진 스토리지전극(118l)이 상기 공통라인(108l)과 실질적으로 평행한 방향으로 배열되게 된다.

그리고, 상기의 감광막패턴(270a~270e)들을 마스크로 하여 하부의 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거하게 되면, 상기 게이트전극(121) 상부의 소정영역에 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어진 제 1 비정질 실리콘 박막패턴, 즉 액티브패턴(124')과 제 1 n+ 비정질 실리콘 박막패턴(125')이 형성되게 된다.

이때, 상기 데이터라인(117) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터라인(117)과 동일한 형태로 패터닝된 제 2 비정질 실리콘 박막패턴(124")과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되며, 상기 데이터패드라인(117P) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(117P)과 동일한 형태로 패터닝된 제 3 비정질 실리콘 박막패턴(124'")과 제 3 n+ 비정질 실리콘 박막패턴(125'")이 형성되게 된다.

그리고, 상기 감광막패턴(270a~270e)들의 일부를 제거하는 애싱(ashing)공정을 진행하게 되면, 도 7d에 도시된 바와 같이, 상기 액티브패턴(124')의 소정영역 상부, 즉 회절노광이 적용된 슬릿영역(II)의 제 5 감광막패턴이 완전히 제거되어 상기 제 3 도전막패턴(140') 표면이 노출되게 된다.

이때, 상기 제 1 감광막패턴 내지 제 4 감광막패턴은 상기 제 5 감광막패턴의 두께만큼이 제거된 제 6 감광막패턴(270a') 내지 제 9 감광막패턴(270d')으로 상기 차단영역(III)에 대응하는 소정영역에만 남아있게 된다.

이후, 도 7e에 도시된 바와 같이, 상기 남아있는 제 6 감광막패턴(270a') 내지 제 9 감광막패턴(270d')을 마스크로 하여 상기 액티브패턴(124')의 소정영역(즉, 채널영역) 상부의 제 3 도전막패턴을 선택적으로 식각하게 되면, 상기 게이트전극(121) 상부에 상기 제 3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)이 형성되게 된다.

이때, 상기 액티브패턴(124') 위에 형성되어 있는 제 1 n+ 비정질 실리콘 박막 패턴은 패터닝되어 상기 액티브패턴(124')과 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)을 형성하게 된다.

그리고, 도 4c 및 도 5c에 도시된 바와 같이, 한번의 포토리소그래피공정(제 3 마스크공정)으로 상기 드레인전극(123)과 전기적으로 접속하는 다수개의 화소전극(118)을 형성하는 동시에 상기 게이트패드라인(116P)과 데이터패드라인(117P)에 각각 전기적으로 접속하여 외부로 노출시키는 게이트패드전극(126P)과 데이터패드전극(127P)을 형성한다. 이때, 상기 제 3 마스크공정을 통해 상기 공통전극용 도전 막패턴을 패터닝하여 다수개의 공통전극(108)을 형성하게 되는데, 상기 공통전극(108)은 상기 화소영역 내에 상기 화소전극(118)과 교대로 배치하여 화소영역 내의 액정층에 포물선 형태의 횡전계를 발생시킨다.

여기서, 상기 제 3 마스크공정은 절연막(115a, 115b)을 패터닝할 때 화소전극(118)이 형성될 화소전극영역은 그 하부의 기판(110)이 노출되도록 하는 동시에 상기 게이트패드라인(116P)과 데이터패드라인(117P)의 일부를 노출시키는 패드부 오픈을 진행한다.

그리고, 콘택홀 형성시 상기 도전막패턴(120")을 패터닝하여 공통전극(108)을 형성하는 동시에 감광막의 표면처리와 투명도전막의 선택적 결정화 및 식각을 통해 화소전극(118)을 형성함으로써 총 3번의 마스크공정을 통해 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조공정을 통해 상세히 설명한다.

도 8a 내지 도 8e는 도 4c 및 도 5c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도이다.

도 8a에 도시된 바와 같이, 액티브패턴(124')과 소오스/드레인전극(122, 123) 및 데이터라인(117)이 형성되어 있는 상기 기판(110) 전면에 제 2 절연막(115b)과 감광성물질로 이루어진 제 1 감광막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 1 감광막을 패터닝하여 제 1 감광막패턴(370')을 형성한다.

다음으로, 도 8b에 도시된 바와 같이, 상기 제 1 감광막패턴(370')을 마스크로 하여 그 하부에 형성된 제 1 절연막(115a)과 제 2 절연막(115b) 및 공통전극용 도전막패턴을 선택적으로 제거하게 되면, 화소전극이 형성될 화소전극영역을 노출시키는 제 1 홀(Ha)과 다수의 제 2 홀(Hb)이 형성되는 동시에 패드부의 게이트패드라인(116P)과 데이터패드라인(117P)의 일부, 즉 패드부전극영역을 노출시키는 제 3 홀(Hc)과 제 4 홀(Hd)이 형성되게 된다.

이때, 상기 제 1 홀(Ha)은 상기 게이트라인(116)과 실질적으로 평행한 방향으로 형성되어 상기 드레인전극(123)의 일부를 노출시키며, 상기 제 2 홀(Hb)들은 상기 데이터라인(117)과 실질적으로 평행한 방향으로 화소영역 내에 형성되어 상기 공통전극용 도전막패턴을 다수개의 공통전극(108)으로 분할시킨다.

여기서, 도면부호 108'은 상기 드레인전극(123) 하부에 형성된 더미패턴을 나타내며, 상기 더미패턴(108')과 공통전극(108)은 상기 공통전극용 도전막패턴의 식각시 과(過)식각 되도록 함으로써 그 측면 일부가 안쪽 방향으로 들어가게 패터닝되게 된다.

이후, 도 8c에 도시된 바와 같이, 상기 제 1 홀(Ha), 제 2 홀(Hb)들, 제 3 홀(Hc) 및 제 4 홀(Hd) 내부를 포함하여 상기 기판(110) 전면에 투명한 도전물질로 제 4 도전막(150)을 형성한다.

이때, 상기 제 4 도전막(150)은 화소전극과 패드부전극을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다. 이때, 상기 ITO 박막(150)의 증착 전에 플라즈마 또는 열처리를 하여 상기 제 1 감광막패턴(370')의 표면을 소수화시키는 공정을 진행할 수 있다. 이는 상기 ITO 박막(150) 표면이 친수성이라 상기 제 1 감광막패턴(370')과의 계면상태를 나쁘게 하여 후에 상기 제 1 감광막패턴(370') 위에 형성된 ITO 박막(150)만을 선택적으로 제거하기 위한 것이다.

이때, 상기 화소전극영역 내의 제 4 도전막(150)은 상기 공통전극(108)과 더미패턴(108')으로부터 일정거리 떨어져 있어 서로 전기적으로 접속되지 않는데, 이는 전술한 바와 같이 그 측면이 안쪽 방향으로 들어가도록 상기 공통전극(108)과 더미패턴(108')을 패터닝한 결과이다.

이후, 상기 ITO 박막(150)이 형성된 기판(110) 전면에 감광성물질로 이루어진 제 2 감광막(470)을 형성한다.

그리고, 도 8d에 도시된 바와 같이, 상기 제 2 감광막(470)의 일부를 제거하는 애싱공정을 진행하여 상기 화소전극영역과 패드부전극영역 이외 영역에서 상기 ITO 박막(150)이 외부로 노출되도록 한다. 이때, 상기 제 2 감광막(470)은 애싱공정을 통해 그 두께의 일부가 제거되어 상기 화소전극영역과 패드부전극영역 상부에 제 2 감광막패턴(470')으로 남아있게 된다.

이후, 100~200℃ 정도의 온도로 열처리를 하여 상기 화소전극영역과 패드부전극영역의 ITO 박막(150)만을 선택적으로 결정화시킨다. 즉, 상기 ITO 박막(150)은 그 하부 또는 측면에 유기막인 상기 감광막패턴(370', 470')들이 접촉하는 경우에는 상기 유기막 내부에 존재하는 카본과 같은 원소에 의해 상기 ITO 박막(150)의 결정화가 방해를 받게 되어 상기 화소전극영역과 패드부전극영역 이외 영역의 노출된 ITO 박막(150)은 비정질 상태로 남아있게 된다.

그리고, 상기 노출된 비정질 상태의 ITO 박막(150)만을 선택적으로 제거하게 되면, 도 8e에 도시된 바와 같이 화소전극영역에 상기 ITO 박막으로 이루어진 화소전극(118)들이 형성되는 동시에 패드부전극영역에 상기 ITO 박막으로 이루어진 게이트패드전극(126P)과 데이터패드전극(127P)이 형성되게 된다.

이때, 상기 게이트패드전극(126P)은 그 하부의 게이트패드라인(116P)과 전기적으로 접속하며, 상기 데이터패드전극(127P)은 그 하부의 데이터패드라인(117P)과 전기적으로 접속하게 된다.

여기서, 도면부호 118'은 상기 다수개의 화소전극(118)을 서로 연결시키는 화소전극라인을 나타내며 상기 화소전극라인(118')은 그 하부의 드레인전극(123)의 일부와 전기적으로 접속하게 된다.

이와 같이 구성된 상기 어레이 기판(110)은 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 컬러필터 기판(미도시)과 대향하도록 합착되어 액정표시패널을 구성하며, 상기 어레이 기판(110)과 컬러필터 기판의 합착은 상기 어레이 기판(110)과 컬러필터 기판에 형성된 합착키(미도시)를 통해 이루어진다.

본 실시예는 채널층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 채널층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 회절마스크 또는 하프-톤 마스크를 이용하여 게이트전극과 공통전극용 도전막패턴을 형성하고 액티브패턴과 소오스/드레인전극을 형성함으로써 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.

또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 콘택홀 형성시 상기 도전막패턴을 패터닝하여 공통전극을 형성하는 동시에 투명도전막의 선택적 식각을 통해 화소전극을 형성함으로써 박막 트랜지스터 제조에 사용되는 마스크수를 더욱 줄일 수 있게 된다.

Claims (55)

1. 화소부와 게이트패드부 및 데이터패드부로 구분되는 제 1 기판과 제 2 기판을 제공하는 단계;

   제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인 및 도전막패턴을 형성하는 단계;

   상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;

   제 2 마스크공정을 통해 상기 게이트전극 상부에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 실질적으로 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;

   상기 제 1 기판 위에 제 2 절연막을 형성하는 단계;

   제 3 마스크공정을 통해 상기 화소부에 상기 드레인전극과 전기적으로 접속하는 다수개의 화소전극을 형성하며, 상기 도전막패턴을 패터닝하여 다수개의 공통전극을 형성하는 단계; 및

   상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
2. 제 1 항에 있어서, 상기 화소전극과 화소전극 사이의 간격은 상기 화소전극 폭에 비해 조밀한 것을 특징으로 하는 액정표시장치의 제조방법.
3. 제 1 항에 있어서, 상기 제 1 마스크공정을 통해 상기 기판의 화소부에 공통라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
4. 제 1 항에 있어서, 상기 제 1 마스크공정을 통해 상기 기판의 게이트패드부에 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
5. 제 1 항에 있어서, 상기 제 1 마스크공정은

   상기 제 1 기판 위에 제 1 도전막과 제 2 도전막을 형성하는 단계;

   상기 제 1 기판의 제 1 영역과 제 2 영역에 각각 제 1 두께를 갖는 제 1 감광막패턴과 제 2 감광막패턴을 형성하며, 제 3 영역에 제 2 두께를 갖는 제 3 감광막패턴을 형성하는 단계;

   상기 제 1 감광막패턴 내지 제 3 감광막패턴을 마스크로 하여 상기 제 1 도전막과 제 2 도전막을 선택적으로 제거함으로써, 상기 제 1 영역과 제 2 영역에 각각 상기 제 2 도전막으로 이루어진 게이트전극과 게이트패드라인을 형성하며, 상기 제 3 영역에 상기 제 1 도전막으로 이루어진 도전막패턴과 제 2 도전막으로 이루어진 제 2 도전막패턴을 형성하는 단계;

   상기 제 3 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴과 제 2 감광막패턴의 일부를 제거하여 제 3 두께의 제 4 감광막패턴과 제 5 감광막패턴을 형성 하는 단계; 및

   상기 제 4 감광막패턴과 제 5 감광막패턴을 마스크로 하여 상기 제 3 영역의 상기 제 2 도전막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
6. 제 5 항에 있어서, 상기 제 1 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
7. 제 5 항에 있어서, 상기 제 2 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬 또는 몰리브덴과 같은 불투명 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
8. 제 5 항에 있어서, 상기 게이트전극과 게이트패드라인 하부에 각각 상기 제 1 도전막으로 이루어지며 상기 게이트전극과 게이트패드라인과 동일한 형태로 패터닝된 게이트전극패턴과 게이트패드라인패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
9. 제 5 항에 있어서, 상기 제 1 감광막패턴과 제 2 감광막패턴은 애싱공정을 통해 실질적으로 각각 상기 제 3 감광막패턴의 두께만큼 줄어든 제 3 두께의 제 4 감광막패턴과 제 5 감광막패턴으로 패터닝되는 것을 특징으로 하는 액정표시장치의 제조방법.
10. 제 5 항에 있어서, 상기 제 1 영역은 게이트전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
11. 제 5 항에 있어서, 상기 제 2 영역은 게이트패드전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
12. 제 5 항에 있어서, 상기 제 3 영역은 도전막패턴이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
13. 제 5 항에 있어서, 상기 제 1 두께는 상기 제 2 두께보다 두꺼운 것을 특징으로 하는 액정표시장치의 제조방법.
14. 제 4 항에 있어서, 상기 제 2 마스크공정을 통해 상기 기판의 데이터패드부에 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
15. 제 1 항에 있어서, 상기 제 2 마스크공정을 통해 상기 화소영역 내에 상기 공통라인과 실질적으로 평행한 방향으로 배열하는 스토리지전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
16. 제 15 항에 있어서, 상기 스토리지전극은 그 하부의 공통라인의 일부와 중첩하여 상기 제 1 절연막을 사이에 두고 상기 공통라인과 함께 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
17. 제 1 항에 있어서, 상기 제 2 마스크공정은

    상기 제 1 기판 위에 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 3 도전막을 형성하는 단계;

    상기 제 1 기판의 제 1 영역과 제 2 영역 및 제 3 영역에 각각 제 1 두께를 갖는 제 1 감광막패턴과 제 2 감광막패턴 및 제 3 감광막패턴을 형성하며, 제 4 영역에 제 2 두께를 갖는 제 4 감광막패턴을 형성하는 단계;

    상기 제 1 감광막패턴 내지 제 4 감광막패턴을 마스크로 하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 3 도전막을 선택적으로 제거함으로써, 상기 제 1 영역과 제 4 영역에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴과 상기 제 3 도전막으로 이루어진 제 3 도전막패턴을 형성하며, 상기 제 2 영역과 제 3 영역에 각각 상기 제 3 도전막으로 이루어진 데이터라인과 데이터패드라인을 형성하는 단계;

    상기 제 4 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 내지 제 3 감광막패턴의 일부를 제거하여 제 3 두께의 제 5 감광막패턴 내지 제 7 감광막패턴을 형성하는 단계; 및

    상기 제 5 감광막패턴 내지 제 7 감광막패턴을 마스크로 하여 상기 제 3 도전막패턴을 선택적으로 패터닝함으로써 상기 제 3 도전막으로 이루어진 소오스전극과 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
18. 제 17 항에 있어서, 상기 제 3 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬 또는 몰리브덴과 같은 불투명 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
19. 제 17 항에 있어서, 상기 제 5 감광막패턴 내지 제 7 감광막패턴을 마스크로 하여 상기 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 액티브패턴과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
20. 제 17 항에 있어서, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 애싱공정을 통해 실질적으로 상기 제 4 감광막패턴의 두께만큼 줄어진 제 3 두께의 제 5 감광막패턴 내지 제 7 감광막패턴으로 패터닝되는 것을 특징으로 하는 액정표시장치의 제조방법.
21. 제 17 항에 있어서, 상기 제 1 영역은 소오스전극과 드레인전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
22. 제 17 항에 있어서, 상기 제 2 영역은 데이터라인이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
23. 제 17 항에 있어서, 상기 제 3 영역은 데이터패드라인이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
24. 제 17 항에 있어서, 상기 제 4 영역은 액티브패턴의 채널영역인 것을 특징으로 하는 액정표시장치의 제조방법.
25. 제 17 항에 있어서, 상기 제 1 두께는 상기 제 2 두께보다 두꺼운 것을 특징으로 하는 액정표시장치의 제조방법.
26. 제 1 항에 있어서, 상기 제 3 마스크공정을 통해 상기 기판의 게이트패드부에 상기 게이트패드라인과 전기적으로 접속하는 게이트패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
27. 제 1 항에 있어서, 상기 제 3 마스크공정을 통해 상기 기판의 데이터패드부에 상기 데이터패드라인과 전기적으로 접속하는 데이터패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
28. 제 1 항에 있어서, 상기 다수개의 화소전극을 서로 연결시켜 상기 드레인전극과 상기 화소전극을 전기적으로 접속시키는 화소전극라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
29. 제 28 항에 있어서, 상기 화소전극라인은 상기 게이트라인과 실질적으로 평행하게 배열하는 것을 특징으로 하는 액정표시장치의 제조방법.
30. 제 15 항에 있어서, 상기 다수개의 화소전극은 상기 스토리지전극과 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.
31. 제 14 항에 있어서, 상기 제 3 마스크공정은

    상기 제 1 기판 위에 제 1 감광막을 형성하는 단계;

    상기 제 1 감광막을 패터닝하여 제 1 감광막패턴을 형성하는 단계;

    상기 제 1 감광막패턴을 마스크로 하여 상기 제 1 절연막과 제 2 절연막 및 도전막패턴을 선택적으로 제거함으로써, 상기 제 1 기판의 제 1 영역과 제 2 영역에 각각 상기 드레인전극의 일부를 노출시키는 제 1 홀과 상기 도전막패턴을 분할 시켜 다수개의 공통전극을 형성하는 다수개의 제 2 홀을 형성하며, 상기 제 1 기판의 제 3 영역과 제 4 영역에 각각 상기 게이트패드라인과 데이터패드라인의 일부를 노출시키는 제 3 홀과 제 4홀을 형성하는 단계;

    상기 제 1 기판 위에 투명한 도전물질로 이루어진 제 4 도전막을 형성하는 단계;

    상기 제 1 기판 위에 제 2 감광막을 형성하는 단계;

    상기 제 2 감광막의 일부를 제거하여 상기 제 1 영역 내지 제 4 영역 이외 영역의 제 4 도전막을 노출시키는 단계; 및

    상기 노출된 제 4 도전막을 선택적으로 제거하여 상기 제 1 영역에 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하고 상기 제 2 영역에 다수개의 화소전극을 형성하며, 상기 제 3 영역에 상기 게이트패드라인과 전기적으로 접속하는 게이트패드전극을 형성하고 상기 제 4 영역에 상기 데이터패드라인과 전기적으로 접속하는 데이터패드전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
32. 제 31 항에 있어서, 상기 제 1 홀은 상기 게이트라인과 실질적으로 평행한 방향으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
33. 제 31 항에 있어서, 상기 다수개의 제 2 홀은 상기 데이터라인과 실질적으로 평행한 방향으로 상기 화소영역 내에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
34. 제 31 항에 있어서, 상기 제 4 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
35. 제 31 항에 있어서, 상기 제 4 도전막의 증착 전에 플라즈마처리 또는 열처리를 하여 상기 제 1 감광막패턴의 표면을 소수화하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
36. 제 31 항에 있어서, 상기 제 2 감광막의 형성 후에 100~200Å 정도의 온도로 열처리를 하여 상기 제 1 영역 내지 제 4 영역에 위치한 제 4 도전막만을 선택적으로 결정화시키는 것을 특징으로 하는 액정표시장치의 제조방법.
37. 제 31 항에 있어서, 상기 다수개의 공통전극은 상기 도전막패턴을 선택적으로 제거할 때 상기 도전막패턴을 과식각 되도록 함으로써 그 측면 일부가 안쪽 방향으로 들어가게 패터닝되는 것을 특징으로 하는 액정표시장치의 제조방법.
38. 제 31 항에 있어서, 상기 제 1 영역은 화소전극라인이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
39. 제 31 항에 있어서, 상기 제 2 영역은 화소전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
40. 제 31 항에 있어서, 상기 제 3 영역은 게이트패드전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
41. 제 31 항에 있어서, 상기 제 4 영역은 데이터패드전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
42. 화소부와 게이트패드부 및 데이터패드부로 구분되는 제 1 기판;

    상기 제 1 기판의 화소부에 형성되며 제 1 도전막으로 이루어진 다수개의 공통전극;

    상기 제 1 기판의 화소부에 형성되며 제 2 도전막으로 이루어진 게이트전극과 게이트라인 및 공통라인;

    상기 제 1 기판 위에 형성된 제 1 절연막;

    상기 게이트전극 상부에 형성된 액티브패턴;

    상기 제 1 기판의 화소부에 형성되며, 제 3 도전막으로 이루어진 소오스/드레인전극과 상기 게이트라인과 실질적으로 교차하여 화소영역을 정의하는 데이터라인;

    상기 제 1 기판의 화소부에 형성되되, 상기 제 3 도전막으로 이루어지며 상기 공통라인의 일부와 중첩하는 스토리지전극;

    상기 제 1 기판 위에 형성된 제 2 절연막;

    상기 제 1 기판의 화소부에 형성되되, 제 4 도전막으로 이루어지며 상기 드레인전극의 일부와 전기적으로 접속하는 화소전극라인;

    상기 화소영역 내에 상기 다수개의 공통전극과 교대로 배치되되, 상기 제 4 도전막으로 이루어지며 상기 스토리지전극과 전기적으로 접속하는 다수개의 화소전극; 및

    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
43. 제 42 항에 있어서, 상기 공통라인은 상기 게이트라인과 실질적으로 평행한 방향으로 배열되는 것을 특징으로 하는 액정표시장치.
44. 제 42 항에 있어서, 상기 게이트전극과 게이트라인 및 공통라인 하부에 형성되되, 상기 제 1 도전막으로 이루어지며 상기 게이트전극과 게이트라인 및 공통라인과 동일한 형태로 패터닝된 게이트전극패턴과 게이트라인패턴 및 공통라인패턴을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
45. 제 42 항에 있어서, 상기 스토리지전극은 상기 공통라인의 일부와 중첩하여 상기 제 1 절연막을 사이에 두고 상기 공통라인과 함께 스토리지 커패시터를 형성 하는 것을 특징으로 하는 액정표시장치.
46. 제 42 항에 있어서, n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브패턴과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
47. 제 42 항에 있어서, 상기 제 1 도전막 또는 제 4 도전막은 투명한 도전물질로 이루어진 것을 특징으로 하는 액정표시장치.
48. 제 47 항에 있어서, 상기 투명한 도전물질은 인듐-틴-옥사이드 및 인듐-징크-옥사이드를 포함하는 것을 특징으로 하는 액정표시장치.
49. 제 42 항에 있어서, 상기 제 2 도전막과 제 3 도전막은 불투명한 도전물질로 이루어진 것을 특징으로 하는 액정표시장치.
50. 제 49 항에 있어서, 상기 불투명한 도전물질은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬 및 몰리브덴을 포함하는 것을 특징으로 하는 액정표시장치.
51. 제 42 항에 있어서, 상기 화소전극과 화소전극 사이의 간격은 상기 화소전극 폭에 비해 조밀한 것을 특징으로 하는 액정표시장치.
52. 제 42 항에 있어서, 상기 제 1 기판의 게이트패드부에 형성되며 상기 제 2 도전막으로 이루어진 게이트패드라인을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
53. 제 52 항에 있어서, 상기 제 4 도전막으로 이루어지며 상기 게이트패드라인과 전기적으로 접속하는 게이트패드전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
54. 제 42 항에 있어서, 상기 제 1 기판의 데이터패드부에 형성되며 상기 제 3 도전막으로 이루어진 데이터패드라인을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
55. 제 54 항에 있어서, 상기 제 4 도전막으로 이루어지며 상기 데이터패드라인과 전기적으로 접속하는 데이터패드전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치.

Images