KR101048927B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101048927B1
KR101048927B1 KR1020080047123A KR20080047123A KR101048927B1 KR 101048927 B1 KR101048927 B1 KR 101048927B1 KR 1020080047123 A KR1020080047123 A KR 1020080047123A KR 20080047123 A KR20080047123 A KR 20080047123A KR 101048927 B1 KR101048927 B1 KR 101048927B1
Authority
KR
South Korea
Prior art keywords
passivation layer
pattern
thickness
electrode
gate
Prior art date
Application number
KR1020080047123A
Other languages
English (en)
Other versions
KR20090121032A (ko
Inventor
김환
임경남
임병호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080047123A priority Critical patent/KR101048927B1/ko
Priority to TW97148016A priority patent/TWI468822B/zh
Priority to CN2008101894241A priority patent/CN101587272B/zh
Priority to US12/318,317 priority patent/US8054395B2/en
Publication of KR20090121032A publication Critical patent/KR20090121032A/ko
Application granted granted Critical
Publication of KR101048927B1 publication Critical patent/KR101048927B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시장치 및 그 제조방법은 하프-톤(half tone) 마스크를 이용하여 감광막을 선택적으로 패터닝한 후 화소영역의 보호막 일부를 선택적으로 제거함으로써 박리제(striper)의 침투경로를 확보하는 한편, 소정의 열처리를 통해 감광막패턴 위에 형성된 도전막에 균열(crack)을 유발하여 리프트-오프(lift off)를 용이하게 함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감하기 위한 것으로, 제 1 기판 위에 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막; 상기 게이트절연막이 형성된 상기 게이트전극 상부에 형성된 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성되며, 하부의 상대적으로 고밀도의 제 1 보호막과 상부의 저밀도의 제 2 보호막으로 이루어진 보호막; 상기 보호막에 형성되되, 상기 드레인전극을 노출시키는 콘택홀; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 화소영역의 보호막은 상부 제 2 보호막이 제거된 상태로 상기 화소영역 주의의 제 1 보호막보다 두께가 감소되어 보호막패턴을 형성하고, 상기 보호막패턴 위에 화소전극이 위치하는 것을 특징으로 한다.
특히, 이와 같은 본 발명의 액정표시장치 및 그 제조방법은 보호막 마스크에 하프-톤을 적용함으로써 일반적인 4마스크공정을 이용할 수 있으며, 열처리를 통해 도전막에 균열을 형성함에 따라 약간의 박리제 침투경로에도 리프트-오프를 용이하게 할 수 있는 이점을 가진다.
하프-톤 마스크, 리프트-오프, 보호막, 열처리, 마스크수

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감하고 생산성을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 2a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 불투명한 도전막으로 이루어진 게이트전극(21)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.
이후, 도 2c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 불투명한 도전막을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이에서 오믹-콘택(ohmic contact)층(25')을 형성하게 된다.
다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 어레이 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 2e에 도시된 바와 같이, 투명한 도전막을 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공 정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 3번의 마스크공정으로 어레이 기판을 제작하도록 한 액정표시장치의 제조방법 및 그 제조방법에 의해 제조된 액정표시장치를 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기 3번의 마스크공정에 있어 리프트-오프를 용이하게 하도록 한 액정표시장치의 제조방법 및 그 제조방법에 의해 제조된 액정표시장치를 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 게이트절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 절연막이 형성된 제 1 기판의 화소부에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 보호막을 형성하는 단계; 제 3 마스크공정을 통해 상기 보호막 위에 제 1 두께의 제 1 감광막패턴 내지 제 3 감광막패턴과 제 2 두께의 제 4 감광막패턴을 포함하는 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 상기 보호막을 선택적으로 제거하여 상기 드레인전극을 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 4 감광막패턴을 제거하는 동시에 상기 제 4 감광막패턴의 두께만큼 상기 제 1 감광막패턴 내지 제 3 감광막패턴을 제거하여 제 3 두께의 제 5 감광막패턴 내지 제 7 감광막패턴을 형성하는 단계; 상기 제 5 감광막패턴 내지 제 7 감광막패턴을 마스크로 상기 화소영역의 보호막을 선택적으로 제거하여 상기 화소영역에 상기 보호막으로 이루어지되, 상기 화소영역 주위의 보호막보다 두께가 감소된 보호막패턴을 형성하는 단계; 상기 제 5 감광막패턴 내지 제 7 감광막패턴이 남아있는 상태에서 상기 제 1 기판 전면에 투명 도전막을 형성하는 단계; 상기 제 1 기판에 열처리를 하여 상기 투명 도전막에 균열을 형성하는 단계; 상기 제 5 감광막패턴 내지 제 7 감광막패턴을 제거하는 동시에 상기 제 5 감광막패턴 내지 제 7 감광막패턴 표면에 형성된 투명 도전막을 제거하여 상기 보호막패턴 위에 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
또한, 본 발명에 따른 액정표시장치용 어레이 기판의 제조방법은 기판 위에 게이트전극과 게이트라인을 형성하는 제 1 마스크공정 단계; 상기 게이트전극과 게이트라인이 형성된 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상부에 상기 게이트전극에 대응하여 반도체층과 그 상부에 서로 이격하는 소오스전극 및 드레인전극을 형성하고, 상기 반도체층 및 소오스전극과 연결되며 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 제 2 마스크공정 단계; 상기 소오스전극 및 드레인전극과 데이터라인이 형성된 기판 전면에 제 1 두께를 갖는 보호막을 형성하는 단계; 상기 보호막 위에 상기 데이터라인과 게이트전극 및 소오스전극에 대응하여 제 2 두께를 갖는 제 1 감광막패턴을 형성하고, 상기 화소영역에 대응해서는 상기 제 2 두께보다 얇은 제 3 두께를 갖는 제 2 감광막패턴을 형성하며, 동시에 상기 드레인전극 상부에 형성된 상기 제 1 두께의 보호막을 노출시키는 제 3 마스크공정 단계; 상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 하여 상기 노출된 제 1 두께의 보호막을 제거함으로써 상기 드레인전극을 노출시키는 콘택홀을 형성하는 단계; 상기 제 3 두께의 제 2 감광막패턴을 제거하여 상기 화소영역의 제 1 두께의 보호막을 노출시키며, 동시에 상기 제 2 두께의 제 1 감광막패턴을 상기 제 2 두께보다 얇은 제 4 두께의 제 1 감광막패턴으로 형성하는 단계; 상기 제 4 두께의 제 1 감광막패턴을 마스크로 하여 상기 노출된 제 1 두께의 보호막을 식각하여 상기 화소영역에 상기 제 1 두께보다 얇은 제 5 두께의 보호막패턴을 형성하는 단계; 상기 제 4 두께의 제 1 감광막패턴 및 상기 제 5 두께의 보호막패턴 상부에 상기 콘택홀을 통해 상기 드레인전극과 접촉하는 투명 도전막을 형성하는 단계; 상기 제 4 두께의 제 1 감광막패턴 상부에 형성된 투명 도전막에 균열을 형성하는 열처리공정 단계; 및 상기 투명 도전막의 균열을 통하여 박리제를 침투시켜 상기 제 4 두께의 제 1 감광막패턴 및 그 상부에 형성된 상기 투명 도전막을 제거함으로써 상기 화소영역의 보호막패턴 위에 상기 투명 도전막으로 이루어진 화소전극을 형성하는 리프트-오프공정 단계를 포함한다.
또한, 본 발명의 액정표시장치는 제 1 기판 위에 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막; 상기 게이트절연막이 형성된 상기 게이트전극 상부에 형성된 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성되며, 하부의 상대적으로 고밀도의 제 1 보호막과 상부의 저밀도의 제 2 보호막으로 이루어진 보호막; 상기 보호막에 형성되되, 상기 드레인전극을 노출시키는 콘택홀; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 화소영역의 보호막은 상부 제 2 보호막이 제거된 상태로 상기 화소영역 주의의 제 1 보호막보다 두께가 감소되어 보호막패턴을 형성하고, 상기 보호막패턴 위에 화소전극이 위치하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 일반적인 4마스크공정의 공정라인을 이용할 수 있어 제조비용이 절감되는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 3마스크공정에서 패드부의 신뢰성을 확보하는 동시에 데이터 배선의 종류에 영향을 받지 않는 이점을 가지고 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하 여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)의 일부를 구성하는 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 본 발명의 실시예는 'U'자 형태의 소오스전극(122)을 가진 'U'자형 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 박막 트랜지스터의 형태에 관계없이 적용 가능하다.
상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 보호막(미도시)에 형성된 제 1 콘택홀(140a)을 통해 상기 화소전극(118)에 전기적으 로 접속하게 된다.
이때, 전단에 위치한 게이트라인(116)의 일부는 게이트절연막(미도시)과 상기 보호막을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
또한, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 상기 게이트패드라인(116p)과 데이 터패드라인(117p)에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이때, 상기 데이터패드전극(127p)은 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하며, 상기 게이트패드전극(126p)은 제 3 콘택홀(140c)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다.
여기서, 본 발명의 실시예에 따른 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 액티브패턴과 소오스/드레인전극 및 데이터라인을 형성하고, 하프-톤 마스크와 리프트-오프공정을 이용하여 한번의 마스크공정으로 보호막의 콘택홀과 화소전극을 동시에 형성함으로써 총 3번의 마스크공정으로 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
이때, 상기 본 발명의 실시예에 따른 액정표시장치는 상기 2번째 하프-톤 마스크를 이용하여 감광막을 선택적으로 패터닝한 후 콘택홀을 형성하는 한편 화소영역의 보호막 두께 일부를 선택적으로 제거함으로써 박리제(striper)의 침투경로를 확보하게 된다. 즉, 현재 4마스크 구조에서는 소오스/드레인전극까지 완성하고 보호막 위에 감광막패턴을 형성한 후, 콘택홀 영역과 화소영역의 보호막과 게이트절연막을 완전히 제거함으로써 상기 감광막패턴 밑으로 박리제의 침투경로를 형성하게 된다. 이후, 도전막을 증착하고 리프트-오프를 위한 스트립(strip)을 진행하게 되는데, 이 경우 패드부의 프로파일(profile)을 형성하는데 어려움이 발생하고있 다. 예를 들어 ITO 점핑(jumping)시 단선으로 인한 품질문제를 야기할 가능성이 있으며, 보호막과 게이트절연막을 모두 식각 함에 따라 소오스/드레인전극의 언더컷이 발생하게 된다. 이를 제거하기 위해서 소오스/드레인전극을 식각할 때 염소(chlorine; Cl) 가스를 사용하게 되는데, 이때 게이트패드부의 게이트패드라인이 부식하는 문제가 발생하게 된다.
이에 본 발명의 경우에는 전술한 바와 같이 하프-톤 마스크를 이용하여 콘택홀을 형성한 다음 감광막을 한번 더 패터닝하여 화소영역의 보호막 두께 일부만을 제거함에 따라 게이트패드부의 부식 문제없이 최소의 박리제 침투경로를 형성하게 된다. 그리고, 열처리를 통한 감광막패턴의 열적 팽창으로 상기 박리제의 침투경로 외에 상기 감광막패턴 위에 형성된 도전막에 균열을 유발함으로써 리프트-오프를 용이하게 할 수 있게 된다.
도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)을 포함하는 게이트라인(116)을 형성하며 게이트패드부에 게이트패드라인(116p)을 형성한다.
이때, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 몰리브덴 합금(Mo alloy) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하며, 상기 제 2 도전막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성한다.
또한, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝된 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.
여기서, 본 발명의 제 1 실시예에 따른 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 6a 내지 도 6f는 도 4b 및 도 5b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.
이때, 상기 제 2 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막(130)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한 후, 제 1 하프-톤 마스크(180)를 통해 상기 제 1 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 제 1 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 1 하프-톤 마스크(180)를 투과한 광만이 상기 제 1 감광막(170)에 조사되게 된다.
이어서, 상기 제 1 하프-톤 마스크(180)를 통해 노광된 상기 제 1 감광막(170)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(170d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되 면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되며, 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 실질적으로 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(130')이 형성되게 된다.
또한, 상기 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 실질적으로 상기 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)의 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역 및 상기 데이터패드라인(117p) 상부에만 남아있게 된다.
이후, 도 6f에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')을 마스크로 하여 상기 제 2 도전막패턴의 일부를 제거 함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)을 형성한다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
이와 같이 본 발명의 제 1 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)을 한번의 마스크공정을 통해 형성할 수 있게 된다.
다음으로, 도 4c 및 도 5c에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 보호막(115b)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성하며, 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b)과 제 3 콘택홀(140c)을 형성한다.
이때, 상기 제 3 마스크공정을 통해 상기 어레이 기판(110)의 화소부에는 제 3 도전막으로 이루어지며 상기 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)이 형성되게 된다. 또한, 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에는 각각 상기 제 3 도전막으로 이루어지며 상기 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 통해 상기 데이터패드라 인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성되게 된다.
그리고, 상기 본 발명의 실시예에 따른 화소영역은 상기 보호막(115b)의 두께 일부가 제거된 보호막패턴(115b')이 형성되어 있으며, 상기 화소전극(118)은 상기 보호막패턴(115b') 위에 형성되어 있는 것을 특징으로 한다.
여기서, 상기 제 3 마스크공정은 하프-톤 마스크 및 리프트-오프공정을 이용함으로써 한번의 마스크공정을 통해 제 1 콘택홀(140a) 내지 제 3 콘택홀(140c)을 형성하는 동시에 상기 제 1 콘택홀(140a) 내지 제 3 콘택홀(140c)을 통해 각각 상기 드레인전극(123)과 데이터패드라인(117p) 및 게이트패드라인(116p)에 각각 전기적으로 접속하는 화소전극(118)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 7a 내지 도 7g는 도 4c 및 도 5c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 액티브패턴(124)과 소오스전극(122) 및 드레인전극(123)이 형성된 어레이 기판(110) 전면에 보호막(115b)을 형성한다.
여기서, 상기 보호막(115b)은 실리콘질화막이나 실리콘산화막과 같은 무기절연막으로 이루어질 수 있으며, 포토아크릴이나 벤조사이클로부텐(benzocyclobutene; BCB)과 같은 유기절연막으로 이루어질 수도 있다.
그리고, 상기 보호막(115b)은 상대적으로 고밀도의 제 1 보호막과 저밀도의 제 2 보호막의 이중층으로 이루어질 수 있으며, 이 경우 상부 저밀도의 제 2 보호막을 식각한 다음 고밀도의 제 1 보호막을 식각하는 과정에서 상기 제 1 보호막의 수직방향에 대한 식각보다 상기 제 2 보호막의 수평, 즉 측면방향으로의 식각이 더 활발하게 이루어짐에 따라 상기 제 1 보호막의 두께 일부가 남아있는 상태에서 박리제의 침투경로를 충분히 확보할 수 있게 되는 이점을 가지게 된다.
이후, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(270)을 형성한 후 제 2 하프-톤 마스크(280)를 통해 상기 제 2 감광막(270)에 선택적으로 광을 조사한다.
이때, 상기 제 2 하프-톤 마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 2 하프-톤 마스크(280)를 투과한 광만이 제 2 감광막(270)에 조사되게 된다.
이어서, 상기 제 2 하프-톤 마스크(280)를 통해 노광된 제 2 감광막(270)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 보호막(115b) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(270d)보다 두껍 게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)을 마스크로 하여, 그 하부에 형성된 보호막(115b)의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)이 형성되게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)이 형성되게 된다.
이후, 상기 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 7e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다. 이때, 실질적으로 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c')이 남아있지 않은 제 1 투과영역(I)과 제 2 투과영역(II)은 후술할 리프트-오프공정을 통해 화소전극과 데이트 패드전극 및 게이트패드전극이 형성될 영역을 의미한다.
이후, 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c')을 마스크로 화소영역의 보호막(115b) 두께 일부를 제거하여 박리제의 침투경로를 확보하게 된다.
이때, 전술한 바와 같이 상기 보호막(115b)이 고밀도의 제 1 보호막과 저밀도의 제 2 보호막의 이중층으로 이루어지는 경우에는 하부 제 1 보호막의 두께 일부가 남아있도록 식각하게 된다. 즉, 상부 저밀도의 제 2 보호막을 식각한 다음 고밀도의 제 1 보호막을 식각하는 과정에서 상기 제 1 보호막의 수직방향에 대한 식각보다 상기 제 2 보호막의 수평, 즉 측면방향으로의 식각이 더 활발하게 이루어짐에 따라 상기 제 1 보호막의 두께 일부가 남아있는 상태에서 박리제의 침투경로를 충분히 확보할 수 있게 되는 이점을 가지게 된다.
참고로, 도면부호 115b'은 화소영역에서 보호막(115b)의 두께 일부가 제거된 보호막패턴을 나타내며, 상기 보호막패턴(115b')을 포함하는 보호막(115b)은 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c')의 하부 측면으로 그 일부가 식각되어 박리제의 침투경로를 형성하게 된다.
이후, 도 7f에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 3 도전막(150)을 형성한다.
그리고, 도 7g에 도시된 바와 같이, 리프트-오프공정을 진행하기 전에 소정의 열처리를 실시하여 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c') 위에 형성된 제 3 도전막(150)에 소정의 균열(crack)을 발생시킨다. 여기서, 도면 부호 150'은 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c') 표면에 형성됨에 따라 상기 열처리를 통해 균열이 형성된 제 3 도전막패턴을 나타낸다.
이후, 도 7h에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 3 감광막패턴 내지 제 5 감광막패턴을 제거하게 되는데, 이때 상기 제 1 투과영역(I)과 제 2 투과영역(II) 이외 부분에 남아있는 상기 제 3 도전막패턴이 상기 제 3 감광막패턴 내지 제 5 감광막패턴과 함께 제거되게 된다.
이때, 상기 제 1 투과영역(I)과 제 2 투과영역(II), 즉 상기 제 1 콘택홀 내지 제 3 콘택홀의 내부 및 상기 화소영역의 보호막패턴(115b') 위에 남아있는 제 3 도전막은 상기 제 1 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성하는 동시에 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
상기 리프트-오프공정은 상기 제 3 감광막패턴 내지 제 5 감광막패턴과 같은 감광성물질 위에 상기 제 3 도전막과 같은 도전성 금속물질을 소정 두께로 증착한 후 박리제와 같은 용액에 침전시켜 상기 제 3 감광막패턴 내지 제 5 감광막패턴 표면에 증착된 금속물질을 상기 제 3 감광막패턴 내지 제 5 감광막패턴과 함께 제거하는 공정으로, 이때 상기 제 1 콘택홀 내지 제 3 콘택홀의 내부 및 상기 보호막패턴(115b') 위에 형성된 금속물질은 제거되지 않고 남아 상기의 화소전극(118)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
이때, 상기 해당 화소전극(118)의 일부는 전단에 위치한 게이트라인(116)의 일부와 중첩되도록 형성되어 그 하부의 게이트절연막(115a)과 보호막패턴(115b')을 사이에 두고 상기 게이트라인(116)과 함께 스토리지 커패시터를 형성하게 된다.
여기서, 도 8a 내지 도 8e는 상기 제 3 마스크공정에 있어서, 본 발명의 리프트-오프가 진행되는 박막 트랜지스터의 일부를 확대하여 나타내는 단면도이다.
먼저, 도 8a에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 3 도전막(150)을 형성한다.
이때, 상기 제 3 도전막(150)은 화소전극과 게이트패드전극 및 데이터패드전극을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
그리고, 리프트-오프공정을 진행하기에 앞서 상기 제 3 도전막(150)이 형성된 어레이 기판(110)에 소정의 열처리를 실시하게 된다.
상기의 열처리는 오븐(oven)의 열풍을 이용하여 약 100℃~150℃에서 10분~30분간 실시할 수 있으며, 핫 플레이트(hot plate)를 이용하는 경우에는 약 130℃~180℃에서 3분~5분간 실시할 수 있다.
이와 같은 열처리를 진행하게 되면, 도 8b에 도시된 바와 같이, 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c') 내부에 소정의 공극(H)이 형성되는 동시에 상기 제 3 도전막(150)의 내부 압력이 상승하게 된다.
그리고, 예를 들어 140℃ 정도의 열처리가 9분 정도 진행되었을 경우 도 8c에 도시된 바와 같이, 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c') 의 부피가 팽창하여 상기 제 3 도전막(150)이 증착되지 않은 박리제의 침투경로로 감광막이 흘러 상기 제 5 감광막패턴(270a') 내지 제 7 감광막패턴(270c') 표면의 제 3 도전막(150)이 들뜨게 된다.
이와 같은 열처리가 18~24분 정도 진행되게 되면, 도 8d에 도시된 바와 같이, 공극(H)에 의해 들뜨고 내부 압력이 증가된 제 3 도전막에 균열이 발생하게 된다.
상기 균열이 발생된 제 3 도전막패턴(150')은 뜯겨지게 되며, 도 8e에 도시된 바와 같이, 제 3 도전막이 뜯겨져 감광막이 노출된 내부로 박리제가 침투하게 되어 전술한 리프트-오프가 진행되게 된다.
이와 같이 본 발명의 실시예의 경우에는 열처리를 통해 미리 제 3 도전막에 균열을 형성함에 따라 충분한 박리제 침투경로가 확보되지 않더라도 용이하게 리프트-오프를 실시할 수 있게 되는 이점이 있다.
참고로, 도 9는 본 발명의 실시예에 따라 제작된 어레이 기판에 있어서, 화소영역 에지부의 수직구조를 나타내는 주사전자현미경(Scanning Electron Microscope; SEM) 사진으로써, 화소전극이 전단에 위치한 게이트라인 쪽으로 연장된 화소영역의 에지부의 수직구조를 나타내고 있다.
도면에 도시된 바와 같이, 화소영역의 어레이 기판은 보호막의 두께 일부가 제거되고 그 위로 화소전극이 형성되어 보호막의 두께 일부가 제거되지 않은 화소영역 주변과 단차를 형성하게 된다.
이는 리프트-오프공정의 적용시 하프-톤 마스크를 이용하여 화소영역 내의 보호막의 두께 일부만을 제거한 다음 투명 도전막을 증착 함에 따라 발생하는 것으로 열처리를 통한 투명 도전막의 균열과 더불어 패드부의 부식 문제없이 리프트-오프를 용이하게 하기 위해서이다.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
상기 본 발명의 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 상기 본 실시예의 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치에도 적용 가능하다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작 하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6f는 도 4b 및 도 5b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 7a 내지 도 7h는 도 4c 및 도 5c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 8a 내지 도 8e는 상기 제 3 마스크공정에 있어서, 본 발명의 리프트-오프가 진행되는 박막 트랜지스터의 일부를 확대하여 나타내는 단면도.
도 9는 본 발명의 실시예에 따라 제작된 어레이 기판에 있어서, 화소영역 에지부의 수직구조를 나타내는 SEM 사진.
** 도면의 주요부분에 대한 부호의 설명 **
110: 어레이 기판 115a : 게이트절연막
115b : 보호막 115b' : 보호막패턴
116 : 게이트라인 117 : 데이터라인
118 : 화소전극 121 : 게이트전극
122 : 소오스전극 123 : 드레인전극

Claims (14)

  1. 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 게이트절연막을 형성하는 단계;
    제 2 마스크공정을 통해 상기 제 1 절연막이 형성된 제 1 기판의 화소부에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 보호막을 형성하는 단계;
    제 3 마스크공정을 통해 상기 보호막 위에 제 1 두께의 제 1 감광막패턴 내지 제 3 감광막패턴과 제 2 두께의 제 4 감광막패턴을 포함하는 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 상기 보호막을 선택적으로 제거하여 상기 드레인전극을 노출시키는 제 1 콘택홀을 형성하는 단계;
    상기 제 4 감광막패턴을 제거하는 동시에 상기 제 4 감광막패턴의 두께만큼 상기 제 1 감광막패턴 내지 제 3 감광막패턴을 제거하여 제 3 두께의 제 5 감광막패턴 내지 제 7 감광막패턴을 형성하는 단계;
    상기 제 5 감광막패턴 내지 제 7 감광막패턴을 마스크로 상기 화소영역의 보호막을 선택적으로 제거하여 상기 화소영역에 상기 보호막으로 이루어지되, 상기 화소영역 주위의 보호막보다 두께가 감소된 보호막패턴을 형성하는 단계;
    상기 제 5 감광막패턴 내지 제 7 감광막패턴이 남아있는 상태에서 상기 제 1 기판 전면에 투명 도전막을 형성하는 단계;
    상기 제 1 기판에 열처리를 하여 상기 투명 도전막에 균열을 형성하는 단계;
    상기 제 5 감광막패턴 내지 제 7 감광막패턴을 제거하는 동시에 상기 제 5 감광막패턴 내지 제 7 감광막패턴 표면에 형성된 투명 도전막을 제거하여 상기 보호막패턴 위에 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 제 1 기판의 게이트패드부에 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 마스크공정을 이용하여 상기 제 1 기판의 데이터패드부에 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 3 항에 있어서, 상기 감광막패턴을 마스크로 상기 보호막을 선택적으로 제거하여 상기 데이터패드라인을 노출시키는 제 2 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 2 항에 있어서, 상기 감광막패턴을 마스크로 상기 보호막과 게이트절연막을 선택적으로 제거하여 상기 게이트패드라인을 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 보호막은 하부의 상대적으로 고밀도의 제 1 보호막과 상부의 저밀도의 제 2 보호막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 제 5 감광막패턴 내지 제 7 감광막패턴을 마스크로 상기 화소영역의 제 2 보호막과 제 1 보호막을 선택적으로 제거하여 상기 화소영역에 상기 제 1 보호막으로 이루어지되, 상기 제 1 보호막보다 두께가 감소된 보호막패턴을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서, 상기 화소영역의 제 2 보호막을 식각하여 제거한 다음 그 하부의 제 1 보호막을 식각할 때 상기 화소영역의 제 1 보호막의 수직방향에 대한 식각보다 상기 화소영역 주위의 제 2 보호막의 수평방향에 대한 식각이 더 활발하게 이루어짐에 따라 상기 화소영역에 그 주위의 제 1 보호막보다 두께가 감소된 보호막패턴이 형성될 때 상기 화소영역 주위의 제 2 보호막 측면에 박리제의 침투경로가 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 1 기판 위에 형성된 게이트전극과 게이트라인;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막;
    상기 게이트절연막이 형성된 상기 게이트전극 상부에 형성된 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;
    상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성되며, 하부의 상대적으로 고밀도의 제 1 보호막과 상부의 저밀도의 제 2 보호막으로 이루어진 보호막;
    상기 보호막에 형성되되, 상기 드레인전극을 노출시키는 콘택홀;
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 화소영역의 보호막은 상부 제 2 보호막이 제거된 상태로 상기 화소영역 주의의 제 1 보호막보다 두께가 감소되어 보호막패턴을 형성하고, 상기 보호막패턴 위에 화소전극이 위치하는 것을 특징으로 하는 액정표시장치.
  10. 기판 위에 게이트전극과 게이트라인을 형성하는 제 1 마스크공정 단계;
    상기 게이트전극과 게이트라인이 형성된 기판 전면에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상부에 상기 게이트전극에 대응하여 반도체층과 그 상부에 서로 이격하는 소오스전극 및 드레인전극을 형성하고, 상기 반도체층 및 소오스전극과 연결되며 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 제 2 마스크공정 단계;
    상기 소오스전극 및 드레인전극과 데이터라인이 형성된 기판 전면에 제 1 두께를 갖는 보호막을 형성하는 단계;
    상기 보호막 위에 상기 데이터라인과 게이트전극 및 소오스전극에 대응하여 제 2 두께를 갖는 제 1 감광막패턴을 형성하고, 상기 화소영역에 대응해서는 상기 제 2 두께보다 얇은 제 3 두께를 갖는 제 2 감광막패턴을 형성하며, 동시에 상기 드레인전극 상부에 형성된 상기 제 1 두께의 보호막을 노출시키는 제 3 마스크공정 단계;
    상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 하여 상기 노출된 제 1 두께의 보호막을 제거함으로써 상기 드레인전극을 노출시키는 콘택홀을 형성하는 단계;
    상기 제 3 두께의 제 2 감광막패턴을 제거하여 상기 화소영역의 제 1 두께의 보호막을 노출시키며, 동시에 상기 제 2 두께의 제 1 감광막패턴을 상기 제 2 두께보다 얇은 제 4 두께의 제 1 감광막패턴으로 형성하는 단계;
    상기 제 4 두께의 제 1 감광막패턴을 마스크로 하여 상기 노출된 제 1 두께의 보호막을 식각하여 상기 화소영역에 상기 제 1 두께보다 얇은 제 5 두께의 보호막패턴을 형성하는 단계;
    상기 제 4 두께의 제 1 감광막패턴 및 상기 제 5 두께의 보호막패턴 상부에 상기 콘택홀을 통해 상기 드레인전극과 접촉하는 투명 도전막을 형성하는 단계;
    상기 제 4 두께의 제 1 감광막패턴 상부에 형성된 투명 도전막에 균열을 형성하는 열처리공정 단계; 및
    상기 투명 도전막의 균열을 통하여 박리제를 침투시켜 상기 제 4 두께의 제 1 감광막패턴 및 그 상부에 형성된 상기 투명 도전막을 제거함으로써 상기 화소영역의 보호막패턴 위에 상기 투명 도전막으로 이루어진 화소전극을 형성하는 리프트-오프공정 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  11. 제 10 항에 있어서, 상기 화소전극은 전단의 게이트라인까지 연장 형성함으로써 상기 화소전극과 중첩된 상기 전단 게이트라인을 제 1 스토리지전극, 상기 화소전극을 제 2 스토리지전극, 상기 화소전극과 상기 전단 게이트라인 사이에 형성된 상기 게이트절연막과 상기 제 5 두께의 보호막패턴을 유전체층으로 하는 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  12. 제 10 항에 있어서, 상기 열처리공정 단계는 100℃~150℃에서 10분~30분간 진행하거나 130℃~180℃에서 3분~5분간 진행되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  13. 제 10 항에 있어서, 상기 열처리공정 단계는
    열처리를 통하여 상기 제 4 두께의 제 1 감광막패턴에 공극을 형성하는 단계;
    상기 제 4 두께의 제 1 감광막패턴에 공극을 형성함에 따라 상기 제 4 두께의 제 1 감광막패턴의 부피가 팽창하는 단계; 및
    상기 제 4 두께의 제 1 감광막패턴의 부피가 팽창함에 따라 상기 투명 도전막에 균열을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시 장치용 어레이기판의 제조방법.
  14. 제 10 항에 있어서, 상기 제 5 두께의 보호막패턴을 형성하는 단계는 상기 제 1 두께의 보호막의 식각을 통하여 상기 제 4 두께의 제 1 감광막패턴 하부 끝단을 노출하여 상기 박리제의 침투경로를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
KR1020080047123A 2008-05-21 2008-05-21 액정표시장치 및 그 제조방법 KR101048927B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080047123A KR101048927B1 (ko) 2008-05-21 2008-05-21 액정표시장치 및 그 제조방법
TW97148016A TWI468822B (zh) 2008-05-21 2008-12-10 液晶顯示裝置及其製造方法
CN2008101894241A CN101587272B (zh) 2008-05-21 2008-12-24 液晶显示器件及其制造方法
US12/318,317 US8054395B2 (en) 2008-05-21 2008-12-24 Liquid crystal display device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080047123A KR101048927B1 (ko) 2008-05-21 2008-05-21 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090121032A KR20090121032A (ko) 2009-11-25
KR101048927B1 true KR101048927B1 (ko) 2011-07-12

Family

ID=41341831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047123A KR101048927B1 (ko) 2008-05-21 2008-05-21 액정표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US8054395B2 (ko)
KR (1) KR101048927B1 (ko)
CN (1) CN101587272B (ko)
TW (1) TWI468822B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI491303B (zh) * 2009-06-29 2015-07-01 群創光電股份有限公司 影像顯示系統
CN101957529B (zh) * 2009-07-16 2013-02-13 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101753802B1 (ko) * 2010-09-20 2017-07-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
CN102456619B (zh) * 2010-10-22 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102983103B (zh) * 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN103199060B (zh) * 2013-02-17 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法及显示装置
CN103715137B (zh) 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9679920B2 (en) * 2014-06-20 2017-06-13 Samsung Display Co., Ltd. Liquid crystal display
KR20160017321A (ko) * 2014-08-04 2016-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
GB201420245D0 (en) * 2014-11-14 2014-12-31 Bae Systems Plc Sensor manufacture
CN104733473A (zh) * 2015-03-13 2015-06-24 京东方科技集团股份有限公司 显示基板及其制备方法
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
KR102359607B1 (ko) 2015-09-22 2022-02-08 삼성디스플레이 주식회사 표시 장치
US10651426B2 (en) * 2016-11-30 2020-05-12 Lg Display Co., Ltd. Organic light emitting diode display device
CN109786321B (zh) * 2018-12-25 2022-07-22 惠科股份有限公司 阵列基板的制备方法、装置及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042282A (ko) * 2001-11-22 2003-05-28 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR20070003004A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 액정 표시 장치의 제조 방법 및 장치
KR20080002258A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2002098995A (ja) * 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
KR100566816B1 (ko) * 2003-11-04 2006-04-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
KR101201972B1 (ko) * 2006-06-30 2012-11-15 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042282A (ko) * 2001-11-22 2003-05-28 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR20070003004A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 액정 표시 장치의 제조 방법 및 장치
KR20080002258A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
CN101587272B (zh) 2012-04-04
KR20090121032A (ko) 2009-11-25
US8054395B2 (en) 2011-11-08
US20090290083A1 (en) 2009-11-26
TWI468822B (zh) 2015-01-11
TW200949402A (en) 2009-12-01
CN101587272A (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
KR101048927B1 (ko) 액정표시장치 및 그 제조방법
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
JP5219362B2 (ja) 液晶表示装置の製造方法
KR100978266B1 (ko) 액정표시장치 및 그 제조방법
JP2008165242A (ja) 液晶表示装置及びその製造方法
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR101201707B1 (ko) 액정표시장치 및 그 제조방법
KR20090044467A (ko) 액정표시장치 및 그 제조방법
KR20080075717A (ko) 횡전계방식 액정표시장치의 제조방법
KR20110070564A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR20090022472A (ko) 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR100675634B1 (ko) 액정표시소자의 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법
KR101234212B1 (ko) 액정표시장치 및 그 제조방법
KR20110012512A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20110012112A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090060048A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9