KR20160017321A - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160017321A
KR20160017321A KR1020140099952A KR20140099952A KR20160017321A KR 20160017321 A KR20160017321 A KR 20160017321A KR 1020140099952 A KR1020140099952 A KR 1020140099952A KR 20140099952 A KR20140099952 A KR 20140099952A KR 20160017321 A KR20160017321 A KR 20160017321A
Authority
KR
South Korea
Prior art keywords
line
gate electrode
driving
transistor
electrode
Prior art date
Application number
KR1020140099952A
Other languages
English (en)
Inventor
김광해
이원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140099952A priority Critical patent/KR20160017321A/ko
Priority to US14/679,350 priority patent/US20160035814A1/en
Publication of KR20160017321A publication Critical patent/KR20160017321A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 유기 발광 표시 장치는 기판, 기판 위에 형성되어 있으며 스캔 신호 및 이전 스캔 신호를 각각 전달하는 스캔선 및 이전 스캔선, 스캔선 및 이전 스캔선과 절연되어 교차하며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선, 스캔선 및 데이터선과 전기적으로 연결되어 있는 스위칭 트랜지스터, 스위칭 트랜지스터와 연결되어 있으며 스위칭 반도체층과 동일한 층에 형성되어 있는 구동 반도체층을 포함하는 구동 트랜지스터, 구동 트랜지스터에 연결되어 있는 유기 발광 다이오드를 포함하고, 구동 반도체층은 굴곡되어 있고, 스위칭 트랜지스터의 채널 영역과 스위칭 게이트 전극 사이 및 구동 트랜지스터의 채널 영역과 구동 게이트 전극 사이에 각각 위치하는 제1 게이트 절연막은 스위칭 게이트 전극 및 구동 게이트 전극과 동일한 평면 모양을 가지고, 제1 게이트 절연막의 가장자리와 스위칭 게이트 전극 및 구동 게이트 전극의 가장자리는 적어도 일부분이 중첩한다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display)는 빛을 방출하는 유기 발광 소자(organic light emitting diode)를 가지고 화상을 표시하는 자발광형 표시 장치이다. 유기 발광 표시 장치는 액정 표시 장치(liquid crystal display)와 달리 별도의 광원을 필요로 하지 않으므로 상대적으로 두께와 무게를 줄일 수 있다. 또한 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타내므로 휴대용 전자 기기의 차세대 표시 장치로 주목받고 있다.
유기 발광 표시 장치는 구동 방식에 따라 수동 구동형(passive matrix type)과 능동 구동형(active matrix type)으로 구분된다. 능동 구동형 유기 발광 표시 장치는 각 화소마다 형성된 유기 발광 소자, 박막 트랜지스터(thin film transistor, TFT) 및 축전기(capacitor)를 가지고 화소를 독립적으로 제어한다.
이러한 유기 발광 표시 장치는 구조에 따라서 다수의 마스크를 이용한 사진 식각 공정을 필요로 한다.
그러나 마스크 공정의 횟수가 증가할수록 공정 시간 및 공정 생산비가 증가하는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 마스크 공정을 감소시켜 유기 발광 표시 장치의 공정 시간 및 공정 생산비를 감소시킬 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
상기한 과제를 달성하기 위한 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 기판, 기판 위에 형성되어 있으며 스캔 신호 및 이전 스캔 신호를 각각 전달하는 스캔선 및 이전 스캔선, 스캔선 및 이전 스캔선과 절연되어 교차하며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선, 스캔선 및 데이터선과 전기적으로 연결되어 있는 스위칭 트랜지스터, 스위칭 트랜지스터와 연결되어 있으며 스위칭 반도체층과 동일한 층에 형성되어 있는 구동 반도체층을 포함하는 구동 트랜지스터, 구동 트랜지스터에 연결되어 있는 유기 발광 다이오드를 포함하고, 구동 반도체층은 굴곡되어 있고, 스위칭 트랜지스터의 채널 영역과 스위칭 게이트 전극 사이 및 구동 트랜지스터의 채널 영역과 구동 게이트 전극 사이에 각각 위치하는 제1 게이트 절연막은 스위칭 게이트 전극 및 구동 게이트 전극과 동일한 평면 모양을 가지고, 제1 게이트 절연막의 가장자리와 스위칭 게이트 전극 및 구동 게이트 전극의 가장자리는 적어도 일부분이 중첩한다.
상기 스위칭 게이트 전극과 구동 게이트 전극을 포함하는 기판 위에 형성되어 있는 제2 게이트 절연막, 데이터선과 동일한 층에 형성되어 있는 제1 연결 부재를 더 포함하고, 제1 연결 부재는 제2 게이트 절연막 위에 형성되어 있는 스캔선과 제1 게이트 절연막 위에 형성되어 있는 스위칭 게이트 전극을 접촉 구멍을 통해서 연결할 수 있다.
상기 이전 스캔선은 제2 게이트 절연막 위에 형성되어 있고, 구동 게이트 전극은 이전 스캔선과 전기적으로 연결되어 있을 수 있다.
상기 이전 스캔선으로부터 전달되는 이전 스캔 신호에 따라 턴 온 되어 초기화 전압을 구동 게이트 전극에 전달하는 초기화 트랜지스터, 데이터선과 동일한 층에 형성되어 있는 제2 연결 부재를 더 포함하고, 제2 연결 부재는 접촉 구멍을 통해서 이전 스캔선과 초기화 트랜지스터의 초기화 게이트 전극을 연결할 수 있다.
상기 데이터선 및 구동 전압선 위에 형성되어 있으며 개구부를 가지는 보호막을 더 포함하고, 유기 발광 다이오드는 개구부의 경계선 내에 형성되어 있으며 구동 트랜지스터와 전기적으로 연결되는 제1 전극, 제1 전극 위에 형성되어 있는 유기 발광층, 유기 발광층 위에 형성되어 있는 제2 전극을 포함할 수 있다.
상기 제2 게이트 절연막 위에 형성되어 있는 발광 제어선, 데이터선과 동일한 층에 형성되어 있는 제3 연결 부재 및 제4 연결 부재, 발광 제어선에 의해 전달된 발광 제어 신호에 의해 턴온되어 구동 전압선에 의해 전달되는 구동 전압을 구동 트랜지스터로 전달하는 동작 제어 트랜지스터, 발광 제어 신호에 의해 턴온되어 구동 전압을 구동 트랜지스터에서 유기 발광 다이오드로 전달하는 발광 제어 트랜지스터를 더 포함하고, 제3 연결 부재는 발광 제어선과 동작 제어 트랜지스터의 게이트 전극을 접촉 구멍을 통해서 연결하고, 제4 연결 부재는 발광 제어선과 발광 제어 트랜지스터의 게이트 전극을 접촉 구멍을 통해서 연결될 수 있다.
상기 제1 전극은 보호막에 형성되어 있는 접촉 구멍을 통해서 발광 제어 트랜지스터의 드레인 전극과 연결되어 있을 수 있다.
상기 제2 게이트 절연막 위에 형성되어 있으며, 구동 트랜지스터를 초기화 시키는 초기화 전압을 전달하는 초기화 전압선을 더 포함할 수 있다.
상기 구동 트랜지스터, 스위칭 트랜지스터, 동작 제어 트랜지스터 및 발광 제어 트랜지스터의 반도체층은 연결되어 있을 수 있다.
상기 제1 게이트 절연막 위에 형성되어 있으며 구동 반도체층과 중첩하고 있는 제1 스토리지 축전판, 제1 스토리지 축전판을 덮고 있는 제2 게이트 절연막 위에 형성되어 있으며 제1 스토리지 축전판과 중첩하고 있는 제2 스토리지 축전판을 포함하는 스토리지 커패시터를 더 포함하고, 제2 스토리지 축전판은 구동 게이트 전극일 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명의 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 다결정 규소막, 비정질 규소막, 금속막을 적층하는 단계, 금속막 위에 제1 부분과 제1 부분보다 두께가 두꺼운 제2 부분을 가지는 제1감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 노출된 금속막, 비정질 규소막 및 다결정 규소막을 식각하여 금속막 패턴, 절연막 패턴 및 반도체층을 형성하는 단계, 제1 부분을 제거한 후 제2 부분을 마스크로 노출된 금속막 및 절연막 패턴을 식각하여 구동 게이트 전극 및 스위칭 게이트 전극과 제1 게이트 절연막을 형성하는 단계, 제1 감광막 패턴을 제거한 후 반도체층에 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계, 구동 게이트 전극 및 스위칭 게이트 전극 위에 제2 게이트 절연막을 형성하는 단계, 제2 게이트 절연막 위에 스캔선 및 이전 스캔선을 형성하는 단계, 스캔선 및 이전 스캔선 위에 층간 절연막을 형성하는 단계, 층간 절연막 위에 스캔선과 스위칭 게이트 전극을 접촉 구멍을 통해서 연결하는 제1 연결 부재, 스캔선 및 이전 스캔선과 교차하는 데이터선 및 구동 전압선을 형성하는 단계를 포함한다.
상기 데이터선 및 구동 전압선을 형성하는 단계 후, 데이터선 및 구동 전압선 위에 보호막을 형성하는 단계, 보호막 위에 구동 전압선으로부터 구동 신호를 전달받는 제1 전극을 형성하는 단계, 제1 전극 위에 제1 전극을 노출하는 개구부를 가지는 화소 정의막을 형성하는 단계, 개구부 내에 유기 발광층을 형성하는 단계, 유기 발광층 위에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제2 부분을 마스크로 노출된 금속막 및 절연막 패턴을 식각하여 초기화 게이트 전극을 형성하는 단계, 층간 절연막 위에 접촉 구멍을 통해서 이전 스캔선과 초기화 게이트 전극을 연결하는 제2 연결 부재를 형성하는 단계를 더 포함할 수 있다.
상기 제2 부분을 마스크로 노출된 금속막 및 절연막 패턴을 식각하여 동작 제어 게이트 전극 및 발광 제어 게이트 전극을 형성하는 단계, 제2 게이트 절연막 위에 발광 제어선을 형성하는 단계, 층간 절연막 위에 접촉 구멍을 통해서 발광 제어선과 동작 제어 게이트 전극을 연결하는 제3 연결 부재와 접촉 구멍을 통해서 발광 제어선과 발광 제어 게이트 전극을 연결하는 제4 연결 부재를 형성하는 단계를 더 포함할 수 있다.
상기 데이터선 및 구동 전압선을 형성하는 단계 후, 데이터선 및 구동 전압선 위에 보호막을 형성하는 단계, 보호막 위에 제3 부분과 제3 부분보다 두께가 두꺼운 제4 부분을 가지는 제2감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 노출된 보호막을 식각하여 발광 제어 게이트 전극을 노출하는 화소용 접촉 구멍을 형성하는 단계, 제3 부분을 제거한 후 제4 부분을 마스크로 보호막의 상부를 제거하여 개구부를 형성하는 단계, 개구부 내에 제1 전극을 형성하는 단계, 제1 전극 위에 유기 발광층을 형성하는 단계, 유기 발광층 위에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명에서와 같은 방법으로 유기 발광 표시 장치를 제조하면, 반도체층 및 게이트 전극을 동시에 형성하여 마스크 사용 횟수를 감소시켜 공정 생산비 및 시간을 단축할 수 있다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이다.
도 3은 도 2의 구체적인 배치도이다.
도 4는 도 3의 유기 발광 표시 장치를 IV-IV선을 따라 자른 단면도이다.
도 5는 도 3의 유기 발광 표시 장치를 V-V'선 및 V'-V"선을 따라 자른 단면도이다.
도 6 및 도 7은 본 발명에 따른 유기 발광 표시 장치를 제조하는 방법을 설명하기 위한 중간 단계에서의 단면도이다.
도 8은 도 6 및 도 7의 다음 단계에서의 배치도이다.
도 9는 도 8의 IX-IX선을 따라 잘라 도시한 단면도이다.
도 10은 도 8의 X-X'-X"선을 따라 잘라 도시한 단면도이다.
도 11은 도 8의 다음 단계에서의 배치도이다.
도 12는 도 11의 XII-XII선을 따라 잘라 도시한 단면도이다.
도 13은 도 11의 XIII-XIII'-XIII"선을 따라 잘라 도시한 단면도이다.
도 14는 도 11의 다음 단계에서의 배치도이다.
도 15는 도 14의 XV-XV선을 딸라 잘라 도시한 단면도이다.
도 16은 도 14의 XVI-XVI'-XV"선을 따라 잘라 도시한 단면도이다.
도 17은 도 14의 다음 단계에서의 배치도이다.
도 18은 도 17의 XVIII-XVIII선을 따라 잘라 도시한 단면도이다.
도 19는 도 17의 XIX-XIX'-XIX"선을 따라 잘라 도시한 단면도이다.
도 20은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 21은 도 20의 XXI-XXI선을 따라 잘라 도시한 단면도이다.
도 22는 도 20의 XXII-XXII'-XXII"선을 따라 잘라 도시한 단면도이다.
도 23은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법의 중간 단계에서의 배치도이다.
도 24는 도 23의 XXIV-XXIV선을 따라 잘라 도시한 단면도이다.
도 25는 도 23의 XXV-XXV'-XXV"선을 따라 잘라 도시한 단면도이다.
도 26은 도 23의 다음 단계에서의 배치도이다.
도 27은 도 26의 XXVII-XXVII선을 따라 잘라 도시한 단면도이다.
도 28은 도 26의 XXVIII-XXVIII'-XXVIII"선을 따라 잘라 도시한 단면도이다.
도 29는 도 27의 다음 단계에서의 단면도이다.
도 30은 도 28의 다음 단계에서의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도면을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 하나의 화소(1)는 복수의 신호선(121, 122, 123, 124, 128, 171, 172), 복수의 신호선에 연결되어 있는 복수개의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, 70)를 포함한다.
트랜지스터는 구동 트랜지스터(driving thin film transistor)(T1), 스위칭 트랜지스터(switching thin film transistor)(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)를 포함한다.
신호선은 스캔 신호(Sn)를 전달하는 스캔선(121), 초기화 트랜지스터(T4)에 이전 스캔 신호(Sn-1)를 전달하는 이전 스캔선(122), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(123), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(124), 바이패스 박막 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(128), 스캔선(121)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(70)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(70)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(121)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(121)과 직접 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(70)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 커패시터(Cst)의 일단(Cst1), 초기화 트랜지스터(T4)의 드레인 전극(D4) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 이전 스캔선(122)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(124)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 스토리지 커패시터(Cst)의 일단(Cst1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(S2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(70)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 구동 전압(ELVDD)이 유기 발광 다이오드(70)에 전달되어 유기 발광 다이오드(70)에 발광 전류(Ioled)가 흐르게 된다.
바이패스 박막 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(128)과 연결되어 있고, 바이패스 박막 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(70)의 애노드와 함께 연결되어 있고, 바이패스 박막 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(124) 및 초기화 박막 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(70)의 캐소드(cathode)는 공통 전압(ELVSS)과 연결되어 있다. 이에 따라, 유기 발광 다이오드(70)는 구동 트랜지스터(T1)로부터 발광 전류(Ioled)를 전달받아 발광함으로써 화상을 표시한다.
이하에서 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 상세히 설명한다.
우선, 초기화 기간 동안 이전 스캔선(122)을 통해 로우 레벨(low level)의 이전 스캔 신호(Sn-1)가 공급된다.　 그러면, 로우 레벨의 이전 스캔 신호(Sn-1)에 대응하여 초기화 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(124)으로부터 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극에 연결되고, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 중 스캔선(121)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다.　 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴 온된다.
이 때, 구동 트랜지스터(T1)는 턴 온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.
그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 게이트 전극에 인가된다.
스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다. 이 후, 발광 기간 동안 발광 제어선(123)으로부터 공급되는 발광 제어 신호(En)가 하이 레벨에서 로우 레벨로 변경된다.　 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(En)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴 온된다.
그러면, 구동 트랜지스터(T1)의 게이트 전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(70)에 공급된다. 발광 기간 동안 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 소스-게이트 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례한다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다.
이 때, 바이패스 트랜지스터(T7)는 바이패스 제어선(128)으로부터 바이패스 신호(BP)를 전달받는다. 바이패스 신호(BP)는 바이패스 트랜지스터(T7)를 항상 오프시킬 수 있는 소정 레벨의 전압으로서, 바이패스 트랜지스터(T7)는 트랜지스터 오프 레벨의 전압을 게이트 전극(G7)에 전달받게 됨으로써, 바이패스 트랜지스터(T7)가 항상 오프되고, 오프된 상태에서 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로 바이패스 트랜지스터(T7)를 통해 빠져나가게 한다.
따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 바이패스 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 유기 발광 다이오드의 발광 전류(Ioled)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 바이패스 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다.
그러면 도 1에 도시한 유기 발광 표시 장치의 화소의 상세 구조에 대하여 도 2 내지 도 5를 도 1과 함께 참고하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 복수의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이고, 도 3은 도 2의 구체적인 배치도이고, 도 4는 도 3의 유기 발광 표시 장치를 IV-IV선을 따라 자른 단면도이고, 도 5는 도 3의 유기 발광 표시 장치를 V-V'선 및 V'-V"선을 따라 자른 단면도이다.
도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 스캔 신호(Sn), 이전 스캔 신호(Sn-1), 발광 제어 신호(En) 및 바이패스 신호(BP)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(121), 이전 스캔선(122), 발광 제어선(123) 및 바이패스 제어선(128)을 포함하고, 스캔선(121), 이전 스캔선(122), 발광 제어선(123) 및 바이패스 제어선(128)과 교차하고 있으며 화소에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 초기화 전압(Vint)은 초기화 전압선(124)을 통해 유기 발광 다이오드(70)로부터 초기화 트랜지스터(T4)를 거쳐 구동 트랜지스터(T1)로 전달된다.
또한, 화소에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(70)가 형성되어 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)는 반도체층(130)을 따라 형성되어 있으며, 반도체층(130)은 다양한 형상으로 굴곡되어 형성되어 있다.
이러한 반도체층(130)은 폴리 실리콘 또는 산화물 반도체로 이루어질 수 있다. 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al),　탄탈륨(Ta),　게르마늄(Ge),　아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O),　인듐-주석 산화물(In-Sn-O),　인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O),　인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O),　인듐-알루미늄-갈륨 산화물(In-Al-Ga-O),　인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O),　인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.　 반도체층(130)이 산화물 반도체로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
반도체층(130)은 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널 영역과, 채널 영역의 양 옆에 형성되어 있으며 채널 영역에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다.
이하에서 도 2 및 도 3을 참조하여 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 구체적인 평면상 구조에 대해 우선 상세히 설명하고, 도 4 및 도 5를 참조하여 구체적인 단면상 구조에 대해 상세히 설명한다.
우선, 도 2 및 도 3에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 화소(1)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(70)를 포함하며, 이들 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 반도체층(130)을 따라 형성되어 있으며, 이러한 반도체층(130)은 구동 트랜지스터(T1)에 형성되는 구동 반도체층(130a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 반도체층(130b), 보상 트랜지스터(T3)에 형성되는 보상 반도체층(130c), 초기화 트랜지스터(T4)에 형성되는 초기화 반도체층(130d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 반도체층(130e), 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 반도체층(130f) 및 바이패스 박막 트랜지스터(T7)에 형성되는 바이패스 반도체층(130g)을 포함한다.
구동 트랜지스터(T1)는 구동 반도체층(130a), 구동 게이트 전극(G1), 구동 소스 전극(S1) 및 구동 드레인 전극(D1)을 포함한다.
구동 반도체층(130a)은 굴곡되어 있으며, 사행 형상 또는 지그재그 형상을 가질 수 있다. 이와 같이, 굴곡된 형상의 구동 반도체층(130a)을 형성함으로써, 좁은 공간 내에 길게 구동 반도체층(130a)을 형성할 수 있다. 따라서, 구동 반도체층(130a)의 구동 채널 영역(131a)을 길게 형성할 수 있으므로 구동 게이트 전극(G1)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다. 따라서, 게이트 전압의 구동 범위가 넓으므로 게이트 전압의 크기를 변화시켜 유기 발광 다이오드(70)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 반도체층(130a)은 그 형상을 다양하게 변형하여 '역S', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다.
구동 소스 전극(S1)은 구동 반도체층(130a)에서 불순물이 도핑된 구동 소스 영역(133a)에 해당하고, 구동 드레인 전극(D1)은 구동 반도체층(130a)에서 불순물이 도핑된 구동 드레인 영역(135a)에 해당한다. 구동 드레인 영역(135a)과 구동 소스 영역(133a) 사이에 위치하는 반도체층은 구동 채널 영역(131a)이 된다. 구동 게이트 전극(G1)은 구동 반도체층(130a)과 중첩하고 있다.
스위칭 트랜지스터(T2)는 스위칭 반도체층(130b), 스위칭 게이트 전극(G2), 스위칭 소스 전극(S2) 및 스위칭 드레인 전극(D2)을 포함한다. 스위칭 게이트 전극(G2)은 다른 층에 형성되어 있는 스캔선(121)과 전기적으로 연결된다. 스위칭 게이트 전극(G2)과 스캔선(121)은 데이터선(171)과 같은 층에 형성되어 있는 제1 연결 부재(41)를 통해서 전기적으로 연결되며, 스위칭 게이트 전극(G2)과 스캔선(121)은 접촉 구멍(62, 63)을 통해서 제1 연결 부재(41)와 연결된다.
데이터선(171)의 일부인 스위칭 소스 전극(S2)은 스위칭 반도체층(130b)에서 불순물이 도핑된 스위칭 소스 영역(133b)과 연결되어 있으며, 스위칭 드레인 전극(D2)은 스위칭 반도체층(131b)에서 불순물이 도핑된 스위칭 드레인 영역(135b)에 해당한다. 스위칭 소스 영역(133b)과 스위칭 드레인 영역(135b) 사이에 위치하는 스위칭 반도체는 스위칭 채널 영역(131b)이 된다.
보상 트랜지스터(T3)는 보상 반도체층(130c), 보상 게이트 전극(G3), 보상 소스 전극(S3) 및 보상 드레인 전극(D3)을 포함하며, 보상 소스 전극(S3)은 보상 반도체층(131c)에서 불순물이 도핑된 보상 소스 영역(133c)에 해당하고, 보상 드레인 전극(D3)은 불순물이 도핑된 보상 드레인 영역(135c)에 해당한다. 그리고 보상 소스 영역(133c)과 보상 드레인 영역(135c) 사이에 위치하는 보상 반도체층은 보상 채널 영역(131c)이 된다.
보상 게이트 전극(G3)은 다른층에 형성되어 있는 스캔선(121)과 전기적으로 연결된다. 보상 게이트 전극(G3)과 스캔선(121)은 데이터선(171)과 같은 층에 형성되어 있는 제2 연결 부재(42)를 통해서 연결되며, 보상 게이트 전극(G3)과 스캔선(121)은 접촉 구멍(74, 75)을 통해서 제2 연결 부재(42)와 연결된다.
초기화 트랜지스터(T4)는 초기화 반도체층(130d), 초기화 게이트 전극(G4), 초기화 소스 전극(S4) 및 초기화 드레인 전극(D4)을 포함한다. 초기화 소스 전극(S4)은 불순물이 도핑된 초기화 소스 영역(133d)에 해당하고, 초기화 드레인 전극(D4)은 불순물이 도핑된 초기화 드레인 영역(135d)에 해당한다. 그리고 초기화 소스 영역(133d)과 초기화 드레인 영역(135d) 사이에 위치하는 초기화 반도체층은 초기화 채널 영역(131d)이 된다. 초기화 트랜지스터(T4)는 이전 스캔선(122)을 중심으로 대칭을 이루도록 쌍을 이루어 배치될 수 있으며, 초기화 반도체층(130d)은 각 트랜지스터의 소스 영역 및 드레인 영역을 공유하는 고농도 도핑 영역(133)을 포함한다.
초기화 게이트 전극(G4)은 다른층에 형성되어 있는 이전 스캔선(122)과 전기적으로 연결된다. 초기화 게이트 전극(G4)과 이전 스캔선(122)은 데이터선(171)과 같은 층에 형성되어 있는 제3 연결 부재(43)를 통해서 연결되며, 초기화 게이트 전극(G4)과 이전 스캔선(122)은 접촉 구멍(78, 79)을 통해서 제3 연결 부재(43)와 연결된다.
동작 제어 트랜지스터(T5)는 동작 제어 반도체층(130e), 동작 제어 게이트 전극(G5), 동작 제어 소스 전극(S5) 및 동작 제어 드레인 전극(D5)을 포함한다. 구동 전압선(172)의 일부인 동작 제어 소스 전극(S5)은 동작 제어 반도체층(130e)에서 불순물이 도핑된 동작 제어 소스 영역(133e)과 연결되어 있고, 동작 제어 드레인 전극(D5)은 동작 제어 반도체층(130e)에서 불순물이 도핑된 동작 제어 드레인 영역(135e)에 해당한다. 그리고 동작 제어 소스 영역(133e)과 동작 제어 드레인 영역(135e) 사이에 위치하는 동작 제어 반도체층은 동작 제어 채널 영역(131e)이 된다.
동작 제어 게이트 전극(G5)은 다른층에 형성되어 있는 발광 제어선(123)과 전기적으로 연결된다. 동작 제어 게이트 전극(G5)과 데이터선(171)과 같은 층에 형성되어 있는 발광 제어선(123)은 제4 연결 부재(44)를 통해서 연결되며, 동작 제어 게이트 전극(G5)과 발광 제어선(123)은 접촉 구멍(71, 72)을 통해서 제4 연결 부재(44)와 연결된다.
발광 제어 트랜지스터(T6)는 발광 제어 반도체층(130f), 발광 제어 게이트 전극(G6), 발광 제어 소스 전극(S6) 및 발광 제어 드레인 전극(D6)을 포함한다. 발광 제어 소스 전극(S6)은 발광 제어 반도체층(130f)에서 불순물이 도핑된 발광 제어 소스 영역(133f)에 해당하고, 발광 제어 드레인 전극(D6)은 불순물이 도핑된 발광 제어 드레인 영역(135f)과 연결되어 있다. 그리고 발광 제어 소스 영역(133f)과 발광 제어 드레인 영역(135f) 사이에 위치하는 발광 제어 반도체층은 발광 제어 채널 영역(131f)이 된다.
발광 제어 게이트 전극(G6)은 다른층에 형성되어 있는 발광 제어선(123)과 전기적으로 연결된다. 발광 제어 게이트 전극(G6)과 데이터선(171)과 같은 층에 형성되어 있는 발광 제어선(123)은 제5 연결 부재(45)를 통해서 연결되며, 발광 제어 게이트 전극(G6)과 발광 제어선(123)은 접촉 구멍(67, 68)을 통해서 제5 연결 부재(45)와 연결된다.
바이패스 박막 트랜지스터(T7)는 바이패스 반도체층(130g), 바이패스 게이트 전극(G7), 바이패스 소스 전극(S7) 및 바이패스 드레인 전극(D7)을 포함한다. 바이패스 소스 전극(S7)은 바이패스 반도체층(130g)에서 불순물이 도핑된 바이패스 소스 영역(133g)에 해당하고, 바이패스 드레인 전극(D7)은 바이패스 반도체층(130g)에서 불순물이 도핑된 바이패스 드레인 영역(135g)에 해당한다. 그리고 바이패스 소스 영역(133g)과 바이패스 드레인 영역(135g) 사이에 위치하는 바이패스 반도체층은 바이패스 채널 영역(131g)이 된다.
바이패스 게이트 전극(G7)은 다른층에 형성되어 있는 바이패스 제어선(128)과 전기적으로 연결된다. 바이패스 게이트 전극(G7)과 데이터선(171)과 같은 층에 형성되어 있는 바이패스 제어선(128)은 제6 연결 부재(46)를 통해서 연결되며, 바이패스 게이트 전극(G7)과 바이패스 제어선(128)은 접촉 구멍(81, 82)을 통해서 제6 연결 부재(46)와 연결된다.
구동 트랜지스터(T1)의 구동 반도체층(130a)의 일단은 스위칭 반도체층(130b) 및 동작 제어 반도체층(130e)과 연결되어 있으며, 구동 반도체층(130a)의 타단은 보상 반도체층(130c) 및 발광 제어 반도체층(130f)과 연결되어 있다. 따라서, 구동 소스 전극(S1)은 스위칭 드레인 전극(D2) 및 동작 제어 드레인 전극(D5)과 연결되고, 구동 드레인 전극(D1)은 보상 소스 전극(S3) 및 발광 제어 소스 전극(S6)과 연결된다.
스토리지 커패시터(Cst)는 제2 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 축전판(Cst1)과 제2 스토리지 축전판(Cst2)을 포함한다. 제1 스토리지 축전판(Cst1)은 구동 게이트 전극(G1)이고, 제2 게이트 절연막(142)은 유전체가 되며, 제2 스토리지 축전판(Cst2)은 별도의 신호선(126)의 일부이다. 스토리지 커패시터(Cst)에서 축전된 전하와 양 축전판(G1, 126) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다.
제7 연결 부재(174)는 데이터선(171)과 평행하게 동일한 층에 형성되어 있으며 구동 게이트 전극(G1)과 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3)인 보상 드레인 영역(135c)을 서로 연결하고 있다. 제1 스토리지 축전판(Cst1)은 구동 게이트 전극(G1)에 해당하므로, 제1 스토리지 축전판(Cst1)은 접촉 구멍(65)을 통해 연결 부재(174)와 연결된다. 따라서, 스토리지 커패시터(Cst)는 구동 전압선(172)으로부터 접촉 구멍(64, 66)을 통해 제2 스토리지 축전판(Cst2)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(G1)의 게이트 전압간의 차에 대응하는 스토리지 커패시턴스를 저장한다.
한편, 스위칭 트랜지스터(T2)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(G2)은 스캔선(121)에 연결되어 있고, 스위칭 소스 전극(S2)은 데이터선(171)에 연결되어 있으며, 스위칭 드레인 전극(D2)은 구동 트랜지스터(T1) 및 동작 제어 트랜지스터(T5)와 연결되어 있다. 그리고, 발광 제어 트랜지스터(T6)의 발광 제어 드레인 전극(D6)은 유기 발광 다이이드(70)의 애노드인 제1 전극(191)과 직접 연결되어 있다.
이하, 도 4 및 도 5를 참조하여 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 구조에 대해 적층 순서에 따라 구체적으로 설명한다.
이 때, 동작 제어 트랜지스터(T5)는 발광 제어 트랜지스터(T6)의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다.
기판(100) 위에는 버퍼층(110)이 형성되어 있고, 기판(100)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성되어 있다.
버퍼층(110) 위에는 구동 반도체층(130a), 스위칭 반도체층(130b), 보상 반도체층(130c), 초기화 반도체층(130d), 동작 제어 반도체층(도시하지 않음), 발광 제어 반도체층(130f) 및 바이패스 반도체층(130g)이 형성되어 있다.
구동 반도체층(130a)은 구동 채널 영역(131a) 및 구동 채널 영역(131a)을 사이에 두고 서로 마주보는 구동 소스 영역(133a) 및 구동 드레인 영역(135a)을 포함하고, 스위칭 반도체층(130b)은 스위칭 채널 영역(131b) 및 스위칭 채널 영역(131b)을 사이에 두고 서로 마주보는 스위칭 소스 영역(133b) 및 스위칭 드레인 영역(135b)을 포함한다. 그리고, 보상 반도체층(130c)은 보상 채널 영역(131c), 보상 소스 영역(133c) 및 보상 드레인 영역(135c)을 포함하고, 초기화 반도체층(130d)은 초기화 채널 영역(131d), 초기화 소스 영역(133d) 및 초기화 드레인 영역(135d)을 포함하며, 발광 제어 반도체층(130f)은 발광 제어 채널 영역(131f), 발광 제어 소스 영역(133f) 및 발광 제어 드레인 영역(135f)을 포함하고, 바이패스 반도체층(130g)은 바이패스 채널 영역(131g), 바이패스 소스 영역(133g) 및 바이패스 드레인 영역(135g)을 포함한다.
그리고 구동 채널 영역(131a), 스위칭 채널 영역(131b), 보상 채널 영역(131c), 초기화 채널 영역(131d), 발광 제어 채널 영역(131f) 및 바이패스 채널 영역(131g) 위에는 제1 게이트 절연막(140)이 형성되어 있다.
구동 채널 영역(131a), 스위칭 채널 영역(131b), 보상 채널 영역(131c), 초기화 채널 영역(131d), 발광 제어 채널 영역(131f) 및 바이패스 채널 영역(131g)과 제1 게이트 절연막(140)은 동일한 평면 모양을 가질 수 있다.
제1 게이트 절연막(140)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성되어 있다.
제1 게이트 절연막(140) 위에는 구동 게이트 전극(G1), 스위칭 게이트 전극(G2), 보상 게이트 전극(G3), 초기화 게이트 전극(G4), 발광 제어 게이트 전극(G6) 및 바이패스 게이트 전극(G7)이 형성되어 있다.
구동 게이트 전극(G1), 스위칭 게이트 전극(G2), 보상 게이트 전극(G3), 초기화 게이트 전극(G4), 발광 제어 게이트 전극(G6) 및 바이패스 게이트 전극(G7)은 제1 게이트 절연막(140)과 동일한 평면 모양을 가질 수 있고, 구동 게이트 전극(G1), 스위칭 게이트 전극(G2), 보상 게이트 전극(G3), 초기화 게이트 전극(G4), 발광 제어 게이트 전극(G6) 및 바이패스 게이트 전극(G7)의 가장자리와 제1 게이트 절연막(140)의 가장자리는 적어도 일부분이 중첩할 수 있다.
게이트 전극(G1 내지 G7)을 포함하는 기판 위에는 제2 게이트 절연막(142)이 형성되어 있다. 제2 게이트 절연막(142)은 제1 게이트 절연막(140)과 동일한 물질로 형성될 수 있다.
제2 게이트 절연막(142) 위에는 스캔선(121), 이전 스캔선(122), 발광 제어선(123), 스토리지 축전판용 신호선(126), 바이 패스 제어선(128)이 형성되어 있다.
게이트 배선(121, 122, 123, 126, 128)위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 등의 세라믹(ceramic) 계열의 소재를 사용하여 만들어질 수 있다.
층간 절연막(160) 위에는 스위칭 소스 전극(S2)을 포함하는 데이터선, 구동 전압선(172), 제1연결 부재(41), 제2 연결 부재, 제3 연결 부재, 제4 연결 부재, 제5 연결 부재(45), 제6 연결 부재, 제7연결 부재(174), 제8 연결 부재(48) 및 발광 제어 드레인 전극(D6)이 형성되어 있다.
스위칭 소스 전극(S2)은 층간 절연막(160)에 형성된 접촉 구멍(61)을 통해 스위칭 소스 영역(133b)과 연결되어 있고, 발광 제어 드레인 전극(D6)은 층간 절연막(160) 및 제2 게이트 절연막(142)에 형성된 접촉 구멍(69)을 통해서 발광 제어 드레인 영역(135f)과 연결되어 있다.
제1 연결 부재(41)는 층간 절연막(160) 및 제2 게이트 절연막(142)에 형성된 접촉 구멍(62)과 층간 절연막(160)에 형성된 접촉 구멍(63)을 통해서 스위칭 게이트 전극(G2)과 스캔선((121)을 연결한다. 제5 연결 부재(45)는 층간 절연막(160)에 형성된 접촉 구멍(67)과 층간 절연막(160) 및 제2 게이트 절연막(142)에 형성된 접촉 구멍(68)을 통해서 발광 제어선(123)과 동작 제어 게이트 전극(G5)을 연결한다.
제7 연결 부재(174)는 층간 절연막(160)에 형성된 접촉 구멍(66)과 층간 절연막(160) 및 제2 게이트 절연막(142)에 형성된 접촉 구멍(65)을 통해서 제2 스토리지 축전판(Cst2)과 구동 게이트 전극(G1)을 연결한다.
제8 연결 부재(48)는 층간 절연막(160)에 형성된 접촉 구멍(83)을 통해서 초기화 반도체층(130d)과 바이패스 반도체층(130g)과 연결되며 도전형 불순물이 고농도로 도핑된 반도체층(137)과 연결된다.
스위칭 소스 전극(S2)을 포함하는 데이터선(171), 구동 전압선(172), 제1연결 부재(41), 제2 연결 부재, 제3 연결 부재, 제4 연결 부재, 제5 연결 부재(45), 제6 연결 부재, 제7연결 부재(174), 제8 연결 부재(48) 및 발광 제어 드레인 전극(D6) 위에는 보호막(180)이 형성되어 있다.
보호막(180) 위에는 제1 전극(191) 및 초기화 전압선(124)이 형성되어 있다.
제1 전극(191)은 보호막(180)에 형성된 접촉 구멍(85)을 통해서 발광 제어 드레인 전극(D6)과 연결되어 있다. 초기화 전압선(124)은 보호막(180)에 형성된 접촉 구멍(87)을 통해 제8 연결 부재(48)와 연결되어 있다.
제1 전극(191)의 가장자리 및 보호막(180) 위에는 화소 정의막(350)이 형성되어 있고, 화소 정의막(350)은 제1 전극(191)을 드러내는 개구부(351)를 가진다. 화소 정의막(350)은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.
개구부(351)로 노출된 제1 전극(191) 위에는 유기 발광층(370)이 형성되고, 유기 발광층(370) 상에는 제2 전극(270)이 형성된다. 이와 같이, 제1 전극(191), 유기 발광층(370) 및 제2 전극(270)을 포함하는 유기 발광 다이오드(70)가 형성된다.
여기서, 제1 전극(191)은 정공 주입 전극인 애노드이며, 제2 전극(270)은 전자 주입 전극인 캐소드가 된다. 그러나 본 발명에 따른 한 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라 제1 전극(191)이 캐소드가 되고, 제2 전극(270)이 애노드가 될 수도 있다. 제1 전극(191) 및 제2 전극(270)으로부터 각각 정공과 전자가 유기 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다.
유기 발광층(370)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어진다. 또한, 유기 발광층(370)은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 제1 전극(191) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
유기 발광층(370)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
제2 전극(270) 상에는 유기 발광 다이오드(70)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(100)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 제2 전극(270) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.
그럼 이하에서는 도 2 내지 도 5에 도시한 유기 발광 표시 장치를 제조하는 방법에 대해서 도면을 참조하여 구체적으로 설명한다.
도 6 및 도 7은 본 발명에 따른 유기 발광 표시 장치를 제조하는 방법을 설명하기 위한 중간 단계에서의 단면도이고, 도 8은 도 6 및 도 7의 다음 단계에서의 배치도이고, 도 9는 도 8의 IX-IX선을 따라 잘라 도시한 단면도이고, 도 10은 도 8의 X-X'-X"선을 따라 잘라 도시한 단면도이고, 도 11은 도 8의 다음 단계에서의 배치도이고, 도 12는 도 11의 XII-XII선을 따라 잘라 도시한 단면도이고, 도 13은 도 11의 XIII-XIII'-XIII"선을 따라 잘라 도시한 단면도이고, 도 14는 도 11의 다음 단계에서의 배치도이고, 도 15는 도 14의 XV-XV선을 딸라 잘라 도시한 단면도이고, 도 16은 도 14의 XVI-XVI'-XV"선을 따라 잘라 도시한 단면도이고, 도 17은 도 14의 다음 단계에서의 배치도이고, 도 18은 도 17의 XVIII-XVIII선을 따라 잘라 도시한 단면도이고, 도 19는 도 17의 XIX-XIX'-XIX"선을 따라 잘라 도시한 단면도이다.
먼저, 도 6 및 도 7에 도시한 바와 같이, 기판(100) 위에 버퍼층(110)을 형성한다. 버퍼층(110)은 질화 규소 또는 산화 규소로 형성할 수 있다.
그리고 버퍼층(110) 위에 비정질 규소막을 형성한 후 결정화하여 다결정 규소막(30)을 형성하고, 다결정 규소막(30) 위에 절연막(40) 및 금속막(50)을 적층한다.
절연막(40)은 질화 규소 또는 산화 규소로 이루어질 수 있다. 금속막(50)은 W, Cu, Al 또는 이들의 합금을 단층 또는 복수층으로 적층하여 형성한다.
이후, 금속막(50) 위에 감광 물질을 도포한 후 노광 및 현상하여 두께가 다른 감광막 패턴(PR)을 형성한다. 감광막 패턴은 게이트 전극이 형성될 전극 영역(A)의 금속막, 절연막 및 다결정 규소막과 대응하는 제1 부분과 전극 영역(A)을 제외한 나머지 영역(B)과 대응하는 나머지 부분을 포함한다.
감광막 패턴(PR) 중에서 전극 영역(A)에 위치한 감광막 패턴(PR)은 나머지 영역(B)에 위치한 감광막 패턴보다 두껍게 형성한다.
이와 같이, 위치에 따라 감광막 패턴의 두께를 다르게 형성하는 방법에는 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투명 영역(semi-transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)이 보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
다음, 도 8 내지 도 10에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로 금속막, 절연막 및 다결정 규소막을 식각하여 금속 패턴(302), 절연막 패턴(402), 반도체층(130)을 형성한다.
금속막은 습식 식각으로 진행하고 절연막 및 다결정 규소막은 건식 식각으로 식각할 수 있다. 이때, 금속막이 건식 식각 가능한 Ti 또는 Al을 포함하는 단층 또는 복수층을 형성하면 금속막, 절연막 및 다결정 규소막을 건식 식각으로 한번에 식각할 수 있다.
다음, 도 11 내지 도 13에 도시한 바와 같이, 에치백(etch back) 등의 방법으로 나머지 영역(B)에 위치하는 감광막 패턴을 제거한다. 이때, 전극 영역(A)에 위치하는 감광막 패턴의 두께 및 폭도 줄어들 수 있다.
이후, 전극 영역(A)에 남겨진 감광막 패턴(PR)을 마스크로 금속 패턴을 식각하여 게이트 전극(G1, G2, G3, G4, G5, G6)을 형성한다.
그리고, 전극 영역(A)에 위치하는 감광막 패턴을 마스크로 노출된 반도체(130)에 도전형 불순물을 도핑하여 소스 영역(133a, 133b, 133c, 133d, 133e, 133f, 133g) 및 드레인 영역(135a, 135b, 135c, 135d, 135e, 135f, 135g)을 형성한다.
전극 영역(A)에 위치하는 감광막 패턴은 나머지 영역(B)에 위치하는 감광막 패턴을 제거할 때 폭이 줄어들므로 감광막 패턴이 줄어드는 만큼 형성하고자 하는 게이트 전극의 폭보다 전극 영역(A)에 위치하는 감광막 패턴의 폭을 넓게 형성하는 것이 바람직하다.
다음, 도 14 내지 도 16에 도시한 바와 같이, 전극 영역(A)에 남겨진 감광막 패턴을 제거한 후 게이트 전극(G1 내지 G7) 위에 제2 게이트 절연막(142)을 형성한다.
이후, 제2 게이트 절연막(142) 위에 금속막을 형성한 후 패터닝하여 스캔선(121), 이전 스캔선(122) 및 발광 제어선(123)을 형성한다. 이때, 금속막은 게이트 전극(G1 내지 G7)과 동일한 물질로 형성할 수 있다.
다음, 도 17 내지 19에 도시한 바와 같이, 스캔선(121), 이전 스캔선(122) 및 발광 제어선(123) 위에 접촉 구멍(61, 62, 63, 64, 65, 66, 67, 68, 69, 81, 82, 83)을 가지는 층간 절연막(160)을 형성하고, 층간 절연막(160) 위에 데이터선(171), 구동 전압선(172), 제1 연결 부재(41), 제2 연결 부재(42), 제3 연결 부재(43), 제4 연결 부재(44), 제5 연결 부재(45), 제6 연결 부재(46), 제7 연결 부재(174) 및 제8 연결 부재(48)를 형성한다.
다음, 도 3 내지 도 5에 도시한 바와 같이, 데이터선(171) 및 구동 전압선(172), 연결 부재(41 내지 46, 48, 174) 위에 보호막(180)을 형성하고, 발광 제어 드레인 전극(D6), 제8 연결 부재(48)를 노출하는 접촉 구멍(85, 87)을 형성한다.
이후, 보호막(180) 위에 금속막을 형성한 후 패터닝하여 접촉 구멍(85, 87)을 통해서 발광 제어 드레인 전극(D6) 및 제8 연결 부재(48)와 각각 연결되는 제1 전극(191)과 초기화 전압선(124)을 형성한다.
그런 다음, 제1 전극(191)과 초기화 전압선(124) 위에 제1 전극(191)을 노출하는 개구부(351)를 가지는 화소 정의막(350)을 형성한다. 그리고 화소 정의막(350)의 개구부(351) 내에 유기 발광층(370)을 형성하고 유기 발광층(370) 위에 제2 전극(270)을 형성한다.
이하 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대해서 도면을 참조하여 설명한다.
도 20은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 21은 도 20의 XXI-XXI선을 따라 잘라 도시한 단면도이고, 도 22는 도 20의 XXII-XXII'-XXII"선을 따라 잘라 도시한 단면도이다.
대부분의 층간 구성은 도 2 내지 도 5의 유기 발광 표시 장치와 동일하므로 다른 부분에 대해서만 구체적으로 설명한다.
도 2 내지 도 5의 유기 발광 표시 장치는 기판(100), 기판(100) 위에 형성되어 있는 버퍼층(110), 버퍼층(110) 위에 형성되어 있으며, 버퍼층(110) 위에는 구동 반도체층(130a), 스위칭 반도체층(130b), 보상 반도체층(130c), 초기화 반도체층(130d), 동작 제어 반도체층(130e), 발광 제어 반도체층(130f) 및 바이패스 반도체층(130g)을 포함하는 반도체층(130)이 형성되어 있다.
그리고 반도체층(130) 위에는 채널 영역(131a, 131b, 131c, 131d, 133e, 133f, 133g)과 중첩하는 구동 게이트 전극(G1), 스위칭 게이트 전극(G2), 보상 게이트 전극(G3), 초기화 게이트 전극(G4), 발광 제어 게이트 전극(G6) 및 바이패스 게이트 전극(G7)이 형성되어 있다.
제1 게이트 절연막(140)은 게이트 전극(G1 내지 G7)과 채널 영역(131a, 131b, 131c, 131d, 133e, 133f, 133g) 사이에 위치하며, 게이트 전극(G1 내지 G7) 및 채널 영역(131a, 131b, 131c, 131d, 133e, 133f, 133g)과 동일한 평면 모양을 가진다.
게이트 전극(G1 내지 G7) 위에는 제2 게이트 절연막(142)이 형성되어 있다. 제2 게이트 절연막(142)은 바이패스 반도체층(130g)과 연결되며 도전형 불순물이 고농도로 도핑된 반도체층(137)을 노출하는 접촉 구멍(89)을 포함한다.
제2 게이트 절연막(142) 위에는 스캔선(121), 이전 스캔선(122), 발광 제어선(123), 스토리지 축전판용 신호선(126), 바이 패스 제어선(128) 및 초기화 전압선(124)이 형성되어 있다. 초기화 전압선(124)은 접촉 구멍(89)을 통해서 반도체층(137)과 연결된다.
스캔선(121), 이전 스캔선(122), 발광 제어선(123), 스토리지 축전판용 신호선(126), 바이 패스 제어선(128) 및 초기화 전압선(124) 위에는 접촉 구멍(61, 62, 63, 64, 65, 66, 67, 68, 69, 81, 82)을 가지는 층간 절연막(160)이 형성되어 있다.
층간 절연막(160) 위에는 스위칭 소스 전극(S2)을 포함하는 데이터선(171), 구동 전압선(172), 제1 연결 부재(41), 제2 연결 부재(42), 제3 연결 부재(43), 제4 연결 부재(44), 제5 연결 부재(45), 제6 연결 부재(46), 제7 연결 부재(174) 및 발광 제어 드레인 전극(D6)이 형성되어 있다.
스위칭 소스 전극(S2)을 포함하는 데이터선(171), 구동 전압선(172), 제1 연결 부재(41), 제2 연결 부재(42), 제3 연결 부재(43), 제4 연결 부재(44), 제5 연결 부재(45), 제6 연결 부재(46), 제7 연결 부재(174) 및 발광 제어 드레인 전극(D6) 위에는 접촉 구멍(85) 및 개구부(351)을 포함하는 보호막(180)이 형성되어 있다.
개구부(351)에는 제1 전극(191)이 형성되어 있으며, 제1 전극(191)은 접촉 구멍(85)을 통해서 발광 제어 드레인 전극(D6)과 연결되어 있다.
보호막(180)이 개구부(351)를 가지도록 형성되므로, 별도의 화소 정의막은 형성하지 않을 수 있다. 도 4 및 도 5의 실시예에서와 달리 개구부(351)를 형성한 후 제1 전극(191)을 형성하므로, 제1 전극(191)의 경계선은 개구부(351)의 경계선 내에 위치한다.
즉, 도 4 및 도 5의 실시예에서는 제1 전극(191)을 형성한 후 개구부(351)를 형성하므로, 제1 전극(191)의 경계선이 화소 정의막에 의해서 덮어지므로, 제1 전극(191)의 경계선 내에 개구부(351)의 경계선이 위치한다.
또한, 도 4 및 도 5의 실시예에서와 달리 초기화 전압선(124)을 스캔선(121)과 동일하게 제2 게이트 절연막(142) 위에 형성함으로써, 제8 연결 부재를 형성하지 않을 수 있다.
또한, 도 4 및 도 5의 초기화 전압선(124)은 제1 전극(191)과 동일한 층에 형성되어 제1 전극(191)과 초기화 전압선(124)이 단락되지 않도록 일정한 간격을 두고 형성하였으나, 도 20 내지 도 22의 실시예에서는 스캔선(121)과 초기화 전압선(124)을 동일한 층에 형성하므로 제1 전극(191)을 도 4 및 도 5의 초기화 전압선(124)이 형성된 영역까지 확장하여 형성할 수 있다.
이하에서는 도 20 내지 22의 유기 발광 표시 장치를 제조하는 방법에 대해서 도 23 내지 도 30을 참조하여 구체적으로 설명한다.
도 23은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법의 중간 단계에서의 배치도이고, 도 24는 도 23의 XXIV-XXIV선을 따라 잘라 도시한 단면도이고, 도 25는 도 23의 XXV-XXV'-XXV"선을 따라 잘라 도시한 단면도이고, 도 26은 도 23의 다음 단계에서의 배치도이고, 도 27은 도 26의 XXVII-XXVII선을 따라 잘라 도시한 단면도이고, 도 28은 도 26의 XXVIII-XXVIII'-XXVIII"선을 따라 잘라 도시한 단면도이고, 도 29는 도 27의 다음 단계에서의 단면도이고, 도 30은 도 28의 다음 단계에서의 단면도이다.
먼저, 도 23 내지 25에 도시한 바와 같이, 기판(100) 위에 버퍼층(110)을 형성하고, 버퍼층(110) 위에 구동 반도체층(130a), 스위칭 반도체층(130b), 보상 반도체층(130c), 초기화 반도체층(130d), 동작 제어 반도체층(130e), 발광 제어 반도체층(130f) 및 바이패스 반도체층(130g)을 포함하는 반도체층(130), 제1 게이트 절연막(140) 및 게이트 전극(G1, G2, G3, G4, G5, G6)을 형성한다.
이후, 반도체층에 도전형 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성한다.
반도체층, 제1 게이트 절연막, 게이트 전극, 소스 영역 및 드레인 영역을 형성하는 방법은 도 6 내지 도 13과 동일하게 형성할 수 있다.
다음, 도 26 내지 28에 도시한 바와 같이, 반도체층(130), 제1 게이트 절연막(140) 및 게이트 전극(G1, G2, G3, G4, G5, G6) 위에 제2 게이트 절연막(142)을 형성하고, 반도체층(137)을 노출하는 접촉 구멍(89)을 형성한다.
그리고 제2 게이트 절연막(142) 위에 스캔선(121), 이전 스캔선(122), 발광 제어선(123) 및 초기화 전압선(124)을 형성하고, 스캔선(121), 이전 스캔선(122), 발광 제어선(123) 및 초기화 전압선(124) 위에 접촉 구멍(61, 62, 63, 64, 65, 66, 67, 68, 69, 81, 82)을 가지는 층간 절연막(160)을 형성하고, 층간 절연막(160) 위에 데이터선(171), 구동 전압선(172), 제1 연결 부재(41), 제2 연결 부재(42), 제3 연결 부재(43), 제4 연결 부재(44), 제5 연결 부재(45), 제6 연결 부재(46), 제7 연결 부재(174)를 형성한다.
다음, 도 29 및 30에 도시한 바와 같이, 데이터선(171), 구동 전압선(172), 연결 부재(41 내지 47, 174) 위에 보호막(180)을 형성한다.
그리고 보호막(180) 위에 서로 다른 두께의 감광막 패턴(PR)을 형성한다. 감광막 패턴은 개구부가 형성될 개구 영역(C)과 대응하는 제3 부분, 제3 부분과 접촉 구멍을 제외한 나머지 영역(D)과 대응하는 제4 부분을 가진다.
이후, 감광막 패턴(PR)을 마스크로 노출된 보호막(180)을 식각하여 발광 제어 드레인 전극(D6)을 노출하는 접촉 구멍(85)을 형성한다.
다음, 도 20 내지 도 22에 도시한 바와 같이, 에치백으로 개구 영역(C)의 감광막 패턴을 제거하고, 나머지 영역(D)의 감광막 패턴을 마스크로 식각하여 개구부(351)를 형성한다.
이후, 감광막 패턴을 제거한 후 보호막(180) 위에 금속막을 형성한 후 패터닝하여 개구부(351)에 제1 전극(191)을 형성하고, 제1 전극(191) 위에 유기 발광층(370) 및 제2 전극(270)을 형성한다.
한편, 나머지 영역의 감광막 패턴을 제거하기 전 감광막 패턴을 포함하는 보호막(180) 위에 금속막을 형성한 후 리프트 오프 공정으로 감광막 패턴을 제거하여 제1 전극(191)을 형성할 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
1: 화소 30: 다결정 규소막
40: 절연막
41, 42, 43, 44, 45, 46, 48, 174: 연결 부재
50: 금속막
61~69, 71~77, 81~83, 85, 87, 89: 접촉 구멍
70: 유기 발광 다이오드 100: 기판
110: 버퍼층 121: 스캔선
122: 이전 스캔선 123: 발광 제어선
124: 초기화 전압선 128: 바이패스 제어선
130: 반도체층 130a: 구동 반도체층
130b: 스위칭 반도체층 130c: 보상 반도체층
130d: 초기화 반도체층 130e: 동작 제어 반도체층
130f: 발광 제어 반도체층 130g: 바이패스 반도체층
131a, 131b, 131c, 131d, 131e, 131f, 131g: 채널 영역
133a, 133b, 133c, 133d, 133e, 133f, 133g: 소스 영역
135a, 135b, 135c, 135d, 135e, 135f, 135g: 드레인 영역
140: 제1 게이트 절연막 142: 제2 게이트 절연막
160: 층간 절연막 171: 데이터선
172: 구동 전압선 180: 보호막
191: 제1 전극 270: 제2 전극
302: 금속 패턴 350: 화소 정의막
351: 개구부 370: 유기 발광층
402: 절연막 패턴

Claims (15)

  1. 기판,
    상기 기판 위에 형성되어 있으며 스캔 신호 및 이전 스캔 신호를 각각 전달하는 스캔선 및 이전 스캔선,
    상기 스캔선 및 이전 스캔선과 절연되어 교차하며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선,
    상기 스캔선 및 상기 데이터선과 전기적으로 연결되어 있는 스위칭 트랜지스터,
    상기 스위칭 트랜지스터와 연결되어 있으며 상기 스위칭 반도체층과 동일한 층에 형성되어 있는 구동 반도체층을 포함하는 구동 트랜지스터,
    상기 구동 트랜지스터에 연결되어 있는 유기 발광 다이오드
    를 포함하고,
    상기 구동 반도체층은 굴곡되어 있고, 상기 스위칭 트랜지스터의 채널 영역과 스위칭 게이트 전극 사이 및 상기 구동 트랜지스터의 채널 영역과 구동 게이트 전극 사이에 각각 위치하는 제1 게이트 절연막은 상기 스위칭 게이트 전극 및 상기 구동 게이트 전극과 동일한 평면 모양을 가지고,
    상기 제1 게이트 절연막의 가장자리와 상기 스위칭 게이트 전극 및 상기 구동 게이트 전극의 가장자리는 적어도 일부분이 중첩하는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 스위칭 게이트 전극과 상기 구동 게이트 전극을 포함하는 상기 기판 위에 형성되어 있는 제2 게이트 절연막,
    상기 데이터선과 동일한 층에 형성되어 있는 제1 연결 부재
    를 더 포함하고,
    상기 제1 연결 부재는 상기 제2 게이트 절연막 위에 형성되어 있는 상기 스캔선과 상기 제1 게이트 절연막 위에 형성되어 있는 상기 스위칭 게이트 전극을 접촉 구멍을 통해서 연결하는 유기 발광 표시 장치.
  3. 제2항에서,
    상기 이전 스캔선은 상기 제2 게이트 절연막 위에 형성되어 있고,
    상기 구동 게이트 전극은 상기 이전 스캔선과 전기적으로 연결되어 있는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 이전 스캔선으로부터 전달되는 이전 스캔 신호에 따라 턴 온 되어 초기화 전압을 상기 구동 게이트 전극에 전달하는 초기화 트랜지스터,
    상기 데이터선과 동일한 층에 형성되어 있는 제2 연결 부재,
    를 더 포함하고,
    상기 제2 연결 부재는 접촉 구멍을 통해서 상기 이전 스캔선과 상기 초기화 트랜지스터의 초기화 게이트 전극을 연결하는 유기 발광 표시 장치.
  5. 제3항에서,
    상기 데이터선 및 구동 전압선 위에 형성되어 있으며 개구부를 가지는 보호막
    을 더 포함하고,
    상기 유기 발광 다이오드는 상기 개구부의 경계선 내에 형성되어 있으며 상기 구동 트랜지스터와 전기적으로 연결되는 제1 전극,
    상기 제1 전극 위에 형성되어 있는 유기 발광층,
    상기 유기 발광층 위에 형성되어 있는 제2 전극
    을 포함하는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 제2 게이트 절연막 위에 형성되어 있는 발광 제어선,
    상기 데이터선과 동일한 층에 형성되어 있는 제3 연결 부재 및 제4 연결 부재,
    상기 발광 제어선에 의해 전달된 발광 제어 신호에 의해 턴온되어 상기 구동 전압선에 의해 전달되는 구동 전압을 상기 구동 트랜지스터로 전달하는 동작 제어 트랜지스터,
    상기 발광 제어 신호에 의해 턴온되어 상기 구동 전압을 상기 구동 트랜지스터에서 상기 유기 발광 다이오드로 전달하는 발광 제어 트랜지스터
    를 더 포함하고,
    상기 제3 연결 부재는 상기 발광 제어선과 상기 동작 제어 트랜지스터의 게이트 전극을 접촉 구멍을 통해서 연결하고
    상기 제4 연결 부재는 상기 발광 제어선과 상기 발광 제어 트랜지스터의 게이트 전극을 접촉 구멍을 통해서 연결하는 유기 발광 표시 장치.
  7. 제6항에서,
    상기 제1 전극은 상기 보호막에 형성되어 있는 접촉 구멍을 통해서 상기 발광 제어 트랜지스터의 드레인 전극과 연결되어 있는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 제2 게이트 절연막 위에 형성되어 있으며, 상기 구동 트랜지스터를 초기화 시키는 초기화 전압을 전달하는 초기화 전압선
    을 더 포함하는 유기 발광 표시 장치.
  9. 제6항에서,
    상기 구동 트랜지스터, 스위칭 트랜지스터, 동작 제어 트랜지스터 및 발광 제어 트랜지스터의 반도체층은 연결되어 있는 유기 발광 표시 장치.
  10. 제1항에서,
    상기 제1 게이트 절연막 위에 형성되어 있으며 상기 구동 반도체층과 중첩하고 있는 제1 스토리지 축전판,
    상기 제1 스토리지 축전판을 덮고 있는 상기 제2 게이트 절연막 위에 형성되어 있으며 상기 제1 스토리지 축전판과 중첩하고 있는 제2 스토리지 축전판
    을 포함하는 스토리지 커패시터를 더 포함하고,
    상기 제2 스토리지 축전판은 상기 구동 게이트 전극인 유기 발광 표시 장치.
  11. 기판 위에 다결정 규소막, 비정질 규소막, 금속막을 적층하는 단계,
    상기 금속막 위에 제1 부분과 상기 제1 부분보다 두께가 두꺼운 제2 부분을 가지는 제1감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 노출된 상기 금속막, 비정질 규소막 및 다결정 규소막을 식각하여 금속막 패턴, 절연막 패턴 및 반도체층을 형성하는 단계,
    상기 제1 부분을 제거한 후 상기 제2 부분을 마스크로 노출된 상기 금속막 및 절연막 패턴을 식각하여 구동 게이트 전극 및 스위칭 게이트 전극과 제1 게이트 절연막을 형성하는 단계,
    상기 제1 감광막 패턴을 제거한 후 상기 반도체층에 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계,
    상기 구동 게이트 전극 및 스위칭 게이트 전극 위에 제2 게이트 절연막을 형성하는 단계,
    상기 제2 게이트 절연막 위에 스캔선 및 이전 스캔선을 형성하는 단계,
    상기 스캔선 및 이전 스캔선 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 상기 스캔선과 상기 스위칭 게이트 전극을 접촉 구멍을 통해서 연결하는 제1 연결 부재, 상기 스캔선 및 이전 스캔선과 교차하는 데이터선 및 구동 전압선을 형성하는 단계
    를 포함하는 유기 발광 표시 장치의 제조 방법.
  12. 제10항에서,
    상기 데이터선 및 구동 전압선을 형성하는 단계 후,
    상기 데이터선 및 구동 전압선 위에 보호막을 형성하는 단계,
    상기 보호막 위에 상기 구동 전압선으로부터 구동 신호를 전달받는 제1 전극을 형성하는 단계,
    상기 제1 전극 위에 상기 제1 전극을 노출하는 개구부를 가지는 화소 정의막을 형성하는 단계,
    상기 개구부 내에 유기 발광층을 형성하는 단계,
    상기 유기 발광층 위에 제2 전극을 형성하는 단계
    를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  13. 제11항에서,
    상기 제2 부분을 마스크로 노출된 상기 금속막 및 절연막 패턴을 식각하여 초기화 게이트 전극을 형성하는 단계,
    상기 층간 절연막 위에 접촉 구멍을 통해서 상기 이전 스캔선과 상기 초기화 게이트 전극을 연결하는 제2 연결 부재를 형성하는 단계
    를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 제2 부분을 마스크로 노출된 상기 금속막 및 절연막 패턴을 식각하여 동작 제어 게이트 전극 및 발광 제어 게이트 전극을 형성하는 단계,
    상기 제2 게이트 절연막 위에 발광 제어선을 형성하는 단계,
    상기 층간 절연막 위에 접촉 구멍을 통해서 상기 발광 제어선과 상기 동작 제어 게이트 전극을 연결하는 제3 연결 부재와 접촉 구멍을 통해서 상기 발광 제어선과 상기 발광 제어 게이트 전극을 연결하는 제4 연결 부재를 형성하는 단계
    를 더 포함하는 유기 발광 표시 장치.
  15. 제14항에서,
    상기 데이터선 및 구동 전압선을 형성하는 단계 후,
    상기 데이터선 및 구동 전압선 위에 보호막을 형성하는 단계,
    상기 보호막 위에 제3 부분과 상기 제3 부분보다 두께가 두꺼운 제4 부분을 가지는 제2감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 마스크로 노출된 상기 보호막을 식각하여 상기 발광 제어 게이트 전극을 노출하는 화소용 접촉 구멍을 형성하는 단계,
    상기 제3 부분을 제거한 후 상기 제4 부분을 마스크로 상기 보호막의 상부를 제거하여 개구부를 형성하는 단계,
    상기 개구부 내에 제1 전극을 형성하는 단계,
    상기 제1 전극 위에 유기 발광층을 형성하는 단계,
    상기 유기 발광층 위에 제2 전극을 형성하는 단계
    를 더 포함하는 유기 발광 표시 장치의 제조 방법.

KR1020140099952A 2014-08-04 2014-08-04 유기 발광 표시 장치 및 그 제조 방법 KR20160017321A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140099952A KR20160017321A (ko) 2014-08-04 2014-08-04 유기 발광 표시 장치 및 그 제조 방법
US14/679,350 US20160035814A1 (en) 2014-08-04 2015-04-06 Organic light emitting diode display and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140099952A KR20160017321A (ko) 2014-08-04 2014-08-04 유기 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160017321A true KR20160017321A (ko) 2016-02-16

Family

ID=55180873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140099952A KR20160017321A (ko) 2014-08-04 2014-08-04 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20160035814A1 (ko)
KR (1) KR20160017321A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102139355B1 (ko) 2013-12-31 2020-07-29 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102457244B1 (ko) * 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
KR20180049843A (ko) * 2016-11-03 2018-05-14 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
CA2988895A1 (en) * 2016-12-16 2018-06-16 Comcast Cable Communications, Llc Systems and methods for improved geolocation in a low power wide area network
KR102607697B1 (ko) * 2017-02-07 2023-11-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2020046710A2 (en) * 2018-08-24 2020-03-05 Matthew Hartensveld Nanowire light emitting switch devices and methods thereof
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153458A (ja) * 1995-09-26 1997-06-10 Fujitsu Ltd 薄膜半導体装置およびその製造方法
KR20070037848A (ko) * 2005-10-04 2007-04-09 삼성전자주식회사 유기 발광 표시 장치
KR101048927B1 (ko) * 2008-05-21 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
GB2462296A (en) * 2008-08-01 2010-02-03 Cambridge Display Tech Ltd Pixel driver circuits
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR101975000B1 (ko) * 2012-09-13 2019-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20160035814A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
KR102494729B1 (ko) 유기 발광 표시 장치
KR101947019B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
KR101985298B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102199359B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102430877B1 (ko) 유기 발광 표시 장치
KR102372774B1 (ko) 유기 발광 표시 장치
KR102006352B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102420115B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102240760B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102175811B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160017321A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140140967A (ko) 유기 발광 표시 장치
KR102119159B1 (ko) 유기 발광 표시 장치
KR102352182B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160100050A (ko) 유기 발광 표시 장치
KR20150083691A (ko) 유기 발광 표시 장치
KR102136992B1 (ko) 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
KR20170042413A (ko) 유기 발광 표시 장치
KR102434370B1 (ko) 표시 장치 및 그 제조 방법
KR20170018197A (ko) 유기 발광 표시 장치
KR20160060826A (ko) 유기 발광 표시 장치
KR20150097856A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150057753A (ko) 유기 발광 표시 장치
KR20150072213A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid