KR20170042413A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20170042413A
KR20170042413A KR1020150141626A KR20150141626A KR20170042413A KR 20170042413 A KR20170042413 A KR 20170042413A KR 1020150141626 A KR1020150141626 A KR 1020150141626A KR 20150141626 A KR20150141626 A KR 20150141626A KR 20170042413 A KR20170042413 A KR 20170042413A
Authority
KR
South Korea
Prior art keywords
insulating film
gate insulating
electrode
semiconductor
gate
Prior art date
Application number
KR1020150141626A
Other languages
English (en)
Other versions
KR102456061B1 (ko
Inventor
서태안
박주찬
최진환
김태웅
박보익
설영국
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150141626A priority Critical patent/KR102456061B1/ko
Priority to US15/255,710 priority patent/US10014356B2/en
Priority to TW105132450A priority patent/TWI712168B/zh
Priority to EP16192940.1A priority patent/EP3154090B1/en
Priority to CN201610878395.4A priority patent/CN106571382B/zh
Publication of KR20170042413A publication Critical patent/KR20170042413A/ko
Application granted granted Critical
Publication of KR102456061B1 publication Critical patent/KR102456061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3211—
    • H01L27/3262—
    • H01L27/3265—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2227/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기 발광 표시 장치에 관한 것으로, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 구부러지거나 접히는 유연부를 포함하는 유기 발광 표시 장치에 있어서, 기판, 상기 기판 위에 위치하는 반도체, 상기 반도체 위에 위치하고, 상기 반도체의 상부면의 적어도 일부를 드러내는 개구부를 포함하는 게이트 절연막, 상기 게이트 절연막의 위와 상기 개구부의 내에 위치하는 층간 절연막, 상기 게이트 절연막과 상기 층간 절연막 사이에 위치하고, 상기 반도체와 중첩하는 게이트 전극, 및 상기 층간 절연막 위에 위치하고, 상기 반도체와 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것으로, 보다 상세하게는 구부러지거나 접히는 경우에도 소자의 손상을 방지할 수 있는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 박막 트랜지스터 및 하나 이상의 커패시터(Capacitor)가 형성되어 있다. 복수의 박막 트랜지스터는 기본적으로 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터를 포함한다.
이러한 박막 트랜지스터는 게이트 전극, 반도체, 소스 및 드레인 전극을 포함하며, 반도체와 소스 및 드레인 전극 사이에는 절연층이 위치할 수 있다. 이때, 반도체와 소스 및 드레인 전극의 연결을 위해 절연층에는 접촉 구멍이 형성될 수 있다. 유기 발광 표시 장치를 구부리거나 접을 경우 접촉 구멍 주변이 외부 스트레스에 취약한 구조를 가져 절연층이 손상되는 문제점이 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 구부러지거나 접히는 경우에도 소자의 손상을 방지할 수 있는 유기 발광 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 구부러지거나 접히는 유연부를 포함하는 유기 발광 표시 장치에 있어서, 기판, 상기 기판 위에 위치하는 반도체, 상기 반도체 위에 위치하고, 상기 반도체의 적어도 일부를 드러내는 개구부를 포함하는 게이트 절연막, 상기 게이트 절연막의 위와 상기 개구부의 내에 위치하는 층간 절연막, 상기 게이트 절연막과 상기 층간 절연막 사이에 위치하고, 상기 반도체와 중첩하는 게이트 전극, 및 상기 층간 절연막 위에 위치하고, 상기 반도체와 연결되어 있는 소스 전극 및 드레인 전극을 포함한다.
상기 층간 절연막은 유기 절연 물질로 이루어질 수 있다.
상기 게이트 절연막은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
상기 층간 절연막은 상기 반도체의 적어도 일부를 드러내는 접촉 구멍을 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하고, 상기 소스 전극 및 상기 드레인 전극은 상기 접촉 구멍을 통해 상기 반도체와 연결될 수 있다.
상기 층간 절연막은 상기 접촉 구멍 내에서 테이퍼진 단면 형상을 가질 수 있다.
상기 접촉 구멍 내에서 상기 층간 절연막의 테이퍼 각은 30도 이상이고, 80도 이하일 수 있다.
상기 소스 전극 및 상기 드레인 전극은 상기 게이트 절연막과 직접적으로 접하지 않을 수 있다.
상기 반도체, 상기 게이트 절연막, 상기 층간 절연막, 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극으로 이루어진 박막 트랜지스터는 상기 유연부에 위치할 수 있다.
상기 유기 발광 표시 장치는 복수의 화소를 포함하는 표시 영역, 및 상기 화소를 구동하는 신호를 생성하여 상기 화소로 전달하는 구동부를 포함하는 비표시 영역을 포함하고, 상기 화소 또는 상기 구동부는 상기 반도체, 상기 게이트 절연막, 상기 층간 절연막, 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극으로 이루어진 박막 트랜지스터를 포함할 수 있다.
상기 게이트 절연막은 상기 반도체 위에 위치하는 제1 게이트 절연막, 및 상기 제1 게이트 절연막 위에 위치하는 제2 게이트 절연막을 포함할 수 있다.
상기 게이트 전극은 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치할 수 있다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치는 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하는 제1 커패시터 전극, 및 상기 제2 게이트 절연막 위에 위치하고, 상기 제1 커패시터 전극과 중첩하는 제2 커패시터 전극을 더 포함할 수 있다.
상기 개구부는 상기 제1 게이트 절연막에 형성되어 있는 제1 개구부, 및 상기 제2 게이트 절연막에 형성되어 있는 제2 개구부를 포함할 수 있다.
상기 제2 개구부의 크기는 상기 제1 개구부의 크기보다 클 수 있다.
상기 층간 절연막은 상기 반도체의 적어도 일부를 드러내는 접촉 구멍을 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하고, 상기 소스 전극 및 상기 드레인 전극은 상기 접촉 구멍을 통해 상기 반도체와 연결될 수 있다.
상기 층간 절연막은 상기 접촉 구멍 내에서 계단형 단차의 단면 형상을 가질 수 있다.
상기 개구부는 상기 반도체의 상부면의 적어도 일부 및 상기 반도체의 측면 전체를 드러낼 수 있다.
상기 게이트 절연막은 상기 게이트 전극과 동일한 패턴을 가질 수 있다.
상기 게이트 절연막은 상기 반도체 위에 위치하는 제1 게이트 절연막, 및 상기 제1 게이트 절연막 위에 위치하는 제2 게이트 절연막을 포함할 수 있다.
상기 게이트 전극은 상기 제1 게이트 절연막과 상기 층간 절연막 사이에 위치할 수 있다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치는 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하는 제1 커패시터 전극, 및 상기 제2 게이트 절연막 위에 위치하고, 상기 제1 커패시터 전극과 중첩하는 제2 커패시터 전극을 더 포함할 수 있다.
상기 제1 게이트 절연막은 상기 게이트 전극 및 상기 제2 커패시터 전극과 동일한 패턴을 가질 수 있다.
상기 제2 게이트 절연막은 상기 제2 커패시터 전극과 동일한 패턴을 가질 수 있다.
상기 층간 절연막은 상기 반도체의 적어도 일부를 드러내는 접촉 구멍을 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하고, 상기 소스 전극 및 상기 드레인 전극은 상기 접촉 구멍을 통해 상기 반도체와 연결될 수 있다.
상기 층간 절연막은 상기 접촉 구멍 내에서 계단형 단차의 단면 형상을 가질 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치는 층간 절연막이 게이트 절연막의 개구부 내에 위치하도록 하여, 유기 발광 표시 장치가 구부러지거나 접히는 경우에도 절연층이 손상되지 않도록 할 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 개략적으로 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 10은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 배치도이다.
도 11은 도 10의 XI-XI선을 따라 자른 단면도이다.
도 12는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 13은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수의 트랜지스터 및 커패시터의 개략적인 배치도이다.
도 14는 도 13의 구체적인 배치도이다.
도 15는 도 14의 유기 발광 표시 장치를 XV-XV선을 따라 자른 단면도이다.
도 16은 도 14의 유기 발광 표시 장치를 XVI-XVI선을 따라 자른 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 1 및 도 2는 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 개략적으로 나타낸 도면이다.
먼저, 도 1에 도시된 바와 같이 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 화면을 표시하는 표시 영역(DA), 및 표시 영역(DA)의 양측 가장자리에 위치하는 비표시 영역(NA)을 포함한다.
표시 영역(DA)은 복수의 화소(도시하지 않음)를 포함하고, 각 화소는 소정의 휘도 및 색상을 표현함으로써, 하나의 화면을 표시할 수 있다. 비표시 영역(NA)은 화소를 구동하는 신호를 생성하여 각 화소로 전달하는 구동부(도시하지 않음)를 포함한다. 구동부는 각 화소에 게이트 신호를 전달하기 위한 게이트 구동부, 데이터 신호를 전달하기 위한 데이터 구동부를 포함할 수 있다. 이러한 구동부는 화소와 동일한 기판 위에 형성될 수 있다. 또는 구동부는 별도의 회로 기판 위에 형성된 후 화소가 형성되어 있는 기판에 부착되는 형태로 이루어질 수도 있다.
비표시 영역(NA)은 화면을 표시하는 영역이 아니므로, 일반적으로 표시 영역(DA)의 일측 또는 양측 가장자리에 위치하거나, 표시 영역(DA)을 둘러싸도록 위치한다. 다만, 본 발명은 이에 한정되지 않으며, 비표시 영역(NA)의 위치하는 다양하게 변경될 수 있다.
표시 영역(DA)과 비표시 영역(NA)의 경계를 기준선(RL)으로 하여 유기 발광 표시 장치가 구부러질 수 있다. 즉, 표시 영역(DA)을 중심으로 하여 좌측과 우측에 위치하는 비표시 영역(NA)을 뒤로 구부릴 수 있다. 이에 따라 표시 영역(DA)과 비표시 영역(NA)의 경계 즉, 기준선(RL)에 위치하는 부분의 소자에는 소정의 스트레스가 발생할 수 있다.
이어 도 2에 도시된 바와 같이, 유기 발광 표시 장치의 중심에 위치한 가로선을 기준선(RL)으로 하여 유기 발광 표시 장치가 접힐 수도 있다. 즉, 기준선(RL)을 중심으로 하여 상측에 위치한 부분을 하측으로 접을 수 있다. 이때, 기준선(RL)에 위치하는 부분의 소자에는 소정의 스트레스가 발생할 수 있다.
다음으로, 도 3을 참고하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 일부에 대해 설명한다.
도 3은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다. 도 3은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 어느 한 박막 트랜지스터를 도시하고 있으며, 도 3에 도시된 박막 트랜지스터는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터 등 일 수 있다. 편의상 화소 전극, 유기 발광층, 공통 전극 등의 도시는 생략하였다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 게이트 절연막(140), 게이트 절연막(140) 위에 위치하는 게이트 전극(150), 게이트 전극(150) 위에 위치하는 층간 절연막(160), 층간 절연막(160) 위에 위치하는 소스 전극(170a) 및 드레인 전극(170b)을 포함한다.
기판(110)은 구부러지거나 접히는 재질로 이루어질 수 있으며, 예를 들면 플라스틱, 유리 등으로 이루어질 수 있다.
기판(110) 위에는 버퍼층(120)이 더 형성될 수 있으며, 이때 반도체(130)는 버퍼층(120) 위에 위치하게 된다. 버퍼층(120)은 질화 규소(SiNx) 또는 산화 규소(SiOx)를 포함할 수 있다.
반도체(130)는 채널 도핑되어 있는 채널(channel)(131), 채널(131)의 양 옆에 위치하며 접촉 도핑되어 있는 접촉 도핑 영역(132, 133)을 포함한다. 게이트 전극(150)은 채널(131)과 일부 중첩하고 있으며, 접촉 도핑 영역(132, 133)은 소스 영역(132) 및 드레인 영역(133)을 포함한다.
게이트 절연막(140)은 질화 규소(SiNx), 산화 규소(SiOx) 등과 같은 무기 절연 물질로 이루어진다. 게이트 절연막(140)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 개구부(145, 146)가 형성되어 있다. 개구부(145, 146)는 특히 반도체(130)의 접촉 도핑 영역(132, 133)을 드러내고 있다.
층간 절연막(160)은 유기 절연 물질로 이루어진다. 층간 절연막(160)은 게이트 전극(150) 및 게이트 절연막(140) 위에 위치하며, 게이트 절연막(140)의 개구부(145, 146) 내에도 위치한다. 즉, 개구부(145, 146) 내에서 게이트 절연막(140)의 측면과 층간 절연막(160)이 접촉하게 된다. 게이트 전극(150)은 게이트 절연막(140)과 층간 절연막(160) 사이에 위치한다.
층간 절연막(160)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 접촉 구멍(165, 166)이 형성되어 있다. 접촉 구멍(165, 166)은 특히 반도체(130)의 접촉 도핑 영역(132, 133)을 드러내고 있다.
접촉 구멍(165, 166)은 개구부(145, 146)의 내부에 위치하고 있다. 이때, 접촉 구멍(165, 166)이 형성된 부분의 층간 절연막(160)의 내측 벽면은 개구부(145, 146)가 형성된 부분의 게이트 절연막(140)의 내측 벽면과 접하지 않는다. 접촉 구멍(165, 166)이 형성된 부분의 층간 절연막(160)의 내측 벽면이 개구부(145, 146)가 형성된 부분의 게이트 절연막(140)의 내측 벽면보다 안쪽에 위치하고 있다. 개구부(145, 146)의 크기는 접촉 구멍(165, 166)의 크기보다 크다. 예를 들면, 개구부(145, 146)와 접촉 구멍(165, 166)은 원형으로 이루어질 수 있으며, 개구부(145, 146)의 직경(d1)은 접촉 구멍(165, 166)의 직경(d2)보다 클 수 있다. 개구부(145, 146) 및 접촉 구멍(165, 166)은 형상은 원형에 한정되지 아니하며, 다양한 형상으로 이루어질 수 있다. 예를 들면, 개구부(145, 146) 및 접촉 구멍(165, 166)이 사각형 등과 같은 다각형으로 이루어질 수도 있다. 이때, 개구부(145, 146)의 일변의 길이가 접촉 구멍(165, 166)의 일변의 길이보다 클 수 있다. 또는, 개구부(145, 146)의 평면 상의 면적이 접촉 구멍(165, 166)의 평면 상의 면적보다 클 수 있다. 개구부(145, 146)의 평면 형상은 접촉 구멍(165, 166)의 평면 형상과 유사하고, 그 크기만 상이할 수 있다. 다만, 본 발명은 이에 한정되지 아니하며, 개구부(145, 146)의 평면 형상과 접촉 구멍(165, 166)의 평면 형상이 상이할 수도 있다. 예를 들면, 개구부(145, 146)의 평면 형상이 사각형으로 이루어지고, 접촉 구멍(165, 166)의 평면 형상은 사각형 내부에 위치하는 원형으로 이루어질 수 있다. 또는 개구부(145, 146)의 평면 형상이 원형으로 이루어지고, 접촉 구멍(165, 166)의 평면 형상은 원형 내부에 위치하는 사각형으로 이루어질 수도 있다.
소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166)을 통해 반도체(130)와 연결되어 있다. 소스 전극(170a)은 반도체(130)의 소스 영역(132)와 연결되어 있고, 드레인 전극(170b)은 반도체(130)의 드레인 영역(133)과 연결되어 있다. 이때, 소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166) 내벽에서 층간 절연막(160)과 접촉하게 된다. 소스 전극(170a) 및 드레인 전극(170b)은 게이트 절연막(140)과는 접촉하지 않는다.
유기 물질은 무기 물질에 비해 완충력이 높고, 소스 전극(170a) 및 드레인 전극(170b)은 무기 물질로 이루어진 게이트 절연막(140)과 직접적으로 접촉하지 않으며, 유기 물질로 이루어진 층간 절연막(160)과 접촉하고 있으므로, 상대적으로 완충력을 높일 수 있다. 앞서 설명한 바와 같이 유기 발광 표시 장치를 구부리거나 접을 수 있으며, 이때 접촉 구멍(165, 166) 주변은 스트레스에 취약한 부분이 될 수 있다. 본 실시예에서는 게이트 절연막(140)의 개구부(145, 146)의 내부를 유기 절연 물질로 이루어진 층간 절연막(160)이 채움으로써 완충력을 높여 굽힘이나 접힘에 의한 손상을 방지할 수 있다.
층간 절연막(160)은 접촉 구멍(165, 166) 내에서 테이퍼진 단면 형상을 가질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 층간 절연막(160)은 접촉 구멍(165, 166) 내에서 수직 단면 형상을 가질 수도 있다.
층간 절연막(160)이 접촉 구멍(165, 166) 내에서 테이퍼진 단면 형상을 가질 경우, 층간 절연막(160)의 테이퍼 각은 약 30도 이상 약 80도 이하일 수 있다. 바람직하게는 층간 절연막(160)의 테이퍼 각은 약 40도 이상 약 70도 이하일 수 있다. 더 바람직하게는 층간 절연막(160)의 테이퍼 각이 약 50도 이상 약 60도 이하일 수 있다.
층간 절연막(160)의 테이퍼 각이 과도하게 높으면, 층간 절연막(160) 위에 다른 층을 증착할 경우 접촉 구멍(165, 166) 내의 측면에 증착이 제대로 이루어지지 않을 수 있다. 층간 절연막(160) 위에는 소스 전극(170a) 및 드레인 전극(170b)과 같은 배선이 형성될 수 있으며, 이러한 배선이 접촉 구멍(165, 166) 내에서 단선되는 불량이 발생할 우려가 있다.
층간 절연막(160)의 테이퍼 각이 낮아지면, 접촉 구멍(165, 166)의 하부 직경과 상부 직경의 차이가 커진다. 접촉 구멍(165, 166)의 하부 직경을 일정하게 유지하면서 층간 절연막(160)의 테이퍼 각을 낮추면, 접촉 구멍(165, 166)의 크기가 커진다. 이 경우 고해상도 유기 발광 표시 장치에서 접촉 구멍(165, 166)의 크기가 커서 개구율이 감소하게 된다. 접촉 구멍(165, 166)의 상부 직경을 일정하게 유지하면서 층간 절연막(160)의 테이퍼 각을 낮추면, 소스 전극(170a) 및 드레인 전극(170b)과 반도체(130)의 접촉 면적이 줄어들게 된다. 이 경우 소스 전극(170a) 및 드레인 전극(170b)과 반도체(130) 사이의 연결 불량이 발생할 우려가 있다.
층간 절연막(160)은 감광성 타입(photo type)과 열경화(dry etch type)으로 이루어질 수 있다. 감광성 타입의 층간 절연막은 유기 절연 물질과 광 반응성 물질을 포함한다. 감광성 타입의 층간 절연막은 포토 공정만으로 패터닝을 할 수 있다. 열경화 타입의 층간 절연막은 유기 절연 물질을 포함하고, 광 반응성 물질을 포함하지 않는다. 열경화 타입의 층간 절연막은 포토 공정 및 에칭 공정을 통해 패터닝할 수 있다.
일반적인 공정에서 감광성 타입의 층간 절연막은 약 30도 이상 약 40도 이하의 테이퍼 각을 가지고, 열경화 타입의 층간 절연막은 약 70도 이상 약 80도 이하의 테이퍼 각을 가진다. 앞서 설명한 범위의 바람직한 층간 절연막의 테이퍼 각을 가지도록 하기 위해서는 감광성 타입의 층간 절연막은 테이퍼 각을 좀 더 높이고, 열경화 타입의 층간 절연막은 테이퍼 각을 좀 더 낮추도록 설계할 필요가 있다.
본 발명의 일 실시예에의 한 유기 발광 표시 장치에서는 층간 절연막의 테이퍼 각을 적절하게 조정함으로써, 단선 불량, 개구율 감소, 연결 불량 등의 문제점을 해소할 수 있다.
앞서 설명한 반도체(130), 게이트 절연막(140), 게이트 전극(150), 층간 절연막(160), 소스 전극(170a), 및 드레인 전극(170b)은 하나의 박막 트랜지스터(TFT, Thin Film Transistor)를 이룬다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치는 구부러지거나 접히는 유연부를 포함한다. 예를 들면, 도 1 및 도 2에 도시된 기준선(RL) 및 그 주변부가 유연부에 해당할 수 있다. 상기에서 설명한 박막 트랜지스터는 유연부에만 형성되고, 다른 부분에는 다른 구조의 박막 트랜지스터가 형성될 수도 있다. 예를 들면, 유연부를 제외한 다른 부분에는 게이트 절연막의 개구부가 층간 절연막의 접촉 구멍과 일치하고, 소스 전극 및 드레인 전극이 게이트 절연막과도 접촉하는 구조로 이루어질 수도 있다.
다만, 본 발명은 이에 한정되지 아니하며, 상기에서 설명한 박막 트랜지스터가 유연부뿐만 아니라 유기 발광 표시 장치의 전체 영역에 형성될 수도 있다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치는 앞서 설명한 바와 같이 표시 영역은 복수의 화소를 포함하고, 비표시 영역은 구동부를 포함한다. 상기에서 설명한 박막 트랜지스터가 복수의 화소에 형성될 수도 있고, 구동부에 형성될 수도 있다. 또한, 상기에서 설명한 박막 트랜지스터가 화소 및 구동부 모두에 형성될 수도 있다.
다음으로, 도 4를 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 4에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 3에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 게이트 절연막이 두 개의 층으로 이루어진다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 4는 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다. 도 4는 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 어느 한 박막 트랜지스터를 도시하고 있으며, 도 4에 도시된 박막 트랜지스터는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터 등 일 수 있다. 편의상 화소 전극, 유기 발광층, 공통 전극 등의 도시는 생략하였다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 제1 게이트 절연막(141), 제1 게이트 절연막(141) 위에 위치하는 게이트 전극(150), 게이트 전극(150) 위에 위치하는 제2 게이트 절연막(142), 제2 게이트 절연막(142) 위에 위치하는 층간 절연막(160), 층간 절연막(160) 위에 위치하는 소스 전극(170a) 및 드레인 전극(170b)을 포함한다.
제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소(SiNx), 산화 규소(SiOx) 등과 같은 무기 절연 물질로 이루어진다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 개구부(145, 146)가 형성되어 있다. 개구부(145, 146)는 특히 반도체의 접촉 도핑 영역(132, 133)을 드러내고 있다.
게이트 전극(150)은 제1 게이트 절연막(141)과 제2 게이트 절연막(142) 사이에 위치한다.
층간 절연막(160)은 유기 절연 물질로 이루어진다. 층간 절연막(160)은 제2 게이트 절연막(142) 위에 위치하고, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)의 개구부(145, 146) 내에도 위치한다. 즉, 개구부(145, 146) 내에서 제1 게이트 절연막(141)의 측면과 층간 절연막(160)이 접촉하게 된다. 층간 절연막(160)은 제1 게이트 절연막(141)의 측면과 접촉하고 있으며, 제1 게이트 절연막(141)의 상부면과는 직접적으로 접촉하지 않는다. 또한, 개구부(145, 146) 내에서 제2 게이트 절연막(142)의 측면과 층간 절연막(160)이 접촉하게 된다.
층간 절연막(160)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 접촉 구멍(165, 166)이 형성되어 있다. 접촉 구멍(165, 166)은 특히 반도체(130)의 접촉 도핑 영역(132, 133)을 드러내고 있다.
접촉 구멍(165, 166)은 개구부(145, 146)의 내부에 위치하고 있다. 접촉 구멍(165, 166)이 형성된 부분의 층간 절연막(160)의 내측 벽면이 개구부(145, 146)가 형성된 부분의 제1 게이트 절연막(141)과 제2 게이트 절연막(142)의 내측 벽면보다 안쪽에 위치하고 있다. 개구부(145, 146)의 크기는 접촉 구멍(165, 166)의 크기보다 크다.
소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166)을 통해 반도체(130)와 연결되어 있다. 소스 전극(170a)은 반도체(130)의 소스 영역(132)와 연결되어 있고, 드레인 전극(170b)은 반도체(130)의 드레인 영역(133)과 연결되어 있다. 이때, 소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166) 내벽에서 층간 절연막(160)과 접촉하게 된다. 소스 전극(170a) 및 드레인 전극(170b)은 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)과는 접촉하지 않는다.
유기 물질은 무기 물질에 비해 완충력이 높고, 소스 전극(170a) 및 드레인 전극(170b)은 무기 물질로 이루어진 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)과 직접적으로 접촉하지 않으며, 유기 물질로 이루어진 층간 절연막(160)과 접촉하고 있으므로, 상대적으로 완충력을 높일 수 있다. 앞서 설명한 바와 같이 유기 발광 표시 장치를 구부리거나 접을 수 있으며, 이때 접촉 구멍(165, 166) 주변은 스트레스에 취약한 부분이 될 수 있다. 본 실시예에서는 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)의 개구부(145, 146)의 내부를 유기 절연 물질로 이루어진 층간 절연막(160)이 채움으로써 완충력을 높여 굽힘이나 접힘에 의한 손상을 방지할 수 있다.
층간 절연막(160)은 접촉 구멍(165, 166) 내에서 테이퍼진 단면 형상을 가질 수 있다. 이때, 층간 절연막(160)의 테이퍼 각은 약 30도 이상 약 80도 이하일 수 있고, 바람직하게는 층간 절연막(160)의 테이퍼 각이 약 50도 이상 약 60도 이하일 수 있다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치는 제1 게이트 절연막(141)과 제2 게이트 절연막(142) 사이에 위치하는 제1 커패시터 전극(159a) 및 제2 게이트 절연막(142) 위에 위치하는 제2 커패시터 전극(159b)을 더 포함할 수 있다.
제1 커패시터 전극(159a)과 제2 커패시터 전극(159b)은 서로 중첩할 수 있다. 제1 커패시터 전극(159a)과 제2 커패시터 전극(159b) 사이에는 제2 게이트 절연막(142)이 위치한다. 즉, 절연 물질로 이루어진 제2 게이트 절연막(142)을 사이에 두고, 두 개의 전극(159a, 159b)이 서로 중첩하여 커패시터(Capacitor)를 형성하고 있다. 이때, 제2 게이트 절연막(142)이 유전체의 역할을 하고 있다.
다음으로, 도 5를 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 5에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 4에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 제1 게이트 절연막과 제2 게이트 절연막의 개구부의 크기가 상이하다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 5는 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다. 도 5는 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 어느 한 박막 트랜지스터를 도시하고 있으며, 도 5에 도시된 박막 트랜지스터는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터 등 일 수 있다. 편의상 화소 전극, 유기 발광층, 공통 전극 등의 도시는 생략하였다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 제1 게이트 절연막(141), 제1 게이트 절연막(141) 위에 위치하는 게이트 전극(150), 게이트 전극(150) 위에 위치하는 제2 게이트 절연막(142), 제2 게이트 절연막(142) 위에 위치하는 층간 절연막(160), 층간 절연막(160) 위에 위치하는 소스 전극(170a) 및 드레인 전극(170b)을 포함한다.
제1 게이트 절연막(141)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 제1 개구부(145a, 146a)가 형성되어 있다. 제1 개구부(145a, 146a)는 특히 반도체의 접촉 도핑 영역(132, 133)을 드러내고 있다.
제2 게이트 절연막(142)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 제2 개구부(145b, 146b)가 형성되어 있다. 제2 개구부(145b, 146b)는 특히 반도체의 접촉 도핑 영역(132, 133)을 드러내고 있다.
제2 개구부(145b, 146b)의 크기는 제1 개구부(145a, 146a)의 크기보다 크다. 따라서, 제1 게이트 절연막(141)과 제2 게이트 절연막(142) 사이에는 계단형 단차가 형성된다.
층간 절연막(160)은 유기 절연 물질로 이루어진다. 층간 절연막(160)은 제2 게이트 절연막(142) 위에 위치하고, 제1 게이트 절연막(141)의 제1 개구부(145a, 146a) 내와 제2 게이트 절연막(142)의 제2 개구부(145b, 146b) 내에도 위치한다. 즉, 제1 개구부(145a, 146a) 내에서 제1 게이트 절연막(141)의 측면과 층간 절연막(160)이 접촉하게 된다. 또한, 제2 개구부(145b, 146b) 내에서 제2 게이트 절연막(142)의 측면과 층간 절연막(160)이 접촉하게 된다. 본 실시예에서는 제1 게이트 절연막(141)과 제2 게이트 절연막(142) 사이에 단차가 형성되어 있으므로, 제1 개구부(145a, 146a) 주변에서 층간 절연막(160)은 제1 게이트 절연막(141)의 상부면과 직접적으로 접촉한다. 즉, 제2 개구부(145b, 146b) 내에서 층간 절연막(160)은 제1 게이트 절연막(141)의 상부면과 직접적으로 접촉한다. 또한, 제2 개구부(145b, 146b) 내에서 제2 게이트 절연막(142)의 측면과 층간 절연막(160)이 접촉하게 된다.
층간 절연막(160)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 접촉 구멍(165, 166)이 형성되어 있다. 접촉 구멍(165, 166)은 특히 반도체(130)의 접촉 도핑 영역(132, 133)을 드러내고 있다.
접촉 구멍(165, 166)은 제1 개구부(145a, 146a) 및 제2 개구부(145b, 146b) 내에 위치하고 있다. 층간 절연막(160)은 접촉 구멍(165, 166) 내에서 계단형 단차의 단면 형상을 가진다. 접촉 구멍(165, 166)이 제1 개구부(145a, 146a)에 의해 둘러싸인 부분에서, 층간 절연막(160)의 내측 벽면은 제1 게이트 절연막(141)의 내측 벽면보다 안쪽에 위치하고 있다. 접촉 구멍(165, 166)이 제1 개구부(145a, 146a)에 의해 둘러싸인 부분에서, 제1 개구부(145a, 146a)의 크기는 접촉 구멍(165, 166)의 크기보다 크다. 접촉 구멍(165, 166)이 제2 개구부(145b, 146b)에 의해 둘러싸인 부분에서, 층간 절연막(160)의 내측 벽면은 제2 게이트 절연막(142)의 내측 벽면보다 안쪽에 위치하고 있다. 접촉 구멍(165, 166)이 제2 개구부(145b, 146b)에 의해 둘러싸인 부분에서, 제2 개구부(145b, 146b)의 크기는 접촉 구멍(165, 166)의 크기보다 크다.
본 실시예의 경우 도 3에 도시된 실시예에 비해 게이트 절연막이 두 개의 층으로 이루어짐에 따라 층간 절연막(160)의 두께도 더 두꺼워진다. 따라서, 층간 절연막(160)에 접촉 구멍(165, 166)을 형성하는 공정에서 층간 절연막(160)을 패터닝하는 깊이가 상대적으로 깊고, 층간 절연막(160)의 테이퍼 각을 형성하기가 용이하지 않을 수 있다. 본 실시예에서는 층간 절연막(160)이 접촉 구멍(165, 166) 내에서 계단형 단차의 단면 형상을 가지도록 함으로써, 층간 절연막(160)이 테이퍼진 단면 형상과 유사한 형상을 가지도록 할 수 있다. 계단형 단차는 층간 절연막(160)을 패터닝하는 공정에서 하프톤 마스크 또는 슬릿 마스크를 사용하여 형성할 수 있다.
소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166)을 통해 반도체(130)와 연결되어 있다. 소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166) 내벽에서 층간 절연막(160)과 접촉하고, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)과는 접촉하지 않는다. 따라서, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)의 개구부(145, 146)의 내부를 유기 절연 물질로 이루어진 층간 절연막(160)이 채움으로써 완충력을 높여 굽힘이나 접힘에 의한 손상을 방지할 수 있다.
다음으로, 도 6을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 6에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 3에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 게이트 절연막이 게이트 전극과 실질적으로 동일한 패턴을 가진다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 6은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다. 도 6은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 어느 한 박막 트랜지스터를 도시하고 있으며, 도 6에 도시된 박막 트랜지스터는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터 등 일 수 있다. 편의상 화소 전극, 유기 발광층, 공통 전극 등의 도시는 생략하였다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 게이트 절연막(140), 게이트 절연막(140) 위에 위치하는 게이트 전극(150), 게이트 전극(150) 위에 위치하는 층간 절연막(160), 층간 절연막(160) 위에 위치하는 소스 전극(170a) 및 드레인 전극(170b)을 포함한다.
게이트 절연막(140)에는 반도체(130)의 상부면의 적어도 일부 및 반도체(130)의 측면 전체를 드러내는 개구부(145, 146)가 형성되어 있다. 개구부(145, 146)는 특히 반도체의 접촉 도핑 영역(132, 133)을 드러내고 있다. 앞선 실시예에서는 개구부(145, 146)가 반도체(130)의 상부면의 적어도 일부를 드러내도록 형성되어 있으나, 본 실시예에서는 개구부(145, 146)가 반도체의 측면까지도 드러내도록 형성되어 있다. 또한, 개구부(145, 146)가 버퍼층(120)의 상부면도 드러내도록 형성되어 있다. 따라서, 본 실시예에서는 버퍼층(120)이 게이트 절연막(140)과 접촉하지 않고, 층간 절연막(160)과 접촉하고 있다.
게이트 절연막(140) 위에는 게이트 전극(150)이 위치하고 있다. 게이트 전극(150)을 마스크로 이용하여 게이트 절연막(140)을 패터닝함으로써, 개구부(145, 146)를 형성할 수 있다. 따라서, 게이트 절연막(140)은 게이트 전극(150)과 실질적으로 동일한 패턴을 가지게 된다.
층간 절연막(160)은 게이트 전극(150) 위에 위치하며, 게이트 절연막(140)의 개구부(145, 146) 내에도 위치한다. 층간 절연막(160)은 개구부(145, 146) 내에서 게이트 절연막(140)의 측면과 접촉하게 되고, 게이트 절연막(140)의 상부면과 접촉하지는 않는다. 또한, 층간 절연막(160)은 버퍼층(120) 바로 위에도 형성되어 있다.
층간 절연막(160)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 접촉 구멍(165, 166)이 형성되어 있다. 접촉 구멍(165, 166)은 개구부(145, 146)의 내부에 위치하고 있으며, 개구부(145, 146)의 크기는 접촉 구멍(165, 166)의 크기보다 크다.
소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166)을 통해 반도체(130)와 연결되어 있으며, 소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166) 내벽에서 층간 절연막(160)과 접촉하게 된다. 따라서, 게이트 절연막(140)의 개구부(145, 146)의 내부를 유기 절연 물질로 이루어진 층간 절연막(160)이 채움으로써 완충력을 높여 굽힘이나 접힘에 의한 손상을 방지할 수 있다.
다음으로, 도 7을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 7에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 6에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 게이트 절연막이 두 개의 층으로 이루어진다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 7은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다. 도 7은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 어느 한 박막 트랜지스터를 도시하고 있으며, 도 7에 도시된 박막 트랜지스터는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터 등 일 수 있다. 편의상 화소 전극, 유기 발광층, 공통 전극 등의 도시는 생략하였다.
도 7에 도시된 바와 같이, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 제1 게이트 절연막(141), 제1 게이트 절연막(141) 위에 위치하는 게이트 전극(150), 게이트 전극(150) 위에 위치하는 층간 절연막(160), 층간 절연막(160) 위에 위치하는 소스 전극(170a) 및 드레인 전극(170b)을 포함한다.
또한, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 제1 게이트 절연막(141) 위에 위치하는 제1 커패시터 전극(159a), 제1 커패시터 전극(159a) 위에 위치하는 제2 게이트 절연막(142), 및 제2 게이트 절연막(142) 위에 위치하는 제2 커패시터 전극(159b)을 더 포함할 수 있다.
제1 게이트 절연막(141)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 제1 개구부(145a, 146a)가 형성되어 있다. 제1 개구부(145a, 146a)는 특히 반도체의 접촉 도핑 영역(132, 133)을 드러내고 있다.
제1 게이트 절연막(141) 위에는 게이트 전극(150) 및 제1 커패시터 전극(159a)이 위치하고 있다. 제2 게이트 절연막(142)은 제1 커패시터 전극(159a)과 제2 커패시터 전극(159b) 사이에 위치하고 있으며, 게이트 전극(150) 위에는 형성되지 않는다. 게이트 전극(150)은 제1 게이트 절연막(141)과 층간 절연막(160) 사이에 위치한다.
제2 게이트 절연막(142)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 제2 개구부(146b)가 형성되어 있다. 제2 개구부(146b)는 제1 개구부(145a, 146a)와 대부분 유사한 패턴을 가지고 있다. 다만, 제2 개구부(146b)는 게이트 전극(150)의 상부면을 드러내고 있다는 점에서 제1 개구부(145a, 146a)와 일부 상이하다. 또한, 제1 개구부(145a, 146a) 및 제2 개구부(146b)는 버퍼층(120)의 일부를 드러내고 있다.
게이트 전극(150) 및 제2 커패시터 전극(159b)을 마스크로 이용하여 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)을 패터닝함으로써, 제1 개구부(145a, 146a) 및 제2 개구부(146b)를 형성할 수 있다. 따라서, 제1 게이트 절연막(141)은 게이트 전극(150) 및 제2 커패시터 전극(159b)과 실질적으로 동일한 패턴을 가지게 된다. 제1 커패시터 전극(159a)과 제2 커패시터 전극(159b)은 실질적으로 동일한 패턴을 가지므로, 제1 게이트 절연막(141)은 게이트 전극(150) 및 제1 커패시터 전극(159a)과 실질적으로 동일한 패턴을 가지게 된다. 또한, 제2 게이트 절연막(142)은 제2 커패시터 전극(159b)과 실질적으로 동일한 패턴을 가지게 된다.
층간 절연막(160)은 게이트 전극(150) 및 제2 커패시터 전극(159b) 위에 위치하며, 제1 게이트 절연막(141)의 제1 개구부(145a, 146a)와 제2 게이트 절연막(142)의 제2 개구부(146b) 내에도 위치한다. 층간 절연막(160)은 제1 개구부(145a, 146a) 내에서 제1 게이트 절연막(141)의 측면과 접촉하게 되고, 제1 게이트 절연막(141)의 상부면과 접촉하지는 않는다. 또한, 층간 절연막(160)은 제2 개구부(146b) 내에서 제2 게이트 절연막(142)의 측면과 접촉하게 되고, 제2 게이트 절연막(142)의 상부면과 접촉하지는 않는다. 또한, 층간 절연막(160)은 버퍼층(120) 바로 위에도 형성되어 있다.
층간 절연막(160)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 접촉 구멍(165, 166)이 형성되어 있다. 접촉 구멍(165, 166)은 제1 개구부(145a, 146a)의 내부에 위치하고 있으며, 제1 개구부(145a, 146a)의 크기는 접촉 구멍(165, 166)의 크기보다 크다.
소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166)을 통해 반도체(130)와 연결되어 있으며, 소스 전극(170a) 및 드레인 전극(170b)은 접촉 구멍(165, 166) 내벽에서 층간 절연막(160)과 접촉하게 된다. 따라서, 제1 게이트 절연막(141)의 제1 개구부(145a, 146a)와 제2 게이트 절연막(142)의 제2 개구부(146b)의 내부를 유기 절연 물질로 이루어진 층간 절연막(160)이 채움으로써 완충력을 높여 굽힘이나 접힘에 의한 손상을 방지할 수 있다.
다음으로, 도 8을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 8에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 7에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 층간 절연막이 계단형 단차를 가진다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 8은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다. 도 8은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 어느 한 박막 트랜지스터를 도시하고 있으며, 도 8에 도시된 박막 트랜지스터는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터 등 일 수 있다. 편의상 화소 전극, 유기 발광층, 공통 전극 등의 도시는 생략하였다.
도 8에 도시된 바와 같이, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 제1 게이트 절연막(141), 제1 게이트 절연막(141) 위에 위치하는 게이트 전극(150), 게이트 전극(150) 위에 위치하는 층간 절연막(160), 층간 절연막(160) 위에 위치하는 소스 전극(170a) 및 드레인 전극(170b)을 포함한다.
게이트 절연막이 두 개의 층으로 이루어짐에 따라 층간 절연막(160)의 두께가 두꺼워진다. 층간 절연막(160)에 접촉 구멍(165, 166)을 안정적으로 형성하기 위해 층간 절연막(160)이 접촉 구멍(165, 166) 내에서 계단형 단차의 단면 형상을 가지도록 할 수 있다. 계단형 단차는 층간 절연막(160)을 패터닝하는 공정에서 하프톤 마스크 또는 슬릿 마스크를 사용하여 형성할 수 있다.
다음으로, 앞서 설명한 다양한 구조의 박막 트랜지스터를 포함하는 유기 발광 표시 장치의 일 실시예에 대해 설명하면 다음과 같다.
먼저, 도 9 내지 도 11을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다. 도 9 내지 도 11에는 각 박막 트랜지스터가 도 3의 박막 트랜지스터의 구조를 가지는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니하며, 다른 박막 트랜지스터의 구조를 가질 수도 있다. 예를 들면, 도 6의 박막 트랜지스터의 구조로 대체될 수 있다.
도 9는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소(PX)는 복수의 신호선(121, 171, 172), 복수의 신호선에 연결되어 있는 복수의 트랜지스터(T1, T2), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
트랜지스터(T1, T2)는 스위칭 트랜지스터(switching transistor)(T1), 구동 트랜지스터(driving transistor)(T2)을 포함한다.
신호선(121, 171, 172)은 스캔 신호(Sn)를 전달하는 복수의 스캔선(121), 스캔선(121)과 교차하며 데이터 신호(Dm)를 전달하는 복수의 데이터선(171), 그리고 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 복수의 구동 전압선(172)을 포함한다.
스위칭 트랜지스터(T1)는 제어 단자, 입력 단자 및 출력 단자를 가지고 있다. 스위칭 트랜지스터(T1)의 제어 단자는 스캔선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(T2)에 연결되어 있다. 스위칭 트랜지스터(T1)는 스캔선(121)에 인가되는 스캔 신호(Sn)에 응답하여 데이터선(171)에 인가되는 데이터 신호(Dm)를 구동 트랜지스터(T2)에 전달한다.
구동 트랜지스터(T2) 또한 제어 단자, 입력 단자 및 출력 단자를 가지고 있다. 구동 트랜지스터(T2)의 제어 단자는 스위칭 트랜지스터(T1)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)에 연결되어 있다. 구동 트랜지스터(T2)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 구동 전류(Id)를 흘린다.
스토리지 커패시터(Cst)는 구동 트랜지스터(T2)의 제어 단자와 입력 단자 사이에 연결되어 있다. 스토리지 커패시터(Cst)는 구동 트랜지스터(T2)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(T1)가 턴 오프(turn off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(ELVSS)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 구동 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)는 n 채널 전계 효과 트랜지스터(field effect transistor, FET) 또는 p 채널 전계 효과 트랜지스터일 수 있다. 그리고, 트랜지스터(T1, T2), 스토리지 커패시터(Cst) 및 유기 발광 다이오드(OLED)의 연결 관계는 다양하게 변경될 수 있다.
그러면 도 9에 도시된 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소의 상세 구조에 대하여 도 10 및 도 11을 도 9와 함께 참고하여 더욱 설명한다.
도 10은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 배치도이고, 도 11은 도 10의 XI-XI선을 따라 자른 단면도이다.
도 10 및 도 11에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판(110) 위에 버퍼층(120)이 형성되어 있다. 기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있고, 버퍼층(120)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(120) 위에는 반도체(130)가 형성되어 있다. 반도체(130)는 서로 이격된 위치에 형성된 스위칭 반도체(135a) 및 구동 반도체(135b)를 포함한다. 이러한 반도체(135a, 135b)는 다결정 반도체 물질 또는 산화물 반도체 물질로 이루어질 수 있다. 산화물 반도체 물질은 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al),　탄탈륨(Ta),　게르마늄(Ge),　아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O), 인듐-갈륨 산화물 (In-Ga-O),　인듐-주석 산화물(In-Sn-O),　인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O),　인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O),　인듐-알루미늄-갈륨 산화물(In-Al-Ga-O),　인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O),　인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 적어도 어느 하나를 포함할 수 있다.　 반도체(130)가 산화물 반도체 물질로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질를 보호하기 위해 별도의 보호층이 추가될 수 있다.
스위칭 반도체(135a) 및 구동 반도체(135b)는 각각 채널(1355)과 채널(1355)의 양측에 각각 형성된 소스 영역(1356) 및 드레인 영역(1357)으로 구분된다. 스위칭 반도체(135a) 및 구동 반도체(135b)의 채널(1355)은 N형 불순물 또는 P형 불순물의 도핑 불순물로 채널 도핑이 되어 있으며, 스위칭 반도체(135a) 및 구동 반도체(135b)의 소스 영역(1356) 및 드레인 영역(1357)은 채널 도핑보다 도핑 불순물의 도핑 농도를 많게 하는 접촉 도핑이 되어 있는 접촉 도핑 영역(1356, 1457)이다.
스위칭 반도체(135a) 및 구동 반도체(135b) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등을 포함하는 무기 절연 물질로 이루어진다. 게이트 절연막(140)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 개구부(1141, 1142)가 형성되어 있다. 개구부(1141, 1142)는 특히 반도체(130)의 접촉 도핑 영역(1356, 1357)을 드러내고 있다.
게이트 절연막(140) 위에는 스캔선(121), 구동 게이트 전극(125b) 및 제1 스토리지 축전판(128)이 형성되어 있다. 스캔선(121)은 가로 방향으로 길게 뻗어 스캔 신호(Sn)를 전달하며, 스캔선(121)으로부터 스위칭 반도체(135a)으로 돌출한 스위칭 게이트 전극(125a)을 포함한다. 구동 게이트 전극(125b)은 제1 스토리지 축전판(128)으로부터 구동 반도체(135b)로 돌출되어 있다. 스위칭 게이트 전극(125a) 및 구동 게이트 전극(125b)은 각각 채널(1355)과 중첩한다.
스캔선(121), 구동 게이트 전극(125b) 및 제1 스토리지 축전판(128) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 유기 절연 물질로 이루어진다. 층간 절연막(160)은 게이트 절연막(140)의 개구부(1141, 1142) 내에도 위치한다. 즉, 개구부(1141, 1142) 내에서 게이트 절연막(140)의 측면과 층간 절연막(160)이 접촉하게 된다. 스캔선(121), 구동 게이트 전극(125b) 및 제1 스토리지 축전판(128)은 게이트 절연막(140)과 층간 절연막(160) 사이에 위치한다.
층간 절연막(160)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 접촉 구멍(1161, 1162)이 형성되어 있다. 접촉 구멍(1161, 1162)은 특히 반도체(130)의 접촉 도핑 영역(1356, 1357)을 드러내고 있다. 접촉 구멍(1161, 1162)은 개구부(1141, 1142)의 내부에 위치하고 있으며, 개구부(1141, 1142)의 크기는 접촉 구멍(1161, 1162)의 크기보다 크다. 또한, 층간 절연막(160)에는 제1 스토리지 축전판(128)의 일부를 노출하는 스토리지 접촉 구멍(63)이 형성되어 있다.
층간 절연막(160) 위에는 스위칭 소스 전극(176a)을 가지는 데이터선(171), 구동 소스 전극(176b) 및 제2 스토리지 축전판(178)을 가지는 구동 전압선(172), 제1 스토리지 축전판(128)과 연결되는 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)이 형성되어 있다.
데이터선(171)은 데이터 신호(Dm)를 전달하며 스캔선(121)과 교차하는 방향으로 뻗어 있다. 구동 전압선(172)은 구동 전압(ELVDD)을 전달하며 데이터선(171)과 분리되어 같은 방향으로 뻗어 있다.
스위칭 소스 전극(176a)은 데이터선(171)으로부터 스위칭 반도체(135a)를 향해서 돌출되어 있으며, 구동 소스 전극(176b)은 구동 전압선(172)으로부터 구동 반도체(135b)를 향해서 돌출되어 있다. 스위칭 소스 전극(176a)과 구동 소스 전극(176b)은 각각 접촉 구멍(1161)을 통해서 소스 영역(1356)과 연결되어 있다. 스위칭 소스 전극(176a) 및 구동 소스 전극(176b)은 접촉 구멍(1161) 내벽에서 층간 절연막(160)과 접촉하게 된다. 스위칭 소스 전극(176a) 및 구동 소스 전극(176b)은 게이트 절연막(140)과는 직접적으로 접촉하지 않는다.
스위칭 드레인 전극(177a)은 스위칭 소스 전극(176a)과 마주하고 구동 드레인 전극(177b)은 구동 소스 전극(176b)과 마주하며, 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)은 각각 접촉 구멍(1162)을 통해서 드레인 영역(1357)과 연결되어 있다. 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)은 접촉 구멍(1162) 내벽에서 층간 절연막(160)과 접촉하게 된다. 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)은 게이트 절연막(140)과는 직접적으로 접촉하지 않는다.
스위칭 소스 전극(176a), 구동 소스 전극(176b), 스위칭 드레인 전극(177a), 및 구동 드레인 전극(177b)은 무기 물질로 이루어진 게이트 절연막(140)과 직접적으로 접촉하지 않으며, 유기 물질로 이루어진 층간 절연막(160)과 접촉하고 있으므로, 완충력을 높일 수 있다. 본 실시예에서는 게이트 절연막(140)의 개구부(1141, 1142)의 내부를 유기 절연 물질로 이루어진 층간 절연막(160)이 채움으로써 완충력을 높여 굽힘이나 접힘에 의한 손상을 방지할 수 있다.
스위칭 드레인 전극(177a)은 연장되어 층간 절연막(160)에 형성된 스토리지 접촉 구멍(63)을 통해서 제1 스토리지 축전판(128) 및 구동 게이트 전극(125b)과 전기적으로 연결된다.
제2 스토리지 축전판(178)은 구동 전압선(172)에서 돌출하여 제1 스토리지 축전판(128)과 중첩하고 있다. 따라서, 제1 스토리지 축전판(128)과 제2 스토리지 축전판(178)은 층간 절연막(160)을 유전체로 하여 스토리지 커패시터(Cst)를 이룬다.
스위칭 반도체(135a), 스위칭 게이트 전극(125a), 스위칭 소스 전극(176a) 및 스위칭 드레인 전극(177a)은 스위칭 트랜지스터(T1)를 이루고, 구동 반도체(135b), 구동 게이트 전극(125b), 구동 소스 전극(176b) 및 구동 드레인 전극(177b)은 구동 트랜지스터(T2)를 이룬다.
스위칭 소스 전극(176a), 구동 소스 전극(176b), 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b) 위에는 보호막(180)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191)이 형성되어 있으며, 화소 전극(191)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 화소 전극(191)은 층간 절연막(160)에 형성된 접촉 구멍(81)을 통해서 구동 트랜지스터(T2)의 구동 드레인 전극(177b)과 전기적으로 연결되어 유기 발광 다이오드(OLED)의 애노드 전극이 된다.
보호막(180) 및 화소 전극(191)의 가장자리부 위에는 화소 정의막(350)이 형성되어 있다. 화소 정의막(350)은 화소 전극(191)을 노출하는 화소 개구부(351)를 가진다. 화소 정의막(350)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
화소 정의막(350)의 화소 개구부(351)에는 유기 발광층(370)이 형성되어 있다. 유기 발광층(370)은 발광층, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수 층으로 형성된다. 유기 발광층(370)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(191) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
유기 발광층(370)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
화소 정의막(350) 및 유기 발광층(370) 위에는 공통 전극(270)이 형성된다. 공통 전극(270)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 공통 전극(270)은 유기 발광 다이오드(OLED)의 캐소드 전극이 된다. 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)은 유기 발광 다이오드(OLED)를 이룬다.
다음으로, 도 12 내지 도 16을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다. 도 12 내지 도 16에는 각 박막 트랜지스터가 도 4의 박막 트랜지스터의 구조를 가지는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니하며, 다른 박막 트랜지스터의 구조를 가질 수도 있다. 예를 들면, 도 5, 도 7, 도 8의 박막 트랜지스터의 구조로 대체될 수 있다.
도 12는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 12에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(151, 152, 153, 171, 172, 192), 복수의 신호선에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(PX)를 포함한다.
각 화소(PX)는 복수의 신호선(151, 152, 153, 171, 172, 192)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLD)를 포함한다.
트랜지스터(T1, T2, T3, T4, T5, T6)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 및 발광 제어 트랜지스터(light emission control transistor)(T6)를 포함한다. 신호선(151, 152, 153, 171, 172, 192)은 스캔 신호(Sn)를 전달하는 스캔선(151), 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하는 전단 스캔선(152), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(153), 스캔선(151)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(192)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLD)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLD)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLD)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압(Vg)을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLD)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLD)에 전달된다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLD)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
그러면, 도 12에 도시된 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 상세 구조에 대하여 도 13, 도 14, 도 15 및 도 16을 도 12와 함께 참고하여 더욱 설명한다.
도 13은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수의 트랜지스터 및 커패시터의 개략적인 배치도이고, 도 14는 도 13의 구체적인 배치도이며, 도 15는 도 14의 유기 발광 표시 장치를 XV-XV선을 따라 자른 단면도이고, 도 16은 도 14의 유기 발광 표시 장치를 XVI-XVI선을 따라 자른 단면도이다.
이하에서 도 13 및 도 14를 참고하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구체적인 평면상 구조에 대해 우선 설명하고, 도 15 및 도 16을 참고하여 구체적인 단면상 구조에 대해 더욱 설명한다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 및 발광 제어 신호(EM)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(151), 전단 스캔선(152), 및 발광 제어선(153)을 포함한다. 그리고, 스캔선(151), 전단 스캔선(152), 및 발광 제어선(153)과 교차하고 있으며 화소(PX)에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 초기화 전압(Vint)은 초기화 전압선(192)에서 초기화 트랜지스터(T4)를 경유하여 보상 트랜지스터(T3)로 전달된다. 초기화 전압선(192)은 직선부와 사선부를 교대로 가지며 형성되어 있다.
또한, 각 화소(PX)에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLD)가 형성되어 있다.
유기 발광 다이오드(OLD)는 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)으로 이루어진다. 이때, 초기화 트랜지스터(T4)는 누설 전류를 차단하기 위해 듀얼 게이트(dual gate) 구조의 트랜지스터로 구성될 수 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 및 발광 제어 트랜지스터(T6)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체(130)의 내부에 형성되어 있으며, 반도체(130)는 다양한 형상으로 굴곡되어 형성될 수 있다. 이러한 반도체(130)는 다결정 규소 또는 산화물 반도체로 이루어질 수 있다.
반도체(130)는 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널 (channel)과, 채널의 양 옆에 형성되어 있으며 채널에 도핑된 도핑 불순물보다 도핑 농도가 높은 소스 도핑 영역 및 드레인 도핑 영역과 같은 접촉 도핑 영역을 포함한다. 본 실시예에서 소스 도핑 영역 및 드레인 도핑 영역은 각각 소스 전극 및 드레인 전극에 해당한다. 반도체(130)에 형성되어 있는 소스 전극 및 드레인 전극은 해당 영역만 도핑하여 형성할 수 있다. 또한, 반도체(130)에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 소스 전극과 드레인 전극이 전기적으로 연결될 수 있다.
채널(131)은 구동 트랜지스터(T1)에 형성되는 구동 채널(131a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 채널(131b), 보상 트랜지스터(T3)에 형성되는 보상 채널(131c), 초기화 트랜지스터(T4)에 형성되는 초기화 채널(131d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 채널(131e), 및 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 채널(131f)을 포함한다.
구동 트랜지스터(T1)는 구동 채널(131a), 구동 게이트 전극(155a), 구동 소스 전극(136a) 및 구동 드레인 전극(137a)을 포함한다. 구동 채널(131a)은 굴곡되어 있으며, 사행 형상 또는 지그재그 형상을 가질 수 있다. 이와 같이, 굴곡된 형상의 구동 채널(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 채널(131a)을 형성할 수 있다. 따라서, 길게 형성된 구동 채널(131a)에 의해 구동 게이트 전극(155a)과 구동 소스 전극(136a) 간의 구동 게이트-소스 전압(Vgs)의 구동 범위(driving range)는 넓어지게 된다. 구동 게이트-소스 전압(Vgs)의 구동 범위(driving range)는 최대 계조에 대응하는 구동 트랜지스터의 최대 구동 게이트-소스 전압과 최소 계조에 대응하는 구동 트랜지스터의 최소 구동 게이트-소스 전압간의 차이 또는 계조 표현을 위한 단계별 구동 게이트-소스 전압(Vgs)간의 차이를 의미한다. 구동 게이트-소스 전압(Vgs)의 구동 범위가 넓으므로 구동 게이트-소스 전압(Vgs)의 크기를 변화시켜 유기 발광 다이오드(OLD)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 채널(131a)의 형상을 다양하게 변형하여 '역S', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다.
구동 게이트 전극(155a)은 구동 채널(131a)과 중첩하고 있으며, 구동 소스 전극(136a) 및 구동 드레인 전극(137a)은 구동 채널(131a)의 양 옆에 인접하여 각각 형성되어 있다. 구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 제1 데이터 연결 부재(174)와 연결되어 있다.
스위칭 트랜지스터(T2)는 스위칭 채널(131b), 스위칭 게이트 전극(155b), 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)을 포함한다. 스캔선(151)에서 아래쪽으로 확장된 일부인 스위칭 게이트 전극(155b)은 스위칭 채널(131b)과 중첩하고 있으며, 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)은 스위칭 채널(131b)의 양 옆에 인접하여 각각 형성되어 있다. 스위칭 소스 전극(136b)은 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다.
보상 트랜지스터(T3)는 보상 채널(131c), 보상 게이트 전극(155c), 보상 소스 전극(136c) 및 보상 드레인 전극(137c)을 포함한다. 스캔선(151)의 일부인 보상 게이트 전극(155c)은 보상 채널(131c)과 중첩하고 있다. 보상 소스 전극(136c) 및 보상 드레인 전극(137c)은 보상 채널(131c)의 양 옆에 인접하여 각각 형성되어 있다. 보상 드레인 전극(137c)은 접촉 구멍(63)을 통해 제1 데이터 연결 부재(174)와 연결되어 있다.
초기화 트랜지스터(T4)는 초기화 채널(131d), 초기화 게이트 전극(155d), 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)을 포함한다. 전단 스캔선(152)의 일부인 초기화 게이트 전극(155d)은 누설 전류 방지를 위해 2개가 형성되어 있으며 초기화 채널(131d)과 중첩하고 있다. 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)은 초기화 채널(131d)의 양 옆에 인접하여 각각 형성되어 있다. 초기화 소스 전극(136d)은 접촉 구멍(64)을 통해 제2 데이터 연결 부재(175)와 연결되어 있다.
동작 제어 트랜지스터(T5)는 동작 제어 채널(131e), 동작 제어 게이트 전극(155e), 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)을 포함한다. 발광 제어선(153)의 일부인 동작 제어 게이트 전극(155e)은 동작 제어 채널(131e)과 중첩하고 있으며, 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)은 동작 제어 채널(131e)의 양 옆에 인접하여 각각 형성되어 있다. 동작 제어 소스 전극(136e)은 접촉 구멍(65)을 통해 구동 전압선(172)에서 확장된 일부와 연결되어 있다.
발광 제어 트랜지스터(T6)는 발광 제어 채널(131f), 발광 제어 게이트 전극(155f), 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)을 포함한다. 발광 제어선(153)의 일부인 발광 제어 게이트 전극(155f)은 발광 제어 채널(131f)과 중첩하고 있으며, 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)은 발광 제어 채널(131f)의 양 옆에 인접하여 각각 형성되어 있다. 발광 제어 드레인 전극(137f)은 접촉 구멍(66)을 통해 제3 데이터 연결 부재(179)와 연결되어 있다.
구동 트랜지스터(T1)의 구동 채널(131a)의 일단은 스위칭 드레인 전극(137b) 및 동작 제어 드레인 전극(137e)과 연결되어 있으며, 구동 채널(131a)의 타단은 보상 소스 전극(136c) 및 발광 제어 소스 전극(136f)과 연결되어 있다.
스토리지 커패시터(Cst)는 제2 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 전극(155a)과 제2 스토리지 전극(156)을 포함한다. 제1 스토리지 전극(155a)은 구동 게이트 전극(155a)에 해당하고, 제2 스토리지 전극(156)은 스토리지선(157)에서 확장된 부분으로서, 구동 게이트 전극(155a)보다 넓은 면적을 차지하며 구동 게이트 전극(155a)을 전부 덮고 있다.
여기서, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 축전판(155a, 156) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 이와 같이, 구동 게이트 전극(155a)을 제1 스토리지 전극(155a)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 채널(131a)에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.
구동 게이트 전극(155a)인 제1 스토리지 전극(155a)은 개구부(41), 접촉 구멍(61) 및 스토리지 개구부(51)를 통하여 제1 데이터 연결 부재(174)의 일단과 연결되어 있다. 스토리지 개구부(51)는 제2 스토리지 전극(156)에 형성된 개구부이다. 따라서, 스토리지 개구부(51) 내부에 제1 데이터 연결 부재(174)의 일단과 구동 게이트 전극(155a)을 연결하는 접촉 구멍(61)이 형성되어 있다. 제1 데이터 연결 부재(174)는 데이터선(171)과 거의 평행하게 동일한 층에 형성되어 있으며 제1 데이터 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)과 연결되어 있다. 따라서, 제1 데이터 연결 부재(174)는 구동 게이트 전극(155a)과 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)을 서로 연결하고 있다.
따라서, 스토리지 커패시터(Cst)는 구동 전압선(172)을 통해 제2 스토리지 전극(156)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 구동 게이트 전압(Vg)간의 차에 대응하는 스토리지 커패시턴스를 저장한다.
제3 데이터 연결 부재(179)는 접촉 구멍(81)을 통해 화소 전극(191)과 연결되어 있으며, 제2 데이터 연결 부재(175)는 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.
이하에서는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면상 구조에 대해 적층 순서에 따라 구체적으로 설명한다.
기판(110) 위에는 버퍼층(120)이 형성되어 있다.
버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e), 및 발광 제어 채널(131f)을 포함하는 채널(131)을 포함하는 반도체(130)가 형성되어 있다. 반도체(130) 중 구동 채널(131a)의 양 옆에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 형성되어 있고, 스위칭 채널(131b)의 양 옆에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 형성되어 있다. 그리고, 보상 채널(131c)의 양 옆에는 보상 소스 전극(136c) 및 보상 드레인 전극(137c)이 형성되어 있고, 초기화 채널(131d)의 양 옆에는 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)이 형성되어 있다. 그리고, 동작 제어 채널(131e)의 양 옆에는 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)이 형성되어 있고, 발광 제어 채널(131f)의 양 옆에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 형성되어 있다.
반도체(130) 위에는 이를 덮는 제1 게이트 절연막(141)이 형성되어 있다. 제1 게이트 절연막(141) 위에는 스위칭 게이트 전극(155b), 보상 게이트 전극(155c)을 포함하는 스캔선(151), 초기화 게이트 전극(155d)을 포함하는 전단 스캔선(152), 동작 제어 게이트 전극(155e) 및 발광 제어 게이트 전극(155f)을 포함하는 발광 제어선(153), 그리고 구동 게이트 전극(제1 스토리지 전극)(155a)을 포함하는 제1 게이트 배선(151, 152, 153, 155a, 155b, 155c, 155d, 155e, 155f)이 형성되어 있다.
제1 게이트 배선(151, 152, 153, 155a, 155b, 155c, 155d, 155e, 155f) 및 제1 게이트 절연막(141) 위에는 이를 덮는 제2 게이트 절연막(142)이 형성되어 있다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소(SiNx), 산화 규소(SiOx) 등과 같은 무기 절연 물질로 이루어진다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 개구부(41, 42, 43, 44, 45, 46)가 형성되어 있다.
제2 게이트 절연막(142) 위에는 스캔선(151)과 평행하게 배치되어 있는 스토리지선(157), 스토리지선(157)에서 확장된 부분인 제2 스토리지 전극(156)을 포함하는 제2 게이트 배선(157, 156)이 형성되어 있다.
제2 스토리지 전극(156)은 구동 게이트 전극으로 역할하는 제1 스토리지 전극(155a)보다 넓게 형성되어 있으므로 제2 스토리지 전극(156)은 구동 게이트 전극(155a)을 대부분 덮게 된다.
제2 게이트 절연막(142) 및 제2 게이트 배선(157, 156) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 유기 절연 물질로 이루어진다. 층간 절연막(160)은 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)의 개구부(41, 42, 43, 44, 45, 46) 내에도 위치한다. 즉, 개구부(41, 42, 43, 44, 45, 46) 내에서 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)의 측면과 층간 절연막(160)이 접촉하게 된다.
층간 절연막(160)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 접촉 구멍(61, 62, 63, 64, 65, 66)이 형성되어 있다. 접촉 구멍(61, 62, 63, 64, 65, 66)은 개구부(41, 42, 43, 44, 45, 46)의 내부에 위치하고 있으며, 개구부(41, 42, 43, 44, 45, 46)의 크기는 접촉 구멍(61, 62, 63, 64, 65, 66)의 크기보다 크다.
층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 제1 데이터 연결 부재(174), 제2 데이터 연결 부재(175), 그리고 제3 데이터 연결 부재(179)를 포함하는 데이터 배선(171, 172, 174, 175, 179)이 형성되어 있다.
데이터선(171)은 접촉 구멍(62)을 통해 스위칭 소스 전극(136b)와 연결되어 있다. 데이터선(171)은 접촉 구멍(62) 내벽에서 층간 절연막(160)과 접촉하게 되고, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)과는 직접적으로 접촉하지 않는다.
제1 데이터 연결 부재(174)의 일단은 접촉 구멍(61)을 통하여 제1 스토리지 전극(155a)과 연결되어 있고, 제1 데이터 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 보상 드레인 전극(137c) 및 초기화 드레인 전극(137d)과 연결되어 있다. 제1 데이터 연결 부재(174)는 접촉 구멍(61, 63) 내벽에서 층간 절연막(160)과 접촉하게 되고, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)과는 직접적으로 접촉하지 않는다.
데이터선(171)과 평행하게 뻗어 있는 제2 데이터 연결 부재(175)는 접촉 구멍(64)을 통해 초기화 소스 전극(136d)과 연결되어 있다. 제2 데이터 연결 부재(175)는 접촉 구멍(64) 내벽에서 층간 절연막(160)과 접촉하게 되고, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)과는 직접적으로 접촉하지 않는다.
제3 데이터 연결 부재(179)는 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결되어 있다. 제3 데이터 연결 부재(179)는 접촉 구멍(66) 내벽에서 층간 절연막(160)과 접촉하게 되고, 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)과는 직접적으로 접촉하지 않는다.
데이터선(171), 제1 데이터 연결 부재(174), 제2 데이터 연결 부재(175), 제3 데이터 연결 부재(179)는 무기 물질로 이루어진 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)과 직접적으로 접촉하지 않으며, 유기 물질로 이루어진 층간 절연막(160)과 접촉하고 있으므로, 완충력을 높일 수 있다. 본 실시예에서는 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)의 개구부(41, 42, 43, 44, 45, 46)의 내부를 유기 절연 물질로 이루어진 층간 절연막(160)이 채움으로써 완충력을 높여 굽힘이나 접힘에 의한 손상을 방지할 수 있다.
데이터 배선(171, 172, 174, 175, 179) 및 층간 절연막(160) 위에는 이를 덮는 보호막(180)이 형성되어 있다. 보호막(180)은 유기막으로 형성될 수 있다.
보호막(180) 위에는 화소 전극(191) 및 초기화 전압선(192)이 형성되어 있다. 제3 데이터 연결 부재(179)는 보호막(180)에 형성된 접촉 구멍(81)을 통해 화소 전극(191)과 연결되어 있고, 제2 데이터 연결 부재(175)는 보호막(180)에 형성된 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.
보호막(180), 초기화 전압선(192) 및 화소 전극(191)의 가장자리 위에는 이를 덮는 화소 정의막(Pixel Defined Layer, PDL)(350)이 형성되어 있고, 화소 정의막(350)은 화소 전극(191)을 드러내는 화소 개구부(351)를 가진다.
화소 개구부(351)에 의해 노출된 화소 전극(191) 위에는 유기 발광층(370)이 형성되고, 유기 발광층(370) 상에는 공통 전극(270)이 형성된다. 공통 전극(270)은 화소 정의막(350) 위에도 형성되어 복수의 화소(PX)에 걸쳐 형성된다. 이와 같이, 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함하는 유기 발광 다이오드(OLD)가 형성된다.
공통 전극(270) 상에는 유기 발광 다이오드(OLD)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(110)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 공통 전극(270) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 120: 버퍼층
130: 반도체 132: 소스 영역
133: 드레인 영역 140: 게이트 절연막
141: 제1 게이트 절연막 142: 제2 게이트 절연막
145, 146: 개구부 145a, 146a: 제1 개구부
145b, 146b: 제2 개구부 160: 층간 절연막
165, 166: 접촉 구멍 170a: 소스 전극
170b: 드레인 전극

Claims (25)

  1. 구부러지거나 접히는 유연부를 포함하는 유기 발광 표시 장치에 있어서,
    기판,
    상기 기판 위에 위치하는 반도체,
    상기 반도체 위에 위치하고, 상기 반도체의 적어도 일부를 드러내는 개구부를 포함하는 게이트 절연막,
    상기 게이트 절연막의 위와 상기 개구부의 내에 위치하는 층간 절연막,
    상기 게이트 절연막과 상기 층간 절연막 사이에 위치하고, 상기 반도체와 중첩하는 게이트 전극, 및
    상기 층간 절연막 위에 위치하고, 상기 반도체와 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 층간 절연막은 유기 절연 물질로 이루어지는 유기 발광 표시 장치.
  3. 제2 항에 있어서,
    상기 게이트 절연막은 유기 절연 물질 또는 무기 절연 물질을 포함하는 유기 발광 표시 장치.
  4. 제2 항에 있어서,
    상기 층간 절연막은 상기 반도체의 적어도 일부를 드러내는 접촉 구멍을 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하고,
    상기 소스 전극 및 상기 드레인 전극은 상기 접촉 구멍을 통해 상기 반도체와 연결되어 있는 유기 발광 표시 장치.
  5. 제4 항에 있어서,
    상기 층간 절연막은 상기 접촉 구멍 내에서 테이퍼진 단면 형상을 가지는 유기 발광 표시 장치.
  6. 제5 항에 있어서,
    상기 접촉 구멍 내에서 상기 층간 절연막의 테이퍼 각은 30도 이상이고, 80도 이하인 유기 발광 표시 장치.
  7. 제2 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 상기 게이트 절연막과 직접적으로 접하지 않는 유기 발광 표시 장치.
  8. 제2 항에 있어서,
    상기 반도체, 상기 게이트 절연막, 상기 층간 절연막, 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극으로 이루어진 박막 트랜지스터는 상기 유연부에 위치하는 유기 발광 표시 장치.
  9. 제2 항에 있어서,
    상기 유기 발광 표시 장치는 복수의 화소를 포함하는 표시 영역, 및 상기 화소를 구동하는 신호를 생성하여 상기 화소로 전달하는 구동부를 포함하는 비표시 영역을 포함하고,
    상기 화소 또는 상기 구동부는 상기 반도체, 상기 게이트 절연막, 상기 층간 절연막, 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극으로 이루어진 박막 트랜지스터를 포함하는 유기 발광 표시 장치.
  10. 제2 항에 있어서,
    상기 게이트 절연막은
    상기 반도체 위에 위치하는 제1 게이트 절연막, 및
    상기 제1 게이트 절연막 위에 위치하는 제2 게이트 절연막을 포함하는 유기 발광 표시 장치.
  11. 제10 항에 있어서,
    상기 게이트 전극은 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하는 유기 발광 표시 장치.
  12. 제10 항에 있어서,
    상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하는 제1 커패시터 전극, 및
    상기 제2 게이트 절연막 위에 위치하고, 상기 제1 커패시터 전극과 중첩하는 제2 커패시터 전극을 더 포함하는 유기 발광 표시 장치.
  13. 제10 항에 있어서,
    상기 개구부는,
    상기 제1 게이트 절연막에 형성되어 있는 제1 개구부, 및
    상기 제2 게이트 절연막에 형성되어 있는 제2 개구부를 포함하는 유기 발광 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 개구부의 크기는 상기 제1 개구부의 크기보다 큰 유기 발광 표시 장치.
  15. 제10 항에 있어서,
    상기 층간 절연막은 상기 반도체의 적어도 일부를 드러내는 접촉 구멍을 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하고,
    상기 소스 전극 및 상기 드레인 전극은 상기 접촉 구멍을 통해 상기 반도체와 연결되어 있는 유기 발광 표시 장치.
  16. 제15 항에 있어서,
    상기 층간 절연막은 상기 접촉 구멍 내에서 계단형 단차의 단면 형상을 가지는 유기 발광 표시 장치.
  17. 제2 항에 있어서,
    상기 개구부는 상기 반도체의 상부면의 적어도 일부 및 상기 반도체의 측면 전체를 드러내는 유기 발광 표시 장치.
  18. 제17 항에 있어서,
    상기 게이트 절연막은 상기 게이트 전극과 동일한 패턴을 가지는 유기 발광 표시 장치.
  19. 제17 항에 있어서,
    상기 게이트 절연막은
    상기 반도체 위에 위치하는 제1 게이트 절연막, 및
    상기 제1 게이트 절연막 위에 위치하는 제2 게이트 절연막을 포함하는 유기 발광 표시 장치.
  20. 제19 항에 있어서,
    상기 게이트 전극은 상기 제1 게이트 절연막과 상기 층간 절연막 사이에 위치하는 유기 발광 표시 장치.
  21. 제20 항에 있어서,
    상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하는 제1 커패시터 전극, 및
    상기 제2 게이트 절연막 위에 위치하고, 상기 제1 커패시터 전극과 중첩하는 제2 커패시터 전극을 더 포함하는 유기 발광 표시 장치.
  22. 제21 항에 있어서,
    상기 제1 게이트 절연막은 상기 게이트 전극 및 상기 제2 커패시터 전극과 동일한 패턴을 가지는 유기 발광 표시 장치.
  23. 제21 항에 있어서,
    상기 제2 게이트 절연막은 상기 제2 커패시터 전극과 동일한 패턴을 가지는 유기 발광 표시 장치.
  24. 제19 항에 있어서,
    상기 층간 절연막은 상기 반도체의 적어도 일부를 드러내는 접촉 구멍을 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하고,
    상기 소스 전극 및 상기 드레인 전극은 상기 접촉 구멍을 통해 상기 반도체와 연결되어 있는 유기 발광 표시 장치.
  25. 제24 항에 있어서,
    상기 층간 절연막은 상기 접촉 구멍 내에서 계단형 단차의 단면 형상을 가지는 유기 발광 표시 장치.
KR1020150141626A 2015-10-08 2015-10-08 유기 발광 표시 장치 KR102456061B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150141626A KR102456061B1 (ko) 2015-10-08 2015-10-08 유기 발광 표시 장치
US15/255,710 US10014356B2 (en) 2015-10-08 2016-09-02 Organic light-emitting diode display
TW105132450A TWI712168B (zh) 2015-10-08 2016-10-06 有機發光二極體顯示器
EP16192940.1A EP3154090B1 (en) 2015-10-08 2016-10-07 Organic light-emitting diode display
CN201610878395.4A CN106571382B (zh) 2015-10-08 2016-10-08 有机发光二极管显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150141626A KR102456061B1 (ko) 2015-10-08 2015-10-08 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20170042413A true KR20170042413A (ko) 2017-04-19
KR102456061B1 KR102456061B1 (ko) 2022-10-18

Family

ID=57121109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150141626A KR102456061B1 (ko) 2015-10-08 2015-10-08 유기 발광 표시 장치

Country Status (5)

Country Link
US (1) US10014356B2 (ko)
EP (1) EP3154090B1 (ko)
KR (1) KR102456061B1 (ko)
CN (1) CN106571382B (ko)
TW (1) TWI712168B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7029894B2 (ja) * 2017-07-11 2022-03-04 株式会社ジャパンディスプレイ 表示装置
CN107768406A (zh) * 2017-09-16 2018-03-06 合肥惠科金扬科技有限公司 一种oled显示面板
CN107845658A (zh) * 2017-09-18 2018-03-27 合肥惠科金扬科技有限公司 一种oled显示面板的绝缘层组件
CN107845659A (zh) * 2017-09-18 2018-03-27 合肥惠科金扬科技有限公司 一种oled显示面板的绝缘层组件的制造工艺
CN107706224B (zh) * 2017-09-30 2020-09-04 武汉华星光电技术有限公司 一种显示面板及其制作方法
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN108321160A (zh) * 2018-03-14 2018-07-24 武汉华星光电半导体显示技术有限公司 柔性显示面板及显示装置
CN109300947B (zh) * 2018-09-28 2021-09-07 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
WO2020179026A1 (ja) * 2019-03-06 2020-09-10 シャープ株式会社 表示装置及びその製造方法
CN116314292A (zh) * 2019-12-12 2023-06-23 群创光电股份有限公司 电子装置
CN111725324B (zh) 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN113875029A (zh) * 2021-04-20 2021-12-31 厦门三安光电有限公司 发光二极管芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050045571A (ko) * 2003-11-12 2005-05-17 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080086251A (ko) * 2007-03-22 2008-09-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP2013179294A (ja) * 2012-02-08 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR20130125032A (ko) * 2012-05-08 2013-11-18 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR20140053602A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140065718A (ko) * 2012-11-20 2014-05-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140135037A (ko) * 2013-05-15 2014-11-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140143637A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003281080A (ja) * 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd データ転送制御装置
KR100615222B1 (ko) 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR20050051646A (ko) 2005-02-18 2005-06-01 후지쯔 가부시끼가이샤 유기 ｅｌ 소자 및 그 제조 방법
US7381596B2 (en) * 2005-09-26 2008-06-03 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
JP2007288078A (ja) 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス及びその製造方法
JP5328122B2 (ja) * 2007-08-20 2013-10-30 ローム株式会社 有機薄膜トランジスタ
KR101002664B1 (ko) 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
CN102487041B (zh) * 2010-12-02 2014-07-23 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102097150B1 (ko) 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102083432B1 (ko) 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150003581A (ko) * 2013-07-01 2015-01-09 삼성디스플레이 주식회사 표시 장치
KR102099865B1 (ko) 2013-08-12 2020-04-13 삼성디스플레이 주식회사 표시 장치
CN110867469B (zh) 2014-03-17 2023-12-29 三星显示有限公司 有机el显示装置
JP2016021530A (ja) * 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
KR102316679B1 (ko) * 2014-08-19 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104282769B (zh) 2014-09-16 2017-05-10 京东方科技集团股份有限公司 薄膜晶体管的制备方法、阵列基板的制备方法
KR102280265B1 (ko) * 2014-10-06 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050045571A (ko) * 2003-11-12 2005-05-17 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080086251A (ko) * 2007-03-22 2008-09-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP2013179294A (ja) * 2012-02-08 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR20130125032A (ko) * 2012-05-08 2013-11-18 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR20140053602A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140065718A (ko) * 2012-11-20 2014-05-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140135037A (ko) * 2013-05-15 2014-11-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140143637A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
CN106571382B (zh) 2022-08-02
CN106571382A (zh) 2017-04-19
US20170104046A1 (en) 2017-04-13
US10014356B2 (en) 2018-07-03
TW201724496A (zh) 2017-07-01
KR102456061B1 (ko) 2022-10-18
TWI712168B (zh) 2020-12-01
EP3154090A1 (en) 2017-04-12
EP3154090B1 (en) 2019-12-11

Similar Documents

Publication Publication Date Title
KR102456061B1 (ko) 유기 발광 표시 장치
KR102408919B1 (ko) 유기 발광 표시 장치
KR102417807B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102491117B1 (ko) 유기 발광 표시 장치
KR102372774B1 (ko) 유기 발광 표시 장치
KR102199359B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102367462B1 (ko) 유기 발광 표시 장치
KR102372775B1 (ko) 유기 발광 표시 장치
KR102420115B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102300884B1 (ko) 유기 발광 표시 장치
KR102094391B1 (ko) 유기 발광 표시 장치
KR102317720B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
EP2816627B1 (en) Display device
KR102119159B1 (ko) 유기 발광 표시 장치
KR102351507B1 (ko) 유기 발광 표시 장치
KR20160139115A (ko) 유기 발광 표시 장치
KR102352182B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160098604A (ko) 유기 발광 표시 장치
KR20160060259A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102434370B1 (ko) 표시 장치 및 그 제조 방법
KR20230028744A (ko) 표시 장치 및 그 제조 방법
KR20160084549A (ko) 표시 장치
KR20160017321A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150017193A (ko) 유기 발광 표시 장치
KR20160093203A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant