CN101587272B - 液晶显示器件及其制造方法 - Google Patents
液晶显示器件及其制造方法 Download PDFInfo
- Publication number
- CN101587272B CN101587272B CN2008101894241A CN200810189424A CN101587272B CN 101587272 B CN101587272 B CN 101587272B CN 2008101894241 A CN2008101894241 A CN 2008101894241A CN 200810189424 A CN200810189424 A CN 200810189424A CN 101587272 B CN101587272 B CN 101587272B
- Authority
- CN
- China
- Prior art keywords
- light
- thickness
- passivation layer
- sensitive surface
- surface pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明披露了一种液晶显示器及其制造方法。通过使用半色调掩模有选择地将感光膜图案进行构图,然后有选择地去除像素区域处钝化层的一部分,以获得剥离液的渗入路径。此外,通过一定的热处理在感光膜图案上所形成的导电膜上产生裂缝,便于剥离工艺。因此,能减少掩模次数,从而简化制造过程,并降低制造成本。通过使钝化层掩模采用半色调,可使用常规的四次掩模工序,因为通过热处理在导电膜上形成裂缝,因此在剥离液的渗入路径处易于执行剥离工艺。
Description
技术领域
本发明涉及一种显示器件,更具体而言,涉及一种液晶显示(LCD)器件及其制造方法。尽管本发明的实施例可适用于较宽应用范围,不过通过减少掩模的数量,特别适于简化制造过程,降低制造成本,并且提高生产率。
背景技术
随着消费者对信息显示器的兴趣不断增长同时对便携式(移动)信息器件的需要不断增加,加大了对轻而薄的平板显示器(“FPD”)的研究和商品化。
在FPD中,液晶显示器(“LCD”)是一种通过利用液晶的各向异性来显示图像的器件。LCD器件表现出极好的分辨率、颜色和图像质量,从而被广泛地应用于笔记本计算机或台式监视器等。
LCD包括滤色器基板,阵列基板以及形成在滤色器基板与阵列基板之间的液晶层。
LCD中常用的有源矩阵(AM)驱动方法,是一种通过使用非晶硅薄膜晶体管(a-Si TFT)作为开关元件来对像素部分中的液晶分子进行驱动的方法。
在LCD制造过程中,执行多次掩模处理(即,光刻处理)来制造包括TFT的阵列基板,从而减少掩模处理次数的方法将会提高生产率。
图1的分解透视图表示普通的LCD器件。
如图1中所示,LCD包括滤色器基板5,阵列基板10,以及形成在滤色器基板5与阵列基板10之间的液晶层30。
滤色器基板5包括包含多个实现红、绿和蓝色的子滤色器7的滤色器(C),用于分割子滤色器7并且阻挡光透过液晶层30的黑色矩阵6,以及用于向液晶层30施加电压的透明公共电极8。
阵列基板10包括垂直和水平布置用以定义多个像素区域(P)的栅线16和数据线17,形成在栅线16与数据线17的各交点处的TFT(T)开关元件,以及形成在像素区域(P)上的像素电极18。
通过形成在图像显示区域边缘处的密封剂(未示出)将滤色器基板5和阵列基板10按照面对面的方式粘接,以形成液晶板,并且通过在滤色器基板5或阵列基板10上形成的装配栓(未示出),来实施滤色器基板5与阵列基板10的粘接。
图2A到2E的剖面图顺序地表示图1中LCD的阵列基板的制造过程。
如图2A中所示,通过使用光刻工艺(第一掩模工序)在基板上形成由导电材料制成的栅极21。
接下来,如图2B中所示,在上面形成有栅极21的基板10的整个表面上相继沉积第一绝缘层15a,非晶硅薄膜和n+非晶硅薄膜,并且通过使用光刻工艺(第二掩模工序)对非晶硅薄膜和n+非晶硅薄膜进行有选择地构图,从而在栅极21上形成由非晶硅薄膜构成的有源图案24。
在此情形中,在有源图案24上形成按照与有源图案24相同的方式构图的n+非晶硅薄膜图案25。
之后,如图2C中所示,在阵列基板10的整个表面上沉积不透明导电膜,然后通过使用光刻工艺(第三掩模工序)有选择地进行构图,以在有源图案24的上部形成源极22和漏极23。此时,通过第三掩模工序去除在有源图案24上形成的n+非晶硅薄膜图案的特定部分,以在有源图案24与源极22和漏极23之间形成欧姆接触层25’。
随后,如图2D中所示,在上面形成有源极22和漏极23的阵列基板10的整个表面上沉积第二绝缘层15b,并通过光刻工艺(第四掩模工序)去除第二绝缘层15b的一部分,以形成将一部分漏极23暴露在外的接触孔40。
最后,如图2E中所示,在阵列基板10的整个表面上沉积透明导电膜,然后通过使用光刻工艺(第五掩模工序)有选择地进行构图,以形成通过接触孔40与漏极23电连接的像素电极18。
如上所述,在根据现有技术的制造包括TFT的阵列基板时,必须执行总共五次光刻工艺,将栅极、有源图案、源极和漏极、接触孔以及像素电极构图。
光刻工艺是将掩模上的图案转印到上面已经沉积有薄膜的基板上以便形成所需图案的工艺,包括多个过程:诸如涂覆感光溶液的过程、曝光和显影过程等,这导致生产率下降。
特别是,所设计的用于形成图案的掩模非常昂贵,从而随着工艺中所使用的掩模数量的增多,LCD的制造成本成比例地增加。
发明内容
因而,本发明的实施例涉及一种液晶显示器(LCD)及其制造方法,其基本上消除了因现有技术的限制和缺陷导致的一个或多个问题。
本发明实施例的一个目的在于提供一种LCD及其制造方法,该制造方法能够便于在执行掩模工艺三次过程中剥离。
在随后的描述中将阐述本发明实施例的附加特征和优点,其一部分可由描述显然得出,或者可通过本发明实施例的实施而获悉。通过文字描述和权利要求及附图中具体给出的结构,将实现和获得本发明实施例的目的和其他优点。
为了实现这些和其他优点,根据本发明实施例的目的,正如所包含并概括描述的,一种用于制造LCD的方法,包括:提供分割成像素部和数据及栅焊盘部的第一基板;通过第一掩模工序在第一基板的像素部形成栅极电极和栅线;在第一基板上形成绝缘层;通过第二掩模工序,在第一基板的像素部形成有源图案和源极电极/漏极电极,并形成与栅线交叉的数据线以限定像素区域;在第一基板上形成钝化层;通过第三掩模工序在钝化层上形成具有第一厚度的第一到第三感光膜图案和具有第二厚度的第四感光膜图案;通过使用第一到第四感光膜图案作为掩模有选择地去除钝化层的一部分,以形成将漏极的一部分暴露在外的第一接触孔;去除第四感光膜图案,同时形成具有第三厚度的第五到第七感光膜图案;通过使用第五到第七感光膜图案作为掩模去除钝化层的一部分厚度;在第一基板的整个表面上形成透明导电膜;通过对第一基板进行热处理,在导电膜上形成裂缝;去除第三和第五感光膜图案,同时去除第三到第五感光膜图案上的透明导电膜,以形成通过第一接触孔与漏极电连接的像素电极;以及将第一基板与第二基板进行粘接。
为了实现这些和其他优点,根据本发明实施例的目的,正如所包含并概括描述的,一种制造LCD的方法,包括:通过第一掩模工序在基板上形成栅极和栅线;在基板的整个表面上形成栅绝缘层;通过第二掩模工序在栅绝缘层上形成半导体层,并在该半导体层的上部分别形成源极和漏极,形成与半导体层和源极连接并与栅线相交的数据线,以限定像素区域;在基板的整个表面上形成具有第一厚度的钝化层;通过第三掩模工序在钝化层上形成与数据线,栅极和源极相应的具有第二厚度的第一感光膜图案,形成与像素区域相应的具有比第二厚度薄的第三厚度的第二感光膜图案,对漏极上形成的具有第一厚度的钝化层进行曝光;通过使用第一和第二感光膜图案作为掩模去除已曝光的具有第一厚度的钝化层,以形成将一部分漏极暴露出的接触孔;去除具有第三厚度的第二感光膜图案,将具有第一厚度的钝化层暴露出,同时形成具有第二厚度的第一感光膜图案,形成具有比第二厚度更薄的第四厚度的第三感光膜图案;通过使用具有第四厚度的第三感光膜图案作为掩模蚀刻已曝光的具有第一厚度的钝化层,形成具有比第一厚度薄的第五厚度的钝化层;在具有第四厚度的第三感光膜图案和具有第五厚度的钝化层的上部形成透明导电膜,该透明导电膜通过接触孔与漏极接触;在具有第四厚度的第三感光膜图案的上部执行热处理,在透明导电膜上形成裂缝;执行通过透明导电膜的裂缝渗入剥离液的剥离工艺(lift-off process),以去除具有第四厚度的第三感光膜图案和上部透明导电膜,以在像素区域处形成由透明导电膜形成的像素电极。
为了实现这些和其他优点,根据本发明实施例的目的,正如所包含且概括描述的,一种液晶显示(LCD)器件包括:位于第一基板上的栅极和栅线;位于第一基板上的栅绝缘层;位于栅绝缘层上的有源图案和源/漏极,以及与栅线交叉的数据线,以限定像素区域;位于第一基板上的钝化层,并且包括具有相对较高密度的第一钝化层和具有相对较低密度的第二钝化层;位于钝化层处的接触孔,将漏极的一部分暴露在外;通过接触孔与漏极电连接的像素电极;以及粘接到第一基板上的第二基板,其中,在已经去除了第二钝化层的状态下,保留栅绝缘层和第一钝化层的一部分厚度,在像素区域处像素电极位于其上。
应当理解,前面的概括描述和下面的详细描述都是示例性和解释性的,意在提供对所要求保护的实施例的进一步解释。
附图说明
所包含的提供对本发明进一步理解,包含并构成本说明一部分的附图,说明本发明的实施例,与描述一起用于解释本发明的原理。
在附图中:
图1的分解透视图表示普通的液晶显示器(LCD);
图2A到2E的剖面图顺序地表示图1中LCD的阵列基板的制造过程;
图3的平面图表示根据本发明实施例的LCD的阵列基板的一部分;
图4A到4C的剖面图顺序表示沿图3中阵列基板的IIIa-IIIa’,IIIb-IIIb和IIIc-IIIc线作出的制造过程;
图5A到5C的平面图顺序表示图3中阵列基板的制造过程;
图6A到6F的剖面图表示图4B和5B中的第二掩模工序;
图7A到7H的剖面图表示图4C和5C中的第三掩模工序;以及
图8A到8E的放大剖面图表示根据本发明执行剥离操作时薄膜晶体管的一部分。
具体实施方式
现在将参照附图详细描述液晶显示器(LCD)及其制造方法。
图3的平面图表示根据本发明实施例的LCD的阵列基板的一部分,为了解释起见,其中示出包括栅焊盘部和数据焊盘部的单个像素。
实际上,将N条栅线与M条数据线形成为彼此相交,以定义M×N个像素。为了简化说明,仅表示出一个像素。
如图3中所示,形成垂直和水平布置的栅线116和数据线117,以在阵列基板110上限定像素区域。在栅线116与数据线117的交叉点处形成薄膜晶体管(TFT)开关元件。在像素区域内形成与TFT连接的像素电极118,以与滤色器基板(未示出)的公共电极一起驱动液晶(未示出)。
TFT包括构成栅线116一部分的栅极121,与数据线117连接的源极122,以及与像素电极118连接的漏极123。TFT还包括有源图案(未示出),用于在源极122与漏极123之间形成通过供应给栅极121的栅电压而导电的沟道。
在本发明的实施例中,以具有‘U’形源极122的‘U’形TFT作为示例,不过本发明不限于此,可用于任何TFT,与其类型无关。
源极122的一部分沿一个方向延伸,形成数据线117的一部分,漏极图案的一部分延伸到像素区域,从而通过在钝化层(未示出)处形成的第一接触孔140a进行电连接。
前一栅线116的一部分与上部像素电极118重叠,它们之间设有栅绝缘层(未示出)和钝化层以形成存储电容Cst。存储电容Cst用于保持施加给液晶电容的电压均匀,直至接收到下一信号为止。即,阵列基板110的像素电极118与滤色器基板的公共电极一起构成液晶电容。通常,施加给液晶电容的电压没有被保持而是被泄漏,直至接收到下一信号。因此,为了保持所施加的电压,存储电容Cst应当与液晶电容连接以备使用。
除了保持信号以外,存储电容还具有稳定灰度级显示,降低抖动效果,减少残留图像等效果。
栅焊盘电极126p和数据焊盘电极127p形成在阵列基板110的边缘部分处,与栅线116和数据线117电连接,将外部驱动电路设备(未示出)施加的扫描信号和数据信号分别传输给栅线116和数据线117。
即,栅线116和数据线117延伸到驱动电路部件,以便与相应的栅焊盘线116p和数据焊盘线117p连接,栅焊盘线116p和数据焊盘线117p通过与栅焊盘线116p和数据焊盘线117p电连接的栅焊盘电极126p和数据焊盘电极127p从驱动电路设备接收扫描信号和数据信号。
在此情形中,数据焊盘电极127p通过第二接触孔140b与数据焊盘线117p电连接,栅焊盘电极126p通过第三接触孔140c与栅焊盘线116p电连接。
此处,在根据本发明实施例的LCD中,使用半色调掩模或衍射(狭缝)掩模(下面,假设当提到半色调掩模时,也包括衍射掩模)通过单个掩模工艺形成有源图案,源极/漏极和数据线,并且使用半色调掩模和剥离工艺同时形成钝化层的接触孔和像素电极,因而通过总共三次掩模工序制造阵列基板。现在将详细进行说明。
在根据本发明实施例的LCD中,通过使用第二半色调掩模有选择地对感光膜进行构图以形成接触孔,并有选择地去除像素区域处钝化层的一部分厚度,以获得剥离液的渗入路径。即,在现有的四掩模结构中,完成源极和漏极,在保护层上形成感光膜图案,然后完全去除接触孔区域和像素区域处的钝化层和栅绝缘层,从而在感光膜图案下面形成剥离液的渗入路径。之后,沉积导电膜,并执行揭膜,进行剥离操作。在此情形中,在焊盘部难以形成一定的外形。例如,由于ITO跳线中发生断线,导致质量下降,这是因为钝化层和栅绝缘层均被蚀刻,在源极和漏极处发生底切。因此,为了避免发生这一问题,使用氯(Cl)气体蚀刻源极和漏极,不过在此情况下,会腐蚀栅焊盘部的栅焊盘线。
因此,在本发明中,如上所述,在使用半色调掩模形成接触孔之后,对感光膜进行多次构图,仅去除像素区域处钝化层的一部分厚度,以形成剥离液的最小渗入路径,不会引发腐蚀栅焊盘部的问题。此外,除了剥离液的渗入路径以外,由于感光膜图案在热处理过程中的热膨胀,在形成于感光膜图案上的导电膜上会形成裂缝,易于执行剥离工艺。
图4A到4C的剖面图顺序表示沿图3中阵列基板的IIIa-IIIa’,IIIb-IIIb和IIIc-IIIc线作出的制造过程。左侧表示像素部的阵列基板的制造过程,右侧表示数据焊盘部和栅焊盘部的阵列基板的顺序制造过程。
图5A到5C的平面图顺序表示图3中阵列基板的制造过程。
如图4A和5A中所示,在诸如玻璃的透明绝缘材料制成的阵列基板110的像素部形成包括栅极121的栅线116,并且在阵列基板110的栅焊盘部形成栅焊盘线116p。
在此情形中,通过沉积第一导电膜,然后通过光刻工艺(第一掩模工序)有选择地进行构图,形成栅极121、栅线116和栅焊盘线116p。
此处,第一导电膜130能够由低阻抗不透明导电材料制成,诸如铝(Al),铝合金,钨(W),铜(Cu),铬(Cr),钼(Mo)等。此外,可通过层叠两种或多种低阻抗导电材料而可以将第一导电膜130形成为具有多层结构。
接下来,如图4B和5B所示,在上面形成有栅极121,栅线161和栅焊盘线116p的阵列基板110的整个表面上形成栅绝缘层115a,非晶硅薄膜,n+非晶硅薄膜和第二导电膜,然后通过光刻工艺(第二掩模工序)有选择地去除,以在阵列基板110的像素部形成由非晶硅薄膜形成的有源图案124和由第二导电膜形成且与有源图案124的源区和漏区电连接的源极122和漏极123。
此外,通过第二掩模工序在阵列基板110的数据焊盘部形成由第二导电膜构成的数据焊盘线117p。
此时,在有源图案124上形成由n+非晶硅薄膜形成且已被构图成与源极122和漏极123具有相同形状的欧姆接触层125n。
在数据焊盘线117p下面形成由非晶硅薄膜和n+非晶硅薄膜形成的且已被构图成与数据焊盘线117p具有相同形状的第一非晶硅薄膜图案120’和第二n+非晶硅薄膜图案125”。
此处,在本发明的第一实施例中,使用半色调掩模通过单个掩模工艺(第二掩模工序)同时形成有源图案124、源极122和漏极123、以及数据线117。现在将参照附图详细描述第二掩模工序。
图6A到6F的剖面图表示图4B和5B中的第二掩模工序。
如图6A中所示,在上面形成有栅极121,栅线116和栅焊盘线116p的阵列基板110的整个表面上,形成栅绝缘层115a、非晶硅薄膜120、n+非晶硅薄膜125和第二导电膜130。
第二导电膜130可由诸如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)、钼(Mo)、钼合金等的低阻抗不透明导电材料制成,以便形成源极、漏极和数据线。
如图6B中所示,在阵列基板110的整个表面上形成由诸如光致抗蚀剂的感光材料制成的第一感光膜170,通过半色调掩模180有选择地对其进行光的照射。
半色调掩模180包括允许照射光完全透过的第一透光区(I),仅允许部分光透过同时阻挡其余光的第二透光区(II),以及完全阻挡照射光的阻光区(III)。仅透过半色调掩模180的光能照射到第一感光膜170上。
随后,当通过半色调掩模180已曝光的第一感光膜170被显影时,如图6C中所示,在光通过阻光区(III)和第二透光区(II)被完全被阻挡或者部分阻挡的区域处,保留了第一到第四感光膜图案170a到170d,同时在光完全透过的透光区(I)处,第一感光膜已被完全去除,暴露出第二导电膜130的表面。
此时,在阻光区(III)处形成的第一到第三感光膜图案170A到170C比通过第二透光区(II)形成的第四感光膜图案170d厚。此外,在光完全透过第一透光区(I)的区域处,第一感光膜已被完全去除。这是因为使用了正型光致抗蚀剂,不过并不局限于此,在本发明中也能够使用负型光致抗蚀剂。
然后,如图6D中所示,通过使用第一到第四感光膜图案170a到170d作为掩模来有选择地去除下部非晶硅薄膜、n+非晶硅薄膜和第二导电膜,以在阵列基板110的像素部形成有源图案124,并在阵列基板110的数据焊盘部形成由第二导电膜形成的数据焊盘线117p。
此时,在有源图案124上形成分别由n+非晶硅薄膜和第二导电膜形成的、且已被构图成与有源图案124具有相同形状的第一n+非晶硅薄膜图案125’和第二导电膜图案130’。
此外,在数据焊盘线117p的下面形成由非晶硅薄膜和n+非晶硅薄膜形成的、且被已构图成与数据焊盘线117p具有相同形状的第一非晶硅薄膜图案120’和第二n+非晶硅薄膜图案125”。
之后,执行灰化处理,部分去除第一到第四感光膜图案170a到170d。然后,如图6E中所示,完全去除第二透光区(II)处的第四感光膜图案。
接下来,通过仅去除源极和漏极区以及与阻光区(III)相应的数据焊盘线117p上面的第四感光膜图案的厚度,第一到第三感光膜图案保留下来,作为第五到第七感光膜图案170a’到170c’。
之后,如图6F中所示,通过使用保留下的第五到第七感光膜图案170a’到170c’作为掩模有选择地去除第二导电膜图案的一部分,以在阵列基板110的像素部分形成由第二导电膜构成的源极122和漏极123以及数据线117。
此时,在有源图案124上形成由n+非晶硅薄膜形成的欧姆接触层125n,使有源图案124的源区和漏区与源极122和漏极123彼此欧姆接触。
按照此种方式,在本发明的第一实施例中,能够使用半色调掩模通过单个掩模处理形成有源图案124、源极122和漏极123,以及数据线117。
之后,如图4C和5C中所示,在上面形成有有源图案124的阵列基板110的整个表面上形成钝化层115b,然后通过光刻工艺(第三掩模工序)有选择地去除,以在阵列基板110的像素部形成暴露出一部分漏极123的第一接触孔140a,在阵列基板110的数据焊盘部和栅焊盘部分别形成暴露出一部分数据焊盘线117p和栅焊盘线116p的第二和第三接触孔140b和140c。
此时,通过第三掩模工序,在阵列基板的像素部形成由第三导电膜形成的,且通过第一接触孔140a与漏极123电连接的像素电极118。此外,在阵列基板110的数据焊盘部和栅焊盘部形成由第三导电膜形成的且与数据焊盘线117p和栅焊盘线116p电连接的数据焊盘电极127p和栅焊盘电极126p。
在本发明的实施例中,通过去除钝化层115b的厚度的一部分形成钝化层图案115b’,并且在钝化层图案115b’上形成像素电极118。
这里,第三掩模工序能使用半色调掩模和剥离工艺,从而能够形成第一到第三接触孔140a到140c,同时,能够形成通过第一到第三接触孔140a到140c与漏极123,数据焊盘线117p和栅焊盘线116p电连接的像素电极118、数据焊盘电极127p和栅焊盘电极126p。现在将参照附图描述第三掩模工序。
图7A到7H的剖面图表示图4C和5C中的第三掩模工序。
如图7A中所示,在上面形成有有源图案124、源极122和漏极123的阵列基板110的整个表面上形成钝化层115b。
此处,钝化层115b可由诸如氮化硅膜或氧化硅膜的无机绝缘层形成,或者可由诸如光丙烯(photoacryl)或苯并环丁烯(BCB)的有机绝缘层形成。
可以将钝化层115b形成为双层:第一钝化层具有相对较高的密度,第二钝化层具有相对较低的密度。在此情形中,当在蚀刻低密度的第二钝化层之后对高密度的第一钝化层进行蚀刻时,由于与在第一钝化层上沿垂直方向执行蚀刻相比,在水平方向,即第二钝化层的横向,能更有效地执行蚀刻,因此在第一钝化层的一部分厚度被保留的状态下,能有效地获得剥离液的渗入路径。
之后,如图7B中所示,在阵列基板110的整个表面上形成由诸如光致抗蚀剂的感光材料制成的第二感光膜270,通过半色调掩模280有选择地对其照射光。
半色调掩模280包括允许照射光完全透过的第一透光区(I),只允许一部分光透过同时阻挡其余光的第二透光区(II),以及完全阻挡照射光的阻光区(III)。只有透过半色调掩模280的光能照射到第一感光膜270。
随后,当通过半色调掩模280曝光的第一感光膜270被显影时,如图7C中所示,在光通过阻光区(III)和第二透光区(II)被完全阻挡或部分阻挡的区域处,第一到第四感光膜图案270a到270d保留下来,而在光完全透过的透光区(I)处,第二感光膜已被完全去除,暴露出钝化层115b的表面。
此时,在阻光区(III)处形成的第一到第三感光膜图案270a到270c比通过第二透光区(II)形成的第四感光膜图案270d厚。此外,在光完全透过第一透光区(I)的区域处,第二感光膜已被完全去除。这是因为使用了正型光致抗蚀剂,不过并不局限于此,本发明中也可以使用负型光致抗蚀剂。
然后,如图7D中所示,通过使用第一到第四感光膜图案270a到270d作为掩模有选择地去除下部钝化层115b的一部分,以形成第一接触孔140a,暴露出在阵列基板110的像素部处的漏极123的一部分。
此外,通过第三掩模工序,在阵列基板110的数据焊盘部和栅焊盘部形成暴露出一部分数据焊盘线117p和栅焊盘线116p的第二和第三接触孔140b和140c。
之后,执行灰化工艺,部分地去除第一到第四感光膜图案270a到270d。然后,如图7E中所示,完全去除第二透光区(II)处的第四感光膜图案。
然后,通过仅去除与阻光区(III)相应区域上第四感光膜图案的厚度,保留第一到第三感光膜图案作为第五到第七感光膜图案270a’到270c’。在此情形中,第一到第七感光膜图案270a’到270c’基本上没有保留的第一和第二透光区(I)和(II),指将要通过剥离工艺形成像素电极、数据焊盘电极和栅焊盘电极的区域。
之后,通过使用第五到第七感光膜图案270a’到270c’去除像素区处的钝化层115b的一部分厚度,获得剥离液的渗入路径。
在此情形中,如上所述,如果将钝化层115b形成为由高密度的第一钝化层和低密度的第二钝化层组成的双层,执行蚀刻,以便下部第一钝化层的一部分厚度得以保留。即,在蚀刻高密度的上部第二钝化层之后对高密度的第一钝化层进行蚀刻的过程中,与沿第一钝化层的垂直方向进行蚀刻相比,沿水平方向即沿横向进行蚀刻更有效,从而,在第一钝化层的一部分厚度保留的状态下,能足以保证剥离液的渗入路径。
作为参考,附图标记115b’表示通过去除钝化层115b的一部分厚度而形成的钝化层图案,在第五到第七感光膜图案270a’到270c’的下部,将包括钝化层图案115b’的钝化层115b的部分蚀刻到侧面以形成剥离液的渗入路径。
接下来,如图7F中所示,在阵列基板110的整个表面上形成第三导电膜150。
如图7G中所示,在剥离工艺之前执行一定的热处理,在形成于第五到第七感光膜图案270a’到270c’的第三导电膜150上产生裂缝。此处,附图标记150’表示在第五到第七感光膜图案270a’到270c’的表面上通过热处理形成了裂缝的第三导电膜图案。
之后,如图7H中所示,通过剥离工艺去除第三到第五感光膜图案,连同第三到第五感光膜图案一起,去除保留在除第一和第二透光区(I)和(II)以外部分处的第三导电膜图案。
在此情形中,保留在第一和第二透光区(I)和(II)处,即,位于第一到第三接触孔内和像素区的钝化层图案115b’上的第三导电膜,形成通过第一接触孔与漏极123电连接的像素电极118,并且形成通过第二和第三接触孔与数据焊盘线117p和栅焊盘线116p电连接的数据焊盘电极127p和栅焊盘电极126p。
剥离工艺是这样一种工艺,其中,在诸如第三到第五感光膜图案的感光材料上沉积一定厚度的诸如第三导电膜的导电金属材料,并浸入诸如剥离液的溶液中,连同第三到第五感光膜图案一起去除沉积在第三到第五感光膜图案上的金属材料。在此情形中,在第一到第三接触孔内以及在保护膜图案115b’上形成的金属材料没有被去除而是保留下来,以形成像素电极118、数据焊盘电极127p和栅焊盘电极126p。
在此情形中,将像素电极118的一部分形成为与前一条栅线116的一部分重叠,与栅线116一起构成存储电容,它们之间设有下部栅绝缘层115a和钝化层图案115’。
图8A到8E的放大剖面图表示执行根据本发明的剥离操作时膜晶体管的一部分。
首先,如图8A中所示,在阵列基板110的整个表面上形成第三导电膜150。
第三导电膜150由诸如ITO(氧化铟锡)或IZO(氧化铟锌)的具有良好透光性的透明导电材料制成以形成像素电极、栅焊盘电极和数据焊盘电极。
在执行剥离工艺之前,在上面形成有第三导电膜150的阵列基板110上执行一定的热处理。
通过使用烤炉的热风,在大约100℃到150℃下执行热处理大约10到30分钟,如果使用热板,则可以在大约130℃到180℃下执行3到5分钟的热处理。
当执行热处理时,如图8B中所示,在第五到第七感光膜图案270a’到270c’内形成一定的空气隙(H),增大第三导电膜150的内压。
例如,当在140℃下执行大约9分钟的热处理时,如图8C中所示,第五到第七感光膜图案270a’到270c’的体积膨胀,使感光膜通过没有沉积第三导电膜150的剥离液的渗入路径流动,使得第五到第七感光膜图案270a’到270c’上的第三导电膜150剥落。
当执行大约18到24分钟的热处理时,如图8D中所示,由于空气隙(H)导致第三导电膜剥落,第三导电膜的内压增加,在第三导电膜上产生裂缝。
然后,随着裂缝的产生,分离的第三导电膜图案150’将被去除,随着第三导电膜分离,如图8E中所示,剥离液渗入暴露出的感光膜的内部,继续剥离操作。
按照这种方式,在本发明的实施例中,由于通过热处理预先在第三导电膜上形成裂缝,尽管没有足够保证剥离液的渗入路径,也很容易进行剥离工艺。
尽管附图中没有示出,对于像素电极朝前一栅线延伸的像素区的边缘部分的垂直结构来说,去除上面形成有像素电极的阵列基板的像素区上的钝化层的一部分厚度,与没有去除部分钝化层的像素区的外围形成台阶。
这是因为在执行剥离工艺时,在通过使用半色调掩模仅去除在像素区的钝化层的一部分厚度之后,沉积透明导电膜,目的在于方便剥离工艺,不会发生通过热处理而腐蚀焊盘部以及透明导电膜的裂缝的问题。
通过施加给图像显示部外边缘的密封剂,按照面对面的方式将根据本发明实施例的阵列基板粘接到滤色器基板。在此情形中,滤色器基板包括用于防止光泄漏到TFT的黑色矩阵;栅线和数据线;以及用于实现红色、绿色和蓝色的滤色器。
通过在滤色器基板或阵列基板上形成的装配栓,进行滤色器基板与阵列基板的粘接。
在本发明的实施例中,使用非晶硅薄膜的非晶硅TFT作为有源图案的一个示例,不过本发明并不局限于此,还可以使用利用多晶硅薄膜的多晶硅TFT作为有源图案。
此外,为了描述根据本发明的实施例,以沿垂直于基板的方向驱动向列相液晶分子的扭曲向列(TN)模式LCD为例,不过,本发明并不局限于此,可应用于沿平行于基板的方向驱动液晶分子的面内切换(PS)模式LCD,将视角提高到超过170℃。
本发明还可以应用于通过使用TFT制造的不同的显示器件,例如,OLED(有机发光二极管)显示器件,其中OLED与驱动晶体管连接。
在不偏离本发明精神或本质特征的条件下可以通过多种方式实施本发明,还应当理解,除非特别指出,否则上述实施例不受前面描述的任何细节的限制,而应当在所附权利要求限定的精神和范围内作广义地理解,从而落入权利要求的边界和界限内,或者这些边界和界限的等效范围内的所有改变和变型,都由所附权利要求涵盖。
Claims (14)
1.一种用于制造液晶显示器的方法,包括:
提供分割成像素部以及数据和栅焊盘部的第一基板;
通过第一掩模工序在所述第一基板的像素部形成栅极和栅线;
在所述第一基板上形成绝缘层;
通过第二掩模工序在所述第一基板的所述像素部形成有源图案和源极/漏极,并形成与所述栅线相交的数据线以限定像素区域;
在所述第一基板上形成钝化层;
通过第三掩模工序在所述钝化层上形成具有第一厚度的第一到第三感光膜图案和具有第二厚度的第四感光膜图案;
通过使用第一到第四感光膜图案作为掩模有选择地去除所述钝化层的一部分以形成暴露出一部分漏极的第一接触孔;
去除所述第四感光膜图案,同时形成具有第三厚度的第五到第七感光膜图案;
通过使用所述第五到第七感光膜图案作为掩模,去除所述钝化层的厚度的一部分;
在所述第一基板的整个表面上形成透明导电膜;
通过对所述第一基板进行热处理,在所述导电膜上形成裂缝;
去除第三到第五感光膜图案,同时去除所述第三到第五感光膜图案上的所述透明导电膜,形成通过所述第一接触孔与所述漏极电连接的像素电极;以及
将所述第一基板与第二基板进行粘接。
2.如权利要求1所述的方法,进一步包括:
通过所述第一掩模工序在所述第一基板的栅焊盘部形成栅焊盘线。
3.如权利要求1所述的方法,进一步包括:
通过所述第二掩模工序在所述第一基板的数据焊盘部形成数据焊盘线。
4.如权利要求3所述的方法,进一步包括:
通过使用感光膜图案作为掩模有选择地去除所述钝化层的一部分,形成将所述数据焊盘线的一部分暴露在外的第二接触孔。
5.如权利要求2所述的方法,进一步包括:
通过使用感光膜图案作为掩模有选择地去除所述钝化层和所述栅绝缘层的一部分,以形成将所述栅焊盘线的一部分暴露在外的第三接触孔。
6.如权利要求1所述的方法,其中,所述钝化层包括具有相对较高密度的第一钝化层和具有相对较低密度的第二钝化层。
7.如权利要求1所述的方法,其中,在100℃到180℃下执行热处理。
8.如权利要求1所述的方法,其中,通过所述热处理,在第三到第五感光膜图案内形成一定的空气隙,所述第三到第五感光膜图案的体积发生膨胀,由于空气隙导致所述第三导电膜剥离,所述第三导电膜的内压增大,从而在所述第三导电膜上形成裂缝。
9.一种液晶显示器件,包括:
位于第一基板上的栅极和栅线;
位于所述第一基板上的栅绝缘层;
位于所述栅绝缘层上的有源图案和源极/漏极,以及与栅线交叉的数据线,用以限定像素区域;
位于所述第一基板上的钝化层,所述钝化层包括具有相对较高密度的第一钝化层和具有相对较低密度的第二钝化层;
位于所述钝化层处的接触孔,将所述漏极的一部分暴露在外;
通过所述接触孔与所述漏极电连接的像素电极;以及
粘接到所述第一基板的第二基板,
其中,在所述第二钝化层被去除的状态下,所述栅绝缘层和所述第一钝化层的一部分厚度得到保留,在像素区域处像素电极位于其上。
10.一种用于制造液晶显示器的方法,包括:
通过第一掩模工序在基板上形成栅极和栅线;
在所述基板的整个表面上形成栅绝缘层;
通过第二掩模工序在所述栅绝缘层上的半导体层的上部分别形成半导体层以及源极和漏极,并形成与所述半导体层和所述源极连接并与所述栅线相交以限定像素区域的数据线;
在所述基板的整个表面上形成具有第一厚度的钝化层;
通过第三掩模工序,在所述钝化层上与所述数据线、所述栅极和所述源 极相应地形成具有第二厚度的第一感光膜图案,与所述像素区域相应地形成具有比所述第二厚度薄的第三厚度的第二感光膜图案,对形成在所述漏极上的具有第一厚度的所述钝化层进行曝光;
使用第一和第二感光膜图案作为掩模去除具有第一厚度的已曝光的钝化层,以形成将所述漏极的一部分暴露在外的接触孔;
去除具有第三厚度的第二感光膜图案,以暴露出具有第一厚度的所述钝化层,同时形成具有第二厚度的第一感光膜图案,形成具有比第二厚度薄的第四厚度的第三感光膜图案;
通过使用具有第四厚度的第三感光膜图案作为掩模蚀刻具有第一厚度的已曝光钝化层,以形成具有比第一厚度薄的第五厚度的钝化层;
在具有第四厚度的第三感光膜图案和具有第五厚度的钝化层的上部形成透明导电膜,所述透明导电膜通过所述接触孔与所述漏极接触;
在具有第四厚度的第三感光膜图案的上部执行热处理,在透明导电膜上形成裂缝;以及
通过透明导电膜的所述裂缝渗入剥离液来执行剥离工艺,以去除具有第四厚度的第三感光膜图案和上部透明导电膜,从而在像素区域处形成由透明导电膜构成的像素电极。
11.如权利要求10所述的方法,其中,通过将一部分像素电极朝上延伸到前一条栅线,形成存储电容,因而与所述像素电极重叠的所述前一条栅线形成作为第一存储电极,所述像素电极作为第二电极,并且在所述像素电极与所述前一条栅线之间形成栅绝缘层,以具有第五厚度的钝化层作为介电层。
12.如权利要求10所述的方法,其中,在100℃到180℃下执行所述热处理。
13.如权利要求10所述的方法,其中,所述热处理过程包括:
通过所述热处理在具有第四厚度的第三感光膜图案中形成空气隙;
根据在具有第四厚度的第三感光膜图案中形成的空气隙,使具有第四厚度的第三感光膜图案的体积发生膨胀;以及
根据具有第四厚度的第三感光膜图案体积的膨胀,在所述透明导电膜上形成裂缝。
14.如权利要求10所述的方法,其中,所述形成具有第五厚度的钝化层 包括:
蚀刻具有第一厚度的钝化层,以暴露出具有第四厚度的第三感光膜图案的下端,从而形成所述剥离液的渗入路径。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080047123 | 2008-05-21 | ||
KR10-2008-0047123 | 2008-05-21 | ||
KR1020080047123A KR101048927B1 (ko) | 2008-05-21 | 2008-05-21 | 액정표시장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101587272A CN101587272A (zh) | 2009-11-25 |
CN101587272B true CN101587272B (zh) | 2012-04-04 |
Family
ID=41341831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101894241A Expired - Fee Related CN101587272B (zh) | 2008-05-21 | 2008-12-24 | 液晶显示器件及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8054395B2 (zh) |
KR (1) | KR101048927B1 (zh) |
CN (1) | CN101587272B (zh) |
TW (1) | TWI468822B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101474774B1 (ko) * | 2008-07-07 | 2014-12-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
TWI491303B (zh) * | 2009-06-29 | 2015-07-01 | 群創光電股份有限公司 | 影像顯示系統 |
CN101957529B (zh) * | 2009-07-16 | 2013-02-13 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
JP5806043B2 (ja) * | 2010-08-27 | 2015-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
KR101753802B1 (ko) * | 2010-09-20 | 2017-07-04 | 엘지디스플레이 주식회사 | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 |
CN102456619B (zh) * | 2010-10-22 | 2014-01-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
CN102983103B (zh) * | 2012-12-10 | 2015-09-16 | 京东方科技集团股份有限公司 | 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 |
CN103199060B (zh) * | 2013-02-17 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法及显示装置 |
CN103715137B (zh) | 2013-12-26 | 2018-02-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN105204241B (zh) * | 2014-06-20 | 2021-05-07 | 三星显示有限公司 | 液晶显示器 |
KR20160017321A (ko) * | 2014-08-04 | 2016-02-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
GB201420245D0 (en) * | 2014-11-14 | 2014-12-31 | Bae Systems Plc | Sensor manufacture |
CN104733473A (zh) | 2015-03-13 | 2015-06-24 | 京东方科技集团股份有限公司 | 显示基板及其制备方法 |
TWI561894B (en) * | 2015-05-29 | 2016-12-11 | Hon Hai Prec Ind Co Ltd | Manufacturing method of making electronic connection structure, tft substrate, and insulation layer |
KR102359607B1 (ko) | 2015-09-22 | 2022-02-08 | 삼성디스플레이 주식회사 | 표시 장치 |
US10651426B2 (en) * | 2016-11-30 | 2020-05-12 | Lg Display Co., Ltd. | Organic light emitting diode display device |
CN109786321B (zh) * | 2018-12-25 | 2022-07-22 | 惠科股份有限公司 | 阵列基板的制备方法、装置及显示面板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
JP2002098995A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
KR100469345B1 (ko) * | 2001-11-22 | 2005-02-02 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 제조방법 |
KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
US7279370B2 (en) * | 2003-10-11 | 2007-10-09 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
US7760317B2 (en) * | 2003-10-14 | 2010-07-20 | Lg Display Co., Ltd. | Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display |
KR100566816B1 (ko) * | 2003-11-04 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101183425B1 (ko) * | 2005-06-30 | 2012-09-14 | 엘지디스플레이 주식회사 | 액정 표시 장치의 제조 방법 및 장치 |
TWI322288B (en) * | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
KR20080002258A (ko) * | 2006-06-30 | 2008-01-04 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
KR101201972B1 (ko) * | 2006-06-30 | 2012-11-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
-
2008
- 2008-05-21 KR KR1020080047123A patent/KR101048927B1/ko active IP Right Grant
- 2008-12-10 TW TW97148016A patent/TWI468822B/zh not_active IP Right Cessation
- 2008-12-24 CN CN2008101894241A patent/CN101587272B/zh not_active Expired - Fee Related
- 2008-12-24 US US12/318,317 patent/US8054395B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20090121032A (ko) | 2009-11-25 |
TWI468822B (zh) | 2015-01-11 |
US20090290083A1 (en) | 2009-11-26 |
TW200949402A (en) | 2009-12-01 |
CN101587272A (zh) | 2009-11-25 |
KR101048927B1 (ko) | 2011-07-12 |
US8054395B2 (en) | 2011-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101587272B (zh) | 液晶显示器件及其制造方法 | |
CN101256984B (zh) | 液晶显示装置及其制造方法 | |
CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
CN101211863B (zh) | 液晶显示器件及其制造方法 | |
CN102819156B (zh) | 边缘场切换液晶显示装置的制造方法 | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
WO2013155830A1 (zh) | 阵列基板的制造方法、阵列基板及显示装置 | |
CN102148195A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
KR101996656B1 (ko) | 표시장치 및 이의 리페어 방법 | |
WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102569185A (zh) | 阵列基板及其制造方法和液晶显示器 | |
JP2007114773A (ja) | アレイ基板及びこれの製造方法 | |
CN102468243A (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
CN106024705B (zh) | Tft基板的制作方法 | |
US20050078246A1 (en) | Liquid crystal display panel device and method of fabricating the same | |
US20090135347A1 (en) | Display device and manufacturing method thereof | |
CN103293803B (zh) | 用于ffs模式液晶显示器的阵列基板及其制造方法 | |
KR20070060827A (ko) | 액정표시장치 및 그 제조방법 | |
CN101464573B (zh) | 液晶显示设备及其制造方法 | |
CN101207092B (zh) | 液晶显示器件及其制造方法 | |
KR20070091497A (ko) | 액정표시장치 및 그 제조방법 | |
CN102629572A (zh) | 一种薄膜晶体管液晶显示器阵列基板及制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120404 Termination date: 20181224 |
|
CF01 | Termination of patent right due to non-payment of annual fee |