CN101256984B - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN101256984B
CN101256984B CN2007103073771A CN200710307377A CN101256984B CN 101256984 B CN101256984 B CN 101256984B CN 2007103073771 A CN2007103073771 A CN 2007103073771A CN 200710307377 A CN200710307377 A CN 200710307377A CN 101256984 B CN101256984 B CN 101256984B
Authority
CN
China
Prior art keywords
light
sensitive surface
surface pattern
electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007103073771A
Other languages
English (en)
Other versions
CN101256984A (zh
Inventor
宋寅德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101256984A publication Critical patent/CN101256984A/zh
Application granted granted Critical
Publication of CN101256984B publication Critical patent/CN101256984B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造液晶显示装置的方法包括：提供被分成像素部、数据焊盘部和选通焊盘部的第一基板；通过第一掩模工艺在第一基板的像素部形成栅极和选通线；在第一基板上形成栅绝缘膜；通过第二掩模工艺在第一基板的像素部形成有源图案及源极和漏极并形成与选通线交叉以限定像素区的数据线；在第一基板上形成钝化层；通过第三掩模工艺在钝化层上形成包括第一厚度的第一感光膜图案和第二厚度的第二感光膜图案的感光膜图案；通过使用感光膜图案作为掩模选择性地去除部分钝化层以形成暴露部分漏极的第一接触孔；去除部分第一和第二感光膜图案以去除第二感光膜图案并形成第三厚度的第三感光膜图案；在第一基板的整个表面上形成透明导电膜；去除第三感光膜图案及第三感光膜图案上的导电膜以形成通过第一接触孔与漏极电连接的像素电极；接合第一和第二基板。

Description

液晶显示装置及其制造方法
技术领域
本发明的实施方式涉及一种显示装置，更具体地说，涉及一种制造液晶显示装置的方法。尽管本发明的实施方式适合宽范围的应用，但是其尤其适于通过减少掩模的数量来简化制造过程、降低制造成本并提高成品率。
背景技术
随着消费者对于信息显示器的兴趣日益增长并且对于便携式(移动)信息装置的需求日益增加，对轻且薄的平板显示器(“FPD”)的研究和商业化也有所增加。
在FPD中，液晶显示器(“LCD”)是通过利用液晶的光学各向异性而显示图像的装置。LCD装置表现出优异的分辨率以及颜色和图像质量，因此其被广泛用于笔记本式计算机或台式监视器等。
LCD包括滤色器基板、阵列基板以及形成在滤色器基板与阵列基板之间的液晶层。
通常用于LCD的有源矩阵(AM)驱动方法是这样的方法，在该方法中，通过使用非晶硅薄膜晶体管(a-Si TFT)作为开关元件来驱动像素部分中的液晶分子。
在LCD的制造工艺中，基本上执行多个掩模工艺(即，曝光(photographing)工艺)来制造包括TFT的阵列基板，因此用于减少掩模工艺的数量的方法会提高生产率。
下面将参照图1详细地描述LCD的总体结构。
图1是表示普通LCD的分解立体图。
如图1所示，该LCD包括滤色器基板5、阵列基板10以及形成在滤色器基板5与阵列基板10之间的液晶层30。
滤色器基板5包括：滤色器(C)，其包括实现红色、绿色和蓝色的多个子滤色器7；黑底(black matrix)6，用于划分子滤色器7并阻挡光通过液晶层30透射；以及透明公共电极8，用于向液晶层30施加电压。
阵列基板10包括：选通线16和数据线17，它们垂直和水平地设置以限定多个像素区(P)；作为开关元件的TFT，它们形成在选通线16和数据线17的各交叉处；以及形成在像素区(P)上的像素电极18。
通过形成在图像显示区的边缘处的密封剂(未示出)以面对的方式接合滤色器基板5和阵列基板10以形成液晶板，并且通过形成在滤色器基板5或阵列基板10上的接合键(key)来进行滤色器基板5和阵列基板10的接合。
图2A至图2E是依次表示图1中的LCD的阵列基板的制造工艺的剖视图。
如图2A所示，通过使用光刻工艺(第一掩模工艺)在基板上形成由导电材料制成的栅极21。
接着，如图2B所示，在其上形成有栅极21的基板10的整个表面上依次淀积第一绝缘膜15a、非晶硅薄膜和n+非晶硅薄膜，并且通过使用光刻工艺(第二掩模工艺)对非晶硅薄膜和n+非晶硅薄膜选择性地进行构图，以在栅极21上形成由非晶硅薄膜形成的有源图案24。
在这种情况下，在有源图案24上形成已按照与有源图案24相同的形式进行了构图的n+非晶硅薄膜图案25。
此后，如图2C所示，在阵列基板10的整个表面上淀积不透明导电膜，并随后通过使用光刻工艺(第三掩模工艺)对其选择性地进行构图，以在有源图案24的上部处形成源极22和漏极23。此时，通过第三掩模工艺去除形成在有源图案24上的n+非晶硅薄膜图案的特定部分，以在有源图案24与源极22和漏极23之间形成欧姆接触层25’。
随后，如图2D所示，在其上形成有源极22和漏极23的阵列基板10的整个表面上淀积第二绝缘膜15b，并通过光刻工艺(第四掩模工艺)去除第二绝缘膜15b的一部分，以形成曝露出漏极23的一部分的接触孔40。
如图2E所示，在阵列基板10的整个表面上淀积透明导电金属材料，然后通过使用光刻工艺(第五掩模工艺)对其选择性地进行构图，以形成通过接触孔40与漏极23电连接的像素电极18。
如上所述，在根据现有技术制造包括TFT的阵列基板时，必须执行总共五个光刻工艺，以对栅极、有源图案、源极和漏极、接触孔以及像素电极进行构图。
光刻工艺是将形成在掩模上的图案转印到其上淀积有薄膜的基板上以形成期望图案的工艺，其包括多个工艺，例如涂覆感光溶液的工艺、曝光工艺和显影工艺等，这会使成品率降低。
具体地说，因为用于形成图案而设计的掩模非常昂贵，所以随着在这些工艺中使用的掩模数量的增加，LCD的制造成本成比例地增加。
发明内容
因此，本发明的实施方式致力于一种用于制造液晶显示(LCD)装置的方法，其基本上克服了由于现有技术的局限和缺陷而导致的一个或更多个问题。
本发明的实施方式的一个目的是提供一种制造LCD的方法，该方法能够通过执行掩模工艺三次来制造扭曲向列(TN)模式的阵列基板。
本发明的实施方式的另一目的是提供一种制造LCD的方法，该方法能够通过执行掩模工艺三次来制造面内切换(IPS)模式的阵列基板。
本发明实施方式的其它特征和优点将在随后的说明中进行阐述，并且将根据该说明而部分地变得清楚，或者可以通过实施本发明的实施方式而获知。本发明实施方式的上述目的和其它优点可以通过在说明书及其权利要求书以及附图中具体指出的结构来实现并获得。
为了实现这些目的和其它优点，并且根据本发明实施例的目的，正如具体实施和广泛描述的那样，一种制造液晶显示(LCD)装置的方法包括：提供被划分成像素部分、数据焊盘部分和选通焊盘部分的第一基板；通过第一掩模工艺在所述第一基板的所述像素部分处形成栅极和选通线；在所述第一基板上形成栅绝缘膜；通过第二掩模工艺在所述第一基板的所述像素部分处形成有源图案以及源极和漏极，并形成与所述选通线交叉以限定像素区的数据线；在所述第一基板上形成钝化层；通过第三掩模工艺在所述钝化层上形成感光膜图案，该感光膜图案包括具有第一厚度的第一感光膜图案和具有第二厚度的第二感光膜图案；通过使用所述感光膜图案作为掩模选择性地去除所述钝化层的一部分，以形成曝露出所述漏极的一部分的第一接触孔；去除所述第一和第二感光膜图案的一部分，以去除所述第二感光膜图案并形成具有第三厚度的第三感光膜图案；在所述第一基板的整个表面上形成透明导电膜；去除所述第三感光膜图案以及该第三感光膜图案上的导电膜，以形成通过所述第一接触孔与所述漏极电连接的像素电极；以及接合所述第一基板和第二基板。
应当理解，以上的概述与以下的详述都是示例性和解释性的，旨在提供对如所要求保护的实施方式的进一步解释。
附图说明
包括附图以提供对本发明的进一步理解，并且并入附图而构成本说明书的一部分，附图示出了本发明的实施方式并与本说明书一起用于解释本发明的原理。
在附图中：
图1是表示普通液晶显示器(LCD)的分解立体图；
图2A至图2E是依次表示图1中的LCD的阵列基板的制造工艺的剖视图；
图3是表示根据本发明第一实施方式的LCD的阵列基板的一部分的平面图；
图4A至图4C是依次表示沿着图3中的阵列基板的线IIIa-IIIa’、IIIb-IIIb和IIIc-IIIc截取的制造工艺的剖视图；
图5A至图5F是依次表示图4B中的第二掩模工艺的剖视图；
图6A至图6G是依次表示图4C中的第三掩模工艺的剖视图；
图7是表示根据本发明第二实施方式的LCD的阵列基板的一部分的平面图；
图8是表示根据本发明第三实施方式的LCD的阵列基板的一部分的平面图；
图9A至图9C是依次表示沿着图8中的阵列基板的线VIIIa-VIIIa’、VIIIb-VIIIb和VIIIc-VIIIc截取的制造工艺的剖视图；
图10A至图10C是依次表示图8中的阵列基板的制造工艺的平面图；
图11A至图11F是依次表示图9A和图10A中的第一掩模工艺的剖视图；以及
图12A至图12G是依次表示图9C和图10C中的第三掩模工艺的剖视图。
具体实施方式
下面将参照附图详细地描述液晶显示器(LCD)及其制造方法。
图3是表示根据本发明第一实施方式的LCD的阵列基板的一部分的平面图，其中为便于说明而示出了像素部分的包括薄膜晶体管的单个像素。
实际上，N条选通线和M条数据线被形成为彼此交叉以限定M×N个像素。为简化说明，仅示出了单个像素。
如图3所示，在根据本发明第一实施方式的阵列基板110上，选通线116和数据线被形成为垂直和水平地设置以限定像素区。作为开关元件的薄膜晶体管(TFT)形成在选通线116和数据线117的交叉处。像素电极118形成在像素区内，并与TFT相连以与滤色器基板(未示出)的公共电极一起驱动液晶(未示出)。
该TFT包括与选通线116相连的栅极121、与数据线117相连的源极122以及与像素电极118相连的漏极123。该TFT还包括有源图案，该有源图案通过提供给栅极121的栅电压而在源极122和漏极123之间形成导电通道。
源极122的一部分沿一个方向延伸以形成数据线117的一部分，并且漏极123的一部分向像素区延伸，以通过形成在钝化层(未示出)处的第一接触孔140与像素电极118电连接。
前一选通线116’的一部分与像素电极118的一部分交叠，并在二者之间插设有第一绝缘膜(未示出)，以形成存储电容器Cst。存储电容器Cst用于一致地保持施加给液晶电容器的电压，直到接收到下一信号为止。也就是说，阵列基板110的像素电极118与滤色器基板的公共电极一起形成液晶电容器，并且通常施加给液晶电容器的电压在接收到下一信号之前并不被保持而是漏掉。因而，为了一致地保持所施加的电压，存储电容器Cst应该与液晶电容器相连。
除了保持信号之外，存储电容器还可以具有稳定灰度级显示、减少闪烁效应、减少残像的形成等的效果。
选通焊盘电极126p和数据焊盘电极127p形成在阵列基板110的边缘部分处并与选通线116和数据线117电连接，并且将从外部驱动电路单元(未示出)施加的扫描信号和数据信号分别传送给选通线116和数据线117。
也就是说，选通线116和数据线117向驱动电路单元延伸以与对应的选通焊盘线116p和数据焊盘线117p相连，并且选通焊盘线116p和数据焊盘线117p通过与选通焊盘线116p和数据焊盘线117p电连接的选通焊盘电极126p和数据焊盘电极127p从驱动电路单元接收扫描信号和数据信号。
数据焊盘电极127p通过第二接触孔140b与数据焊盘线117p电连接，并且选通焊盘电极126p通过第三接触孔140c与选通焊盘线116p电连接。
这里，在根据本发明第一实施方式的LCD中，通过使用半色调掩模或衍射(狭缝)掩模(以下假设在指明半色调掩模时，意味着其也包括狭缝(衍射)掩模)通过单个掩模工艺形成有源图案、源极122和漏极123以及数据线117，并且使用半色调掩模和剥离工艺(lift-off process)通过单个掩模工艺同时形成接触孔和像素电极。也就是说，可以通过总共三个掩模工艺制造阵列基板，这将在下面进行详细描述。
图4A至图4C是依次表示沿着图3中的阵列基板的线IIIa-IIIa’、IIIb-IIIb和IIIc-IIIc截取的制造工艺的剖视图。左侧表示制造阵列基板的像素部分的工艺，右侧表示制造阵列基板的数据焊盘部分和选通焊盘部分的后续工艺。
如图4A所示，在由诸如玻璃的透明绝缘材料制成的阵列基板110的像素部分上形成栅极121和选通线116’，并且在阵列基板110的选通焊盘部分上形成选通焊盘线116p。
附图标记116’表示相对于对应像素的前一选通线，该对应像素的选通线116’和前一选通线116’以相同的方式形成。
在这种情况下，通过在阵列基板110的整个表面上淀积第一导电膜并通过光刻工艺(第一掩模工艺)对其选择性地进行构图，来形成栅极121、选通线116’和选通焊盘线116p。
这里，第一导电膜可以由诸如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)和钼(Mo)等的低电阻不透明导电材料制成。而且，第一导电膜可以通过叠置两个或更多个低电阻导电材料而形成为多层结构。
接下来，如图4B所示，在其上形成有栅极121、选通线116’和选通焊盘线116p的阵列基板110的整个表面上形成栅绝缘膜115a、非晶硅薄膜、n+非晶硅薄膜和第二导电膜，然后通过光刻工艺(第二掩模工艺)选择性地去除栅绝缘膜115a、非晶硅薄膜、n+非晶硅薄膜和第二导电膜，以在阵列基板110的像素部分处形成由非晶硅薄膜形成的有源图案124、以及由第二导电膜形成并与有源图案124的源区和漏区电连接的源极122和漏极123。
而且，通过第二掩模工艺，在阵列基板110的数据焊盘部分处形成由第二导电膜形成的数据焊盘线117p。
此时，在有源图案124上形成由n+非晶硅薄膜形成并以与源极122和漏极123相同的形式进行了构图的欧姆接触层125n。
此外，在数据焊盘线117p的下部处形成第一非晶硅薄膜120’和第二n+非晶硅薄膜图案125”，它们由非晶硅薄膜和n+非晶硅薄膜形成并以与数据焊盘线117p相同的形式进行了构图。
在本发明的第一实施方式中，使用半色调掩模通过单个掩模工艺(第二掩模工艺)同时形成有源图案124、源极122和漏极123以及数据线(未示出)。下面将详细地描述第二掩模工艺。
图5A至图5F是表示图4B中的第二掩模工艺的剖视图。
如图5A所示，在其上形成有栅极121、选通线116’和选通焊盘线116p的阵列基板110的整个表面上形成第一绝缘膜115a、非晶硅薄膜120、n+非晶硅薄膜125和第二导电膜130。
在这种情况下，第二导电膜130可以由诸如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)、钼(Mo)、钼合金等的低电阻不透明导电材料制成，以形成源极、漏极和数据线。
此后，如图5B所示，在阵列基板110的整个表面上形成由诸如光刻胶的感光材料制成的第一感光膜170，通过第一半色调掩模180向其上选择性地照射光。
第一半色调掩模180包括允许所照射的光通过其完全透射的第一透射区(I)、仅允许光通过其部分地透射同时阻挡其余的光的第二透射区(II)以及完全阻挡所照射的光的阻挡区(III)。仅通过第一半色调掩模180透射的光可照射到第一感光膜170上。
随后，当如图5C所示对已通过第一半色调掩模180进行了曝光的第一感光膜170进行显影时，分别具有特定厚度的第一至第四感光膜图案170a至170d剩余在光已通过阻挡区(III)和第二透射区(II)完全阻挡或部分阻挡的区域处，并且完全去除了在光已通过其完全透射的透射区(I)处的第一感光膜，以曝露出第二导电膜130的表面。
形成在阻挡区III处的第一至第三感光膜170a至170c比通过第二透射区II形成的第四感光膜图案170d厚。另外，完全去除了在光已通过第一透射区I完全透射的区域处的第一感光膜。这是因为使用了正型光刻胶。但是，在本发明的实施方式中也可以使用负型光刻胶。
此后，如图5D所示，通过使用第一至第四感光膜图案170a至170d作为掩模来选择性地去除非晶硅薄膜、n+非晶硅薄膜和第二导电膜，以在阵列基板110的像素部分处形成由非晶硅薄膜形成的有源图案124，并在阵列基板的数据焊盘部分处形成由第二导电膜形成的数据焊盘线117p。
形成在阻挡区III处的第一至第三感光膜图案170a至170c比通过第二透射区II形成的第四感光膜图案170d厚。另外，完全去除了在光已通过第一透射区I完全透射的区域处的第一感光膜。这是因为使用了正型光刻胶。但是，在本发明的实施方式中也可以使用负型光刻胶。
此后，如图5D所示，通过使用第一至第四感光膜图案170a至170d作为掩模来选择性地去除第一绝缘膜115a、非晶硅薄膜、n+非晶硅薄膜和第二导电膜，以在阵列基板110的像素部分处形成由非晶硅薄膜形成的有源图案124，并在阵列基板110的数据焊盘部分处形成由第二导电膜形成的数据焊盘线117p。
此时，在有源图案124的上部处形成第一n+非晶硅薄膜图案125’和第二导电膜图案130’，它们分别由n+非晶硅薄膜和第二导电膜形成并以与有源图案124相同的形式进行了构图。
另外，在数据焊盘线117p的下部处形成第一非晶硅薄膜图案120’和第二n+非晶硅薄膜图案125”，它们分别由非晶硅薄膜和n+非晶硅薄膜形成并以与数据焊盘线117p相同的形式进行了构图。
然后，进行灰化工艺以去除第一至第四感光膜图案170a至170d的一部分。
然后，如图5E所示，完全去除第二透射区II的第四感光膜图案。在这种情况下，通过在与阻挡区III相对应的源极区域、漏极区域和数据焊盘线117p处仅去除第四感光膜图案的厚度，使第一至第三感光膜图案留作第五至第七感光膜图案170a’至170c’。
此后，如图5F所示，通过使用留下的第五至第七感光膜图案170a’至170c’作为掩模来去除第二导电膜图案的一部分，以在阵列基板110的像素部分处形成由第二导电膜形成的源极122、漏极123和数据线。
此时，在有源图案124上形成欧姆接触层125n，该欧姆接触层由n+非晶硅薄膜形成并使得有源图案124的源区和漏区与源极122和漏极123彼此欧姆接触。
在本发明的第一实施方式中，使用半色调掩模通过单个掩模工艺形成有源图案124、源极122和漏极123以及数据线。
如图4C所示，在其上形成了有源图案124的阵列基板110的整个表面上形成钝化层115b，并通过光刻工艺(第三掩模工艺)选择性地去除该钝化层，以在阵列基板110的像素部分处形成曝露出漏极123的一部分的第一接触孔，并在阵列基板110的数据焊盘部分和选通焊盘部分处形成曝露出数据焊盘线117p和选通焊盘线116p的一部分的第二和第三接触孔。
在这种情况下，通过第三掩模工艺在阵列基板110的像素部分处形成由第三导电膜形成并通过第一接触孔与漏极123电连接的像素电极118。
另外，在阵列基板110的数据焊盘部分和选通焊盘部分处形成数据焊盘电极127p和选通焊盘电极126p，它们由第三导电膜形成并通过第二和第三接触孔与数据焊盘线117p和选通焊盘线116p电连接。
这里，通过使用半色调掩模和剥离工艺的第三掩模工艺，可以形成第一至第三接触孔，同时通过单个掩模工艺可以形成像素电极118、数据焊盘电极127p和选通焊盘电极126p，它们通过第一至第三接触孔与漏极123、数据焊盘线117p和选通焊盘线116p电连接。下面将参照附图详细地描述第三掩模工艺。
图6A至图6G是依次表示图4C中的第三掩模工艺的剖视图。
如图6A所示，在其上形成了有源图案124、源极122和漏极123的阵列基板110的整个表面上形成钝化层115b。
这里，钝化层115b可以由诸如氮化硅膜或二氧化硅膜的无机绝缘膜形成，或者可以由诸如光丙烯(photoacryl)或苯并环丁烯(BCB)的有机绝缘膜形成。
接下来，如图6B所示，在阵列基板110的整个表面上形成由诸如光刻胶的感光材料制成的第二感光膜270，通过第二半色调掩模280对第二感光膜270选择性地照射光。
第二半色调掩模280包括允许所照射的光通过其完全透射的第一透射区(I)、仅允许光通过其部分地透射同时阻挡其余的光的第二透射区(II)以及完全阻挡所照射的光的阻挡区(III)。仅通过第二半色调掩模280透射的光可照射到第二感光膜270上。
随后，当如图6C所示对已通过第二半色调掩模280进行了曝光的第二感光膜270进行显影时，分别具有特定厚度的第一和第二感光膜图案270a和270b保留在光已通过阻挡区(III)和第二透射区(II)被完全阻挡或部分阻挡的区域处，并且完全去除了在光已通过其完全透射的透射区(I)处的第二感光膜，以曝露出钝化膜115b的表面。
形成在阻挡区III处的第一感光膜图案270a比通过第二透射区II形成的第二感光膜图案270b厚。另外，完全去除了在光已完全通过第一透射区I透射的区域处的第二感光膜。这是因为使用了正型光刻胶。但是，在本发明的实施方式中也可以使用负型光刻胶。
然后，如图6D所示，通过使用第一和第二感光膜图案270a和270b作为掩模来选择性地去除钝化层115b的一部分，以在阵列基板110的像素部分处形成曝露出漏极123的一部分的第一接触孔140a。
另外，通过第三掩模工艺在阵列基板110的数据焊盘部分和选通焊盘部分处形成曝露出数据焊盘线117p和选通焊盘线116p的一部分的第二接触孔140b和第三接触孔140c。
此后，进行灰化工艺以去除第一和第二感光膜图案270a和270b的一部分。
然后，如图6E所示，完全去除第二透射区II的第二感光膜图案。在这种情况下，通过在与阻挡区III相对应的区域处仅去除第二感光膜图案的厚度，使第一感光膜图案留作第三感光膜图案270a’。在这种情况下，随后，未形成有第三感光膜图案270a’的第一透射区I和第二透射区II是指待通过剥离工艺(稍后将描述)形成有像素电极、数据焊盘电极和选通焊盘电极的区域。
然后，如图6F所示，在阵列基板110的整个表面上形成第三导电膜150。
第三导电膜150可以由具有良好透射率的透明导电材料(例如，铟锡氧化物(ITO)或铟锌氧化物(IZO))制成，以形成像素电极、选通焊盘电极和数据焊盘电极。
这里，留有第三感光膜图案270a’的阻挡区III与未留有感光膜图案270’的第一透射区I和第二透射区II相比具有一定高度，因此在第三感光膜图案270a’侧面没有形成第三导电膜150。
此后，如图6G所示，通过剥离工艺去除第三感光膜图案，在这种情况下，一起去除留在第一透射区I和第二透射区II之外的其它部分处的第三感光膜图案以及形成在第三感光膜图案上的第三导电膜。
这里，留在第一透射区I和第二透射区II处(即，在第一至第三接触孔的内部并在钝化层115b上)的第三导电膜形成通过第一接触孔与漏极123电连接的像素电极118，并同时形成分别通过第二和第三接触孔与数据焊盘线117p和选通焊盘线116p电连接的数据焊盘电极127p和选通焊盘电极126p。
剥离工艺是这样的工艺，在该工艺中，在诸如第三导电膜图案的感光材料上淀积特定厚度的诸如第三导电膜的导电金属材料，并随后浸入在诸如剥离剂的溶液中，以与金属材料一起去除其上淀积有金属材料的感光材料。在这种情况下，保留而不是去除形成在第一至第三接触孔中以及钝化层115b上的金属材料，以形成像素电极118、数据焊盘电极127p和选通焊盘电极126p。
此时，对应像素电极118的一部分与前一选通线116’的一部分交叠，以与前一选通线116’一起形成存储电容器，并且在二者之间插设有下部栅绝缘膜115a和钝化层115b。
这里，根据本发明第一实施方式的LCD例如为其中沿垂直于基板的方向驱动向列液晶分子的扭曲向列(TN)模式LCD。但是，TN模式LCD的缺点在于其视角较窄，即大约90度。这是由于液晶分子的折射各向异性而导致的。也就是说，当向液晶板施加电压时，被配向为平行于基板的液晶分子变得被配向为大致垂直于基板。
面内切换(IPS)模式LCD通过沿水平于基板的方向驱动液晶分子而将视角提高到大于170度。下面将描述根据本发明第二和第三实施方式的IPS模式LCD。
图7是表示根据本发明第二实施方式的IPS模式LCD的阵列基板的一部分的平面图。
如图7所示，在根据本发明第二实施方式的IPS模式LCD的阵列基板210上，形成有垂直和水平地设置以限定像素区的选通线216和数据线217。作为开关元件的薄膜晶体管(TFT)形成在选通线216和数据线217的交叉处。公共电极208和具有多个狭缝218s的像素电极218形成在像素区中并通过产生面内场来驱动液晶(未示出)。
作为根据本发明第二实施方式的IPS模式LCD，示出了边缘场切换(FFS)模式LCD作为示例，其通过在液晶层中产生作为抛物线面内场的边缘场来驱动液晶分子，并且像素电极218之间的间隔与像素电极218的宽度相比较窄。
在FFS模式LCD的阵列基板210上，公共电极208被形成为框(box)形，并且像素电极218被形成为具有与公共电极208的多个狭缝218s，并在像素电极218与公共电极208之间插设有栅绝缘膜(未示出)和钝化层(未示出)。
TFT包括与选通线216相连的栅极221、与数据线217相连的源极222以及与像素电极218电连接的漏极223。TFT还包括有源图案(未示出)，该有源图案通过提供给栅极221的栅电压而在源极222和漏极223之间形成导电通道。
源极222的一部分沿一个方向延伸以形成数据线217的一部分，并且漏极223的一部分朝向像素区延伸，以通过形成在钝化层处的第一接触孔240a与像素电极218电连接。
如上所述，公共电极208和具有产生面内场的多个狭缝218s的像素电极218形成在像素区内。
公共电极208与被设置成平行于选通线216的公共线208I相连，并且使用半色调掩模通过单个掩模工艺形成公共电极208a和公共线208I。
公共线208I由与选通线216相同的不透明导电材料制成，并且公共电极208可以由与像素电极218相同的透明导电材料制成。
分别与选通线216和数据线217电连接的选通焊盘电极226p和数据焊盘电极227p形成在阵列基板210的边缘处，并将从外部驱动电路单元(未示出)接收的扫描信号和数据信号传送给选通线216和数据线217。
也就是说，选通线216和数据线217朝向驱动电路单元延伸，以与对应的选通焊盘线216p和数据焊盘线217p相连。选通焊盘线216p和数据焊盘线217p通过分别与选通焊盘线216p和数据焊盘线217p电连接的选通焊盘电极226p和数据焊盘电极227p从驱动电路单元接收扫描信号和数据信号。
附图标记240b和240c表示第二和第三接触孔。数据焊盘电极227p通过第二接触孔240b与数据焊盘线217p电连接，选通焊盘电极226p通过第三接触孔240c与选通焊盘线216p电连接。
因为像素电极的具有一定角度的狭缝被形成为基于公共线而彼此对称，所以液晶分子沿两个方向设置以形成两个域，从而与单域相比可以增大视角。另外，通过其中液晶分子具有对称驱动方向的多域结构，可以消除由于液晶的双折射特性而导致的异常光，从而使色移现象最小化。这将通过本发明的第三实施方式来进行描述。
图8是表示根据本发明第三实施方式的LCD的阵列基板的一部分的平面图，除了像素电极的具有一定角度的狭缝基于公共线而彼此对称之外，该阵列基板具有与本发明第二实施方式中的阵列基板相同的结构。
也就是说，如图8所示，根据本发明第三实施方式的阵列基板，在根据本发明第三实施方式的FFS模式LCD的阵列基板310上，形成有垂直和水平地设置以限定像素区的选通线316和数据线317。作为开关元件的薄膜晶体管(TFT)形成在选通线316和数据线317的交叉处。公共电极308和具有多个狭缝318s的像素电极318形成在像素区中并通过产生面内场来驱动液晶(未示出)。
在根据本发明第三实施方式的FFS模式LCD的阵列基板310上，公共电极308可以形成为框形，并且像素电极318可以具有与公共电极308的多个狭缝318s，并且在像素电极318与公共电极308之间插设有栅绝缘膜(未示出)和钝化层(未示出)。
该TFT包括与选通线316相连的栅极321、与数据线317相连的源极322以及与像素电极318电连接的漏极323。该TFT还包括有源图案(未示出)，该有源图案通过提供给栅极321的栅电压而在源极322和漏极323之间形成导电通道。
源极322的一部分沿一个方向延伸以形成数据线317的一部分，并且漏极323的一部分朝向像素区延伸，以通过形成在钝化层处的第一接触孔340a而与像素电极318电连接。
如上所述，公共电极308和具有产生面内场的多个狭缝318s的像素电极318形成在像素区内。
公共电极308与被设置为平行于选通线316的公共线308I相连，并且使用半色调掩模通过单个掩模工艺来形成公共电极308a和公共线308I。
公共线308I由与选通线316相同的不透明导电材料制成，并且公共电极308可以由与像素电极318相同的透明导电材料制成。
分别与选通线316和数据线317电连接的选通焊盘电极326p和数据焊盘电极327p形成在阵列基板310的边缘处，并将从外部驱动电路单元(未示出)接收的扫描信号和数据信号传送给选通线316和数据线317。
也就是说，选通线316和数据线317朝向驱动电路单元延伸，以与对应的选通焊盘线316p和数据焊盘线317p相连。选通焊盘线316p和数据焊盘线317p通过分别与选通焊盘线316p和数据焊盘线317p电连接的选通焊盘电极326p和数据焊盘电极327p从驱动电路单元接收扫描信号和数据信号。
附图标记340b和340c表示第二和第三接触孔。数据焊盘电极327p通过第二接触孔340b与数据焊盘线317p电连接，选通焊盘电极326p通过第三接触孔340c与选通焊盘线316p电连接。
在这种情况下，如上所述，公共电极308和像素电极318形成在阵列基板310的单元像素区上，以形成边缘场。该边缘场是抛物线场，其对像素电极318的上部处的所有液晶分子进行操作，使得液晶分子的长轴沿该场扭转。因此，用户可以在任何方向上看到液晶分子的长轴，从而可以增大LCD的视角。
在根据本发明第三实施方式的LCD中，因为像素电极318的狭缝318s基于公共线308I以特定的斜度而彼此对称，所以液晶分子沿两个方向设置以形成两个域，从而与单区域相比可以增大视角。
根据本发明第二和第三实施方式的LCD的阵列基板可以通过执行总共三个掩模工艺来制造。也就是说，使用半色调掩模通过单个掩模工艺(第一掩模工艺)形成栅极、公共电极和公共线；通过单个掩模工艺(第二掩模工艺)形成有源图案、源极和漏极以及数据线；使用半色调掩模和剥离工艺通过单个掩模工艺(第三掩模工艺)同时形成接触孔和像素电极。这将通过LCD的制造方法详细地进行描述。
图9A至图9C是依次表示沿着图8中的阵列基板的线VIIIa-VIIIa’、VIIIb-VIIIb和IIIc-VIIIc截取的制造工艺的剖视图，其中左侧表示制造阵列基板的像素部分的工艺，右侧表示制造阵列基板的数据焊盘部分和选通焊盘部分的后续工艺。
图10A至图10C是依次表示图8中的阵列基板的制造工艺的平面图。
如图9A和图10A所示，在由诸如玻璃的透明绝缘材料制成的阵列基板310的像素部分上形成栅极321和选通线316，并且在阵列基板310的选通焊盘部分上形成选通焊盘线316p。
另外，在阵列基板310的像素部分上形成框形的公共电极308，同时，形成与公共电极308电连接的公共线308I。
在这种情况下，通过在阵列基板310的整个表面上淀积第一和第二导电膜并随后通过光刻工艺(第一掩模工艺)对它们选择性地进行构图，来形成栅极321、选通线316、选通焊盘线316p、公共电极308和公共线308I。
这里，第一导电膜可以由具有良好透射率的透明导电材料(例如，铟锡氧化物(ITO)或铟锌氧化物(IZO))制成。
第二导电膜可以由诸如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)和钼(Mo)等的低电阻不透明导电材料制成。而且，第二导电膜可以通过叠置两个或更多个低电阻导电材料而形成为多层结构。
在根据本发明第三实施方式的LCD中，公共线308I可以使用半色调掩模通过单个掩模工艺而由透明第一导电膜形成，并且栅极321、选通线316、选通焊盘线316p和公共电极308可以由不透明第二导电膜形成。下面将参照附图详细地描述第一掩模工艺。
图11A至图11F是依次表示图9A和图10A中的第一掩模工艺的剖视图。
如图11A所示，在由透明绝缘材料制成的阵列基板310的整个表面上形成第一导电膜330和第二导电膜350。
第一导电膜可以由具有良好透射率的透明导电材料(例如，铟锡氧化物(ITO)或铟锌氧化物(IZO))制成，以形成公共线。
第二导电膜可以由诸如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)和铝(Mo)等的低电阻不透明导电材料制成，以形成栅极、选通线、选通焊盘线和公共线。而且，第二导电膜可以通过叠置两个或更多个低电阻导电材料而形成为多层结构。
如图11B所示，在阵列基板310的整个表面上形成由诸如光刻胶的感光材料制成的第一感光膜370，并通过第一半色调掩模380对第一感光膜370选择性地照射光。
第一半色调掩模380包括允许所照射的光通过其完全透射的第一透射区(I)、仅允许光部分地通过其透射同时阻挡其余的光的第二透射区(II)以及完全阻挡所照射的光的阻挡区(III)。仅通过第一半色调掩模380透射的光可照射到第一感光膜370上。
随后，当如图11C所示对已通过第一半色调掩模380进行了曝光的第一感光膜370进行显影时，分别具有特定厚度的第一至第四感光膜图案370a至370d保留在光已通过阻挡区(III)和第二透射区(II)被完全阻挡或部分阻挡的区域处，并且完全去除在光已通过其完全透射的透射区(I)处的第一感光膜，以曝露出第二导电膜350的表面。
形成在阻挡区III处的第一至第三感光膜图案370a至370c比通过第二透射区II形成的第四感光膜图案370d厚。另外，完全去除了在光已完全通过第一透射区I透射的区域处的感光膜。这是因为使用了正型光刻胶。但是，在本发明的实施方式中也可以使用负型光刻胶。
此后，如图11D所示，通过使用第一至第四感光膜图案370a至370d作为掩模来选择性地去除下部第一和第二导电膜，以在阵列基板310的像素部分处形成由第一导电膜形成的公共电极308、以及由第二导电膜形成的栅极和选通线(未示出)。
而且，在阵列基板310的数据焊盘部分处形成由第二导电膜形成的选通焊盘线316p。
此时，在公共电极308上形成第二导电膜图案350’，该第二导电膜图案350’由第二导电膜形成并以与公共电极308相同的形式进行了构图。
另外，在栅极321和选通焊盘线316p下面形成栅极图案321’和选通焊盘线图案316p’，它们由第一导电膜形成并以与栅极321和选通焊盘线316p相同的形式进行了构图。
此后，进行灰化工艺以去除第一至第四感光膜图案370a至370d的一部分。
然后，如图11E所示，完全去除在第二透射区II处的第四感光膜图案。在这种情况下，通过在与阻挡区III相对应的栅极321、公共线区域和选通焊盘线316p处仅去除第四感光膜图案的厚度，使第一至第三感光膜图案留作第五至第七感光膜图案370a’至370c’。
此后，如图11F所示，通过使用留下的第五至第七感光膜图案370a’至370c’来去除第二导电膜图案的一部分，以在阵列基板310的像素部分处形成由第二导电膜形成的公共线308I。
在这种情况下，公共线308I直接与下部公共电极308电连接。
在本发明的第三实施方式中，可以使用半色调掩模通过单个掩模工艺形成栅极321、选通线、选通焊盘线316p、公共电极308和公共线308I。
接下来，如图9B和图10B所示，在其上形成有栅极321、选通线316、选通焊盘线316p、公共电极308和公共线308I的阵列基板310的整个表面上形成栅绝缘膜315a、非晶硅薄膜、n+非晶硅薄膜和第三导电膜，然后通过光刻工艺(第二掩模工艺)选择性地去除栅绝缘膜315a、非晶硅薄膜、n+非晶硅薄膜和第三导电膜，以在阵列基板310的像素部分处形成由非晶硅薄膜形成的有源图案324、以及由第三导电膜形成并与有源图案324的源区和漏区电连接的源极322和漏极323。
而且，通过第二掩模工艺，在阵列基板310的数据焊盘部分处形成由第三导电膜形成的数据焊盘线317p。
此时，在有源图案324上形成欧姆接触层325n，该欧姆接触层325n由n+非晶硅薄膜形成并以与源极322和漏极323相同的形式进行了构图。
另外，在数据焊盘线317p的下部处形成有第一非晶硅薄膜320’和第二n+非晶硅薄膜图案325”，它们由非晶硅薄膜和n+非晶硅薄膜形成并以与数据焊盘线317p相同的形式进行了构图。
与在本发明的第一实施方式中相同，在本发明的第三实施方式中，可以使用半色调掩模通过单个掩模工艺(第二掩模工艺)同时形成有源图案324、源极322和漏极323以及数据线(未示出)。
然后，如图9C和图10C所示，在其上形成了有源图案324的阵列基板310的整个表面上形成钝化层315b，并通过光刻工艺(第三掩模工艺)选择性地去除钝化层315b，以在阵列基板310的像素部分处形成曝露出漏极323的一部分的第一接触孔340a，并在阵列基板310的数据焊盘部分和选通焊盘部分处形成曝露出数据焊盘线317p和选通焊盘线316p的一部分的第二接触孔340b和第三接触孔340c。
在这种情况下，通过第三掩模工艺在阵列基板310的像素部分处形成像素电极318，该像素电极318由第四导电膜形成并通过第一接触孔340a与漏极323电连接。
另外，在阵列基板310的数据焊盘部分和选通焊盘部分处形成数据焊盘电极327p和选通焊盘电极326p，它们由第四导电膜形成并通过第二接触孔340b和第三接触孔340c与数据焊盘线317p和选通焊盘线316p电连接。
在这种情况下，在本发明的第三实施方式中，像素电极318具有带有多个狭缝318s的框形结构，这些狭缝318s基于公共线308I以特定的斜度彼此对称，因此液晶分子沿两个方向设置以形成两个域，因此与单域相比可以增大视角。
这里，通过使用半色调掩模和剥离工艺的第三掩模工艺，可以形成第一接触孔340a至第三接触孔340c，同时，可以通过单个掩模工艺形成通过第一接触孔340a至第三接触孔340c与漏极323、数据焊盘线317p和选通焊盘线316p电连接的像素电极318、数据焊盘电极327p和选通焊盘电极326p。下面将参照附图详细地描述第三掩模工艺。
图12A至图12G是依次表示图9C和图10C中的第三掩模工艺的剖视图。
如图12A所示，在其上形成了有源图案324、源极322和漏极323的阵列基板310的整个表面上形成钝化层315b。
这里，钝化层315b可以由诸如氮化硅膜或二氧化硅膜的无机绝缘膜形成，或者可以由诸如光丙烯或苯并环丁烯(BCB)的有机绝缘膜形成。
接下来如图12B所示，在阵列基板310的整个表面上形成由诸如光刻胶的感光材料制成的第二感光膜470，通过第二半色调掩模480对第二感光膜470选择性地照射光。
第二半色调掩模480包括允许所照射的光通过其完全透射的第一透射区(I)、仅允许光部分地通过其透射同时阻挡其余的光的第二透射区(II)以及完全阻挡所照射的光的阻挡区(III)。仅通过第二半色调掩模480透射的光可照射到第二感光膜470上。
随后，当如图12C所示对已通过第二半色调掩模480进行了曝光的第二感光膜470进行显影时，分别具有特定厚度的第一感光膜图案470a和第二感光膜图案470b保留在光已通过阻挡区(III)和第二透射区(II)被完全阻挡或部分阻挡的区域处，并且完全去除在光已通过其完全透射的透射区(I)处的第二感光膜，以曝露出钝化膜315b的表面。
形成在阻挡区III处的第一感光膜图案470a比通过第二透射区II形成的第二感光膜图案470b厚。另外，完全去除了在光已通过第一透射区I完全透射的区域处的第二感光膜。这是因为使用了正型光刻胶。但是，在本发明的实施方式中也可以使用负型光刻胶。
然后，如图12D所示，通过使用第一感光膜图案470a和第二感光膜图案470b作为掩模选择性地去除钝化层315b的一部分，以在阵列基板310的像素部分处形成曝露出漏极323的一部分的第一接触孔340a。
另外，通过第三掩模工艺在阵列基板310的数据焊盘部分和选通焊盘部分处形成曝露出数据焊盘线317p和选通焊盘线316p的一部分的第二接触孔340b和第三接触孔340c。
此后，进行灰化工艺以去除第一感光膜图案470a和第二感光膜图案470b的一部分。
然后，如图12E所示，完全去除第二透射区II的第二感光膜图案。在这种情况下，通过在与阻挡区III相对应的区域处仅去除第二感光膜图案的厚度，使第一感光膜图案留作第三感光膜图案470a’。在这种情况下，基本上，未形成有第三感光膜图案470a’的第一透射区I和第二透射区II是指待通过剥离工艺(稍后将描述)形成像素电极、数据焊盘电极和选通焊盘电极的区域。
然后，如图12F所示，在阵列基板310的整个表面上形成第四导电膜360。
第四导电膜360可以由具有良好透射率的透明导电材料(例如，铟锡氧化物(ITO)或铟锌氧化物(IZO))制成，以形成像素电极、选通焊盘电极和数据焊盘电极。
这里，留有第三感光膜图案470a’的阻挡区III与未留有第三感光膜图案470’的第一透射区I和第二透射区II相比具有一定高度，因此在第三感光膜图案470a’侧面没有形成第四导电膜360。
此后，如图12G所示，通过剥离工艺去除第三感光膜图案，在这种情况下，一起去除留在第一透射区I和第二透射区II之外的其它部分处的第三感光膜图案以及形成在第三感光膜图案上的第三导电膜。
这里，留在第一透射区I和第二透射区II处(即，在第一至第三接触孔的内部以及在钝化层315b上)的第四导电膜形成通过第一接触孔与漏极323电连接的像素电极318，并且同时，形成分别通过第二和第三接触孔与数据焊盘线317p和选通焊盘线316p电连接的数据焊盘电极327p和选通焊盘电极326p。
如上所述，剥离工艺是这样的工艺，在该工艺中，在诸如第三导电膜图案的感光材料上淀积特定厚度的诸如第三导电膜的导电金属材料，并随后浸入在诸如剥离剂的溶液中以与金属材料一起去除淀积有金属材料的感光材料。在这种情况下，保留而不是去除形成在第一至第三接触孔中以及在钝化层315b上的金属材料，以形成像素电极318、数据焊盘电极327p和选通焊盘电极326p。
根据本发明的第一至第三实施方式的阵列基板通过施加到图像显示部分的外边缘上的密封剂而以面对的方式与滤色器基板接合。在这种情况下，滤色器基板包括用于防止向TFT、选通线和数据线漏光的黑底，以及用于实现红色、绿色和蓝色的滤色器。
通过形成在滤色器基板或阵列基板上的接合键来进行滤色器基板和阵列基板的接合。
在本发明的第一至第三实施方式中，作为有源图案，采用使用非晶硅薄膜的非晶硅TFT作为示例，但是本发明不限于此，作为有源图案，还可以采用使用多晶硅薄膜的多晶硅TFT。
本发明还可以应用于通过使用TFT制造的不同显示装置，例如其中通过驱动晶体管来连接OLED(有机发光二极管)的OLED显示装置。
如到目前为止所述，根据本发明的制造LCD的方法，因为减少了制造TFT所用的掩模的数量，所以可以减少制造工艺和降低制造成本。
由于可以在不脱离本发明的精神或本质特征的情况下以多种方式实施本发明，因此还应理解，除非特别说明，上述实施方式不受前面描述的任何细节的限制，而应在如所附权利要求限定的本发明的精神和范围内进行广义地理解，因此所附权利要求旨在涵盖落入权利要求的界限和范围内或者这些界限和范围的等同物内的所有变化和修改。

Claims (18)

1.一种制造液晶显示装置的方法，该方法包括：
提供被划分成像素部分、数据焊盘部分和选通焊盘部分的第一基板；
通过第一掩模工艺在所述第一基板的所述像素部分处形成栅极和选通线；
在所述第一基板上形成栅绝缘膜；
通过第二掩模工艺在所述第一基板的所述像素部分处形成有源图案以及源极和漏极，并形成与所述选通线交叉以限定像素区的数据线；
在所述第一基板上形成钝化层；
通过第三掩模工艺在所述钝化层上形成感光膜图案，该感光膜图案包括具有第一厚度的第一感光膜图案和具有第二厚度的第二感光膜图案；
通过使用所述感光膜图案作为掩模选择性地去除所述钝化层的一部分，以形成曝露出所述漏极的一部分的第一接触孔；
去除所述第一和第二感光膜图案的一部分，以去除所述第二感光膜图案并形成具有第三厚度的第三感光膜图案；
在所述第一基板的整个表面上形成透明导电膜；
去除所述第三感光膜图案以及该第三感光膜图案上的导电膜，以形成通过所述第一接触孔与所述漏极电连接的像素电极；以及
接合所述第一基板和第二基板，
该方法还包括：
通过使用所述第二掩模工艺在所述第一基板的所述数据焊盘部分处形成数据焊盘线；
通过使用所述感光膜图案作为掩模选择性地去除所述钝化层的一部分，以形成曝露出所述数据焊盘线的一部分的第二接触孔。
2.根据权利要求1所述的方法，该方法还包括：
通过使用所述第一掩模工艺在所述第一基板的所述选通焊盘部分处形成选通焊盘线。
3.根据权利要求2所述的方法，该方法还包括：
通过使用所述感光膜图案作为掩模选择性地去除所述钝化层的一部分，以形成曝露出所述选通焊盘线的一部分的第三接触孔。
4.根据权利要求1所述的方法，该方法还包括：
去除所述第三感光膜图案以及该第三感光膜图案上的所述导电膜，以形成通过所述第二接触孔与所述数据焊盘线电连接的数据焊盘电极。
5.根据权利要求3所述的方法，该方法还包括：
去除所述第三感光膜图案以及该第三感光膜图案上的所述导电膜，以形成通过所述第三接触孔与所述选通焊盘线电连接的选通焊盘电极。
6.根据权利要求1所述的方法，该方法还包括：
通过所述第一掩模工艺在所述第一基板的所述像素部分处形成公共线。
7.根据权利要求6所述的方法，该方法还包括：
通过使用所述第一掩模工艺形成与所述公共线直接电连接的公共电极。
8.根据权利要求6所述的方法，其中，所述栅极、所述选通线和所述公共线由不透明导电材料制成。
9.根据权利要求7所述的方法，其中，所述公共电极由透明导电材料制成。
10.根据权利要求7所述的方法，其中，所述公共电极被形成为框形形状。
11.根据权利要求7所述的方法，其中，所述像素电极被形成为框形形状。
12.根据权利要求11所述的方法，其中，所述像素电极包括多个狭缝。
13.根据权利要求12所述的方法，其中，所述像素电极的所述多个狭缝被形成为具有特定角度并基于所述公共线彼此对称。
14.根据权利要求1所述的方法，其中，使用半色调掩模来形成所述感光膜图案。
15.根据权利要求1所述的方法，其中，当使用正型光刻胶时，所述第一厚度比所述第二厚度厚。
16.根据权利要求1所述的方法，其中，当将所述第一和第二感光膜图案的一部分去除等于所述第二感光膜图案的厚度的量时，所述第一感光膜图案形成所述第三感光膜图案。
17.根据权利要求1所述的方法，其中，通过使用剥离工艺去除所述第三感光膜图案以及形成在该第三感光膜图案上的所述导电膜。
18.根据权利要求17所述的方法，其中，通过所述剥离工艺使用剥离剂与所述导电膜一起去除形成有所述导电膜的所述第三感光膜图案。
CN2007103073771A 2007-03-02 2007-12-29 液晶显示装置及其制造方法 Expired - Fee Related CN101256984B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070021116A KR101421166B1 (ko) 2007-03-02 2007-03-02 액정표시장치의 제조방법
KR10-2007-0021116 2007-03-02
KR1020070021116 2007-03-02

Publications (2)

Publication Number Publication Date
CN101256984A CN101256984A (zh) 2008-09-03
CN101256984B true CN101256984B (zh) 2010-04-14

Family

ID=39733251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103073771A Expired - Fee Related CN101256984B (zh) 2007-03-02 2007-12-29 液晶显示装置及其制造方法

Country Status (3)

Country Link
US (1) US8603914B2 (zh)
KR (1) KR101421166B1 (zh)
CN (1) CN101256984B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI352235B (en) * 2007-09-05 2011-11-11 Au Optronics Corp Method for manufacturing pixel structure
CN101718950B (zh) * 2008-10-09 2011-12-28 北京京东方光电科技有限公司 薄膜构图方法及制造液晶显示装置的方法
CN101963727B (zh) * 2009-07-24 2012-02-29 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
KR101323408B1 (ko) * 2009-12-07 2013-10-29 엘지디스플레이 주식회사 액정표시장치 제조방법
KR101179386B1 (ko) 2010-04-08 2012-09-03 성균관대학교산학협력단 패키지 기판의 제조방법
KR101695022B1 (ko) * 2010-04-09 2017-01-11 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102270604B (zh) * 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
KR101747341B1 (ko) * 2010-11-02 2017-06-15 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
US8659734B2 (en) 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
KR101811358B1 (ko) * 2011-01-03 2017-12-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20120108336A (ko) 2011-03-23 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101887371B1 (ko) * 2011-07-22 2018-08-13 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
CN102253522A (zh) * 2011-08-08 2011-11-23 信利半导体有限公司 一种液晶显示装置及其制造方法
US9720295B2 (en) 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101863153B1 (ko) * 2011-09-27 2018-06-01 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101863148B1 (ko) * 2011-09-27 2018-06-01 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN102890922B (zh) * 2012-10-11 2014-12-03 深圳市华星光电技术有限公司 一种加压驱动系统及其加压方法
CN103000627A (zh) * 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103107133B (zh) * 2013-01-04 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
KR102087197B1 (ko) * 2014-01-13 2020-03-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103928406B (zh) * 2014-04-01 2016-08-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
KR102305200B1 (ko) * 2014-12-05 2021-09-27 삼성디스플레이 주식회사 와이어 그리드 편광자, 이를 포함하는 표시 장치 및 이의 제조방법
KR102264037B1 (ko) 2014-12-11 2021-06-11 삼성디스플레이 주식회사 투명 전극 패턴, 그 제조 방법 및 이를 포함한 터치 센서
CN105487285B (zh) * 2016-02-01 2018-09-14 深圳市华星光电技术有限公司 阵列基板及阵列基板的制备方法
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
CN106229294A (zh) * 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种tft基板的制作方法
CN108538855B (zh) * 2018-03-30 2020-06-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
US10720454B2 (en) * 2018-06-05 2020-07-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for array substrate and liquid crystal display device
CN110993619B (zh) * 2019-12-04 2022-09-02 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100675634B1 (ko) * 2003-12-30 2007-02-01 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
US7172913B2 (en) * 2004-03-19 2007-02-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101046925B1 (ko) * 2004-08-13 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101002347B1 (ko) * 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101112540B1 (ko) * 2004-10-25 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070001652A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 모드 액정 표시 장치
CN100517075C (zh) 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法

Also Published As

Publication number Publication date
CN101256984A (zh) 2008-09-03
KR101421166B1 (ko) 2014-07-18
US20080213472A1 (en) 2008-09-04
KR20080080855A (ko) 2008-09-05
US8603914B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
CN101256984B (zh) 液晶显示装置及其制造方法
US7859629B2 (en) In-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are arranged on opposite sides of the respective upper and lower pixel regions
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN103424915B (zh) 用于液晶显示器的阵列基板及其制造方法
CN101587272B (zh) 液晶显示器件及其制造方法
CN102540604B (zh) 用于ffs模式液晶显示器件的阵列基板及其制造方法
CN101752306B (zh) 视角可控制的液晶显示装置及其制造方法
US9857644B2 (en) Method of fabricating a transflective liquid crystal display device
US8283220B2 (en) Liquid crystal display device and fabrication method thereof
CN103901686A (zh) 边缘场开关模式液晶显示装置的阵列基板及其制造方法
KR20100066219A (ko) 액정표시장치 및 그 제조방법
US8357937B2 (en) Thin film transistor liquid crystal display device
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR20070002779A (ko) 액정 표시패널 및 그 제조방법
CN101207092B (zh) 液晶显示器件及其制造方法
KR20070091497A (ko) 액정표시장치 및 그 제조방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR20080086272A (ko) 횡전계방식 액정표시장치의 제조방법
KR100810493B1 (ko) 반사투과형 액정표시장치
KR20110077255A (ko) 횡전계방식 액정표시장치의 제조방법
KR20070081580A (ko) 박막 트랜지스터 기판 및 이의 제조 방법 및 액정 표시장치
KR20100072968A (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100414

Termination date: 20171229