KR20080080855A - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20080080855A
KR20080080855A KR1020070021116A KR20070021116A KR20080080855A KR 20080080855 A KR20080080855 A KR 20080080855A KR 1020070021116 A KR1020070021116 A KR 1020070021116A KR 20070021116 A KR20070021116 A KR 20070021116A KR 20080080855 A KR20080080855 A KR 20080080855A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
line
electrode
gate
substrate
Prior art date
Application number
KR1020070021116A
Other languages
English (en)
Other versions
KR101421166B1 (ko
Inventor
송인덕
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070021116A priority Critical patent/KR101421166B1/ko
Priority to US12/005,631 priority patent/US8603914B2/en
Priority to CN2007103073771A priority patent/CN101256984B/zh
Publication of KR20080080855A publication Critical patent/KR20080080855A/ko
Application granted granted Critical
Publication of KR101421166B1 publication Critical patent/KR101421166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시장치의 제조방법은 하프-톤(half tone) 마스크를 이용하여 감광막을 선택적으로 패터닝한 후 보호막을 선택적으로 제거하여 감광막이 완전히 제거된 부분에 콘택홀을 형성하고, 리프트-오프(lift off)공정을 이용하여 감광막패턴이 남아있는 일부영역에만 도전막패턴을 남겨 화소전극을 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감하기 위한 것으로, 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 게이트절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판의 화소부에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 1 기판 위에 보호막을 형성하는 단계; 제 3 마스크공정을 통해 상기 보호막 위에 제 1 두께의 제 1 감광막패턴과 제 2 두께의 제 2 감광막패턴을 포함하는 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 상기 보호막의 일부영역을 선택적으로 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 1 감광막패턴과 제 2 감광막패턴의 일부를 제거하여 상기 제 2 감광막패턴을 제거하는 동시에 제 3 두께의 제 3 감광막패턴을 형성하는 단계; 상기 제 1 기판 전면에 투명한 도전막을 형성하는 단계; 상기 제 3 감광막패턴을 제거하는 동시에 상기 제 3 감광막패턴 상부의 도전막을 제거하여 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
액정표시장치, 하프-톤 마스크, 리프트-오프, 마스크수

Description

액정표시장치의 제조방법{METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5f는 도 4b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 6a 내지 도 6g는 도 4c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 8은 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 9a 내지 도 9c는 도 8에 도시된 어레이 기판의 VIIIa-VIIIa'선과 VIIIb-VIIIb선 및 VIIIc-VIIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 10a 내지 도 10c는 도 8에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 11a 내지 도 11f는 도 9a 및 도 10a에 도시된 제 1 마스크공정을 구체적으로 나타내는 단면도.
도 12a 내지 도 12g는 도 9c 및 도 10c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110,210,310: 어레이 기판 116,216,316 : 게이트라인
117,217,317 : 데이터라인 118,218,318 : 화소전극
121,221,321 : 게이트전극 122,222,322 : 소오스전극
123,223,323 : 드레인전극 208,308 : 공통전극
208l,308l : 공통라인
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감하고 생산성을 향상시킬 수 있는 액정표시장치의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 2a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 불투명한 도전막으로 이루어진 게이트전극(21)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.
이후, 도 2c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 불투명한 도전막을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이에서 오믹-콘택(ohmic contact)층(25')을 형성하게 된다.
다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 어레이 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하 여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 2e에 도시된 바와 같이, 투명한 도전막을 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 3번의 마스크공정으로 트위스티드 네마틱(Twisted Nematic; TN)방식의 어레이 기판을 제작하도록 한 액정표시장치의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기 3번의 마스크공정으로 횡전계(In Plane Switching: IPS)방식의 어레이 기판을 제작하도록 한 액정표시장치의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 게이트절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판의 화소부에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 1 기판 위에 보호막을 형성하는 단계; 제 3 마스크공정을 통해 상기 보호막 위에 제 1 두께의 제 1 감광막패턴과 제 2 두께의 제 2 감광막패턴을 포함하는 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 상기 보호막의 일부영역을 선택적으로 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 1 감광막패턴과 제 2 감광막패턴의 일부를 제거하여 상기 제 2 감광막패턴을 제거하는 동시에 제 3 두께의 제 3 감광막패턴을 형성하는 단계; 상기 제 1 기판 전면에 투명한 도전막을 형성하는 단계; 상기 제 3 감광막패턴을 제거하는 동시에 상기 제 3 감광막패턴 상부의 도전막을 제거하여 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상 기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 보호막(미도시)에 형성된 제 1 콘택홀(140a)을 통해 상기 화소전극(118)에 전기적으로 접속하게 된다.
이때, 전단 게이트라인(116')의 일부는 게이트절연막(미도시)과 상기 보호막을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
또한, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이때, 상기 데이터패드전극(127p)은 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하며, 상기 게이트패드전극(126p)은 제 3 콘택홀(140c)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다.
여기서, 본 발명의 제 1 실시예에 따른 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 액티브패턴과 소오스/드레인전극 및 데이터라인을 형성하고, 하프-톤 마스크와 리프트-오프공정을 이용하여 한번의 마스크공정으로 콘택홀과 화소전극을 동시에 형성함으로써 총 3번의 마스크공정으로 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 4a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116')을 형성하며 게이트패드부에 게이트패드라인(116p)을 형성한다.
이때, 상기 도면부호 116'은 해당화소에 대한 전단의 게이트라인을 의미하며, 해당화소의 게이트라인과 상기 전단 게이트라인(116')은 동일한 방식으로 형성된다.
이때, 상기 게이트전극(121)과 게이트라인(116') 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116') 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하며, 상기 제 2 도전막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성한다.
또한, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝된 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.
여기서, 본 발명의 제 1 실시예에 따른 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(미도시)은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 5a 내지 도 5f는 도 4b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116') 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.
이때, 상기 제 2 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.
그리고, 도 5b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한 후, 제 1 하프-톤 마스크(180)를 통해 상기 제 1 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 제 1 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 1 하프-톤 마스크(180)를 투과한 광만이 상기 제 1 감광막(170)에 조사되게 된다.
이어서, 상기 제 1 하프-톤 마스크(180)를 통해 노광된 상기 제 1 감광막(170)을 현상하고 나면, 도 5c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(170d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하 여도 무방하다.
다음으로, 도 5d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되며, 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(130')이 형성되게 된다.
또한, 상기 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)의 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 5e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역 및 상기 데이터 패드라인(117p) 상부에만 남아있게 된다.
이후, 도 5f에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')을 마스크로 하여 상기 제 2 도전막패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인을 형성한다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
이와 같이 본 발명의 제 1 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인을 한번의 마스크공정을 통해 형성할 수 있게 된다.
다음으로, 도 4c에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 보호막(115b)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀을 형성하며, 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀과 제 3 콘택홀을 형성한다.
이때, 상기 제 3 마스크공정을 통해 상기 어레이 기판(110)의 화소부에는 제 3 도전막으로 이루어지며 상기 제 1 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)이 형성되게 된다. 또한, 상기 어레이 기판(110)의 데 이터패드부 및 게이트패드부에는 각각 상기 제 3 도전막으로 이루어지며 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성되게 된다.
여기서, 상기 제 3 마스크공정은 하프-톤 마스크 및 리프트-오프공정을 이용함으로써 한번의 마스크공정을 통해 제 1 콘택홀 내지 제 3 콘택홀을 형성하는 동시에 상기 제 1 콘택홀 내지 제 3 콘택홀을 통해 각각 상기 드레인전극(123)과 데이터패드라인(117p) 및 게이트패드라인(116p)에 각각 전기적으로 접속하는 화소전극(118)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 6a 내지 도 6g는 도 4c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 액티브패턴(124)과 소오스전극(122) 및 드레인전극(123)이 형성된 어레이 기판(110) 전면에 보호막(115b)을 형성한다.
여기서, 상기 보호막(115b)은 실리콘질화막이나 실리콘산화막과 같은 무기절연막으로 이루어질 수 있으며, 포토아크릴이나 벤조사이클로부텐(benzocyclobutene; BCB)과 같은 유기절연막으로 이루어질 수도 있다.
이후, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(270)을 형성한 후 제 2 하프-톤 마스크(280)를 통해 상기 제 2 감광막(270)에 선택적으로 광을 조사한다.
이때, 상기 제 2 하프-톤 마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 2 하프-톤 마스크(280)를 투과한 광만이 제 2 감광막(270)에 조사되게 된다.
이어서, 상기 제 2 하프-톤 마스크(280)를 통해 노광된 제 2 감광막(270)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 및 제 2 감광막패턴(270b)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 보호막(115b) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a)은 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(270b)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 및 제 2 감광막패턴(270b)을 마스크로 하여, 그 하부에 형성된 보호막(115b)의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)이 형성되게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)이 형성되게 된다.
이후, 상기 제 1 감광막패턴(270a) 및 제 2 감광막패턴(270b)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴의 두께만큼이 제거된 제 3 감광막패턴(270a')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다. 이때, 실질적으로 상기 제 3 감광막패턴(270a')이 남아있지 않은 제 1 투과영역(I)과 제 2 투과영역(II)은 후술할 리프트-오프공정을 통해 화소전극과 데이트패드전극 및 게이트패드전극이 형성될 영역을 의미한다.
이후, 도 6f에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 3 도전막(150)을 형성한다.
이때, 상기 제 3 도전막(150)은 화소전극과 게이트패드전극 및 데이터패드전극을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
여기서, 상기 제 3 감광막패턴(270a')이 남아있는 상기 차단영역(III)은 상기 제 3 감광막패턴(270a')이 남아있지 않은 제 1 투과영역(I)과 제 2 투과영역(II)에 비해 소정 높이를 가지게 되어 상기 제 3 감광막패턴(270a')의 측면에는 상기 제 3 도전막(150)이 형성되지 않게 된다.
이후, 도 6g에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 3 감광막패턴을 제거하게 되는데, 이때 상기 제 1 투과영역(I)과 제 2 투과영역(II) 이외 부분에 남아있는 상기 제 3 감광막패턴과 상기 제 3 감광막패턴 위에 형성된 제 3 도전막은 함께 제거되게 된다.
여기서, 상기 제 1 투과영역(I)과 제 2 투과영역(II), 즉 상기 제 1 콘택홀 내지 제 3 콘택홀의 내부 및 상기 보호막(115b) 위에 남아있는 제 3 도전막은 상기 제 1 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성하는 동시에 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
상기 리프트-오프공정은 상기 제 3 감광막패턴과 같은 감광성물질 위에 상기 제 3 도전막과 같은 도전성 금속물질을 소정 두께로 증착한 후 스트리퍼(stripper)와 같은 용액에 침전시켜 상기 금속물질이 증착되어 있는 감광성물질을 상기 금속물질과 함께 제거하는 공정으로, 이때 상기 제 1 콘택홀 내지 제 3 콘택홀의 내부 및 상기 보호막(115b) 위에 형성된 금속물질은 제거되지 않고 남아 상기의 화소전극(118)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
이때, 상기 해당 화소전극(118)의 일부는 전단 게이트라인(116')의 일부와 중첩되도록 형성되어 그 하부의 게이트절연막(115a)과 보호막(115b)을 사이에 두고 상기 전단 게이트라인(116')과 함께 스토리지 커패시터를 형성하게 된다.
여기서, 상기 제 1 실시예의 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 예를 들어 설명하고 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 상기 횡전계방식 액정표시장치에 본 발명을 적용한 본 발명의 제 2 실시예 및 제 3 실시예의 액정표시장치를 자세히 설명하면 다음과 같다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 횡전계방식 액정표시장치의 어레이 기판 일부를 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있다. 또한, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(208)과 다수개의 슬릿(218s)을 가진 화소전극(218)이 형성되어 있다.
이때, 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 액정층 내에 포물선 형태의 횡전계인 프린지 필드(Fringe Field)를 유발시켜 액정분자를 구동시키는 프린지 필드 스위칭(Fringe Field Switching; FFS)방식의 액정표시장치를 예를 들어 나타내고 있으며, 이를 위하여 상기 화소전극(218)의 전극 간격이 전극 폭에 비해 조밀하게 형성되게 된다.
상기 FFS방식의 액정표시장치의 어레이 기판(210)에는 상기 공통전극(208)이 박스형태로 형성되고, 상기 화소전극(218)이 상기 공통전극(208)과 게이트절연막(미도시) 및 보호막(미도시)을 사이에 두고 다수개의 슬릿(218s)을 가진 구조로 형성되는 것을 특징으로 한다.
상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 상기 화소전극(218)에 전기적으로 접속된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
상기 소오스전극(222)의 일부는 일방향으로 연장되어 상기 데이터라인(217)의 일부를 구성하며, 상기 드레인전극(223)의 일부는 화소영역 쪽으로 연장되어 상기 보호막에 형성된 제 1 콘택홀(240a)을 통해 상기 화소전극(218)에 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(208)과 다수개의 슬릿(218s)을 가진 화소전극(218)이 형성되어 있다.
이때, 상기 공통전극(208)은 상기 게이트라인(216)에 대해 평행한 방향으로 배치된 공통라인(208l)에 연결되게 되며, 상기 공통전극(208)과 공통라인(208l)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 형성할 수 있게 된다.
상기 공통라인(208l)은 상기 게이트라인(216)과 동일한 불투명한 도전물질로 이루어지며, 상기 공통전극(208)은 상기 화소전극(218)과 동일한 투명한 도전물질로 이루어질 수 있다.
이와 같이 구성된 상기 어레이 기판(210)의 가장자리 영역에는 상기 게이트라인(216)과 데이터라인(217)에 각각 전기적으로 접속하는 게이트패드전극(226p)과 데이터패드전극(227p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(216)과 데이터라인(217)에 전달하게 된다.
즉, 상기 게이트라인(216)과 데이터라인(217)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(216p)과 데이터패드라인(217p)에 연결되며, 상기 게이트패드라인(216p)과 데이터패드라인(217p)은 상기 게이트패드라인(216p)과 데이터패드라인(217p)에 각각 전기적으로 접속된 게이트패드전극(226p)과 데이터패드전극(227p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
참고로, 도면부호 240b 및 240c는 각각 제 2 콘택홀 및 제 3 콘택홀을 나타내며, 이때 상기 데이터패드전극(227p)은 상기 제 2 콘택홀(240b)을 통해 상기 데이터패드라인(217p)과 전기적으로 접속하고 상기 게이트패드전극(226p)은 상기 제 3 콘택홀(240c)을 통해 상기 게이트패드라인(216p)과 전기적으로 접속하게 된다.
이때, 상기 화소전극의 슬릿이 상기 공통라인을 기준으로 소정의 기울기를 가지며 서로 대칭이 되는 경우에는 액정분자가 2방향으로 배열되어 2-도메인(domain)을 형성함으로써 모노-도메인에 비해 시야각이 더욱 향상되게 된다. 또한, 이와 같이 상기 액정분자의 구동방향이 대칭성을 가지는 멀티-도메인 구조를 형성하게 되면 액정의 복굴절(birefringence) 특성에 의한 이상 광을 서로 상쇄시켜 줌으로써 색전이(color shift) 현상을 최소화할 수 있으며, 이를 다음의 제 3 실시예를 통해 상세히 설명한다.
도 8은 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 화소전극의 슬릿이 공통라인을 기준으로 소정의 기울기를 가지며 서로 대칭이 되는 경우를 제외하고는 상기 제 2 실시예의 어레이 기판의 구조와 동일한 구조로 이루어져 있다.
즉, 도면에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 어레이 기판(310)에는 상기 어레이 기판(310) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(316)과 데이터라인(317)이 형성되어 있다. 또한, 상기 게이트라인(316)과 데이터라인(317)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(308)과 다수개의 슬릿(318s)을 가진 화소전극(318)이 형성되어 있다.
이때, 상기 본 발명의 제 2 실시예에 따른 FFS방식의 액정표시장치의 어레이 기판(310)에는 상기 공통전극(308)이 박스형태로 형성되고, 상기 화소전극(318)이 상기 공통전극(308)과 게이트절연막(미도시) 및 보호막(미도시)을 사이에 두고 다 수개의 슬릿(318s)을 가진 구조로 형성될 수 있다.
상기 박막 트랜지스터는 상기 게이트라인(316)에 연결된 게이트전극(321), 상기 데이터라인(317)에 연결된 소오스전극(322) 및 상기 화소전극(318)에 전기적으로 접속된 드레인전극(323)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(321)에 공급되는 게이트 전압에 의해 상기 소오스전극(322)과 드레인전극(323) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
상기 소오스전극(322)의 일부는 일방향으로 연장되어 상기 데이터라인(317)의 일부를 구성하며, 상기 드레인전극(323)의 일부는 화소영역 쪽으로 연장되어 상기 보호막에 형성된 제 1 콘택홀(340a)을 통해 상기 화소전극(318)에 전기적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(308)과 다수개의 슬릿(318s)을 가진 화소전극(318)이 형성되어 있다.
이때, 상기 공통전극(308)은 상기 게이트라인(316)에 대해 평행한 방향으로 배치된 공통라인(308l)에 연결되게 되며, 상기 공통전극(308)과 공통라인(308l)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 형성할 수 있게 된다.
또한, 상기 공통라인(308l)은 상기 게이트라인(316)과 동일한 불투명한 도전물질로 이루어지며, 상기 공통전극(308)은 상기 화소전극(318)과 동일한 투명한 도전물질로 이루어질 수 있다.
이와 같이 구성된 상기 어레이 기판(310)의 가장자리 영역에는 상기 게이트라인(316)과 데이터라인(317)에 각각 전기적으로 접속하는 게이트패드전극(326p)과 데이터패드전극(327p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(316)과 데이터라인(317)에 전달하게 된다.
즉, 상기 게이트라인(316)과 데이터라인(317)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(316p)과 데이터패드라인(317p)에 연결되며, 상기 게이트패드라인(316p)과 데이터패드라인(317p)은 상기 게이트패드라인(316p)과 데이터패드라인(317p)에 각각 전기적으로 접속된 게이트패드전극(326p)과 데이터패드전극(327p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
참고로, 도면부호 340b 및 340c는 각각 제 2 콘택홀 및 제 3 콘택홀을 나타내며, 이때 상기 데이터패드전극(327p)은 상기 제 2 콘택홀(340b)을 통해 상기 데이터패드라인(317p)과 전기적으로 접속하고 상기 게이트패드전극(326p)은 상기 제 3 콘택홀(340c)을 통해 상기 게이트패드라인(316p)과 전기적으로 접속하게 된다.
이때, 전술한 바와 같이 상기 공통전극(208)과 화소전극(218)은 어레이 기판(210)의 단위 화소영역에 각각 형성되어 프린지 필드 전계를 형성한다. 이때, 형성되는 전계는 포물선형 전계로서 상기 화소전극(218) 상부의 액정분자 모두를 동작시켜 액정분자의 장축이 전계에 따라 트위스트 되도록 한다. 따라서, 사용자는 어느 방향에서나 액정분자의 장축을 보게되어 액정표시장치의 시야각이 개선되게 된다.
또한, 상기 본 발명의 제 3 실시예의 액정표시장치의 경우에는 상기 화소전극(318)의 슬릿(318s)이 상기 공통라인(308l)을 기준으로 소정의 기울기를 가지며 서로 대칭이 되도록 형성되어 있어 액정분자가 2방향으로 배열되어 2-도메인을 형성함으로써 모노-도메인에 비해 시야각이 더욱 향상되게 된다.
여기서, 본 발명의 제 2 실시예 및 제 3 실시예에 따른 액정표시장치는 하프-톤 마스크를 이용하여 한번의 마스크공정(제 1 마스크공정)으로 게이트전극과 공통전극 및 공통라인을 형성하고 다른 한번의 마스크공정(제 2 마스크공정)으로 액티브패턴과 소오스/드레인전극 및 데이터라인을 형성하며, 하프-톤 마스크와 리프트-오프공정을 이용하여 또 다른 한번의 마스크공정(제 3 마스크공정)으로 콘택홀과 화소전극을 동시에 형성함으로써 총 3번의 마스크공정으로 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 9a 내지 도 9c는 도 8에 도시된 어레이 기판의 VIIIa-VIIIa'선과 VIIIb-VIIIb선 및 VIIIc-VIIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 10a 내지 도 10c는 도 8에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 9a 및 도 10a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(310)의 화소부에 게이트전극(321)과 게이트라인(316)을 형성하며 게이트패드부에 게이트패드라인(316p)을 형성한다.
또한, 상기 어레이 기판(210)의 화소부에 박스형태의 공통전극(308)을 형성 하는 동시에 상기 공통라인(308l)과 직접 전기적으로 접속하는 공통라인(308l)을 형성한다.
이때, 상기 게이트전극(321)과 게이트라인(316)과 게이트패드라인(316p)과 공통전극(308) 및 공통라인(308l)은 제 1 도전막과 제 2 도전막을 상기 어레이 기판(310) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 사용할 수 있다.
또한, 상기 제 2 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
이때, 본 발명의 제 3 실시예의 액정표시장치는 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 상기 투명한 제 1 도전막으로 상기 공통라인(308l)을 형성하며, 상기 불투명한 제 2 도전막으로 상기 게이트전극(321)과 게이트라인(316)과 게이트패드라인(316p) 및 공통전극(308)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 1 마스크공정을 상세히 설명한다.
도 11a 내지 도 11f는 도 9a 및 도 10a에 도시된 제 1 마스크공정을 구체적 으로 나타내는 단면도이다.
도 11a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(310) 전면에 제 1 도전막(330)과 제 2 도전막(350)을 형성한다.
이때, 상기 제 1 도전막은 공통라인을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 사용할 수 있다.
또한, 상기 제 2 도전막은 게이트전극과 게이트라인과 게이트패드라인 및 공통전극을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 도 11b에 도시된 바와 같이, 상기 어레이 기판(310) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(370)을 형성한 후, 제 1 하프-톤 마스크(380)를 통해 상기 제 1 감광막(370)에 선택적으로 광을 조사한다.
이때, 상기 제 1 하프-톤 마스크(380)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 1 하프-톤 마스크(380)를 투과한 광만이 상기 제 1 감광막(370)에 조사되게 된다.
이어서, 상기 제 1 하프-톤 마스크(380)를 통해 노광된 상기 제 1 감광막(370)을 현상하고 나면, 도 11c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(370a) 내지 제 4 감광막패턴(370d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 제 2 도전막(350) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(370a) 내지 제 3 감광막패턴(370c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(370d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.
다음으로, 도 11d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(370a) 내지 제 4 감광막패턴(370d)을 마스크로 하여, 그 하부에 형성된 제 1 도전막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(310)의 화소부에 상기 제 1 도전막으로 이루어진 공통전극(308)이 형성되는 동시에 상기 제 2 도전막으로 이루어진 게이트전극(321) 및 게이트라인(미도시)이 형성되게 된다.
또한, 상기 어레이 기판(310)의 데이터패드부에 상기 제 2 도전막으로 이루어진 게이트패드라인(316p)이 형성되게 된다.
이때, 상기 공통전극(308) 상부에는 상기 제 2 도전막으로 이루어지며 상기 공통전극(308)과 동일한 형태로 패터닝된 제 2 도전막패턴(350')이 형성되게 된다.
또한, 상기 게이트전극(321) 및 게이트패드라인(316p) 하부에는 각각 상기 제 1 도전막으로 이루어지며 상기 게이트전극(321) 및 게이트패드라인(316p)과 동일한 형태로 패터닝된 게이트전극패턴(321') 및 게이트패드라인패턴(316p')이 형성 되게 된다.
이후, 상기 제 1 감광막패턴(370a) 내지 제 4 감광막패턴(370d)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 11e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(370a') 내지 제 7 감광막패턴(370c')으로 상기 차단영역(III)에 대응하는 상기 게이트전극(321) 상부와 공통라인영역 및 상기 게이트패드라인(316p) 상부에만 남아있게 된다.
이후, 도 11f에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(370a') 내지 제 7 감광막패턴(370c')을 마스크로 하여 상기 제 2 도전막패턴의 일부를 제거함으로써 상기 어레이 기판(310)의 화소부에 상기 제 2 도전막으로 이루어진 공통라인(308l)이 형성되게 된다.
이때, 상기 공통라인(308l)은 그 하부의 상기 공통전극(308)과 직접 전기적으로 접속하게 된다.
이와 같이 본 발명의 제 3 실시예는 하프-톤 마스크를 이용함으로써 상기 게이트전극(321)과 게이트라인과 게이트패드라인(316p)과 공통전극(308) 및 공통라인(308l)을 한번의 마스크공정을 통해 형성할 수 있게 된다.
다음으로, 도 9b 및 도 10b에 도시된 바와 같이, 상기 게이트전극(321)과 게이트라인(316)과 게이트패드라인(316p)과 공통전극(308) 및 공통라인(308l)이 형성된 어레이 기판(310) 전면에 게이트절연막(315a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 3 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(310)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(324)을 형성하며, 상기 제 3 도전막으로 이루어지며 상기 액티브패턴(324)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(322, 323)을 형성한다.
또한, 상기 제 2 마스크공정을 통해 상기 어레이 기판(310)의 데이터패드부에는 상기 제 3 도전막으로 이루어진 데이터패드라인(317p)이 형성되게 된다.
이때, 상기 액티브패턴(324) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(322, 323)과 동일한 형태로 패터닝된 오믹-콘택층(325n)이 형성되게 된다.
또한, 상기 데이터패드라인(317p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(317p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(320')과 제 2 n+ 비정질 실리콘 박막패턴(325")이 형성되게 된다.
여기서, 본 발명의 제 3 실시예에 따른 상기 액티브패턴(324)과 소오스/드레인전극(322, 323) 및 데이터라인(미도시)은 상기 제 1 실시예의 경우와 동일하게 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성할 수 있게 된다.
다음으로, 도 9c 및 도 10c에 도시된 바와 같이, 상기 액티브패턴(324)이 형성된 어레이 기판(310) 전면에 보호막(315b)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(310)의 화소부에 상기 드레인전극(323)의 일부를 노출시키는 제 1 콘택홀(340a)을 형성하며, 상기 어레이 기판(310)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(317p) 및 게이트패드라인(316p)의 일부를 노출시키는 제 2 콘택홀(340b)과 제 3 콘택홀(340c)을 형성한다.
이때, 상기 제 3 마스크공정을 통해 상기 어레이 기판(310)의 화소부에는 제 4 도전막으로 이루어지며 상기 제 1 콘택홀(340a)을 통해 상기 드레인전극(323)과 전기적으로 접속하는 화소전극(318)이 형성되게 된다. 또한, 상기 어레이 기판(310)의 데이터패드부 및 게이트패드부에는 각각 상기 제 4 도전막으로 이루어지며 상기 제 2 콘택홀(340b) 및 제 3 콘택홀(340c)을 통해 상기 데이터패드라인(317p) 및 게이트패드라인(316p)과 전기적으로 접속하는 데이터패드전극(327p) 및 게이트패드전극(326p)이 형성되게 된다.
이때, 본 발명의 제 3 실시예에 따른 상기 화소전극(318)은 다수개의 슬릿(318s)을 가진 박스형태의 구조로 이루어지며, 상기 화소전극(318)의 슬릿(318s)은 상기 공통라인(308l)을 기준으로 소정의 기울기를 가지며 서로 대칭이 되도록 형성되어 있어 액정분자가 2방향으로 배열되어 2-도메인을 형성함으로써 모노-도메인에 비해 시야각이 더욱 향상되게 된다.
여기서, 상기 제 3 마스크공정은 하프-톤 마스크 및 리프트-오프공정을 이용함으로써 한번의 마스크공정을 통해 상기 제 1 콘택홀(340a) 내지 제 3 콘택홀(340c)을 형성하는 동시에 상기 제 1 콘택홀(340a)과 제 2 콘택홀(340b) 및 제 3 콘택홀(340c)을 통해 각각 상기 드레인전극(323)과 데이터패드라인(317p) 및 게이트패드라인(316p)에 각각 전기적으로 접속하는 화소전극(318)과 데이터패드전극(327p) 및 게이트패드전극(326p)을 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 12a 내지 도 12g는 도 9c 및 도 10c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 12a에 도시된 바와 같이, 상기 액티브패턴(324)과 소오스전극(322) 및 드레인전극(323)이 형성된 어레이 기판(310) 전면에 보호막(315b)을 형성한다.
여기서, 상기 보호막(315b)은 실리콘질화막이나 실리콘산화막과 같은 무기절연막으로 이루어질 수 있으며, 포토아크릴이나 벤조사이클로부텐과 같은 유기절연막으로 이루어질 수도 있다.
이후, 도 12b에 도시된 바와 같이, 상기 어레이 기판(310) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(470)을 형성한 후 제 2 하프-톤 마스크(480)를 통해 상기 제 2 감광막(470)에 선택적으로 광을 조사한다.
이때, 상기 제 2 하프-톤 마스크(480)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 2 하프-톤 마스크(480)를 투과한 광만이 제 2 감광막(470)에 조사되게 된다.
이어서, 상기 제 2 하프-톤 마스크(480)를 통해 노광된 제 2 감광막(470)을 현상하고 나면, 도 12c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영 역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(470a) 및 제 2 감광막패턴(470b)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 4 감광막이 완전히 제거되어 상기 보호막(315b) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(470a)은 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(470b)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.
다음으로, 도 12d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(470a) 및 제 2 감광막패턴(470b)을 마스크로 하여, 그 하부에 형성된 보호막(315b)의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(310)의 화소부에 상기 드레인전극(323)의 일부를 노출시키는 제 1 콘택홀(340a)이 형성되게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 어레이 기판(310)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(317p) 및 게이트패드라인(316p)의 일부를 노출시키는 제 2 콘택홀(340b) 및 제 3 콘택홀(340c)이 형성되게 된다.
이후, 상기 제 1 감광막패턴(470a) 및 제 2 감광막패턴(470b)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 12e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴의 두께만큼이 제거된 제 3 감광막패턴(470a')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다. 이때, 실질적으로 상기 제 3 감광막패턴(470a')이 남아있지 않은 제 1 투과영역(I)과 제 2 투과영역(II)은 후술할 리프트-오프공정을 통해 화소전극과 데이트패드전극 및 게이트패드전극이 형성될 영역을 의미한다.
이후, 도 12f에 도시된 바와 같이, 상기 어레이 기판(310) 전면에 제 4 도전막(360)을 형성한다.
이때, 상기 제 4 도전막(360)은 화소전극과 게이트패드전극 및 데이터패드전극을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
여기서, 상기 제 3 감광막패턴(470a')이 남아있는 상기 차단영역(III)은 상기 제 3 감광막패턴(470a')이 남아있지 않은 제 1 투과영역(I)과 제 2 투과영역(II)에 비해 소정 높이를 가지게 되어 상기 제 3 감광막패턴(470a')의 측면에는 상기 제 4 도전막(360)이 형성되지 않게 된다.
이후, 도 12g에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 3 감광막패턴을 제거하게 되는데, 이때 상기 제 1 투과영역(I)과 제 2 투과영역(II) 이외 부분에 남아있는 상기 제 3 감광막패턴과 상기 제 3 감광막패턴 위에 형성된 제 4 도전막은 함께 제거되게 된다.
여기서, 상기 제 1 투과영역(I)과 제 2 투과영역(II), 즉 상기 제 1 콘택홀 내지 제 3 콘택홀의 내부 및 상기 보호막(315b) 위에 남아있는 제 4 도전막은 상기 제 1 콘택홀을 통해 상기 드레인전극(323)과 전기적으로 접속하는 화소전극(318)을 형성하는 동시에 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 각각 상기 데이터패드라인(317p) 및 게이트패드라인(316p)과 전기적으로 접속하는 데이터패드전극(327p) 및 게이트패드전극(326p)을 형성하게 된다.
전술한 바와 같이 상기 리프트-오프공정은 상기 제 3 감광막패턴과 같은 감광성물질 위에 상기 제 4 도전막과 같은 도전성 금속물질을 소정 두께로 증착한 후 스트리퍼와 같은 용액에 침전시켜 상기 금속물질이 증착되어 있는 감광성물질을 상기 금속물질과 함께 제거하는 공정으로, 이때 상기 제 1 콘택홀 내지 제 3 콘택홀의 내부 및 상기 보호막(315b) 위에 형성된 금속물질은 제거되지 않고 남아 상기의 화소전극(318)과 데이터패드전극(327p) 및 게이트패드전극(326p)을 형성하게 된다.
이와 같이 구성된 상기 본 발명의 제 1 실시예 내지 제 3 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
전술한 바와 같이 상기 본 발명의 제 1 실시예 내지 제 3 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패 턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.

Claims (20)

  1. 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계;
    상기 제 1 기판 위에 게이트절연막을 형성하는 단계;
    제 2 마스크공정을 통해 상기 제 1 기판의 화소부에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 1 기판 위에 보호막을 형성하는 단계;
    제 3 마스크공정을 통해 상기 보호막 위에 제 1 두께의 제 1 감광막패턴과 제 2 두께의 제 2 감광막패턴을 포함하는 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 상기 보호막의 일부영역을 선택적으로 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계;
    상기 제 1 감광막패턴과 제 2 감광막패턴의 일부를 제거하여 상기 제 2 감광막패턴을 제거하는 동시에 제 3 두께의 제 3 감광막패턴을 형성하는 단계;
    상기 제 1 기판 전면에 투명한 도전막을 형성하는 단계;
    상기 제 3 감광막패턴을 제거하는 동시에 상기 제 3 감광막패턴 상부의 도전막을 제거하여 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 제 1 기판의 게이트패드부에 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 마스크공정을 이용하여 상기 제 1 기판의 데이터패드부에 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 3 항에 있어서, 상기 감광막패턴을 마스크로 상기 보호막의 일부영역을 선택적으로 제거하여 상기 데이터패드라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 2 항에 있어서, 상기 감광막패턴을 마스크로 상기 보호막의 일부영역을 선택적으로 제거하여 상기 게이트패드라인의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 4 항에 있어서, 상기 제 3 감광막패턴을 제거하는 동시에 상기 제 3 감광막패턴 상부의 도전막을 제거하여 상기 제 2 콘택홀을 통해 상기 데이터패드라인과 전기적으로 접속하는 데이터패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 5 항에 있어서, 상기 제 3 감광막패턴을 제거하는 동시에 상기 제 3 감광막패턴 상부의 도전막을 제거하여 상기 제 3 콘택홀을 통해 상기 게이트패드라인과 전기적으로 접속하는 게이트패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 공통라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 공통라인과 직접 전기적으로 접속하는 공통전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 8 항에 있어서, 상기 게이트전극과 게이트라인 및 공통라인은 불투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 9 항에 있어서, 상기 공통전극은 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 9 항에 있어서, 상기 공통전극은 박스형태로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 9 항에 있어서, 상기 화소전극은 박스형태로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 13 항에 있어서, 상기 화소전극은 다수개의 슬릿을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 14 항에 있어서, 상기 화소전극의 슬릿은 상기 공통라인을 기준으로 소정의 기울기를 가지며 서로 대칭이 되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 1 항에 있어서, 상기 감광막패턴은 하프-톤 마스크를 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 1 항에 있어서, 포지티브 타입의 포토레지스트를 이용하는 경우에는 상기 제 1 두께는 상기 제 2 두께보다 두꺼운 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 1 항에 있어서, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴의 두께만큼이 제거되어 제 3 감광막패턴을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 1 항에 있어서, 상기 제 3 감광막패턴과 상기 제 3 감광막패턴 상부에 형성된 도전막은 리프트-오프공정을 이용하여 제거하는 것을 특징으로 하는 액정표시장치의 제조방법.
  20. 제 19 항에 있어서, 상기 리프트-오프공정은 스트리퍼를 이용하여 상기 도전막이 형성된 제 3 감광막패턴을 상기 도전막과 함께 제거하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020070021116A 2007-03-02 2007-03-02 액정표시장치의 제조방법 KR101421166B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070021116A KR101421166B1 (ko) 2007-03-02 2007-03-02 액정표시장치의 제조방법
US12/005,631 US8603914B2 (en) 2007-03-02 2007-12-28 Liquid crystal display device and fabrication method thereof
CN2007103073771A CN101256984B (zh) 2007-03-02 2007-12-29 液晶显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070021116A KR101421166B1 (ko) 2007-03-02 2007-03-02 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20080080855A true KR20080080855A (ko) 2008-09-05
KR101421166B1 KR101421166B1 (ko) 2014-07-18

Family

ID=39733251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070021116A KR101421166B1 (ko) 2007-03-02 2007-03-02 액정표시장치의 제조방법

Country Status (3)

Country Link
US (1) US8603914B2 (ko)
KR (1) KR101421166B1 (ko)
CN (1) CN101256984B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110113398A (ko) * 2010-04-09 2011-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
KR20130011794A (ko) * 2011-07-22 2013-01-30 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130033828A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130033829A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US10126886B2 (en) 2014-12-11 2018-11-13 Samsung Display Co., Ltd. Electrode pattern, manufacturing method thereof, and touch sensor including the same
US10269836B2 (en) 2011-03-23 2019-04-23 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US10437118B2 (en) 2011-09-27 2019-10-08 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI352235B (en) * 2007-09-05 2011-11-11 Au Optronics Corp Method for manufacturing pixel structure
CN101718950B (zh) * 2008-10-09 2011-12-28 北京京东方光电科技有限公司 薄膜构图方法及制造液晶显示装置的方法
CN101963727B (zh) * 2009-07-24 2012-02-29 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
KR101323408B1 (ko) * 2009-12-07 2013-10-29 엘지디스플레이 주식회사 액정표시장치 제조방법
KR101179386B1 (ko) 2010-04-08 2012-09-03 성균관대학교산학협력단 패키지 기판의 제조방법
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102270604B (zh) * 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
KR101747341B1 (ko) * 2010-11-02 2017-06-15 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
US8659734B2 (en) 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
KR101811358B1 (ko) * 2011-01-03 2017-12-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102253522A (zh) * 2011-08-08 2011-11-23 信利半导体有限公司 一种液晶显示装置及其制造方法
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN102890922B (zh) * 2012-10-11 2014-12-03 深圳市华星光电技术有限公司 一种加压驱动系统及其加压方法
CN103000627A (zh) * 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103107133B (zh) * 2013-01-04 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
KR102087197B1 (ko) * 2014-01-13 2020-03-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103928406B (zh) * 2014-04-01 2016-08-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
KR102305200B1 (ko) * 2014-12-05 2021-09-27 삼성디스플레이 주식회사 와이어 그리드 편광자, 이를 포함하는 표시 장치 및 이의 제조방법
CN105487285B (zh) * 2016-02-01 2018-09-14 深圳市华星光电技术有限公司 阵列基板及阵列基板的制备方法
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
CN106229294A (zh) * 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种tft基板的制作方法
CN108538855B (zh) * 2018-03-30 2020-06-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
US10720454B2 (en) * 2018-06-05 2020-07-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for array substrate and liquid crystal display device
CN110993619B (zh) * 2019-12-04 2022-09-02 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100675634B1 (ko) * 2003-12-30 2007-02-01 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
US7172913B2 (en) * 2004-03-19 2007-02-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101046925B1 (ko) * 2004-08-13 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101002347B1 (ko) * 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101112540B1 (ko) * 2004-10-25 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070001652A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 모드 액정 표시 장치
CN100517075C (zh) 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110113398A (ko) * 2010-04-09 2011-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
US10269836B2 (en) 2011-03-23 2019-04-23 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20130011794A (ko) * 2011-07-22 2013-01-30 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130033828A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130033829A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US10437118B2 (en) 2011-09-27 2019-10-08 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
US10126886B2 (en) 2014-12-11 2018-11-13 Samsung Display Co., Ltd. Electrode pattern, manufacturing method thereof, and touch sensor including the same

Also Published As

Publication number Publication date
CN101256984A (zh) 2008-09-03
CN101256984B (zh) 2010-04-14
KR101421166B1 (ko) 2014-07-18
US20080213472A1 (en) 2008-09-04
US8603914B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
KR101421166B1 (ko) 액정표시장치의 제조방법
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
US7316944B2 (en) Fabricating method of a liquid crystal display device
KR101522241B1 (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
EP1939674A2 (en) Liquid crystal display device and fabrication method thereof
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
KR101887691B1 (ko) 프린지 필드형 액정표시장치의 제조방법
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
KR101680134B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101432570B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101331905B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR20110012111A (ko) 횡전계방식 액정표시장치의 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR101604271B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101604273B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee