KR101432570B1 - 횡전계방식 액정표시장치 및 그 제조방법 - Google Patents
횡전계방식 액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR101432570B1 KR101432570B1 KR1020070120512A KR20070120512A KR101432570B1 KR 101432570 B1 KR101432570 B1 KR 101432570B1 KR 1020070120512 A KR1020070120512 A KR 1020070120512A KR 20070120512 A KR20070120512 A KR 20070120512A KR 101432570 B1 KR101432570 B1 KR 101432570B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- common
- electrode
- forming
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명의 횡전계방식 액정표시장치 및 그 제조방법은 불투명한 공통라인을 게이트라인 상부에 형성하여 개구율을 향상시키는 동시에 낮은 유전상수를 가진 유기절연막을 적용함으로써 상기 게이트라인과 공통라인 사이의 신호간섭을 방지하기 위한 것으로, 제 1 기판에 게이트전극과 게이트라인 및 제 1, 제 2 연결라인을 형성하되, 상기 제 1 연결라인은 상기 게이트라인과 수직한 방향으로 화소영역 가장자리에 형성하는 한편, 상기 제 2 연결라인은 상기 제 1 연결라인에 연결되어 좌우의 인접 화소로 연장되도록 상기 게이트라인 방향으로 형성하는 단계; 상기 게이트전극과 게이트라인 및 제 1, 제 2 연결라인이 형성된 제 1 기판 위에 제 1 절연막을 형성하며, 상기 게이트라인 상부에 상기 게이트라인을 덮도록 유기절연막으로 이루어진 유전체층을 형성하는 단계; 상기 제 1 절연막이 형성된 게이트전극 상부에 액티브패턴과 소오스전극 및 드레인전극을 형성하며, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 유전체층이 형성된 게이트라인 상부에 상기 게이트라인과 중첩하는 제 1 공통라인을 형성하며, 상기 제 1 공통라인으로부터 하단 화소의 상기 제 2 연결라인 상부로 연장되는 제 2 공통라인을 형성하는 단계; 상기 소오스전극, 드레인전극, 데이터라인 및 제 1, 제 2 공통라인이 형성된 제 1 기판 위에 유기절연막으로 이루어진 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 제 1 공통전극과 화소전극 및 상기 데이터라인 상부에 위치하는 제 2 공통전극을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 공통라인 상부에 형성되어 상기 다수개의 화소전극과 연결되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판 위에 상기 게이트라인 방향으로 형성하되, 상기 제 1 공통전극 및 제 2 공통전극에 연결되는 한편, 상기 제 2 연결라인 및 제 2 공통라인과 전기적으로 접속하는 제 3 연결라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 대향하여 합착하는 단계를 포함한다.
공통라인, 게이트라인, 개구율, 유기절연막, 신호간섭
Description
본 발명은 횡전계방식 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 개구율을 향상시키는 한편 공통라인과 게이트라인 사이의 신호간섭을 방지할 수 있는 횡전계방식 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 컬러필터 기판은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터와 상기 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스(black matrix), 그리고 상기 액정층에 전압을 인가하는 투명한 공통전극으로 이루어져 있다.
또한, 상기 어레이 기판은 종횡으로 배열되어 다수개의 화소영역을 정의하는 다수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT) 및 상기 화소영역 위에 형성된 화소전극으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판과 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트(sealant)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
이때, 전술한 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직한 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 나타내며, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이 하 도면을 참조하여 상기 횡전계방식 액정표시장치에 대해 상세히 설명한다.
도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소를 나타내고 있다.
또한, 도 2는 도 1에 도시된 어레이 기판의 I-I'선에 따른 단면을 나타내는 예시도로써, 도 1에 도시된 어레이 기판과 상기 어레이 기판에 대응하여 합착된 컬러필터 기판을 함께 나타내고 있다.
도 1 및 도 2에 도시된 바와 같이, 투명한 어레이 기판(10)에는 상기 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있다.
이때, 상기 박막 트랜지스터(T)는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극라인(18l)을 통해 화소전극(18)과 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(15a) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(24)을 포함한다.
참고로, 도면부호 25는 상기 액티브패턴(24)의 소오스/드레인영역과 상기 소 오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층을 나타낸다.
이때, 상기 화소영역 내에는 상기 게이트라인(16)에 대해 평행한 방향으로 공통라인(8l)과 스토리지전극(18s)이 배열되고, 상기 화소영역 내에 횡전계(90)를 발생시켜 액정분자(30)를 스위칭(switching)하는 다수개의 공통전극(8)과 화소전극(18)이 상기 데이터라인(17)과 실질적으로 동일한 방향으로 배열되어 있다.
상기 다수개의 공통전극(8)은 상기 게이트라인(16)과 동일한 도전물질로 형성되어 상기 공통라인(8l)에 연결되며, 상기 다수개의 화소전극(18)은 상기 데이터라인(17)과 동일한 도전물질로 형성되어 상기 화소전극라인(18l)과 스토리지전극(18s)에 연결된다.
이때, 상기 화소전극라인(18l)과 연결된 상기 화소전극(18)은 상기 화소전극라인(18l)을 통해 상기 박막 트랜지스터(T)의 드레인전극(23)에 전기적으로 접속되게 된다.
또한, 상기 스토리지전극(18s)은 상기 제 1 절연막(15a)을 사이에 두고 그 하부의 공통라인(8l)의 일부와 중첩되어 스토리지 커패시터(storage capacitor)(Cst)를 형성한다.
그리고, 투명한 컬러필터 기판(5)에는 상기 박막 트랜지스터(T)와 게이트라인(16) 및 데이터라인(17)으로 빛이 새는 것을 방지하는 블랙매트릭스(6)와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터(7)가 형성되어 있다.
이와 같이 구성된 상기 어레이 기판(10)과 컬러필터 기판(5)의 대향(對向)면 에는 상기 액정분자(30)의 초기 배향방향을 결정짓는 배향막(미도시)이 각각 도포되어 있다.
상기와 같은 구조를 갖는 일반적인 횡전계방식 액정표시장치는 공통전극(8)과 화소전극(18)이 동일한 어레이 기판(10) 상에 배치되어 횡전계를 발생시키기 때문에 시야각을 향상시킬 수 있는 장점을 가진다.
그러나, 상기의 횡전계방식 액정표시장치는 화소영역 내에 불투명한 도전물질로 이루어진 다수개의 공통전극(8)과 화소전극(18) 및 공통라인(8l)이 배열되어 있어 화소영역의 개구율을 저하시키는 문제점이 있었다. 특히, 상기 공통라인(8l)은 액정표시패널 전체의 공통전극(8)에 공통전압을 인가하는 한편 상기 스토리지전극(18s)과 중첩하여 스토리지 커패시터(Cst)를 형성하기 위해 상기 게이트라인(16)에 대해 평행한 방향으로 불투명한 도전물질로 형성됨에 따라 화소영역의 개구율을 저하시키게 된다.
또한, 상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다. 상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 공통전극과 화소전극을 투명한 도전물질로 형성하는 동시에 불투명한 공통라인을 게이트라인 상부에 형성함으로써 개구율을 향상시킨 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기 게이트라인과 공통라인 사이에 낮은 유전상수를 가진 유기절연막을 형성함으로써 게이트라인과 공통라인 사이의 신호간섭을 방지할 수 있는 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 횡전계방식 액정표시장치는 제 1 기판에 형성된 게이트전극, 게이트라인, 상기 게이트라인과 수직한 방향으로 화소영역 가장자리에 형성된 제 1 연결라인 및 상기 제 1 연결라인에 연결되어 좌우의 인접 화소로 연장되도록 상기 게이트라인 방향으로 형성된 제 2 연결라인; 상기 게이트전극과 게이트라인 및 제 1, 제 2 연결라인이 형성된 제 1 기판 위에 형성된 제 1 절연막 및 상기 게이트라인 상부에 상기 게이트라인을 덮도록 유기절연막으로 형성된 유전체층; 상기 제 1 절연막이 형성된 게이트전극 상부에 형성된 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인; 상기 유전체층이 형성된 게이트라인 상부에 상기 게이트라인과 중첩하는 제 1 공통라인 및 상기 제 1 공통라인으로부터 하단 화소의 상기 제 2 연결라인 상부로 연장되는 제 2 공통라인; 상기 소오스전극, 드레인전극, 데이터라인 및 제 1, 제 2 공통라인이 형성된 제 1 기판 위에 유기절연막으로 형성된 제 2 절연막; 상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀; 상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 제 1 공통전극과 화소전극 및 상기 데이터라인 상부에 위치하는 제 2 공통전극; 상기 제 2 절연막이 형성된 제 1 공통라인 상부에 형성되어 상기 다수개의 화소전극과 연결되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인; 상기 제 2 절연막이 형성된 제 1 기판 위에 상기 게이트라인 방향으로 배열되되, 상기 제 1 공통전극 및 제 2 공통전극에 연결되는 한편, 상기 제 2 연결라인 및 제 2 공통라인과 전기적으로 접속하는 제 3 연결라인; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
또한, 본 발명의 횡전계방식 액정표시장치의 제조방법은 제 1 기판에 게이트전극과 게이트라인 및 제 1, 제 2 연결라인을 형성하되, 상기 제 1 연결라인은 상기 게이트라인과 수직한 방향으로 화소영역 가장자리에 형성하는 한편, 상기 제 2 연결라인은 상기 제 1 연결라인에 연결되어 좌우의 인접 화소로 연장되도록 상기 게이트라인 방향으로 형성하는 단계; 상기 게이트전극과 게이트라인 및 제 1, 제 2 연결라인이 형성된 제 1 기판 위에 제 1 절연막을 형성하며, 상기 게이트라인 상부에 상기 게이트라인을 덮도록 유기절연막으로 이루어진 유전체층을 형성하는 단계; 상기 제 1 절연막이 형성된 게이트전극 상부에 액티브패턴과 소오스전극 및 드레인전극을 형성하며, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 유전체층이 형성된 게이트라인 상부에 상기 게이트라인과 중첩하는 제 1 공통라인을 형성하며, 상기 제 1 공통라인으로부터 하단 화소의 상기 제 2 연결라인 상부로 연장되는 제 2 공통라인을 형성하는 단계; 상기 소오스전극, 드레인전극, 데이터라인 및 제 1, 제 2 공통라인이 형성된 제 1 기판 위에 유기절연막으로 이루어진 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 제 1 공통전극과 화소전극 및 상기 데이터라인 상부에 위치하는 제 2 공통전극을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 공통라인 상부에 형성되어 상기 다수개의 화소전극과 연결되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판 위에 상기 게이트라인 방향으로 형성하되, 상기 제 1 공통전극 및 제 2 공통전극에 연결되는 한편, 상기 제 2 연결라인 및 제 2 공통라인과 전기적으로 접속하는 제 3 연결라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 대향하여 합착하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 다수개의 공통전극과 화소전극을 투명한 도전물질로 형성하는 동시에 불투명한 공통라인을 게이트라인 상부에 형성함에 따라 화소영역의 개구율을 향상시킬 수 있게 된다. 그 결과 액정표시패널의 투과율이 향상되어 화질이 향상되는 효과를 얻을 수 있다.
이때, 상기 게이트라인과 공통라인 사이에 낮은 유전상수를 가진 유기절연막을 형성함으로써 상기 게이트라인과 공통라인 사이의 신호간섭을 방지할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
이때, 실제의 어레이 기판에는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있으며, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)의 일부를 구성하는 게이트전극(121), 상기 데이터라인(117)에 연결된 "U"자형의 소오스전극(122) 및 화소전극라인(118l)을 통해 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 소오스전극(122)은 일방향으로 연장되어 상기 데이터라인(117)에 연결되며, 상기 드레인전극(123)은 화소영역 쪽으로 연장되어 제 2 절연막(미도시)에 형성된 제 1 콘택홀(140a)을 통해 상기 화소전극라인(118l)과 드레인전극(123)에 전기적으로 접속하게 된다.
이때, 도면에는 소오스전극(122)의 형태가 "U"자형으로 되어 있어 채널의 형태가 "U"자형인 박막 트랜지스터를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 박막 트랜지스터의 채널 형태에 관계없이 적용 가능하다.
그리고, 상기 화소영역 내에는 횡전계를 발생시키기 위한 다수개의 공통전극(108, 108')과 화소전극(118)이 교대로 형성되어 있으며, 이때 상기 공통전 극(108, 108')은 화소영역 내에서 상기 화소전극(118)과 교대로 배치되어 횡전계를 발생시키는 제 1 공통전극(108)과 상기 데이터라인(117) 상부에 중첩되도록 형성되어 화소의 개구영역을 확장시키는 제 2 공통전극(108')으로 구성된다.
이때, 상기 공통전극(108, 108')과 화소전극(118)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배열되게 된다.
여기서, 상기 게이트라인(116) 상부에는 상기 게이트라인(116)과 중첩되도록 배열된 본 발명의 실시예에 따른 공통라인(108l, 108l')이 형성되어 있으며, 상기 공통라인(108l, 108l')은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배열되어 있는 제 1 공통라인(108l) 및 상기 제 1 공통라인(108l)으로부터 일 방향으로 돌출하여 제 2 콘택홀(140b)을 통해 인접하는 화소의 공통라인과 연결되는 제 2 공통라인(108l')으로 이루어져 있다.
이때, 상기 화소영역의 좌우 가장자리에는 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배열된 한 쌍의 제 1 연결라인(108a)이 형성되어 있으며, 상기 제 1 연결라인(108a)은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배열된 제 2 연결라인(108a')에 연결되게 된다. 이때, 상기 제 2 콘택홀(140b)을 통해 상기 제 2 공통라인(108l')과 전기적으로 접속하는 상기 제 2 연결라인(108a')은 인접하는 화소 쪽으로 연장되어 공통전압을 인접하는 화소의 공통라인으로 전달하게 된다. 이는 본 발명의 실시예에 따른 상기 제 1 공통라인(108l)은 상기 게이트라인(116) 상부에 상기 데이터 배선, 즉 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)을 구성하는 도전물질과 동일한 도전물질을 이용하여 형성함에 따라 인접하는 화소 쪽으로 연장될 수 없어 공통전압을 인접하는 화소로 전달할 수 없기 때문이다.
또한, 상기 공통전극(108, 108')의 일측 끝단은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배열된 제 3 연결라인(108b)에 연결되게 되며, 이때 상기 제 3 연결라인(108c)은 상기 제 1 절연막과 제 2 절연막(미도시)에 형성된 상기 제 2 콘택홀(140b)을 통해 그 하부의 상기 제 2 연결라인(108a') 및 제 2 공통라인(108l')과 전기적으로 접속하게 된다.
그리고, 상기 게이트라인(116)은 상기 제 1 절연막과 유전체층(미도시)을 사이에 두고 그 상부의 제 1 공통라인(108l)의 일부와 중첩되어 제 1 스토리지 커패시터를 형성하게 되며, 상기 제 1 공통라인(108l)은 상기 제 2 절연막을 사이에 두고 그 상부의 상기 화소전극라인(118l)의 일부와 중첩되어 제 2 스토리지 커패시터를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 상기 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이때, 전술한 유전체층은 상기 게이트라인(116) 상부에 상기 게이트라인(116)과 중첩되도록 제 1 공통라인(108l)을 형성함에 따라 상기 게이트라인(116)과 제 1 공통라인(108l) 사이에 발생하는 신호간섭을 방지하기 위한 것으로 벤조사이클로부텐(Benzocyclobutene; BCB) 또는 아크릴계 수지(resin)와 같은 낮은 유전상수를 가진 유기절연막으로 이루어져 있다.
이와 같이 구성된 본 발명의 실시예의 횡전계방식 액정표시장치는 상기 다수개의 공통전극(108, 108')과 화소전극(118)이 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성되어 있을 뿐만 아니라 상기 불투명한 도전물질로 이루어진 공통라인(108l, 108l')이 상기 게이트라인(110) 상부에 형성됨에 따라 액정표시패널의 개구율을 향상시킬 수 있는 이점을 가지게 된다.
또한, 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 상기 게이트라인(116)과 공통라인(108l, 108l') 사이에 유기절연막으로 이루어진 유전체층이 개재됨에 따라 상기 게이트라인(116)과 공통라인(108l, 108l') 사이에 발생하는 신호간섭을 방지할 수 있으며, 이때 상기 제 2 절연막을 유기절연막으로 형성하는 경우에는 상기 데이터라인(117) 상부에 제 2 공통전극(108')을 형성함에 따라 실질적으로 화소의 개구영역을 최대로 확장시킬 수 있게 된다. 즉, 상기 제 2 절연막을 낮은 유전상수를 가진 유기절연막으로 형성함에 따라 상기 데이터라인(117)과 다른 전극들 사이에 형성되는 기생 커패시턴스를 고려하지 않아도 되므로, 상기 데이터라인(117) 상부에도 제 2 공통전극(108')을 형성할 수 있게 되어 화소영역의 개구율을 향상시킬 수 있게 된다.
여기서, 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 소오스/드레인전극과 데이터라인 및 액티브패턴을 동시에 형성함으로써 총 5번의 마스크공정으로 어레이 기판 을 제작할 수 있게 되는데, 이를 다음의 횡전계방식 액정표시장치의 제조방법을 통해 상세히 설명한다. 다만, 본 발명이 상기 마스크공정의 수에 한정되지는 않는다.
도 4a 내지 도 4e는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선 및 IIIb-IIIb선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
또한, 도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)에 게이트전극(121)을 포함하는 게이트라인(116), 제 1 연결라인(108a) 및 제 2 연결라인(108a')을 형성한다.
이때, 상기 제 1 연결라인(108a)은 화소영역의 좌우 가장자리에 형성되게 되며, 그 일측은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 상기 화소영역 상단에 배열된 상기 제 2 연결라인(108a')에 연결되게 된다. 이때, 상기 제 2 연결라인(108a')은 인접하는 화소로 연장되어 인접 화소의 제 2 연결라인에 연결되게 되며, 화소의 개구영역을 확장시키기 위해 화소영역 내에서 단절된 상태로 형성되게 된다.
이때, 상기 게이트전극(121)을 포함하는 게이트라인(116), 제 1 연결라인(108a) 및 제 2 연결라인(108a')은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121)을 포함하는 게이트라인(116), 제 1 연결라인(108a) 및 제 2 연결라인(108a')이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a)과 유기절연막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 유기절연막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 게이트라인(116) 상부에 상기 유기절연막으로 이루어진 유전체층(115)을 형성한다.
이때, 상기 유전체층(115)은 벤조사이클로부텐 또는 아크릴계 수지와 같은 낮은 유전상수를 가진 유기절연막으로 이루어져 있으며, 상기 게이트라인(116) 상부에 상기 게이트라인(116)을 덮도록 형성되게 된다.
이후, 도 4c 및 도 5b에 도시된 바와 같이, 상기 제 1 절연막(115a)과 유전체층(115)이 형성된 어레이 기판(110) 전면에 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하는 동시에 상기 제 2 도전막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성한다.
이때, 상기 제 3 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하게 되며, 상기 게이트라인(116) 상부에는 상기 제 2 도전막으로 이루어진 본 발명의 실시예에 따른 공통라인(108l, 108l')이 형성되게 된다. 이때, 상기 공통라인(108l, 108l')은 상기 게이트라인(116) 상부에 위치하여 상기 게이트라인(116)과 중첩하여 제 1 스토리지 커패시터를 형성하는 제 1 공통라인(108l)과 상기 제 1 공통라인(108l)으로부터 하단의 제 2 연결라인(108a') 상부로 연장된 제 2 공통라인(108l')으로 이루어진다.
이때, 상기 제 2 공통라인(108l')의 일부는 상기 제 2 연결라인(108a')의 일부와 중첩하게 되며, 상기 제 3 마스크공정을 통해 상기 제 2 공통라인(108l') 내에는 제 1 절연막(115a)이 노출되는 소정의 홀(H)이 형성되게 된다.
그리고, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝된 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 제 1 공통라인(108l)과 제 2 공통라인(108l') 및 데이터라인(117) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 제 1 공통라인(108l)과 제 2 공통라인(108l') 및 데이터라인(117)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125"), 제 2 비정질 실리콘 박막패턴(120")과 제 3 n+ 비정질 실리콘 박막패턴(125'") 및 제 3 비정질 실리콘 박막패턴(120'")과 제 4 n+ 비정질 실리콘 박막패턴(125"")이 형성되게 된다.
여기서, 본 발명의 실시예에 따른 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117), 제 1 공통라인(108l) 및 제 2 공통라인(108l')은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 3 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 6a 내지 도 6g는 도 4c 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 제 1 절연막(115a)과 유전체층(115)이 형성된 어레이 기판(110) 전면에 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.
이때, 상기 제 2 도전막(130)은 소오스전극, 드레인전극, 데이터라인, 제 1 공통라인 및 제 2 공통라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.
그리고, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 감광막(170)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 5 감광막패턴(170e)은 제 2 투과영역(II)을 통해 형성된 제 6 감광막패턴(170f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되게 된다.
이때, 상기 어레이 기판(110)의 데이터라인 영역에는 상기 제 2 도전막으로 이루어진 데이터라인(117)이 형성되게 되며, 상기 게이트라인(116) 상부에는 상기 제 2 도전막으로 이루어진 공통라인(108l, 108l')이 형성되게 된다. 이때, 상기 공 통라인(108l, 108l')은 상기 게이트라인(116) 상부에 위치하여 상기 게이트라인(116)과 중첩하여 제 1 스토리지 커패시터를 형성하는 제 1 공통라인(108l)과 상기 제 1 공통라인(108l)으로부터 하단의 제 2 연결라인(108a') 상부로 연장된 제 2 공통라인(108l')으로 이루어진다.
그리고, 상기 제 2 공통라인(108l')의 일부는 상기 제 2 연결라인(108a')의 일부와 중첩하게 되며, 상기 제 3 마스크공정을 통해 상기 제 2 공통라인(108l') 내에는 제 1 절연막(115a)이 노출되는 소정의 홀(H)이 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(130')이 형성되게 된다.
또한, 상기 제 1 공통라인(108l)과 제 2 공통라인(108l') 및 데이터라인(117) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 제 1 공통라인(108l)과 제 2 공통라인(108l') 및 데이터라인(117)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125"), 제 2 비정질 실리콘 박막패턴(120")과 제 3 n+ 비정질 실리콘 박막패턴(125'") 및 제 3 비정질 실리콘 박막패턴(120'")과 제 4 n+ 비정질 실리콘 박막패턴(125"")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)의 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 5 감광막패턴은 상기 제 6 감광막패턴의 두께만큼이 제거된 제 7 감광막패턴(170a') 내지 제 11 감광막패턴(170e')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역 및 상기 제 1 공통라인(108l)과 제 2 공통라인(108l')과 데이터라인(117) 상부에만 남아있게 된다.
이후, 도 6f 및 도 6g에 도시된 바와 같이, 상기 남아있는 제 7 감광막패턴(170a') 내지 제 11 감광막패턴(170e')을 마스크로 하여 상기 제 1 n+ 비정질 실리콘 박막패턴과 제 2 도전막패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
이와 같이 본 발명의 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117)과 제 1 공통라인(108l) 및 제 2 공통라인(108l')을 한번의 마스크공정을 통해 형성할 수 있게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 액티브패턴(124) 및 상기 소오스/드레인전극(122, 123), 데이터라인(117), 제 1 공통라인(108l), 제 2 공통라인(108l')은 두 번의 마스크공정을 통해 형성할 수도 있다.
이후, 도 4d 및 도 5c에 도시된 바와 같이, 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117)과 제 1 공통라인(108l) 및 제 2 공통라 인(108l')이 형성된 어레이 기판(110) 전면에 제 2 절연막(115b)을 형성한다.
이때, 상기 제 2 절연막(115b)은 실리콘산화막과 실리콘질화막과 같은 무기절연막으로 형성할 수도 있으며, 벤조사이클로부텐과 아크릴계 수지와 같은 유기절연막으로 형성할 수도 있다.
그리고, 포토리소그래피공정(제 4 마스크공정)을 이용하여 상기 제 2 절연막(115b)의 일부 영역을 선택적으로 제거함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성하는 동시에 상기 제 1 절연막(115a)과 제 2 절연막(115b)의 일부 영역을 선택적으로 제거함으로써 상기 제 2 연결라인(108a')의 일부를 노출시키는 제 2 콘택홀(140b)을 형성한다.
이때, 상기 제 2 콘택홀(140b)을 통해 상기 제 2 연결라인(108a')의 일부뿐만 아니라 상기 제 2 공통라인(108l')의 내부 측면 일부도 동시에 노출되게 된다.
이때, 본 발명의 실시예에 따른 상기 제 2 절연막(115b)을 포토아크릴과 같은 낮은 유전상수를 갖는 유기절연막으로 형성하는 경우에는 상기 데이터라인(117)과 후술할 제 2 공통전극과의 중첩이 가능하여 고개구율 구조를 구현할 수 있게 된다.
다음으로, 도 4d 및 도 5d에 도시된 바와 같이, 상기 제 2 절연막(115b)이 형성된 어레이 기판(110) 전면에 투명한 도전물질로 이루어진 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 제거함으로써 상기 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극라인(118l)을 형성한다.
또한, 상기 제 5 마스크공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극(108, 108')과 화소전극(118)을 형성하며, 상기 제 2 콘택홀(140b)을 통해 상기 제 2 연결라인(108a') 및 제 2 공통라인(108l')과 전기적으로 접속하는 제 3 연결라인(108b)을 형성한다. 이때, 상기 제 1 공통전극(108)과 제 2 공통전극(108')은 상기 제 3 연결라인(108b)에 연결되게 된다.
이때, 상기의 공통전극(108, 108')은 화소영역 중앙에서 상기 화소전극(118)과 교대로 배치되어 횡전계를 발생시키는 제 1 공통전극(108)과 상기 데이터라인(117) 상부에 형성되어 화소의 개구영역을 확장시키는 제 2 공통전극(108')으로 구성된다.
또한, 상기 공통전극(108, 108')과 화소전극(118)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배열되어 있으며, 상기 화소전극라인(118l)은 상기 제 2 절연막(115b)을 사이에 두고 그 하부의 상기 제 1 공통라인(108l)과 중첩되어 제 2 스토리지 커패시터를 형성하게 된다.
여기서, 상기 제 3 도전막은 상기 공통전극(108, 108a')과 화소전극(118) 및 화소전극라인(118l)을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹, 청 및 백색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
전술한 바와 같이 상기 본 발명의 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 2는 일반적인 횡전계방식 액정표시장치의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4a 내지 도 4e는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선 및 IIIb-IIIb'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5d는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6g는 도 4c 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
108 : 제 1 공통전극 108' : 제 2 공통전극
108a : 제 1 연결라인 108a' : 제 2 연결라인
108b : 제 3 연결라인 108l,108l' : 공통라인
116 : 게이트라인 117 : 데이터라인
118 : 화소전극 118l : 화소전극라인
121 : 게이트전극 123 : 소오스전극
123 : 드레인전극
Claims (13)
- 제 1 기판에 게이트전극과 게이트라인 및 제 1, 제 2 연결라인을 형성하되, 상기 제 1 연결라인은 상기 게이트라인과 수직한 방향으로 화소영역 가장자리에 형성하는 한편, 상기 제 2 연결라인은 상기 제 1 연결라인에 연결되어 좌우의 인접 화소로 연장되도록 상기 게이트라인 방향으로 형성하는 단계;상기 게이트전극과 게이트라인 및 제 1, 제 2 연결라인이 형성된 제 1 기판 위에 제 1 절연막을 형성하며, 상기 게이트라인 상부에 상기 게이트라인을 덮도록 유기절연막으로 이루어진 유전체층을 형성하는 단계;상기 제 1 절연막이 형성된 게이트전극 상부에 액티브패턴과 소오스전극 및 드레인전극을 형성하며, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계;상기 유전체층이 형성된 게이트라인 상부에 상기 게이트라인과 중첩하는 제 1 공통라인을 형성하며, 상기 제 1 공통라인으로부터 하단 화소의 상기 제 2 연결라인 상부로 연장되는 제 2 공통라인을 형성하는 단계;상기 소오스전극, 드레인전극, 데이터라인 및 제 1, 제 2 공통라인이 형성된 제 1 기판 위에 유기절연막으로 이루어진 제 2 절연막을 형성하는 단계;상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계;상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 제 1 공통전극과 화소전극 및 상기 데이터라인 상부에 위치하는 제 2 공통전극을 형성하는 단계;상기 제 2 절연막이 형성된 제 1 공통라인 상부에 형성되어 상기 다수개의 화소전극과 연결되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하는 단계;상기 제 2 절연막이 형성된 제 1 기판 위에 상기 게이트라인 방향으로 형성하되, 상기 제 1 공통전극 및 제 2 공통전극에 연결되는 한편, 상기 제 2 연결라인 및 제 2 공통라인과 전기적으로 접속하는 제 3 연결라인을 형성하는 단계; 및상기 제 1 기판과 제 2 기판을 대향하여 합착하는 단계를 포함하는 횡전계방식 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 연결라인은 상기 데이터라인에 대해 평행한 방향으로 상기 화소영역의 가장자리에 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 액티브패턴, 소오스/드레인전극, 데이터라인, 제 1 공통라인 및 제 2 공통라인은 동일한 하프-톤 마스크공정을 통해 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
- 제 3 항에 있어서, 상기 하프-톤 마스크공정을 통해 상기 제 2 공통라인 내에 상기 제 1 절연막을 노출시키는 홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 절연막과 제 2 절연막의 일부 영역을 제거하여 상기 제 2 연결라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
- 제 5 항에 있어서, 상기 제 2 콘택홀은 상기 제 2 공통라인의 내부 측면 일부를 노출시키도록 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
- 제 6 항에 있어서, 상기 제 3 연결라인은 상기 제 2 콘택홀을 통해 상기 제 2 연결라인 및 제 2 공통라인과 전기적으로 접속하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
- 제 1 기판에 형성된 게이트전극, 게이트라인, 상기 게이트라인과 수직한 방향으로 화소영역 가장자리에 형성된 제 1 연결라인 및 상기 제 1 연결라인에 연결되어 좌우의 인접 화소로 연장되도록 상기 게이트라인 방향으로 형성된 제 2 연결라인;상기 게이트전극과 게이트라인 및 제 1, 제 2 연결라인이 형성된 제 1 기판 위에 형성된 제 1 절연막 및 상기 게이트라인 상부에 상기 게이트라인을 덮도록 유기절연막으로 형성된 유전체층;상기 제 1 절연막이 형성된 게이트전극 상부에 형성된 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인;상기 유전체층이 형성된 게이트라인 상부에 상기 게이트라인과 중첩하는 제 1 공통라인 및 상기 제 1 공통라인으로부터 하단 화소의 상기 제 2 연결라인 상부로 연장되는 제 2 공통라인;상기 소오스전극, 드레인전극, 데이터라인 및 제 1, 제 2 공통라인이 형성된 제 1 기판 위에 유기절연막으로 형성된 제 2 절연막;상기 제 2 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀;상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 제 1 공통전극과 화소전극 및 상기 데이터라인 상부에 위치하는 제 2 공통전극;상기 제 2 절연막이 형성된 제 1 공통라인 상부에 형성되어 상기 다수개의 화소전극과 연결되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인;상기 제 2 절연막이 형성된 제 1 기판 위에 상기 게이트라인 방향으로 배열되되, 상기 제 1 공통전극 및 제 2 공통전극에 연결되는 한편, 상기 제 2 연결라인 및 제 2 공통라인과 전기적으로 접속하는 제 3 연결라인; 및상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 횡전계방식 액정표시장치.
- 제 8 항에 있어서, 상기 제 1 연결라인은 상기 데이터라인에 대해 평행한 방향으로 상기 화소영역의 가장자리에 배열되는 것을 특징으로 하는 횡전계방식 액정표시장치.
- 제 8 항에 있어서, 상기 제 1 절연막과 제 2 절연막의 일부 영역을 제거하여 상기 제 2 연결라인의 일부를 노출시키는 제 2 콘택홀을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
- 제 10 항에 있어서, 상기 제 2 콘택홀은 상기 제 2 공통라인의 내부 측면 일부를 노출시키는 것을 특징으로 하는 횡전계방식 액정표시장치.
- 제 11 항에 있어서, 상기 제 3 연결라인은 상기 제 2 콘택홀을 통해 상기 제 2 연결라인 및 제 2 공통라인과 전기적으로 접속하는 것을 특징으로 하는 횡전계방식 액정표시장치.
- 제 8 항에 있어서, 상기 유전체층은 벤조사이클로부텐(Benzocyclobutene; BCB) 또는 아크릴계 수지(resin)와 같은 낮은 유전상수를 가진 유기절연막으로 이루어진 특징으로 하는 횡전계방식 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070120512A KR101432570B1 (ko) | 2007-11-23 | 2007-11-23 | 횡전계방식 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070120512A KR101432570B1 (ko) | 2007-11-23 | 2007-11-23 | 횡전계방식 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090053609A KR20090053609A (ko) | 2009-05-27 |
| KR101432570B1 true KR101432570B1 (ko) | 2014-08-21 |
Family
ID=40861094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070120512A KR101432570B1 (ko) | 2007-11-23 | 2007-11-23 | 횡전계방식 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101432570B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8804081B2 (en) | 2009-12-18 | 2014-08-12 | Samsung Display Co., Ltd. | Liquid crystal display device with electrode having opening over thin film transistor |
| US8659734B2 (en) | 2011-01-03 | 2014-02-25 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| KR102021106B1 (ko) * | 2013-11-12 | 2019-09-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040078949A (ko) * | 2003-03-05 | 2004-09-14 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그의 제조방법 |
| JP2004361700A (ja) | 2003-06-05 | 2004-12-24 | Hitachi Displays Ltd | 表示装置 |
| KR20050123357A (ko) * | 2004-06-25 | 2005-12-29 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 |
| KR20060075198A (ko) * | 2004-12-28 | 2006-07-04 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
-
2007
- 2007-11-23 KR KR1020070120512A patent/KR101432570B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040078949A (ko) * | 2003-03-05 | 2004-09-14 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그의 제조방법 |
| JP2004361700A (ja) | 2003-06-05 | 2004-12-24 | Hitachi Displays Ltd | 表示装置 |
| KR20050123357A (ko) * | 2004-06-25 | 2005-12-29 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 |
| KR20060075198A (ko) * | 2004-12-28 | 2006-07-04 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090053609A (ko) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101421166B1 (ko) | 액정표시장치의 제조방법 | |
| KR101320494B1 (ko) | 수평전계방식 액정표시장치 및 그 제조방법 | |
| KR101473839B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR100978263B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US8519396B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof | |
| KR101522241B1 (ko) | 시야각 제어가 가능한 액정표시장치 및 그 제조방법 | |
| US20080073651A1 (en) | Liquid crystal display device | |
| KR101631620B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| KR101553940B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US8357937B2 (en) | Thin film transistor liquid crystal display device | |
| KR101432570B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR20090044467A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101680134B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR101350260B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR20100069432A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101333594B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101331905B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR101697587B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR101463025B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR20110012111A (ko) | 횡전계방식 액정표시장치의 제조방법 | |
| KR101432571B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101369258B1 (ko) | 횡전계방식 액정표시장치의 제조방법 | |
| KR101186513B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101358221B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR20100010286A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 6 |