KR20060075198A - 횡전계방식 액정표시소자 및 그 제조방법 - Google Patents

횡전계방식 액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060075198A
KR20060075198A KR1020040113789A KR20040113789A KR20060075198A KR 20060075198 A KR20060075198 A KR 20060075198A KR 1020040113789 A KR1020040113789 A KR 1020040113789A KR 20040113789 A KR20040113789 A KR 20040113789A KR 20060075198 A KR20060075198 A KR 20060075198A
Authority
KR
South Korea
Prior art keywords
wiring
gate
common
electrode
line
Prior art date
Application number
KR1020040113789A
Other languages
English (en)
Other versions
KR101107685B1 (ko
Inventor
이준엽
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040113789A priority Critical patent/KR101107685B1/ko
Publication of KR20060075198A publication Critical patent/KR20060075198A/ko
Application granted granted Critical
Publication of KR101107685B1 publication Critical patent/KR101107685B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 포토식각공정의 횟수를 줄여 공정을 간소화하고자 하는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것으로, 횡전계방식 액정표시소자는 기판 상에 일렬로 배치된 복수개의 데이터 배선과, 상기 데이터 배선과 수직으로 교차되어 화소영역을 정의하되 데이터 배선을 중심으로 단락되어 있는 게이트 배선과, 상기 단락되어 있는 게이트 배선을 연결시켜주는 제 1 연결도전막과, 상기 게이트 배선에 평행하고 데이터 배선을 중심으로 단락되어 있는 공통배선과, 상기 단락되어 있는 공통배선을 연결시켜주는 제 2 연결도전막과, 상기 공통배선에 연결되어 화소영역 내부에 형성되는 공통전극과, 상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터와, 상기 공통전극에 평행하게 형성되고 상기 박막트랜지스터에 콘택되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
3마스크, 횡전계, 포토식각공정

Description

횡전계방식 액정표시소자 및 그 제조방법{THE IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.
도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 횡전계방식 액정표시소자의 단면도.
도 3a 내지 도 3e는 종래 기술에 의한 횡전계방식 액정표시소자의 공정평면도.
도 4는 본 발명에 의한 횡전계방식 액정표시소자의 평면도.
도 5는 도 4의 Ⅱ-Ⅱ'선상에서의 횡전계방식 액정표시소자의 단면도.
도 6a 내지 도 6c는 본 발명에 의한 횡전계방식 액정표시소자의 공정단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 배선
112a : 제 1 연결도전막 113 : 게이트 절연막
114 : 반도체층 115 : 데이터 배선
115a : 소스 전극 115b : 드레인 전극
116 : 게이트 전극 117 : 화소전극
124 : 공통전극 124a: 최외곽 공통전극
125 : 공통배선 125a : 제 2 연결도전막
151,152,153,154 : 제 1 ,제 2 ,제 3 ,제 4 콘택홀
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 포토식각공정의 횟수를 줄이고자 하는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것이다.
평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트 비(contrast ratio)가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.
특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다. 또한, 소형 패널로 제작되어 휴대폰 디스플레이로도 사용되고 있어 그 활용이 다양하다.
이러한 액정표시소자는 액정의 성질과 전극의 구조에 따라서 여러 가지 다양한 모드가 있다.
구체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 광시야각을 구현하는 멀티도 메인 모드(Multi-Domain Mode)와, 보상필름을 기판 외주면에 부착하여 빛의 진행방향에 따른 빛의 위상변화를 보상하는 OCB 모드(Optically Compensated Birefringence Mode)와, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)과, 네가티브형 액정과 수직배향막을 이용하여 액정 분자의 장축이 배향막 평면에 수직 배열되도록 하는 VA 모드(Vertical Alignment) 등 다양하다.
이중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 어레이 기판과 TFT 어레이 기판으로 구성된다.
여기서, 상기 컬러필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성되고, 상기 TFT 어레이 기판에는 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성된다.
이러한 횡전계방식 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 방법은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 마스크에 형성된 패턴을 포토 레지스트 위에 노광한 후 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 원하는 물질층을 식각한 다음 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
종래기술에 의한 횡전계방식 액정표시소자용 어레이 기판은 기판 상에 게이트 배선층 및 공통전극, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률과 공정비율이 증가한다.
특히, 포토식각기술에서 사용되는 노광장비는 다른 장비에 비해 장비단가가 큰데, 최근 기판 사이즈가 대형화되고 패턴 사이즈가 작아짐에 따라 장비 가격이 크게 상승하고 있다.
이와같은 문제점을 극복하고자 최근, 포토식각기술의 적용횟수(노광장비의 사용횟수)를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.
이하, 도면을 참조하여 종래 기술의 횡전계방식 액정표시소자 및 그 제조방법을 설명하면 다음과 같다. 이하에서는 주로 TFT 어레이 기판에 대해 설명하는 것으로 한다.
도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 횡전계방식 액정표시소자의 단면도이며, 도 3a 내지 도 3e는 종래 기술에 의한 횡전계방식 액정표시소자의 공정평면도이다.
도 1 및 도 2를 참고로 하여 횡전계방식 액정표시소자를 구체적으로 살펴보면, TFT 어레이 기판(11) 상에는 게이트 배선(12) 및 데이터 배선(15)이 게이트 절연막(13)을 사이에 두고 수직으로 교차 배치되어 픽셀이 정의되고, 상기 게이트 배 선(12) 및 데이터 배선(15)의 교차 부위에는 박막트랜지스터(TFT)가 구비된다.
이 때, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(12)에서 분기되는 게이트 전극(12a)과, 상기 게이트 전극(12a)을 포함한 전면에 형성된 게이트 절연막(13)과, 상기 게이트 전극(12a) 상부의 게이트 절연막(13) 상에 형성된 반도체층(14)과, 상기 데이터 배선(15)에서 분기되어 상기 반도체층(14) 양 끝에 각각 형성되는 소스 전극(15a) 및 드레인 전극(15b)으로 구성된다.
그리고, 각 픽셀 내에는 상기 게이트 배선(12)과 평행하는 공통배선(25)과, 상기 공통배선(25)에서 분기되어 각 화소영역에 상기 데이터 배선(15)에 평행하도록 형성되는 다수개의 공통전극(24)과, 보호막(16)을 관통하여 상기 박막트랜지스터(TFT)의 드레인 전극(15b)에 연결되어 각 화소영역의 상기 공통전극(24) 사이에서 상기 공통전극과 평행하게 교차 배치된 다수개의 화소전극(17)이 구비되어 있다.
이와같이 구성된 횡전계방식 액정표시소자는, 액정 분자를 기판에 대해서 수평을 유지한 상태로 회전시키기 위하여 공통전극(24) 및 화소전극(17) 모두 동일한 기판 상에 형성하고, 상기 2개의 전극 사이에 전압을 걸어 기판에 대해서 수평방향의 전계(E)가 발생하도록 한다.
이 때문에, 시각방향에 대한 액정의 복굴절의 변화가 작아 종래의 TN방식 액정표시소자에 비해 시야각 특성이 월등하게 우수해지는 것이다.
이러한, 횡전계방식 액정표시소자를 제조하기 위해서는, 전술한 바와 같이, 포토식각공정을 5회 수행하는 5마스크 기술을 적용하고 있는데, 도 3a 내지 도 3e 를 참고로 하여 구체적으로 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, 기판 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 금속을 증착한 후 제 1 마스크를 이용한 포토식각공정으로 패터닝하여 복수개의 게이트 배선(12), 게이트 전극(12a), 공통배선(25) 및 공통전극(24)을 형성한다.
다음, 상기 게이트 배선(12)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법으로 증착하여 게이트 절연막(도 2의 13)을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 상기 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한후 제 2 마스크를 이용한 포토식각공정으로 패터닝하여 게이트 전극(12a) 상부의 게이트 절연막 상에 독립된 섬 모양의 반도체층(14)을 형성한다.
계속하여, 도 3c에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 저저항 금속을 증착한 후 제 3 마스크를 이용한 포토식각공정으로 패터닝하여 복수개의 데이터 배선(15) 및 소스/드레인 전극(15a/15b)을 형성한다.
상기 데이터 배선(15)은 단위 화소를 정의하기 위해 상기 게이트 배선(12)에 수직하도록 형성하고, 상기 소스/드레인 전극(15a,15b)은 상기 반도체층(14)의 양 끝단에 각각 형성하여 게이트 전극(12a), 게이트 절연막, 반도체층(14), 소스/드레인 전극(15a,15b)으로 적층되어 단위 화소에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 완성한다.
다음, 도 3d에 도시된 바와 같이, 상기 데이터 배선(15)을 포함한 전면에 보호막(16)을 형성한다.
이후, 제 4 마스크를 이용한 포토식각공정으로 상기 보호막(16)을 선택적으로 제거하여 상기 드레인 전극(15b)이 노출되도록 콘택홀(19)을 형성한다.
마지막으로, 도 3e에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 제 5 마스크를 이용한 포토식각공정으로 패터닝하여 상기 공통전극(24)에 평행하여 횡전계를 발생시키는 복수개의 화소전극(17)을 형성한다.
이와같이, 일반적인 횡전계방식 액정표시소자는 5회의 포토식각공정을 적용하여 TFT 어레이 기판을 완성한다.
상기와 같이 형성된 TFT 어레이 기판(11)은, 블랙매트릭스(22) 및 컬러필터층(23)이 형성된 컬러필터 어레이 기판(21)과 대향합착되고, 상기 두 기판 사이에는 액정층(31)이 구비된다.
그러나, 종래 기술에 의한 횡전계방식 액정표시소자 및 그 제조방법은 다음과 같은 문제점이 있다.
즉, 게이트 배선층, 반도체층, 데이터 배선층, 보호막의 콘택홀, 공통전극, 화소전극을 형성하기 위해서 통상, 5번의 마스크를 사용하는데, 이와 같이 마스크의 사용횟수가 많아지면 공정이 복잡해지고 공정 시간 및 공정 비용이 많이 소요되 므로 공정효율이 크게 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, TFT 어레이 기판을 완성함으로써 제조원가를 절감하고 공정 시간을 대폭 줄이고자 하는 횡전계방식 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시소자는 기판 상에 일렬로 배치된 복수개의 데이터 배선과, 상기 데이터 배선과 수직으로 교차되어 화소영역을 정의하되 데이터 배선을 중심으로 단락되어 있는 게이트 배선과, 상기 단락되어 있는 게이트 배선을 연결시켜주는 제 1 연결도전막과, 상기 게이트 배선에 평행하고 데이터 배선을 중심으로 단락되어 있는 공통배선과, 상기 단락되어 있는 공통배선을 연결시켜주는 제 2 연결도전막과, 상기 공통배선에 연결되어 화소영역 내부에 형성되는 공통전극과, 상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터와, 상기 공통전극에 평행하게 형성되고 상기 박막트랜지스터에 콘택되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 또 다른 목적을 달성하기 위한 횡전계방식 액정표시소자의 제조방법은 기판 상에 반도체층을 형성하는 제 1 단계와, 상기 반도체층을 포함한 전면에 저저항 금속층을 증착한 후 패터닝하여 데이터 배선 및 소스/드레인 전극과, 상기 데이터 배선에 교차하되 데이터 배선을 중심으로 단락되는 게이트 배선 및 공통배선을 형성하는 제 2 단계와, 상기 데이터 배선을 포함한 전면에 게이트 절연막을 형성한 후 국부적으로 제거하여 제 1 ,제 2 ,제 3 ,제 4 콘택홀을 형성하 는 제 3 단계와, 상기 게이트 절연막 상에 도전층을 형성한 후 패터닝하여 화소영역 내에 화소전극 및 공통전극을 형성하고 이와 동시에, 단락된 게이트 배선 및 데이터 배선을 연결하는 제 1 ,제 2 연결도전막을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 한다.
이 때, 제 1 ,제 2 단계를 회절마스크를 사용하여 동시에 수행하고, 제 3 ,제 4 단계에서 마스크를 각각 1번씩 사용함으로써, 총 3번의 포토식각공정으로 횡전계방식 액정표시소자의 TFT 어레이 기판을 완성하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다. 이하에서는, 횡전계방식 액정표시소자의 TFT 어레이 기판에 대해서 주로 서술하는 것으로 한다.
도 4는 본 발명에 의한 횡전계방식 액정표시소자의 평면도이고, 도 5는 도 4의 Ⅱ-Ⅱ'선상에서의 횡전계방식 액정표시소자의 단면도이며, 도 6a 내지 도 6c는 본 발명에 의한 횡전계방식 액정표시소자의 공정단면도이다.
본 발명에 의한 횡전계방식 액정표시소자의 TFT 어레이 기판(111)은, 도 4 및 도 5에 도시된 바와 같이, 일렬로 배치된 복수개의 데이터 배선(115)과, 상기 데이터 배선(115)과 수직으로 교차되어 화소영역을 정의하되 데이터 배선(115)을 중심으로 단락되어 있는 게이트 배선(112)과, 상기 데이터 배선(115) 상부에서 단락되어 있는 상기 게이트 배선(112)을 연결시켜주는 제 1 연결도전막(112a)과, 상기 게이트 배선(112)에 평행하고 데이터 배선(115)을 중심으로 단락되어 있는 공통배선(125)과, 상기 데이터 배선(115) 상부에서 단락되어 있는 상기 공통배선을 연 결시켜주는 제 2 연결도전막(125a)과, 상기 공통배선(125)에 연결되어 화소영역 내부에 형성되는 공통전극(124)과, 상기 게이트 배선(112) 및 데이터 배선(115)의 교차지점에 형성되어 전압을 스위칭하는 박막트랜지스터(TFT)와, 상기 공통전극(124)에 평행하게 형성되어 횡전계(E)를 발생시키며 상기 박막트랜지스터의 드레인 전극(115b)에 콘택되는 화소전극(117)을 포함하여 구성된다.
이 때, 상기 화소전극(117)과 공통전극(124)은 화소영역 내에서 서로 교번하도록 형성되어 횡전계(E)를 형성하는데, 상기 공통전극(124)은 일체형으로 형성되어 상기 공통배선(125)으로부터 Vcom 신호를 전달받는다.
다만, 데이터 배선(115)으로 흐르는 교류신호에 의해서 공통전극과 화소전극 사이의 횡전계가 간섭되는 현상을 차폐하기 위해 화소영역의 최외곽에 직류신호가 흐르는 공통전극을 더 구비하는데, 이러한 최외곽 공통전극(124a)은 제 2 연결도전막(125a)으로부터 연장되어 데이터 배선(115) 양모서리에 각각 형성된다.
즉, 화소영역의 최외곽에 위치하는 최외곽 공통전극(124a)은 인접하는 화소전극과의 사이에서 횡전계를 발생시킴과 동시에, 인접하는 데이터 배선의 간섭을 차폐하는 역할을 수행한다.
그리고, 상기 화소전극(117)은 일체형으로 형성되어 드레인 전극(115b)으로부터 화소신호를 전달받는데, 게이트 배선(112) 또는 공통배선(125) 상부에까지 연장형성되어 스토리지 커패시턴스(Storage Capacitance)를 발생시킨다.
즉, 화소전극(117)과, 상기 화소전극(117)에 오버랩되는 게이트 배선(112) 또는 공통배선(125)과, 그 사이에 개재된 게이트 절연막(113)이 스토리지 커패시터 (Cst,Cst')를 구성한다.
이 때, 상기 제 1 ,제 2 연결도전막(112a,125a)은 상기 데이터 배선(115)과 절연되도록 하기 위해서 데이터 배선(115) 상부의 게이트 절연막(113) 상에 형성되어 제 1 ,제 2 콘택홀(151,152)을 통해 게이트 배선(112) 및 공통배선(125)에 각각 콘택된다.
그리고, 상기 공통전극(124)은 제 3 콘택홀(153)을 통해 상기 공통배선(125)에 연결되며, 상기 드레인 전극(115b)은 제 4 콘택홀(154)을 통해 화소전극에 콘택된다.
여기서, 상기 제 1 ,제 2 ,제 3 ,제 4 콘택홀(151,152,153,154)은 게이트 절연막(113)을 제거하여 형성된 것이다.
상기 게이트 절연막(113)은 유전율이 7.5 정도의 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 사용하여 1500∼5000Å의 두께로 형성하는데, 유전율이 높아 서로 오버랩되는 게이트 배선층, 데이터 배선층, 공통배선, 공통전극, 화소전극, 연결도전막 사이에 기생 커패시턴스(Parasitic Capacitance)가 발생한다는 단점이 있어서, 유전율이 3.4인 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기절연물질을 사용하여 3∼5㎛ 정도 두께로 형성한다.
다만, 유기절연물질을 사용하여 형성하는 경우, 반도체층(114)의 채널층과의 접촉특성을 위해서, 보호막 하부에 무기절연물질을 얇게 더 형성할 수 있다.
한편, 상기 박막트랜지스터(TFT)는 기판 상에 형성된 반도체층(114)과, 상기 데이터 배선(115)에서 분기되는 소스 전극(115a) 및 드레인 전극(115b)과, 게이트 절연막(113)에 의해 상기 소스/드레인 전극(115a,115b)과 절연되고 상기 제 1 연결도전막(112a)과 일체형으로 형성되는 게이트 전극(116)으로 구성된다.
이 때, 소스전극(115a)과 드레인 전극(115b) 사이의 반도체층(114)은 채널층이 되고, 상기 게이트 전극(116)은 상기 제 1 연결도전막(112a)과 일체형으로 형성되어, 게이트 배선(112)에 전기적으로 연결된다.
따라서, 본 발명에 의한 박막트랜지스터는 게이트 전극이 소스/드레인 전극보다 위에 탑재되는 탑-게이트(top-gate)형 TFT이다.
상기와 같은 TFT 어레이 기판은, 게이트 배선(112), 공통배선(125), 데이터 배선(115), 소스/드레인 전극(115a,115b)이 저저항 금속층으로 형성되어 동일층에 구비되고, 상기 화소전극(117), 공통전극(124), 제 1 ,제 2 연결도전막(112a,125a), 게이트 전극(116)이 투명금속층으로 형성되어 동일층에 구비되며, 상기 두 층 사이에 게이트 절연막(113)이 개재되어 두층을 절연시킨다.
그리고, 반도체층(114)은 상기 게이트 배선(112), 공통배선(125), 데이터 배선(115),소스/드레인 전극(115a,115b) 하층에 동일한 패턴으로 구비되거나 또는 소스 전극(115a)과 드레인 전극(115b) 하층에 독립된 섬모양으로 패터닝되어 구비된다.
이하, 횡전계방식 액정표시소자의 제조방법을 통해 구체적으로 살펴보면 다음과 같다.
먼저, 도 6a에 도시된 바와 같이, 기판 상에 비정질 실리콘(a-Si)을 고온에서 500Å이하의 얇은 두께로 증착하여 반도체층(114)을 형성한 후, 그 위에 구리 (Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 저저항 금속층을 고온의 스퍼터링 기술에 의해 1000∼5000Å 정도의 두께로 증착한다.
그리고, 제 1 마스크를 이용한 포토식각공정으로 상기 반도체층(114) 및 저저항 금속층을 한꺼번에 패터닝하여 데이터 배선(115)과, 상기 데이터 배선에서 분기하는 소스/드레인 전극(115a,115b)과, 상기 데이터 배선에 교차되어 화소영역을 정의하되 데이터 배선을 중심으로 단락되어 있는 게이트 배선(112)과, 상기 게이트 배선에 평행하되 데이터 배선을 중심으로 단락되어 있는 공통배선(125)을 형성한다.
이때, 상기 제 1 마스크를 슬릿 마스크, 헬프-톤 마스크 등의 회절노광 마스크로 사용하여 소스전극(115a) 드레인 전극(115b) 사이의 저저항 금속층을 동시에 제거하여 반도체층(114)을 외부로 노출시킨다. 소스전극(115a)과 드레인 전극(115b) 사이에 노출된 반도체층(114)은 박막트랜지스터의 채널층이 된다.
구체적으로, 반도체층 및 저저항 금속층 상에 형성된 포토레지스트를 회절노광 마스크로 회절노광함으로써 회절노광부를 가지게 한다. 회절노광된 포토레지스트에 있어서, 회절노광 마스크의 개구부에 해당하는 영역의 포토레지스트는 완전제거되고 회절노광 마스크의 차광부에 해당하는 영역의 포토레지스트는 전혀 제거되지 않고 회절노광 마스크의 회절노광부에 해당하는 영역의 포토레지스트는 일부만 제거된다.
상기와 같이, 패터닝된 포토레지스트 사이로 노출된 상기 반도체층 및 저저항 금속층을 일괄 식각하여 데이터 배선(115), 소스/드레인 전극(115a,115b), 게이트 배선(112) 및 공통배선(125)을 형성하고, 상기 회절노광부의 포토레지스트가 제거될까지 에싱한 후 회절노광부의 저저항 금속층을 식각하여 채널층을 외부로 노출시키는 것이다.
이와같이, 회절마스크를 사용함으로써, 반도체층과 저저항 금속층을 일괄적으로 패터닝할 수 있어 마스크 사용횟수를 1회 줄일 수 있다.
물론, 회절마스크를 사용하지 않고 일반 마스크를 2회 사용하여, 반도체층과 저저항 금속층을 별도로 패터닝하여도 무방할 것이다.
다음, 도 6b에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기절연물질을 도포하여 게이트 절연막(113)을 형성한다. 다만, 유기절연물질을 형성할 때에는 채널층과의 접촉 특성을 위해서, 유기절연물질 하부에 무기절연물질을 더 형성한다.
그리고, 제 2 마스크를 이용한 포토식각공정으로 게이트 절연막을 국부적으로 제거하여 제 1 ,제 2 ,제 3 ,제 4 콘택홀(151,152,153,154)을 형성한다.
상기 제 1 콘택홀(151)은 단락되어 있는 게이트 배선(112)의 끝부분이 노출되도록 형성하고, 제 2 콘택홀(152)은 단락되어 있는 공통배선(125)의 끝부분이 노출되도록 형성하고, 제 3 콘택홀(153)은 상기 공통배선(125)의 중간부분이 노출되도록 형성하며, 제 4 콘택홀(154)은 드레인 전극(115b)이 노출되도록 형성한다.
마지막으로, 도 6c에 도시된 바와 같이, 상기 게이트 절연막(113)을 포함한 전면에 ITO, IZO와 같은 투명도전물질을 증착하고 제 3 마스크를 이용한 포토식각공정으로 패터닝하여 상기 공통배선(125)에 콘택되는 공통전극(124)과, 상기 드레인 전극에 콘택되고 상기 공통전극에 평행하는 화소전극(117)과, 상기 채널층 상부에 형성되는 게이트 전극(116)과, 단락된 게이트 배선을 연결하는 제 1 연결도전막(112a)과, 단락된 공통배선을 연결하는 제 2 연결도전막(125a)을 형성한다.
구체적으로, 상기 제 1 연결도전막(112a)은 제 1 콘택홀(151)을 통해 단락되어 있는 게이트 배선(112)을 연결하고, 제 2 연결도전막(125a)은 제 2 콘택홀(152)을 통해 단락되어 있는 공통배선(125)을 연결한다.
이 때, 상기 제 1 연결도전막(112a)은 채널층 상부에 형성되는 게이트 전극(116)과 일체형으로 형성한다. 따라서, 게이트 전극(116)이 소스/드레인 전극(115a,115b) 상부에 위치하는 탑-게이트형 TFT가 된다.
그리고, 상기 공통전극(124)은 일체형으로 형성하여 제 3 콘택홀(153)을 통해 상기 공통배선(125)에 연결하고, 화소전극도 일체형으로 형성하여 제 4 콘택홀(154)을 통해 박막트랜지스터의 드레인 전극(115b)에 연결한다.
이 때, 화소영역 가장자리에는 최외곽 공통전극(124a)을 더 형성하는데, 서로 인접하는 데이터 배선과 화소전극 사이에서 원하지 않게 형성되는 수직전계를 차폐하기 위함이다. 최외곽 공통전극(124a)은 데이터 배선(115) 양 모서리에 각각 형성하는데, 상기 제 2 연결도전막(125a)과 일체형으로 형성하여 공통배선으로부터 Vcom 신호를 전달받도록 한다.
그리고, 화소전극(117)은 게이트 배선(112) 또는 공통배선(125) 상부에까지 연장형성하여, 상기 화소전극(117)과, 상기 화소전극(117)에 오버랩되는 게이트 배선(112) 또는 공통배선(125)과, 그 사이에 개재되는 게이트 절연막(113)에 의해 스토리지 커패시터(Cst,Cst')를 구성한다.
이와같이, 본 발명에 의한 횡전계방식 액정표시소자의 TFT 어레이 기판은 3회의 포토식각공정에 의해 패턴이 완성된다.
이러한 TFT 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착한후 두 기판 사이에 액정층을 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층이 형성되어 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 횡전계방식 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 5번의 포토식각공정을 수행했던 기존의 5마스크 공정 대신에, 3번의 포토식각공정에 의해 횡전계방식 액정표시소자의 TFT 어레이 기판을 완성함으로써, 마스크를 사용한 포토식각공정 횟수를 크게 줄일 수 있게 된다.
따라서, 마스크의 사용 횟수를 줄이는 것에 의해, 공정 단가가 절감되고 공정 시간이 줄어들며 공정 오류의 확률도 낮춰지게 된다.

Claims (18)

  1. 기판 상에 일렬로 배치된 복수개의 데이터 배선과,
    상기 데이터 배선과 수직으로 교차되어 화소영역을 정의하되 데이터 배선을 중심으로 단락되어 있는 게이트 배선과,
    상기 단락되어 있는 게이트 배선을 연결시켜주는 제 1 연결도전막과,
    상기 게이트 배선에 평행하고 데이터 배선을 중심으로 단락되어 있는 공통배선과,
    상기 단락되어 있는 공통배선을 연결시켜주는 제 2 연결도전막과,
    상기 공통배선에 연결되어 화소영역 내부에 형성되는 공통전극과,
    상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터와,
    상기 공통전극에 평행하게 형성되고 상기 박막트랜지스터에 콘택되는 화소전극을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  2. 제 1 항에 있어서,
    상기 게이트 배선, 공통배선, 데이터 배선 및 소스/드레인 전극이 동일층에 구비되고,
    상기 화소전극, 공통전극, 제 1 ,제 2 연결도전막이 동일층에 구비되며,
    상기 두 층 사이에 게이트 절연막이 개재되는 것을 특징으로 하는 특징으로 하는 횡전계방식 액정표시소자.
  3. 제 1 항에 있어서,
    상기 제 2 연결도전막으로부터 연장되어 상기 데이터 배선 양 모서리에 형성되는 최외곽 공통전극을 더 구비하는 것을 특징으로 하는 횡전계방식 액정표시소자.
  4. 제 1 항에 있어서,
    상기 화소전극은 상기 게이트 배선 또는 공통배선 상부에까지 연장형성되어 스토리지 커패시터를 구성하는 것을 특징으로 하는 횡전계방식 액정표시소자.
  5. 제 1 항에 있어서,
    상기 제 1 ,제 2 연결도전막은 상기 데이터 배선과 절연되어 상기 게이트 배선 및 공통배선에 각각 콘택되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  6. 제 1 항에 있어서,
    상기 박막트랜지스터(TFT)는,
    상기 기판 상에 형성된 반도체층과,
    상기 데이터 배선에서 분기되는 소스/드레인 전극과,
    상기 소스/드레인 전극과 절연되는 게이트 전극의 적층막으로 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  7. 제 6 항에 있어서,
    상기 게이트 전극은 상기 제 1 연결도전막과 일체형인 것을 특징으로 하는 횡전계방식 액정표시소자.
  8. 제 6 항에 있어서,
    상기 반도체층은 상기 게이트 배선, 공통배선, 데이터 배선, 소스/드레인 전극 하층에 동일한 패턴으로 형성되거나 또는,
    소스 전극과 드레인 전극 하부층에 독립된 섬모양으로 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  9. 기판 상에 반도체층을 형성하는 제 1 단계와,
    상기 반도체층을 포함한 전면에 저저항 금속층을 증착한 후 패터닝하여 데이터 배선 및 소스/드레인 전극과, 상기 데이터 배선에 교차하되 데이터 배선을 중심으로 단락되는 게이트 배선 및 공통배선을 형성하는 제 2 단계와,
    상기 데이터 배선을 포함한 전면에 게이트 절연막을 형성한 후 국부적으로 제거하여 제 1 ,제 2 ,제 3 ,제 4 콘택홀을 형성하는 제 3 단계와,
    상기 게이트 절연막 상에 도전층을 형성한 후 패터닝하여 화소영역 내에 화소전극 및 공통전극을 형성하고 이와 동시에, 단락된 게이트 배선 및 데이터 배선을 연결하는 제 1 ,제 2 연결도전막을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 게이트 절연막을 무기절연물질로 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  11. 제 9 항에 있어서,
    상기 게이트 절연막을 무기절연물질 및 유기절연물질의 적층막으로 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  12. 제 9 항에 있어서,
    상기 도전층은 투명한 도전물질로 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  13. 제 9 항에 있어서,
    상기 제 1 연결도전막을 형성하는 단계에서,
    상기 소스/드레인 전극에 상부에, 상기 제 1 연결도전막과 일체형인 게이트 전극을 더 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  14. 제 9 항에 있어서,
    상기 제 2 연결도전막을 형성하는 단계에서,
    상기 데이터 배선 양모서리에, 상기 제 2 연결도전막과 일체형인 최외곽 공통전극을 더 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  15. 제 9 항에 있어서,
    상기 화소전극이 상기 게이트 배선 또는 공통배선 상부에 게이트 절연막을 사이에 두고 오버랩되도록 연장형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  16. 제 9 항에 있어서,
    상기 제 1 단계 및 제 2 단계를 회절마스크를 사용하여 동시에 수행하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  17. 제 9 항에 있어서,
    상기 제 1 콘택홀은 상기 단락되어 있는 게이트 배선의 끝부분이 노출되도록 형성하고,
    상기 제 2 콘택홀은 상기 단락되어 있는 공통배선의 끝부분이 노출되도록 형성하고,
    상기 제 3 콘택홀은 상기 공통배선의 중간부분이 노출되도록 형성하며,
    상기 제 4 콘택홀은 상기 드레인 전극이 노출되도록 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
  18. 제 9 항에 있어서,
    상기 게이트 배선 및 공통배선은 서로 평행하도록 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
KR1020040113789A 2004-12-28 2004-12-28 횡전계방식 액정표시소자 및 그 제조방법 KR101107685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113789A KR101107685B1 (ko) 2004-12-28 2004-12-28 횡전계방식 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113789A KR101107685B1 (ko) 2004-12-28 2004-12-28 횡전계방식 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060075198A true KR20060075198A (ko) 2006-07-04
KR101107685B1 KR101107685B1 (ko) 2012-01-25

Family

ID=37167762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113789A KR101107685B1 (ko) 2004-12-28 2004-12-28 횡전계방식 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101107685B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432570B1 (ko) * 2007-11-23 2014-08-21 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20170076124A (ko) * 2015-12-24 2017-07-04 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이기판
KR20200076061A (ko) * 2018-12-19 2020-06-29 엘지디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247273B1 (ko) * 1998-03-12 2000-03-15 윤종용 액정 표시 장치 및 그 제조 방법
KR100769161B1 (ko) * 2001-03-05 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432570B1 (ko) * 2007-11-23 2014-08-21 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20170076124A (ko) * 2015-12-24 2017-07-04 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이기판
KR20200076061A (ko) * 2018-12-19 2020-06-29 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR101107685B1 (ko) 2012-01-25

Similar Documents

Publication Publication Date Title
US8890161B2 (en) Thin film transistor substrate and method for fabricating the same
US7489380B2 (en) Thin film transistor substrate of horizontal electric field applying type and fabricating method thereof
US7495733B2 (en) Thin film transistor array substrate and fabricating method thereof
US7599034B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US7470932B2 (en) Liquid crystal display panel and fabricating method thereof
US7751011B2 (en) Method of fabricating a liquid crystal display device, comprising forming a protective film so that one end of the protective film is contacted with one end of the transparent conductive pattern.
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
US7656500B2 (en) Liquid crystal display device and fabricating method thereof
US8179510B2 (en) Liquid crystal display device and fabricating method thereof
US6900872B2 (en) Array substrate for IPS mode liquid crystal display device
US20050162579A1 (en) Array substrate for a liquid crystal display device and manufacturing method of the same
US8400600B2 (en) Liquid crystal display device and fabricating method thereof
US7369202B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
US20100165281A1 (en) Liquid crystal display device
US7132688B2 (en) Thin film transistor substrate using a horizontal electric field and fabricating method thereof
KR101107685B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR101429921B1 (ko) 액정표시장치
KR101086121B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
KR20080099596A (ko) 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법
KR20080099597A (ko) 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9