KR101473839B1 - 횡전계방식 액정표시장치 및 그 제조방법 - Google Patents

횡전계방식 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101473839B1
KR101473839B1 KR1020070104730A KR20070104730A KR101473839B1 KR 101473839 B1 KR101473839 B1 KR 101473839B1 KR 1020070104730 A KR1020070104730 A KR 1020070104730A KR 20070104730 A KR20070104730 A KR 20070104730A KR 101473839 B1 KR101473839 B1 KR 101473839B1
Authority
KR
South Korea
Prior art keywords
electrode
line
substrate
common
forming
Prior art date
Application number
KR1020070104730A
Other languages
English (en)
Other versions
KR20090039226A (ko
Inventor
오재영
이준엽
진현철
이민직
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070104730A priority Critical patent/KR101473839B1/ko
Priority to US12/247,779 priority patent/US8319903B2/en
Priority to TW097138882A priority patent/TWI401514B/zh
Priority to JP2008266404A priority patent/JP5270291B2/ja
Priority to CN2008101711109A priority patent/CN101414082B/zh
Publication of KR20090039226A publication Critical patent/KR20090039226A/ko
Priority to US13/656,468 priority patent/US9030637B2/en
Application granted granted Critical
Publication of KR101473839B1 publication Critical patent/KR101473839B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 횡전계방식(In Plane Switching Mode; IPS) 액정표시장치 및 그 제조방법은 데이터 배선을 형성할 때 데이터라인에 대해 실질적으로 평행한 방향으로 공통라인을 형성함으로써 개구율을 향상시키기 위한 것으로, 제 1 기판에 게이트전극과 게이트라인을 형성하는 한편, 화소영역 가장자리에 상기 게이트라인과 수직한 방향으로 스토리지전극을 형성하는 단계; 상기 게이트전극과 게이트라인 및 스토리지전극이 형성된 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막이 형성된 제 1 기판에 액티브패턴을 형성하는 단계; 상기 액티브패턴이 형성된 제 1 기판에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 액티브패턴이 형성된 제 1 기판의 화소영역 내에 상기 데이터라인에 대해 평행한 방향으로 적어도 하나의 공통라인을 형성하는 단계; 상기 데이터라인과 공통라인이 형성된 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극을 형성하되, 적어도 하나의 공통전극은 상기 공통라인 상부에 위치하도록 공통전극과 화소전극을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판에 형성하되, 상기 게이트라인에 대해 평행한 방향으로 배열하여 상기 화소전극의 일측을 연결하는 한편 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 드레인전극과 스토리지전극에 전기적으로 접속하는 제 2 연결라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 대향하여 합착하는 단계를 포함한다.
또한, 본 발명의 횡전계방식 액정표시장치 및 그 제조방법은 절연막이 개재된 상태에서 게이트라인 상부에 상기 게이트라인을 가로지르는 방향으로 상기의 공통라인이 배열됨에 따라 상기 게이트라인 및 데이터라인과의 단락(short)이 발생하지 않게 되어 수율이 향상되는 것을 특징으로 한다.
횡전계방식, 데이터라인, 공통라인, 게이트라인

Description

횡전계방식 액정표시장치 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 횡전계방식 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 개구율 및 수율을 향상시킨 횡전계방식 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 컬러필터 기판은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터와 상기 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스(black matrix), 그리고 상기 액정층에 전압을 인가하는 투명한 공통전극으로 이루어져 있다.
또한, 상기 어레이 기판은 종횡으로 배열되어 다수개의 화소영역을 정의하는 다수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT) 및 상기 화소영역 위에 형성된 화소전극으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판과 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트(sealant)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
이때, 전술한 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직한 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 나타내며, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이 하 도면을 참조하여 상기 횡전계방식 액정표시장치에 대해 상세히 설명한다.
도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소를 나타내고 있다.
또한, 도 2는 도 1에 도시된 어레이 기판의 I-I'선에 따른 단면을 나타내는 예시도로써, 도 1에 도시된 어레이 기판과 상기 어레이 기판에 대응하여 합착된 컬러필터 기판을 함께 나타내고 있다.
도 1 및 도 2에 도시된 바와 같이, 투명한 어레이 기판(10)에는 상기 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있다.
이때, 상기 박막 트랜지스터(T)는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극라인(18l)을 통해 화소전극(18)과 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(15a) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(24)을 포함한다.
참고로, 도면부호 25는 상기 액티브패턴(24)의 소오스/드레인영역과 상기 소 오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층을 나타낸다.
이때, 상기 화소영역 내에는 상기 게이트라인(16)에 대해 평행한 방향으로 공통라인(8l)과 스토리지전극(18s)이 배열되고, 상기 화소영역 내에 횡전계(90)를 발생시켜 액정분자(30)를 스위칭(switching)하는 다수개의 공통전극(8)과 화소전극(18)이 상기 데이터라인(17)과 실질적으로 동일한 방향으로 배열되어 있다.
상기 다수개의 공통전극(8)은 상기 게이트라인(16)과 동일한 도전물질로 형성되어 상기 공통라인(8l)에 연결되며, 상기 다수개의 화소전극(18)은 상기 데이터라인(17)과 동일한 도전물질로 형성되어 상기 화소전극라인(18l)과 스토리지전극(18s)에 연결된다.
이때, 상기 화소전극라인(18l)과 연결된 상기 화소전극(18)은 상기 화소전극라인(18l)을 통해 상기 박막 트랜지스터(T)의 드레인전극(23)에 전기적으로 접속되게 된다.
또한, 상기 스토리지전극(18s)은 상기 제 1 절연막(15a)을 사이에 두고 그 하부의 공통라인(8l)의 일부와 중첩되어 스토리지 커패시터(storage capacitor)(Cst)를 형성한다.
그리고, 투명한 컬러필터 기판(5)에는 상기 박막 트랜지스터(T)와 게이트라인(16) 및 데이터라인(17)으로 빛이 새는 것을 방지하는 블랙매트릭스(6)와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터(7)가 형성되어 있다.
이와 같이 구성된 상기 어레이 기판(10)과 컬러필터 기판(5)의 대향(對向)면 에는 상기 액정분자(30)의 초기 배향방향을 결정짓는 배향막(미도시)이 각각 도포되어 있다.
상기와 같은 구조를 갖는 일반적인 횡전계방식 액정표시장치는 공통전극(8)과 화소전극(18)이 동일한 어레이 기판(10) 상에 배치되어 횡전계를 발생시키기 때문에 시야각을 향상시킬 수 있는 장점을 가진다.
그러나, 상기의 횡전계방식 액정표시장치는 화소영역 내에 불투명한 도전물질로 이루어진 다수개의 공통전극(8)과 화소전극(18)이 배열되어 있을 뿐만 아니라 스토리지 커패시터를 형성하기 위해 불투명한 도전물질로 이루어진 공통라인(8l)이 배열되어 있어 화소영역의 개구율을 저하시키는 문제점이 있었다.
또한, 상기 공통라인(8l)이 게이트라인(16)과 동일한 층에 상기 게이트라인(16) 근처에 형성됨에 따라 상기 공통라인(8l)이 상기 게이트라인(16)과 단락되는 불량이 발생하기도 하였다.
본 발명은 다수개의 공통전극과 화소전극을 투명한 도전물질로 형성하는 동시에 데이터라인에 대해 실질적으로 평행한 방향으로 공통라인을 형성함으로써 개구율을 개선한 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 전체 게이트라인에 비해 길이가 짧은 데이터라인 방향으로 공통라인을 형성함으로써 공통라인의 전체 저항을 감소시켜 공통전압을 안정화할 수 있는 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 절연막이 개재된 상태에서 게이트라인을 가로지르는 방향으로 상기 공통라인을 배열함으로써 상기 게이트라인과 공통라인이 단락되는 불량을 방지할 수 있는 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 횡전계방식 액정표시장치는 제 1 기판 위에 형성된 게이트전극과 게이트라인 및 상기 제 1 기판의 화소영역 가장자리에 상기 게이트라인과 수직한 방향으로 형성된 스토리지전극; 상기 게이트전극과 게이트라인 및 스토리지전극이 형성된 제 1 기판 위에 형성된 제 1 절연막; 상기 제 1 절연막이 개재된 상태에서 상기 게이트전극 상부에 형성된 액티브패턴; 상기 액티브패턴이 형성된 제 1 기판 위에 형성되어 상기 액티브패턴의 소오스영역과 드레인영역에 각각 전기적으로 접속하는 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인; 상기 액티브패턴이 형성된 제 1 기판의 화소영역 내에 형성된 적어도 하나의 공통라인; 상기 데이터라인과 공통라인이 형성된 제 1 기판 위에 형성된 제 2 절연막; 상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극; 상기 제 2 절연막이 형성된 제 1 기판에 형성되되, 상기 게이트라인에 대해 평행한 방향으로 배열되어 상기 화소전극의 일측을 연결하는 한편 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 드레인전극과 스토리지전극에 전기적으로 접속하는 제 2 연결라인; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 공통라인은 상기 데이터라인에 대해 평행한 방향으로 상기 공통전극 하부에 배치되는 것을 특징으로 한다.
또한, 본 발명의 횡전계방식 액정표시장치의 제조방법은 제 1 기판에 게이트전극과 게이트라인을 형성하는 한편, 화소영역 가장자리에 상기 게이트라인과 수직한 방향으로 스토리지전극을 형성하는 단계; 상기 게이트전극과 게이트라인 및 스토리지전극이 형성된 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막이 형성된 제 1 기판에 액티브패턴을 형성하는 단계; 상기 액티브패턴이 형성된 제 1 기판에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 액티브패턴이 형성된 제 1 기판의 화소영역 내에 상기 데이터라인에 대해 평행한 방향으로 적어도 하나의 공통라인을 형성하는 단계; 상기 데이터라인과 공통라인이 형성된 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극을 형성하되, 적어도 하나의 공통전극은 상기 공통라인 상부에 위치하도록 공통전극과 화소전극을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판에 형성하되, 상기 게이트라인에 대해 평행한 방향으로 배열하여 상기 화소전극의 일측을 연결하는 한편 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 드레인전극과 스토리지전극에 전기적으로 접속하는 제 2 연결라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 대향하여 합착하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법 은 공통전극과 화소전극을 투명한 도전물질로 형성하는 한편 공통라인을 데이터라인에 대해 실질적으로 평행한 방향으로 형성함으로써 상기 공통라인의 선폭을 감소시킬 수 있어 화소영역의 개구율을 8~30% 정도 향상시키는 효과를 얻을 수 있게 된다.
또한, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 상기와 같이 전체 게이트라인에 비해 길이가 약 0.56배로 짧은 데이터라인 방향으로 공통라인을 형성함에 따라 공통라인의 전체 저항이 감소하게 된다. 그 결과 공통전압이 안정화되어 리플(ripple) 및 플리커(flicker)와 같은 화질저하 문제를 방지할 수 있게 되는 효과를 제공한다.
또한, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 공통라인과 게이트라인 사이의 단락문제를 해결함으로써 수율이 향상되는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
이때, 실제의 어레이 기판에는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
이때, 도 3에 도시된 바와 같이, 공통전극 및 화소전극이 꺾임 구조를 가지 는 경우에는 액정분자가 2방향으로 배열되어 2-도메인(domain)을 형성함으로써 모노-도메인에 비해 시야각이 더욱 향상된다. 다만, 본 발명이 상기 2-도메인 구조의 횡전계방식 액정표시장치에 한정되는 것은 아니며 본 발명은 2-도메인 이상의 멀티-도메인(multi-domain) 구조의 횡전계방식 액정표시장치에 적용 가능하다. 이와 같이 2-도메인 이상의 멀티-도메인을 형성하는 IPS 구조를 S-IPS(Super-IPS) 구조라 한다.
도면에 도시된 바와 같이, 제 1 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있으며, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)의 일부를 구성하는 게이트전극(121), 상기 데이터라인(117)에 연결된 "U"자형의 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다. 이때, 도면에는 소오스전극(122)의 형태가 "U"자형으로 되어 있어 채널의 형태가 "U"자형인 박막 트랜지스터를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 박막 트랜지스터의 채널 형태에 관계없이 적용 가능하다.
그리고, 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(108, 108a,108a')과 화소전극(118)이 교대로 형성되어 있으며, 상기의 공통전극(108, 108a,108a') 중 화소영역의 가장자리에 형성된 한 쌍의 최외곽 공통전극(108a, 108a')은 그 하부의 한 쌍의 스토리지전극(118a, 118a')과 중첩되어 상기 제 1 절연막과 제 2 절연막(미도시)을 사이에 두고 각각 제 1 스토리지 커패시터(Cst1)와 제 2 스토리지 커패시터(Cst2)를 구성하게 된다.
이때, 상기 공통전극(108, 108a,108a')과 화소전극(118)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배열되어 있다.
상기 제 1 스토리지 커패시터(Cst1)와 제 2 스토리지 커패시터(Cst2)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 상기 제 1 스토리지 커패시터(Cst1)와 제 2 스토리지 커패시터(Cst2)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이때, 상기 제 1 실시예의 횡전계방식 액정표시장치는 화소영역의 좌우 가장자리에 최외곽 공통전극(108a, 108a')과 스토리지전극(118a, 118a')이 각각 형성되어 제 1 스토리지 커패시터(Cst1)와 제 2 스토리지 커패시터(Cst2)를 구성하는 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 화소영역의 일측 가장자리에만 스토리지전극이 형성되어 하나의 스토리지 커패시터를 구성하는 경우에도 적용 가능하다.
여기서, 상기 공통전극(108, 108a,108a')의 일측 끝단에는 상기 게이트라 인(116)에 대해 실질적으로 평행한 방향으로 배치되며, 상기 공통전극(108, 108a,108a')의 일측을 연결하는 제 1 연결라인(108L)이 형성되어 있다.
또한, 상기 화소전극(118)의 일측 끝단에는 상기 화소전극(118)의 일측을 연결하고, 상기 제 2 절연막에 형성된 제 1 콘택홀(140a) 및 한 쌍의 제 2 콘택홀(140b, 140b')을 통해 각각 상기 드레인전극(123) 및 한 쌍의 스토리지전극(118a, 118a')과 전기적으로 접속하는 제 2 연결라인(118L)이 형성되어 있다.
그리고, 상기 화소영역 내의 임의의 공통전극(108) 하부에는 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 본 발명의 제 1 실시예의 공통라인(108l)이 형성되어 있으며, 이때 상기 공통라인(108l)은 상기 데이터라인(117)을 구성하는 동일한 도전물질로 상기 데이터라인(117)과 동일한 층에 형성되게 된다.
또한, 상기 공통라인(108l)은 제 2 절연막에 형성된 제 3 콘택홀(140c)을 통해 상기 제 1 연결라인(108L)과 전기적으로 접속하여 상기 제 1 연결라인(108L)과 공통전극(108, 108a,108a')에 공통전압을 공급하게 된다.
이때, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(driving circuit unit)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 데이터라인(117)과 게이트라인(116)은 구동회로부 쪽으로 연장되어 각각 데이터패드라인(117p)과 게이트패드라인(116p)에 연결되며, 상기 데이터패드 라인(117p)과 게이트패드라인(116p)은 상기 제 2 절연막에 형성된 제 4 콘택홀(140d)과 제 5 콘택홀(140e)을 통해 전기적으로 접속된 데이터패드전극(127p)과 게이트패드전극(126p)을 통해 구동회로부로부터 각각 데이터신호와 주사신호를 인가 받게 된다.
이와 같이 구성된 본 발명의 제 1 실시예의 횡전계방식 액정표시장치는 상기 공통전극(108, 108a,108a'), 화소전극(118), 제 1 연결라인(108L) 및 제 2 연결라인(118L)이 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성되어 있어 개구율을 향상시킬 수 있는 이점을 가지게 된다.
더욱이, 상기 공통라인(108l)을 데이터라인(117)에 대해 실질적으로 평행한 방향으로 형성함으로써 상기 공통라인(108l)의 선폭을 감소시킬 수 있어 화소영역의 개구율을 8~30% 정도 향상시키는 효과를 얻을 수 있게 된다.
또한, 전체의 액정표시패널에 대해서 게이트라인(116)의 전체 길이에 비해 길이가 약 0.56배로 짧은 데이터라인(117) 방향으로 공통라인(108l)을 형성함에 따라 공통라인(108l)의 전체 저항이 감소하게 된다. 그 결과 공통전압이 안정화되어 리플(ripple) 및 플리커(flicker)와 같은 화질저하 문제를 방지할 수 있게 되는 효과를 제공한다. 참고로, 일반적인 횡전계방식 액정표시장치에서는 공통라인이 액정표시패널에 대해 수평한 방향, 즉 게이트라인에 대해 실질적으로 평행한 방향으로 형성되어 있어 RC 지연(delay) 증가로 인해 공통전압의 변동이 액정표시패널의 양끝 사이에서 약 200mV가 차이가 발생하여 리플 및 플리커현상이 발생하게 된다.
또한, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 제 1 절연막이 개재된 상태에서 게이트라인(116)을 가로지르는 방향으로 공통라인(108l)을 형성함으로써, 즉 게이트라인(116)과 동일한 층에 상기 게이트라인(116) 근처에 공통라인(108l)을 형성하는 것이 아니라 데이터라인(117)과 동일한 층에 제 1 절연막이 개재된 상태에서 게이트라인(116)을 가로지르는 방향으로 공통라인(108l)을 형성함으로써 상기 게이트라인(116)과 공통라인(108l)이 단락되는 불량을 방지할 수 있게되어 수율이 향상되게 된다.
여기서, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 소오스전극, 드레인전극, 데이터라인, 데이터패드라인을 포함하는 데이터 배선과 공통라인 및 액티브패턴을 동시에 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 되는데, 이를 다음의 횡전계방식 액정표시장치의 제조방법을 통해 상세히 설명한다. 다만, 본 발명이 상기 마스크공정의 수에 한정되지는 않는다.
도 4a 내지 도 4d는 도 3에 도시된 어레이 기판의 IIIa-IIIa'-IIIa"선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 데이터라인 영역을 포함하는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 제조공정을 순차적 으로 나타내는 평면도이다.
도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121), 게이트라인(116), 제 1 스토리지전극(118a), 제 2 스토리지전극(118a') 및 게이트패드라인(116p)을 형성한다.
이때, 상기 제 1 스토리지전극(118a)과 제 2 스토리지전극(118a')은 꺾임 구조로 화소영역의 좌우 가장자리에 형성되게 되며, 또한 상기 게이트라인(116)에 대해 실질적으로 교차하는 방향으로 배열하게 된다.
이때, 상기 게이트전극(121), 게이트라인(116), 제 1 스토리지전극(118a), 제 2 스토리지전극(118a') 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 제 1 스토리지전극(118a), 제 2 스토리지전극(118a') 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하는 동시에 상기 제 2 도전막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성한다.
이때, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하게 되며, 상기 어레이 기판(110)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 된다.
또한, 상기 제 2 마스크공정을 통해 화소영역 내에 상기 제 2 도전막으로 이루어진 공통라인(108l)을 형성하게 되며, 상기 공통라인(108l)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝된 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 공통라인(108l)과 데이터라인(117) 및 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 공통라인(108l)과 데이터라인(117) 및 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(124')과 제 2 n+ 비정질 실리콘 박막패턴(125")과 제 2 비정질 실리콘 박막패턴(124")과 제 3 n+ 비정질 실리콘 박막패턴(125'") 및 제 3 비정질 실리콘 박막패턴(124'")과 제 4 n+ 비정질 실리콘 박막 패턴(125"")이 형성되게 된다.
여기서, 본 발명의 제 1 실시예에 따른 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117), 데이터패드라인(117p) 및 공통라인(108l)은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 6a 내지 도 6f는 도 4b 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 제 1 스토리지전극(118a), 제 2 스토리지전극(118a') 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.
이때, 상기 제 2 도전막(130)은 소오스전극, 드레인전극, 데이터라인, 데이터패드라인 및 공통라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.
그리고, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사 된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 감광막(170)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 5 감광막패턴(170e)은 제 2 투과영역(II)을 통해 형성된 제 6 감광막패턴(170f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되며, 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)이 형성되게 된다.
또한, 상기 어레이 기판(110)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 되며, 상기 어레이 기판(110)의 화소영역 내에는 상기 제 2 도전막으로 이루어진 공통라인(108l)이 형성되게 된다.
이때, 상기 본 발명의 제 1 실시예는 화소영역 내에 공통라인(108l)을 하나만 형성시킨 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 공통라인(108l)을 2개 이상 형성시킨 경우에도 적용 가능하다.
이때, 상기 액티브패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(130')이 형성되게 된다.
또한, 상기 공통라인(108l)과 데이터라인(117) 및 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 공통라인(108l)과 데이터라인(117) 및 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(124')과 제 2 n+ 비정질 실리콘 박막패턴(125")과 제 2 비정질 실리콘 박막패턴(124")과 제 3 n+ 비정질 실리콘 박막패턴(125'") 및 제 3 비정질 실리콘 박막패턴(124'")과 제 4 n+ 비정질 실리콘 박막패턴(125"")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)의 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 5 감광막패턴은 상기 제 6 감광막패턴 의 두께만큼이 제거된 제 7 감광막패턴(170a') 내지 제 11 감광막패턴(170e')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역 및 상기 공통라인(108l), 데이터라인(117)과 데이터패드라인(117p) 상부에만 남아있게 된다.
이후, 도 6f에 도시된 바와 같이, 상기 남아있는 제 7 감광막패턴(170a') 내지 제 11 감광막패턴(170e')을 마스크로 하여 상기 제 1 n+ 비정질 실리콘 박막패턴과 제 2 도전막패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
이와 같이 본 발명의 제 1 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117), 데이터패드라인(117p) 및 공통라인(108l)을 한번의 마스크공정을 통해 형성할 수 있게 된다.
이후, 도 4c 및 도 5c에 도시된 바와 같이, 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117), 데이터패드라인(117p) 및 공통라인(108l)이 형성된 어레이 기판(110) 전면에 제 2 절연막(115b)을 형성한다.
그리고, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 2 절연막(115b)의 일부 영역을 선택적으로 제거함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)과 상기 제 1, 제 2 스토리지전극(118a, 118a')의 일부를 노출시키는 한 쌍의 제 2 콘택홀(140b, 140b')을 형성한다.
또한, 상기 제 3 마스크공정을 이용하여 상기 제 2 절연막(115b)의 일부 영역을 선택적으로 제거함으로써 상기 공통라인(108l)과 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 각각 노출시키는 제 3 콘택홀(140c)과 제 4 콘택홀(140d) 및 제 5 콘택홀(140f)을 형성한다.
다음으로, 도 4d 및 도 5d에 도시된 바와 같이, 상기 제 1 콘택홀(140a) 내지 제 5 콘택홀(140f)이 형성된 어레이 기판(110) 전면에 투명한 도전물질로 이루어진 제 3 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 제거함으로써 상기 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 동시에 상기 한 쌍의 제 2 콘택홀(140b, 140b')을 통해 상기 제 1, 제 2 스토리지전극(118a, 118a')과 전기적으로 접속하는 제 2 연결라인(118L)을 형성한다.
또한, 상기 제 4 마스크공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극(108, 108a,108a')과 화소전극(118)을 형성하며, 상기 제 4 콘택홀(140d) 및 제 5 콘택홀(140f)을 통해 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
이때, 상기 상기의 공통전극(108, 108a,108a') 중 화소영역의 가장자리에 형성된 제 1, 제 2 최외곽 공통전극(108a, 108a')은 각각 그 하부의 제 1, 제 2 스토리지전극(118a, 118a')과 중첩되어 상기 제 1 절연막(115a)과 제 2 절연막(115b)을 사이에 두고 제 1 스토리지 커패시터(Cst1)와 제 2 스토리지 커패시터(Cst2)를 구성하게 된다.
그리고, 상기 제 4 마스크공정을 통해 상기 공통전극(108, 108a,108a')의 일측 끝단에는 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치되며, 상기 공통전극(108, 108a,108a')의 일측을 연결하는 제 1 연결라인(108L)이 형성되게 된다.
또한, 상기 화소영역 내의 임의의 공통전극(108) 하부에는 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 본 발명의 제 1 실시예의 공통라인(108l)이 형성되어 있으며, 상기 공통라인(108l)은 제 2 절연막(115b)에 형성된 제 3 콘택홀(140c)을 통해 상기 제 1 연결라인(108L)과 전기적으로 접속하여 상기 제 1 연결라인(108L)과 공통전극(108, 108a,108a')에 공통전압을 공급하게 된다.
또한, 상기 제 3 도전막은 상기 공통전극(108, 108a,108a'), 제 1 연결라인(108L), 제 2 연결라인(118L) 및 화소전극(118)을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
이와 같이 본 발명의 제 1 실시예의 횡전계방식 액정표시장치는 상기 공통전극(108, 108a,108a'), 화소전극(118), 제 1 연결라인(108L) 및 제 2 연결라인(118L)이 투명한 도전물질로 형성되어 있는 한편, 상기 공통라인(108l)을 데이터라인(117)에 대해 실질적으로 평행한 방향으로 형성함으로써 상기 공통라인(108l)의 선폭을 감소시킬 수 있어 화소영역의 개구율을 8~30% 정도 향상시키는 효과를 얻을 수 있게 된다. 또한, 상기 공통라인(108l)을 공통전극(108) 하부에 상기 공통 전극(108)과 나란하게 형성함으로써 개구영역을 최대로 확장할 수 있게 된다.
그리고, 전술한 바와 같이 전체의 액정표시패널에 대해서 게이트라인(116)의 전체 길이에 비해 길이가 약 0.56배로 짧은 데이터라인(117) 방향으로 공통라인(108l)을 형성함에 따라 공통라인(108l)의 전체 저항이 감소하게 된다. 그 결과 공통전압이 안정화되어 리플 및 플리커와 같은 화질저하 문제를 방지할 수 있게 된다.
또한, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 제 1 절연막이 개재된 상태에서 게이트라인(116)을 가로지르는 방향으로 공통라인(108l)을 형성함으로써 상기 게이트라인(116)과 공통라인(108l)이 단락되는 불량을 방지할 수 있게되어 수율이 향상되게 된다.
이와 같이 구성된 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 상기 공통전극(108, 108a,108a')과 화소전극(118) 및 데이터라인(117)을 꺾임 구조로 형성하여 액정분자의 구동방향이 대칭성을 가지는 멀티-도메인(multi-domain) 구조를 형성함으로써, 액정의 복굴절(birefringence) 특성에 의한 이상 광을 서로 상쇄시켜 색전이(color shift) 현상을 최소화할 수 있다. 즉, 액정분자의 복굴절 특성에 의해 액정분자를 바라보는 시야에 따라서 색전이가 발생하게 되는데, 특히 액정분자의 단축방향으로는 옐로우 쉬프트(yellow shift)가 관찰되고, 장축방향으로는 블루 쉬프트(blue shift)가 관찰되게 된다. 따라서, 상기 액정분지의 단축과 장축이 적절하게 배치되는 경우 복굴절 값을 보상하여 색전이를 감소시킬 수 있게 된다.
예를 들어, 액정분자가 서로 대칭인 배열을 갖는 2-도메인의 경우, 도 7에 도시된 바와 같이, 제 1 액정분자(190a)의 a1의 복굴절 값은 상기 제 1 액정분자(190a)의 반대방향으로 분자배열을 취하는 제 2 액정분자(190b)의 a2의 복굴절 값이 보상되어 결과적으로 복굴절 값이 약 0이 된다. 또한, c1의 복굴절 값은 c2가 보상하게 된다. 따라서, 액정분자의 복굴절 특성에 의한 색전이 현상을 최소화 해줌으로써 시야각에 따른 화질 저하를 막을 수가 있다.
여기서, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 화소영역 내에 공통라인을 하나만 형성시킨 경우를 예를 들고 있으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 상기 공통라인은 공통라인의 저항에 따라 2개 이상으로 설계할 수도 있는데, 상기 공통라인을 2개 형성한 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치를 다음의 도 8을 통해 상세히 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 공통라인을 2개 형성한 것을 제외하고는 상기 제 1 실시예의 횡전계방식 액정표시장치의 어레이 기판과 동일한 구성요소로 이루어져 있다.
도면에 도시된 바와 같이, 제 2 실시예의 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있으며, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(216)의 일부를 구성하는 게이트전 극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 화소전극(218)에 연결된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)과 소오스/드레인전극(222, 223)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
그리고, 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(208, 208a,208a')과 화소전극(218)이 교대로 형성되어 있으며, 상기의 공통전극(208, 208a,208a') 중 화소영역의 가장자리에 형성된 한 쌍의 최외곽 공통전극(208a, 208a')은 그 하부의 한 쌍의 스토리지전극(218a, 218a')과 중첩되어 상기 제 1 절연막과 제 2 절연막(미도시)을 사이에 두고 각각 제 1 스토리지 커패시터(Cst1)와 제 2 스토리지 커패시터(Cst2)를 구성하게 된다.
이때, 상기 공통전극(208, 208a,208a')과 화소전극(218)은 상기 데이터라인(217)에 대해 실질적으로 평행한 방향으로 배열되어 있다.
그리고, 상기 공통전극(208, 208a,208a')의 일측 끝단에는 상기 게이트라인(216)에 대해 실질적으로 평행한 방향으로 배치되며, 상기 공통전극(208, 208a,208a')의 일측을 연결하는 제 1 연결라인(208L)이 형성되어 있다.
또한, 상기 화소전극(218)의 일측 끝단에는 상기 화소전극(218)의 일측을 연결하고, 상기 제 2 절연막에 형성된 제 1 콘택홀(240a) 및 한 쌍의 제 2 콘택홀(240b, 240b')을 통해 각각 상기 드레인전극(223) 및 한 쌍의 스토리지전극(218a, 218a')과 전기적으로 접속하는 제 2 연결라인(218L)이 형성되어 있다.
그리고, 상기 화소영역 내의 임의의 공통전극(208) 하부에는 상기 데이터라인(217)에 대해 실질적으로 평행한 방향으로 본 발명의 제 2 실시예의 제 1 공통라인(208l)과 제 2 공통라인(208l')이 형성되어 있으며, 이때 상기 제 1 공통라인(208l)과 제 2 공통라인(208l')은 상기 데이터라인(217)을 구성하는 동일한 도전물질로 상기 데이터라인(217)과 동일한 층에 형성되게 된다.
또한, 상기 제 1 공통라인(208l)과 제 2 공통라인(208l')은 제 2 절연막에 형성된 한 쌍의 제 3 콘택홀(240c, 240c')을 통해 상기 제 1 연결라인(208L)과 전기적으로 접속하여 상기 제 1 연결라인(208L)과 공통전극(208, 208a,208a')에 공통전압을 공급하게 된다.
이때, 상기 어레이 기판(210)의 가장자리 영역에는 상기 게이트라인(216)과 데이터라인(217)에 각각 전기적으로 접속하는 게이트패드전극(226p)과 데이터패드전극(227p)이 형성되어 있으며, 외부의 구동회로부(driving circuit unit)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(216)과 데이터라인(217)에 전달하게 된다.
즉, 상기 데이터라인(217)과 게이트라인(216)은 구동회로부 쪽으로 연장되어 각각 데이터패드라인(217p)과 게이트패드라인(216p)에 연결되며, 상기 데이터패드라인(217p)과 게이트패드라인(216p)은 상기 제 2 절연막에 형성된 제 4 콘택홀(240d)과 제 5 콘택홀(240e)을 통해 전기적으로 접속된 데이터패드전극(227p)과 게이트패드전극(226p)을 통해 구동회로부로부터 각각 데이터신호와 주사신호를 인가 받게 된다.
또한, 전술한 바와 같이 상기 제 1, 제 2 실시예의 횡전계방식 액정표시장치는 화소영역의 좌우 가장자리에 제 1, 제 2 최외곽 공통전극과 제 1, 제 2 스토리지전극이 각각 형성되어 제 1 스토리지 커패시터와 제 2 스토리지 커패시터를 구성하는 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 화소영역의 일측 가장자리에만 스토리지전극이 형성되어 하나의 스토리지 커패시터를 구성하는 경우에도 적용 가능하다.
도 9는 본 발명의 제 3 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 화소영역의 일측 가장자리에만 스토리지전극이 형성되어 하나의 스토리지 커패시터만을 구성한 것을 제외하고는 상기 제 1 실시예의 횡전계방식 액정표시장치의 어레이 기판과 동일한 구성요소로 이루어져 있다.
도면에 도시된 바와 같이, 제 3 실시예의 어레이 기판(310)에는 상기 어레이 기판(310) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(316)과 데이터라인(317)이 형성되어 있으며, 상기 게이트라인(316)과 데이터라인(317)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(316)의 일부를 구성하는 게이트전극(321), 상기 데이터라인(317)에 연결된 소오스전극(322) 및 화소전극(318)에 연결된 드레인전극(323)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(321)과 소오스/드레인전극(322, 323)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(321)에 공급되는 게이트 전압에 의해 상기 소오스전극(322)과 드레인전극(323) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
그리고, 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(308, 308a,308a')과 화소전극(318)이 교대로 형성되어 있으며, 상기의 공통전극(308, 308a,308a') 중 화소영역의 좌측 가장자리에 형성된 최외곽 공통전극(308a)은 그 하부의 스토리지전극(318a)과 중첩되어 상기 제 1 절연막과 제 2 절연막(미도시)을 사이에 두고 스토리지 커패시터(Cst)를 구성하게 된다.
이와 같이 본 발명의 제 3 실시예의 횡전계방식 액정표시장치는 스토리지전극(318a)이 화소영역의 일측 가장자리에만 형성됨으로써 화소영역의 개구율을 보다 더 개선시킬 수 있게 된다.
이때, 상기 공통전극(308, 308a,308a')의 일측 끝단에는 상기 게이트라인(316)에 대해 실질적으로 평행한 방향으로 배치되며, 상기 공통전극(308, 308a,308a')의 일측을 연결하는 제 1 연결라인(308L)이 형성되어 있다.
또한, 상기 화소전극(318)의 일측 끝단에는 상기 화소전극(318)의 일측을 연결하고, 상기 제 2 절연막에 형성된 제 1 콘택홀(340a) 및 제 2 콘택홀(340b)을 통해 각각 상기 드레인전극(323) 및 스토리지전극(318a)과 전기적으로 접속하는 제 2 연결라인(318L)이 형성되어 있다.
그리고, 상기 화소영역 내의 임의의 공통전극(308) 하부에는 상기 데이터라인(317)에 대해 실질적으로 평행한 방향으로 본 발명의 제 3 실시예의 공통라인(308l)이 형성되어 있으며, 이때 상기 공통라인(308l)은 제 2 절연막에 형성된 제 3 콘택홀(340c)을 통해 상기 제 1 연결라인(308L)과 전기적으로 접속하여 상기 제 1 연결라인(308L)과 공통전극(308, 308a,308a')에 공통전압을 공급하게 된다.
이때, 상기 어레이 기판(310)의 가장자리 영역에는 상기 게이트라인(316)과 데이터라인(317)에 각각 전기적으로 접속하는 게이트패드전극(326p)과 데이터패드전극(327p)이 형성되어 있으며, 외부의 구동회로부(driving circuit unit)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(316)과 데이터라인(317)에 전달하게 된다.
즉, 상기 데이터라인(317)과 게이트라인(316)은 구동회로부 쪽으로 연장되어 각각 데이터패드라인(317p)과 게이트패드라인(316p)에 연결되며, 상기 데이터패드라인(317p)과 게이트패드라인(316p)은 상기 제 2 절연막에 형성된 제 4 콘택홀(340d)과 제 5 콘택홀(340e)을 통해 전기적으로 접속된 데이터패드전극(327p)과 게이트패드전극(326p)을 통해 구동회로부로부터 각각 데이터신호와 주사신호를 인가 받게 된다.
이와 같이 구성된 상기 제 1 실시예 내지 제 3 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판(미도시)과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 2는 일반적인 횡전계방식 액정표시장치의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4a 내지 도 4d는 도 3에 도시된 어레이 기판의 IIIa-IIIa'-IIIa"선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5d는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6f는 도 4b 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 7은 본 발명의 횡전계방식 액정표시장치에 있어서 시야각 보상원리를 개략적으로 설명하는 예시도.
도 8은 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 9는 본 발명의 제 3 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
108,208,308 : 공통전극
108a,108a',208a,208a',308a,308a' : 최외곽 공통전극
108l,208l,308l : 공통라인 108L,208L,308L : 제 1 연결라인
116,216,316 : 게이트라인 117,217,317 : 데이터라인
118,218,318 : 화소전극
118a,118a',218a,218a',318a : 스토리지전극
118L,218L,318L : 제 2 연결라인 121,221,321 : 게이트전극
122,222,322 : 소오스전극 123,223,323 : 드레인전극
140a,240a,340a : 제 1 콘택홀
140b,140b',240b,240b',340b : 제 2 콘택홀
140c,240c,240c',340c : 제 3 콘택홀

Claims (21)

  1. 제 1 기판에 게이트전극과 게이트라인을 형성하는 한편, 화소영역 가장자리에 상기 게이트라인과 수직한 방향으로 스토리지전극을 형성하는 단계;
    상기 게이트전극과 게이트라인 및 스토리지전극이 형성된 제 1 기판 위에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막이 형성된 제 1 기판에 액티브패턴을 형성하는 단계;
    상기 액티브패턴이 형성된 제 1 기판에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 액티브패턴이 형성된 제 1 기판의 화소영역 내에 상기 데이터라인에 대해 평행한 방향으로 적어도 하나의 공통라인을 형성하는 단계;
    상기 데이터라인과 공통라인이 형성된 제 1 기판 위에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극을 형성하되, 적어도 하나의 공통전극은 상기 공통라인 상부에 위치하도록 공통전극과 화소전극을 형성하는 단계;
    상기 제 2 절연막이 형성된 제 1 기판에 형성하되, 상기 게이트라인에 대해 평행한 방향으로 배열하여 상기 화소전극의 일측을 연결하는 한편 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 드레인전극과 스토리지전극에 전기적으로 접속하는 제 2 연결라인을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 대향하여 합착하는 단계를 포함하며,
    상기 스토리지전극은 최외곽 공통전극과 중첩하여 스토리지 커패시터를 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 스토리지전극은 상기 제 1 기판의 화소영역 가장자리에 상기 데이터라인에 대해 평행한 방향으로 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 제 2 절연막의 일부 영역을 선택적으로 제거하여 상기 공통라인의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 게이트라인에 대해 평행한 방향으로 배열하여 상기 공통전극의 일측을 연결하는 제 1 연결라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1 기판 위에 형성된 게이트전극과 게이트라인 및 상기 제 1 기판의 화소영역 가장자리에 상기 게이트라인과 수직한 방향으로 형성된 스토리지전극;
    상기 게이트전극과 게이트라인 및 스토리지전극이 형성된 제 1 기판 위에 형성된 제 1 절연막;
    상기 제 1 절연막이 개재된 상태에서 상기 게이트전극 상부에 형성된 액티브패턴;
    상기 액티브패턴이 형성된 제 1 기판 위에 형성되어 상기 액티브패턴의 소오스영역과 드레인영역에 각각 전기적으로 접속하는 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인;
    상기 액티브패턴이 형성된 제 1 기판의 화소영역 내에 형성된 적어도 하나의 공통라인;
    상기 데이터라인과 공통라인이 형성된 제 1 기판 위에 형성된 제 2 절연막;
    상기 제 2 절연막이 형성된 제 1 기판의 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극과 화소전극;
    상기 제 2 절연막이 형성된 제 1 기판에 형성되되, 상기 게이트라인에 대해 평행한 방향으로 배열되어 상기 화소전극의 일측을 연결하는 한편 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 드레인전극과 스토리지전극에 전기적으로 접속하는 제 2 연결라인; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 공통라인은 상기 데이터라인에 대해 평행한 방향으로 상기 공통전극 하부에 배치되는 한편,
    상기 스토리지전극은 상기 제 1 절연막과 제 2 절연막을 사이에 두고 최외곽 공통전극과 중첩하여 스토리지 커패시터를 구성하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  15. 제 14 항에 있어서, 상기 스토리지전극은 상기 제 1 기판의 화소영역 가장자리에 상기 데이터라인에 대해 평행한 방향으로 배열되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  16. 제 14 항에 있어서, 상기 게이트라인에 대해 평행한 방향으로 배열하여 상기 공통전극의 일측을 연결하는 제 1 연결라인을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  17. 삭제
  18. 삭제
  19. 제 14 항에 있어서, 상기 공통전극, 화소전극, 데이터라인 및 공통라인은 꺾임 구조를 가지는 것을 특징으로 하는 횡전계방식 액정표시장치.
  20. 삭제
  21. 제 14 항에 있어서, 상기 공통라인은 상기 제 2 절연막에 형성된 제 3 콘택홀을 통해 그 상부의 공통전극과 전기적으로 접속하는 것을 특징으로 하는 횡전계방식 액정표시장치.
KR1020070104730A 2007-10-17 2007-10-17 횡전계방식 액정표시장치 및 그 제조방법 KR101473839B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070104730A KR101473839B1 (ko) 2007-10-17 2007-10-17 횡전계방식 액정표시장치 및 그 제조방법
US12/247,779 US8319903B2 (en) 2007-10-17 2008-10-08 In-plane switching mode liquid crystal display having at least one common line underneath a respective common electrode to overlap the common electrode
TW097138882A TWI401514B (zh) 2007-10-17 2008-10-09 平面切換模式液晶顯示器及其製造方法
JP2008266404A JP5270291B2 (ja) 2007-10-17 2008-10-15 横電界方式液晶表示装置及びその製造方法
CN2008101711109A CN101414082B (zh) 2007-10-17 2008-10-15 面内切换模式液晶显示器及其制造方法
US13/656,468 US9030637B2 (en) 2007-10-17 2012-10-19 In-plane switching mode liquid crystal display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070104730A KR101473839B1 (ko) 2007-10-17 2007-10-17 횡전계방식 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090039226A KR20090039226A (ko) 2009-04-22
KR101473839B1 true KR101473839B1 (ko) 2014-12-18

Family

ID=40563124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070104730A KR101473839B1 (ko) 2007-10-17 2007-10-17 횡전계방식 액정표시장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US8319903B2 (ko)
JP (1) JP5270291B2 (ko)
KR (1) KR101473839B1 (ko)
CN (1) CN101414082B (ko)
TW (1) TWI401514B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323477B1 (ko) * 2009-09-30 2013-10-31 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI406073B (zh) * 2009-12-11 2013-08-21 Au Optronics Corp 畫素結構
TWI493266B (zh) * 2009-12-11 2015-07-21 Au Optronics Corp 畫素結構
KR101697587B1 (ko) * 2009-12-30 2017-01-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR101097345B1 (ko) * 2010-03-09 2011-12-23 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 제조방법
KR101300034B1 (ko) 2010-10-18 2013-08-29 엘지디스플레이 주식회사 액정표시장치용 기판 및 이를 이용한 액정표시장치
KR101888422B1 (ko) * 2011-06-01 2018-08-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN103137617B (zh) * 2011-11-30 2016-02-03 上海中航光电子有限公司 Tft-lcd阵列基板、制造方法及驱动方法
KR101900833B1 (ko) * 2011-12-05 2018-09-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101484022B1 (ko) 2012-05-31 2015-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
CN102937768B (zh) * 2012-11-13 2015-02-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150015996A (ko) 2013-08-02 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치
CN103487982A (zh) * 2013-08-19 2014-01-01 京东方科技集团股份有限公司 显示装置、阵列基板、像素结构及制作方法
CN103728795A (zh) * 2013-12-26 2014-04-16 深圳市华星光电技术有限公司 一种阵列基板公共电极结构及其制造方法、阵列基板
CN104090401B (zh) 2014-06-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105572996B (zh) * 2016-02-02 2019-01-25 京东方科技集团股份有限公司 一种双栅极阵列基板及显示装置
US11442318B2 (en) 2016-02-02 2022-09-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
US11906864B2 (en) 2016-02-02 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
KR20180030289A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 편광 부재를 갖는 표시장치
US20180348559A1 (en) * 2017-06-05 2018-12-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, liquid crystal display panel, and liquid crystal display device
KR102168876B1 (ko) * 2018-12-31 2020-11-04 엘지디스플레이 주식회사 액정 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361700A (ja) 2003-06-05 2004-12-24 Hitachi Displays Ltd 表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235592B1 (ko) 1997-01-22 1999-12-15 구본준 평행전계형 액정표시장치
KR100268104B1 (ko) * 1997-08-13 2000-10-16 윤종용 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
US6049365A (en) * 1998-05-07 2000-04-11 Mitsubishi Denki Kabushiki Kaisha Liquid crystal displaying apparatus with a converter not exposed to liquid crystal
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP2002323706A (ja) 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
JP3995903B2 (ja) 2001-06-01 2007-10-24 松下電器産業株式会社 液晶画像表示装置
JP4047586B2 (ja) 2002-01-10 2008-02-13 Nec液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
JP3881248B2 (ja) 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
US7244627B2 (en) 2003-08-25 2007-07-17 Lg.Philips Lcd Co., Ltd. Method for fabricating liquid crystal display device
KR100560403B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100689312B1 (ko) 2003-11-11 2007-03-08 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR101071711B1 (ko) * 2003-12-29 2011-10-12 엘지디스플레이 주식회사 횡전계형 액정표시장치
JP4379605B2 (ja) 2004-09-21 2009-12-09 日本電気株式会社 液晶表示装置
KR101127839B1 (ko) 2005-04-11 2012-03-21 엘지디스플레이 주식회사 횡전계형 액정 표시 장치
KR101137866B1 (ko) * 2005-06-30 2012-04-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자
JP4929432B2 (ja) 2005-07-29 2012-05-09 Nltテクノロジー株式会社 液晶表示装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361700A (ja) 2003-06-05 2004-12-24 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
JP2009098694A (ja) 2009-05-07
US9030637B2 (en) 2015-05-12
US20090102994A1 (en) 2009-04-23
JP5270291B2 (ja) 2013-08-21
KR20090039226A (ko) 2009-04-22
TW200921229A (en) 2009-05-16
CN101414082A (zh) 2009-04-22
TWI401514B (zh) 2013-07-11
US8319903B2 (en) 2012-11-27
CN101414082B (zh) 2011-09-07
US20130040409A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
KR101473839B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
US7787068B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20110109861A1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
US7907245B2 (en) In-plane switching mode liquid crystal display capable of improving an aperture ratio and fabrication method thereof
KR101914653B1 (ko) 프린지 필드형 액정표시장치
KR101193381B1 (ko) 액정표시장치의 제조방법
KR101802935B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
KR101350260B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101035844B1 (ko) 상부 기판 및 이를 갖는 액정표시장치
KR101432570B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101708769B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101331905B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101463025B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20110012111A (ko) 횡전계방식 액정표시장치의 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101604273B1 (ko) 액정표시장치 및 그 제조방법
KR20080003176A (ko) 액정표시장치
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101604271B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090054277A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 5