JP2009098694A - 横電界方式液晶表示装置及びその製造方法 - Google Patents

横電界方式液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2009098694A
JP2009098694A JP2008266404A JP2008266404A JP2009098694A JP 2009098694 A JP2009098694 A JP 2009098694A JP 2008266404 A JP2008266404 A JP 2008266404A JP 2008266404 A JP2008266404 A JP 2008266404A JP 2009098694 A JP2009098694 A JP 2009098694A
Authority
JP
Japan
Prior art keywords
line
electrode
common
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008266404A
Other languages
English (en)
Other versions
JP5270291B2 (ja
Inventor
Jae Young Oh
載映 呉
Joon Yeop Lee
俊▲ヨプ▼ 李
Hyun-Cheol Jin
賢哲 陳
Min-Jic Lee
敏職 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2009098694A publication Critical patent/JP2009098694A/ja
Application granted granted Critical
Publication of JP5270291B2 publication Critical patent/JP5270291B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】データ配線を形成する際、開口率を改善すると共に、ゲートラインと共通ラインが短絡するのを防止する横電界方式液晶表示装置及び製造方法を提供する。
【解決手段】アレイ基板に第1方向に配列されるゲートライン、第1方向に対して垂直した第2方向に配列され、ゲートラインと共に画素領域を定義するデータライン、アレイ基板上に提供された1つ以上のストレージ電極、画素領域を横切って延びる共通電極、共通電極に対して平行に配列されるとともに、共通電極と交互に配置されて画素領域に横電界を発生させる画素電極、ゲートラインとデータラインの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極及びゲート電極を含む薄膜トランジスタ、画素領域内に、共通電極の下部に位置し、データラインに対して実質的に平行に配置される少なくとも1つの共通ラインを含む。
【選択図】図1

Description

本発明は、横電界(In Plane Switching:IPS)方式液晶表示装置及びその製造方法に関し、より詳しくは、開口率及び収率を向上させた横電界方式液晶表示装置及びその製造方法に関する。
最近、情報ディスプレイに関する関心が高まり、また、携帯が可能な情報媒体の利用への要求が高くなり、従来の表示装置であるブラウン管(CRT)に代わる軽量、薄型のフラットパネルディスプレイ(FPD)に対する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち液晶表示装置(LCD)は、液晶の光学的異方性を利用して画像を表現する装置であり、解像度、カラー表示及び画質などに優れているため、ノートブックやデスクトップモニタなどに多く適用されている。
前記液晶表示装置は、第1基板であるカラーフィルタ基板と、第2基板であるアレイ基板と、前記カラーフィルタ基板と前記アレイ基板との間に形成された液晶層とから構成される。ここで、前記カラーフィルタ基板は、赤(R)、緑(G)及び青(B)の色を実現する複数のサブカラーフィルタから構成されるカラーフィルタと、前記サブカラーフィルタ間を区分し、前記液晶層を透過する光を遮断するブラックマトリクスと、前記液晶層に電圧を印加する透明な共通電極とからなる。
前記アレイ基板は、縦横に配列されて複数の画素領域を定義する複数のゲートラインとデータライン、前記ゲートラインと前記データラインの交差領域に形成されたスイッチング素子である薄膜トランジスタ(TFT)、及び前記画素領域の上に形成された画素電極からなる。
このように構成された前記カラーフィルタ基板と前記アレイ基板は、画像表示領域の外郭に形成されたシーラントにより対向するように貼り合わせられて液晶表示パネルを構成し、前記カラーフィルタ基板と前記アレイ基板の貼り合わせは、前記カラーフィルタ基板又は前記アレイ基板に形成された貼り合わせキーにより行われる。
ここで、前述した液晶表示装置は、ネマチック相の液晶分子を基板に対して垂直方向に駆動するTN(Twisted Nematic)方式の液晶表示装置であり、前記TN方式の液晶表示装置は、視野角が約90度で狭いという欠点を有する。これは、液晶分子の屈折率異方性に起因するものであり、基板に対して水平に配向された液晶分子が、液晶表示パネルに電圧が印加されるときに基板に対してほぼ垂直方向に配向されるためである。
これに対して、横電界方式液晶表示装置は、液晶分子を基板に対して水平方向に駆動して視野角を170度以上に向上させたものである。以下、図面を参照して前記横電界方式液晶表示装置について詳細に説明する。
図8は、一般的な横電界方式液晶表示装置のアレイ基板の一部を示す平面図であり(例えば、特許文献1参照)、実際の液晶表示装置では、N個のゲートラインとM個のデータラインが交差してM×N個の画素が存在するが、説明の便宜のために1つの画素のみを示す。
また、図9は、図8に示すアレイ基板のI−I’線断面図であり、図8に示す前記アレイ基板と前記アレイ基板に対応して貼り合わせられたカラーフィルタ基板をも示す。
図8及び図9に示すように、透明なアレイ基板10には、アレイ基板10の上に縦横に配列されて画素領域を定義するゲートライン16とデータライン17が形成され、ゲートライン16とデータライン17の交差領域には、スイッチング素子である薄膜トランジスタTが形成される。
ここで、薄膜トランジスタTは、ゲートライン16に接続されたゲート電極21と、データライン17に接続されたソース電極22と、画素電極ライン18lを介して画素電極18に接続されたドレイン電極23とから構成される。さらに、薄膜トランジスタTは、ゲート電極21とソース電極22及びドレイン電極23の絶縁のための第1絶縁膜15aと、ゲート電極21に供給されるゲート電圧によりソース電極22とドレイン電極23との間に伝導チャネル(conductive channel)を形成するアクティブパターン24とを含む。
なお、符号25は、アクティブパターン24のソース/ドレイン領域と前記ソース/ドレイン電極22、23間をオーミックコンタクト(ohmic contact)させるオーミックコンタクト層を示す。
ここで、前記画素領域内には、ゲートライン16に対して平行方向に共通ライン8lとストレージ電極18sが配列され、横電界90を発生して液晶分子30をスイッチングする複数の共通電極8と画素電極18がデータライン17と実質的に同一方向に配列される。
複数の共通電極8は、ゲートライン16と同一の導電物質で形成されて共通ライン8lに接続され、複数の画素電極18は、データライン17と同一の導電物質で形成されて画素電極ライン18lとストレージ電極18sに接続される。
ここで、画素電極ライン18lに接続された画素電極18は、画素電極ライン18lを介して薄膜トランジスタTのドレイン電極23に電気的に接続される。
また、ストレージ電極18sは、第1絶縁膜15aを介してその下部の共通ライン8lの一部と重なってストレージキャパシタCstを形成する。
また、透明なカラーフィルタ基板5には、薄膜トランジスタT、ゲートライン16、及びデータライン17に光が漏れることを防止するブラックマトリクス6と、赤、緑、青色のカラーを実現するためのカラーフィルタ7とが形成される。
このように構成されたアレイ基板10とカラーフィルタ基板5の対向面には、液晶分子30の初期配向方向を決定する配向膜(図示せず)がそれぞれ塗布されている。
前述したような構造を有する一般的な横電界方式液晶表示装置は、共通電極8と画素電極18が同一のアレイ基板10の上に配置されて横電界を発生するため、視野角が向上するという利点を有する。
韓国公開特許第10−2007−0119260号公報
しかしながら、前記横電界方式液晶表示装置は、画素領域内に不透明な導電物質で形成された複数の共通電極と画素電極が配列され、ストレージキャパシタを形成するために不透明な導電物質で形成された共通ラインが配列されているので、画素領域の開口率が低下するという問題があった。
また、前記共通ラインがゲートラインと同一層の前記ゲートラインの近くに形成されるので、前記共通ラインが前記ゲートラインと短絡する不良が発生するという問題があった。
本発明の目的は、複数の共通電極と画素電極を透明な導電物質で形成すると共に、データラインに対して実質的に平行方向に共通ラインを形成することにより、開口率を改善した横電界方式液晶表示装置及びその製造方法を提供することにある。
本発明の他の目的は、ゲートライン全体に比べて短いデータライン方向に共通ラインを形成することにより、共通ラインの全体抵抗を減少させて共通電圧を安定化した横電界方式液晶表示装置及びその製造方法を提供することにある。
本発明のさらに他の目的は、絶縁膜を介在した状態でゲートラインを横切る方向に前記共通ラインを配列することにより、前記ゲートラインと前記共通ラインが短絡する不良を防止できる横電界方式液晶表示装置及びその製造方法を提供することにある。
このような目的を達成するために、本発明の横電界方式液晶表示装置は、アレイ基板に第1方向に配列されるゲートラインと、前記第1方向に対して実質的に垂直した第2方向に配列され、前記ゲートラインとともに前記アレイ基板に画素領域を定義するデータラインと、前記アレイ基板上に提供された1つ以上のストレージ電極と、前記それぞれの画素領域を横切って延びる共通電極と、前記共通電極に対して実質的に平行に配列されるとともに、前記共通電極と交互に配置されて前記それぞれの画素領域に横電界を発生させる画素電極と、前記ゲートラインと前記データラインの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極、及びゲート電極を含む薄膜トランジスタと、前記画素領域内にそれぞれの共通電極の下部に位置し、前記データラインに対して実質的に平行に配置される少なくとも1つの共通ラインとを含む。
また、本発明の横電界方式液晶表示装置の製造方法は、アレイ基板上に第1方向に配列されたゲートライン、及び前記第1方向に対して実質的に垂直した第2方向に配列されて前記ゲートラインとともに画素領域を定義するデータラインを形成する段階と、前記アレイ基板上にストレージ電極を形成する段階と、前記それぞれの画素領域を延びて横切る共通電極を形成する段階と、前記共通電極に対して実質的に平行に配列されるとともに、前記共通電極と交互に配置されて前記それぞれの画素領域に横電界を発生させる画素電極を形成する段階と、前記ゲートラインと前記データラインの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極、及びゲート電極を含む薄膜トランジスタを形成する段階と、前記画素領域内に前記共通電極のいずれか1つの共通電極の下部に位置し、前記データラインに対して実質的に平行に少なくとも1つの共通ラインを形成する段階とを含む。
また、本発明の横電界方式液晶表示装置の他の製造方法は、第1基板上にゲート電極、ゲートライン、及びストレージ電極を形成する段階と、前記ゲート電極、ゲートライン、及びストレージ電極が形成された第1基板上に第1絶縁膜を形成する段階と、前記第1絶縁膜上にアクティブパターンを形成する段階と、前記アクティブパターンが形成された第1基板上にソース電極とドレイン電極を形成し、前記ゲートラインと交差して画素領域を定義するデータラインを形成する段階と、前記アクティブパターンが形成された第1基板の画素領域に形成し、前記データラインに対して実質的に平行方向に少なくとも1つの共通ラインを形成する段階と、前記ソース電極、ドレイン電極、データライン、及び共通ラインが形成された第1基板上に第2絶縁膜を形成する段階と、前記画素領域の第2絶縁膜上に交互に配置されて横電界を発生させる複数の共通電極と画素電極を形成するとき、少なくとも1つの共通電極は前記共通ラインの上部に位置するように共通電極と画素電極を形成する段階とを含む。
以下、添付図面を参照して本発明による横電界方式液晶表示装置及びその製造方法の好ましい実施の形態について詳細に説明する。
図1は、本発明の第1の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。ここで、実際のアレイ基板にはN個のゲートラインとM個のデータラインが交差してM×N個の画素が存在するが、説明の便宜のために1つの画素のみを示す。
図1に示すように、共通電極及び画素電極が折曲構造を有する場合、液晶分子が2方向に配列されて2ドメインを形成するため、モノドメインに比べて視野角がさらに向上する。ただし、本発明は、前記2ドメイン構造の横電界方式液晶表示装置に限定されるものではなく、2ドメイン以上のマルチドメイン構造の横電界方式液晶表示装置に適用できる。このように、2ドメイン以上のマルチドメインを形成するIPS構造をS−IPS(Super-IPS)という。
図1に示すように、第1の実施の形態のアレイ基板110には、アレイ基板110の上に縦横に配列されて画素領域を定義するゲートライン116とデータライン117が形成され、ゲートライン116とデータライン117の交差領域には、スイッチング素子である薄膜トランジスタが形成される。
前記薄膜トランジスタは、ゲートライン116の一部を構成するゲート電極121と、データライン117に接続された「U」字状のソース電極122と、画素電極118に接続されたドレイン電極123とから構成される。また、前記薄膜トランジスタは、ゲート電極121とソース電極122及びドレイン電極123の絶縁のための第1絶縁膜(図示せず)と、ゲート電極121に供給されるゲート電圧によりソース電極122とドレイン電極123間に伝導チャネルを形成するアクティブパターン(図示せず)とを含む。ここで、図面には、ソース電極122の形状が「U」字状となっているため、チャネルの形状が「U」字状である薄膜トランジスタを示しているが、本発明は、これに限定されるものではなく、前記薄膜トランジスタのチャネル形状に関係なく適用できる。
また、前記画素領域内には、横電界を発生するための共通電極108、108a、108a’と画素電極118が交互に形成され、共通電極108、108a、108a’のうち画素領域の縁部に形成された一対の最外郭共通電極108a、108a’は、前記第1絶縁膜と第2絶縁膜(図示せず)を介してその下部の一対のストレージ電極118a、118a’と重なってそれぞれ第1ストレージキャパシタCst1と第2ストレージキャパシタCst2を構成する。ここで、共通電極108、108a、108a’と画素電極118は、データライン117に対して実質的に平行方向に配列される。
第1ストレージキャパシタCst1と第2ストレージキャパシタCst2は、液晶キャパシタに印加された電圧を次の信号が入力されるまで一定に維持する役割を果たす。このような第1ストレージキャパシタCst1と第2ストレージキャパシタCst2は、信号の維持以外にも、グレースケール表示の安定化、フリッカー、及び残像の減少などの役割を果たす。
ここで、第1の実施の形態の横電界方式液晶表示装置は、画素領域の左右縁部に最外郭共通電極108a、108a’とストレージ電極118a、118a’がそれぞれ形成されて第1ストレージキャパシタCst1と第2ストレージキャパシタCst2を構成する例について説明しているが、本発明は、これに限定されるものではなく、画素領域の一側縁部にのみストレージ電極が形成されて1つのストレージキャパシタを構成することもできる。
また、共通電極108、108a、108a’の一端部には、ゲートライン116に対して実質的に平行方向に配置され、共通電極108、108a、108a’の一側を接続する第1接続ライン108Lが形成される。また、画素電極118の一端部には、画素電極118の一側を接続し、第2絶縁膜に形成された第1コンタクトホール140a及び一対の第2コンタクトホール140b、140b’を介してそれぞれドレイン電極123及び一対のストレージ電極118a、118a’と電気的に接続される第2接続ライン118Lが形成される。
また、前記画素領域内の任意の共通電極108の下部には、データライン117に対して実質的に平行方向に本発明の第1の実施の形態の共通ライン108lが形成され、ここで、共通ライン108lは、データライン117と同一の導電物質で、データライン117と同一の層に形成される。
また、共通ライン108lは、第2絶縁膜に形成された第3コンタクトホール140cを介して第1接続ライン108Lと電気的に接続されて第1接続ライン108Lと共通電極108、108a、108a’に共通電圧を供給する。
ここで、アレイ基板110の縁部領域には、ゲートライン116とデータライン117にそれぞれ電気的に接続するゲートパッド電極126pとデータパッド電極127pが形成され、これらゲートパッド電極126pとデータパッド電極127pは、外部の駆動回路部から印加される走査信号とデータ信号をそれぞれゲートライン116とデータライン117に伝達する。
すなわち、データライン117とゲートライン116は、駆動回路部側に延びてそれぞれデータパッドライン117pとゲートパッドライン116pに接続され、データパッドライン117pとゲートパッドライン116pは、前記第2絶縁膜に形成された第4コンタクトホール140dと第5コンタクトホール140eを介して電気的に接続されたデータパッド電極127pとゲートパッド電極126pを介して前記駆動回路部からそれぞれデータ信号と走査信号を受信する。
このように構成された本発明の第1の実施の形態の横電界方式液晶表示装置は、共通電極108、108a、108a’、画素電極118、第1接続ライン108L、及び第2接続ライン118Lがインジウムスズ酸化物(Indium Tin Oxide:ITO)又はインジウム亜鉛酸化物(Indium Zinc Oxide;IZO)などの透明な導電物質で形成されているため、開口率が向上するという利点がある。
さらに、共通ライン108lをデータライン117に対して実質的に平行方向に形成することにより、共通ライン108lの線幅を減少できるため、画素領域の開口率が約8〜30%向上するという効果がある。
また、全体の液晶表示パネルにおいて、ゲートライン116の全長の約0.56倍の長さを有するデータライン117の方向に共通ライン108lを形成することにより、共通ライン108lの全体抵抗が減少する。その結果、共通電圧が安定化してリップルやフリッカーなどの画質低下の問題を防止できる。なお、一般的な横電界方式液晶表示装置では、共通ラインが液晶表示パネルに対して水平方向、すなわち、ゲートラインに対して実質的に平行方向に形成されているため、RC遅延の増加による共通電圧の変動が液晶表示パネルの両端間で約200mVの差となり、リップル及びフリッカー現象が発生する。
また、本発明の第1の実施の形態による横電界方式液晶表示装置は、ゲートライン116と同一層にゲートライン116の近くに共通ライン108lを形成するのでなく、データライン117と同一層に第1絶縁膜を介在した状態でゲートライン116を横切る方向に共通ライン108lを形成することにより、ゲートライン116と共通ライン108lが短絡する不良を防止でき、収率が向上する。
ここで、本発明の第1の実施の形態による横電界方式液晶表示装置は、ハーフトーンマスク又は回折マスク(以下、ハーフトーンマスクという場合は回折マスクを含むものとする)を利用して1回のマスク工程で、ソース電極、ドレイン電極、データライン、データパッドラインを含むデータ配線、共通ライン、及びアクティブパターンを同時に形成することにより、総4回のマスク工程でアレイ基板を製造することができる。これについて、以下の横電界方式液晶表示装置の製造方法を参照して詳細に説明する。ただし、本発明は、前述したマスク工程数に限定されるものではない。
図2A〜図2Dは、図1に示すアレイ基板のIIIa−IIIa’−IIIa”線、IIIb−IIIb線、及びIIIc−IIIc線断面図であり、アレイ基板の製造工程を順に示す。図の左側は、データライン領域を含む画素部のアレイ基板を製造する工程を示し、右側は、データパッド部とゲートパッド部のアレイ基板を製造する工程を順に示す。
また、図3A〜図3Dは、図1に示すアレイ基板の製造工程を順に示す平面図である。図2A及び図3Aに示すように、ガラスのような透明な絶縁物質で形成されたアレイ基板110の画素部にゲート電極121、ゲートライン116、第1ストレージ電極118a、第2ストレージ電極118a’、及びゲートパッドライン116pを形成する。ここで、第1ストレージ電極118aと第2ストレージ電極118a’は、折曲構造を有して画素領域の左右縁部に形成され、ゲートライン116に対して実質的に交差する方向に配列される。
ゲート電極121、ゲートライン116、第1ストレージ電極118a、第2ストレージ電極118a’、及びゲートパッドライン116pは、第1導電膜をアレイ基板110の全面に蒸着した後、フォトリソグラフィ工程(第1マスク工程)で選択的にパターニングして形成する。ここで、前記第1導電膜としては、アルミニウム(Al)、アルミニウム合金、タングステン(W)、銅(Cu)、クロム(Cr)、モリブデン(Mo)、及びモリブデン合金などの低抵抗不透明導電物質を使用することができる。また、前記第1導電膜は、前記低抵抗不透明導電物質が2つ以上積層された多層構造で形成されてもよい。
次に、図2B及び図3Bに示すように、ゲート電極121、ゲートライン116、第1ストレージ電極118a、第2ストレージ電極118a’、及びゲートパッドライン116pが形成されたアレイ基板110の全面に第1絶縁膜115a、非晶質シリコン薄膜、n+非晶質シリコン薄膜、及び第2導電膜を形成した後、フォトリソグラフィ工程(第2マスク工程)で選択的に除去することにより、アレイ基板110の画素部に前記非晶質シリコン薄膜で形成されたアクティブパターン124を形成すると同時に、前記第2導電膜で形成されてアクティブパターン124のソース/ドレイン領域と電気的に接続するソース/ドレイン電極122、123を形成する。
前記第2マスク工程で、アレイ基板110のデータライン領域には、前記第2導電膜で形成されたデータライン117が形成され、アレイ基板110のデータパッド部には、前記第2導電膜で形成されたデータパッドライン117pが形成される。また、前記第2マスク工程で、画素領域内に前記第2導電膜で形成された共通ライン108lが形成され、共通ライン108lは、データライン117に対して実質的に平行方向に形成される。
ここで、アクティブパターン124の上部には、前記n+非晶質シリコン薄膜で形成され、ソース/ドレイン電極122、123と同一の形状にパターニングされたオーミックコンタクト層125nが形成される。
また、共通ライン108l、データライン117、及びデータパッドライン117pの下部には、それぞれ前記非晶質シリコン薄膜とn+非晶質シリコン薄膜で形成され、共通ライン108l、データライン117、及びデータパッドライン117pと同一の形状にパターニングされた第1非晶質シリコン薄膜パターン124’と第2n+非晶質シリコン薄膜パターン125’’、第2非晶質シリコン薄膜パターン124’’と第3n+非晶質シリコン薄膜パターン125’’’、及び第3非晶質シリコン薄膜パターン124’’’と第4n+非晶質シリコン薄膜パターン125’’’’が形成される。
ここで、本発明の第1の実施の形態によるアクティブパターン124、ソース/ドレイン電極122、123、データライン117、データパッドライン117p、及び共通ライン108lは、ハーフトーンマスクを利用して1回のマスク工程(第2マスク工程)で同時に形成される。以下、図面を参照して前記第2マスク工程について詳細に説明する。
図4A〜図4Fは、図2B及び図3Bに示すアレイ基板において、本発明の第1の実施の形態による第2マスク工程を具体的に示す断面図である。
図4Aに示すように、ゲート電極121、ゲートライン116、第1ストレージ電極118a、第2ストレージ電極118a’、及びゲートパッドライン116pが形成されたアレイ基板110の全面に、ゲート絶縁膜115a、非晶質シリコン薄膜120、n+非晶質シリコン薄膜125、及び第2導電膜130を形成する。ここで、第2導電膜130は、ソース電極、ドレイン電極、データライン、データパッドライン、及び共通ラインを構成するために、アルミニウム、アルミニウム合金、タングステン、銅、クロム、モリブデン、及びモリブデン合金などの低抵抗不透明導電物質で形成される。
また、図4Bに示すように、アレイ基板110の全面に、フォトレジストのような感光性物質からなる感光膜170を形成した後、本発明の実施の形態によるハーフトーンマスク180を利用して感光膜170に選択的に光を照射する。ここで、ハーフトーンマスク180には、照射された全ての光を透過させる第1透過領域Iと、光の一部は透過させて一部は遮断する第2透過領域II、及び照射された全ての光を遮断する遮断領域IIIが備えられ、ハーフトーンマスク180を透過した光のみが感光膜170に照射される。
次に、ハーフトーンマスク180により露光された感光膜170を現像すると、図4Cに示すように、遮断領域IIIと第2透過領域IIにより全ての光又は一部の光が遮断された領域には、所定厚さの第1感光膜パターン170a〜第6感光膜パターン170fが残り、全ての光が透過した第1透過領域Iには、感光膜170が完全に除去されて第2導電膜130の表面が露出する。
ここで、遮断領域IIIに形成された第1感光膜パターン170a〜第5感光膜パターン170eは、第2透過領域IIにより形成された第6感光膜パターン170fより厚く形成される。また、第1透過領域Iを介して全ての光が透過した領域は、ポジティブタイプのフォトレジストを使用したため、前記感光膜が完全に除去されるが、本発明は、これに限定されるものではなく、ネガティブタイプのフォトレジストを使用してもよい。
次に、図4Dに示すように、前述したように形成された第1感光膜パターン170a〜第6感光膜パターン170fをマスクにして、その下部に形成された非晶質シリコン薄膜、n+非晶質シリコン薄膜、及び第2導電膜を選択的に除去すると、アレイ基板110の画素部に前記非晶質シリコン薄膜で形成されたアクティブパターン124が形成され、アレイ基板110のデータライン領域には前記第2導電膜で形成されたデータライン117が形成される。
また、アレイ基板110のデータパッド部には、前記第2導電膜で形成されたデータパッドライン117pが形成され、アレイ基板110の画素領域内には、前記第2導電膜で形成された共通ライン108lが形成される。
ここで、本発明の第1の実施の形態は、画素領域内に1つの共通ライン108lを形成する例について説明しているが、本発明は、これに限定されるものではなく、2つ以上の共通ライン108lを形成する場合にも適用できる。
また、アクティブパターン124の上部には、それぞれ前記n+非晶質シリコン薄膜と第2導電膜で形成され、アクティブパターン124と同一の形状にパターニングされた第1n+非晶質シリコン薄膜パターン125’と第2導電膜パターン130’が形成される。
また、共通ライン108l、データライン117、及びデータパッドライン117pの下部には、それぞれ前記非晶質シリコン薄膜とn+非晶質シリコン薄膜で形成され、共通ライン108l、データライン117、及びデータパッドライン117pと同一の形状にパターニングされた第1非晶質シリコン薄膜パターン124’と第2n+非晶質シリコン薄膜パターン125’’、第2非晶質シリコン薄膜パターン124’’と第3n+非晶質シリコン薄膜パターン125’’’、及び第3非晶質シリコン薄膜パターン124’’’と第4n+非晶質シリコン薄膜パターン125’’’’が形成される。
その後、第1感光膜パターン170a〜第6感光膜パターン170fの一部を除去するアッシング工程を行うと、図4Eに示すように、第2透過領域IIの第6感光膜パターンが完全に除去される。
ここで、前記第1感光膜パターン〜第5感光膜パターンは、前記第6感光膜パターンの厚さだけ除去された第7感光膜パターン170a’〜第11感光膜パターン170e’となり、遮断領域IIIに対応するソース電極領域、ドレイン電極領域、前記共通ライン108l、データライン117、及びデータパッドライン117pの上部にのみ残る。
その後、図4Fに示すように、前記残っている第7感光膜パターン170a’〜第11感光膜パターン170e’をマスクにして前記第1n+非晶質シリコン薄膜パターンと第2導電膜パターンの一部を除去することにより、アレイ基板110の画素部に前記第2導電膜で形成されたソース電極122とドレイン電極123を形成する。
ここで、アクティブパターン124の上部には、前記n+非晶質シリコン薄膜で形成され、アクティブパターン124のソース/ドレイン領域と前記ソース/ドレイン電極122、123間をオーミックコンタクトするオーミックコンタクト層125nが形成される。
このように、本発明の第1の実施の形態は、ハーフトーンマスクを利用することにより、アクティブパターン124、ソース/ドレイン電極122、123、データライン117、データパッドライン117p、及び共通ライン108lを1回のマスク工程で形成することができる。
その後、図2C及び図3Cに示すように、アクティブパターン124、ソース/ドレイン電極122、123、データライン117、データパッドライン117p、及び共通ライン108lが形成されたアレイ基板110の全面に第2絶縁膜115bを形成する。
次に、フォトリソグラフィ工程(第3マスク工程)で第2絶縁膜115bの一部領域を選択的に除去することにより、ドレイン電極123の一部を露出させる第1コンタクトホール140aと、前記第1ストレージ電極118a及び第2ストレージ電極118a’の一部を露出させる一対の第2コンタクトホール140b、140b’とを形成する。
また、前記第3マスク工程で第2絶縁膜115bの一部領域を選択的に除去することにより、共通ライン108l、データパッドライン117p、及びゲートパッドライン116pの一部をそれぞれ露出させる第3コンタクトホール140c、第4コンタクトホール140d、及び第5コンタクトホール140eを形成する。
次に、図2D及び図3Dに示すように、第1コンタクトホール140a〜第5コンタクトホール140eが形成されたアレイ基板110の全面に透明な導電物質で形成された第3導電膜を形成した後、フォトリソグラフィ工程(第4マスク工程)で前記第3導電膜を選択的に除去することにより、第1コンタクトホール140aを介してドレイン電極123に電気的に接続されると同時に、一対の第2コンタクトホール140b、140b’を介して前記第1ストレージ電極118a及び第2ストレージ電極118a’に電気的に接続される第2接続ライン118Lを形成する。
また、前記第4マスク工程で前記第3導電膜を選択的に除去することにより、前記画素領域内に交互に配置されて横電界を発生する複数の共通電極108、108a、108a’と画素電極118を形成し、第4コンタクトホール140d及び第5コンタクトホール140eを介してそれぞれデータパッドライン117p及びゲートパッドライン116pに電気的に接続されるデータパッド電極127p及びゲートパッド電極126pを形成する。
ここで、共通電極108、108a、108a’のうち画素領域の縁部に形成された第1最外郭共通電極108a及び第2最外郭共通電極108a’は、第1絶縁膜115aと第2絶縁膜115bを介してそれぞれその下部の第1ストレージ電極118a及び第2ストレージ電極118a’と重なって第1ストレージキャパシタCst1及び第2ストレージキャパシタCst2を構成する。
また、前記第4マスク工程で、共通電極108、108a、108a’の一端部にはゲートライン116に対して実質的に平行方向に配置され、共通電極108、108a、108a’の一側を接続する第1接続ライン108Lが形成される。
また、前記画素領域内の任意の共通電極108の下部には、データライン117に対して実質的に平行方向に本発明の第1の実施の形態の共通ライン108lが形成され、共通ライン108lは、第2絶縁膜115bに形成された第3コンタクトホール140cを介して第1接続ライン108Lに電気的に接続されて第1接続ライン108Lと共通電極108、108a、108a’に共通電圧を供給する。
また、前記第3導電膜は、共通電極108、108a、108a’、第1接続ライン108L、第2接続ライン118L、及び画素電極118を形成するために、インジウムスズ酸化物又はインジウム亜鉛酸化物などの透過率に優れた透明な導電物質を含む。
このように、本発明の第1の実施の形態の横電界方式液晶表示装置は、共通電極108、108a、108a’、画素電極118、第1接続ライン108L、及び第2接続ライン118Lが透明な導電物質で形成され、共通ライン108lをデータライン117に対して実質的に平行方向に形成することにより、共通ライン108lの線幅を減少できて画素領域の開口率が約8〜30%向上するという効果が得られる。また、共通ライン108lを共通電極108の下部に共通電極108と並べて形成することにより、開口領域を最大に拡張できる。
また、前述したように、全体の液晶表示パネルにおいて、ゲートライン116の全長の約0.56倍の長さを有するデータライン117の方向に共通ライン108lを形成することにより、共通ライン108lの全体抵抗が減少する。その結果、共通電圧が安定化してリップルやフリッカーなどの画質低下の問題を防止できる。
また、本発明の第1の実施の形態による横電界方式液晶表示装置は、第1絶縁膜を介在した状態でゲートライン116を横切る方向に共通ライン108lを形成することにより、ゲートライン116と共通ライン108lが短絡する不良を防止できるので収率が向上する。
このように構成された本発明の第1の実施の形態による横電界方式液晶表示装置は、共通電極108、108a、108a’、画素電極118、及びデータライン117を折曲構造で形成して液晶分子の駆動方向が対称性を有するマルチドメイン構造を形成することにより、液晶の複屈折特性による異常光を互いに相殺してカラーシフト現象を最小化できる。すなわち、液晶分子の複屈折特性により、液晶分子を見る視野角によってカラーシフトが発生するが、特に、液晶分子の短軸方向にはイエローシフト(yellow shift)が観察され、長軸方向にはブルーシフト(blue shift)が観察される。従って、前記液晶分子の短軸と長軸が適切に配置されると、複屈折値を補償してカラーシフトを減少できる。
例えば、液晶分子が対称となる配列を有する2ドメインの場合、図5に示すように、第1液晶分子190aのa1の複屈折値は、第1液晶分子190aの反対方向の分子配列を有する第2液晶分子190bのa2の複屈折値により補償されて結果として複屈折値が約0になる。また、c1の複屈折値はc2により補償される。従って、液晶分子の複屈折特性によるカラーシフト現象を最小化することにより、視野角による画質低下を防止できる。
ここで、本発明の第1の実施の形態による横電界方式液晶表示装置は、画素領域内に1つの共通ラインを形成した例について説明してきたが、本発明は、これに限定されるものではない。すなわち、前記共通ラインは、共通ラインの抵抗によって2つ以上に設計することもできる。
以下、2つの共通ラインを形成した本発明の第2の実施の形態による横電界方式液晶表示装置について図6を参照して詳細に説明する。
図6は、本発明の第2の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図であり、共通ラインが2つであることを除いては、第1の実施の形態の横電界方式液晶表示装置のアレイ基板と同様な構成要素を有する。
図6に示すように、第2の実施の形態のアレイ基板210は、アレイ基板210の上に縦横に配列されて画素領域を定義するゲートライン216とデータライン217が形成され、ゲートライン216とデータライン217の交差領域にはスイッチング素子である薄膜トランジスタが形成される。
薄膜トランジスタは、ゲートライン216の一部を構成するゲート電極221と、データライン217に接続されたソース電極222と、画素電極218に接続されたドレイン電極223とから構成される。さらに、前記薄膜トランジスタは、ゲート電極221とソース/ドレイン電極222、223の絶縁のための第1絶縁膜(図示せず)と、前記ゲート電極221に供給されるゲート電圧により前記ソース電極222とドレイン電極223間に伝導チャネルを形成するアクティブパターン(図示せず)とを含む。
また、前記画素領域内には、横電界を発生するための共通電極208、208a、208a’と画素電極218が交互に形成され、共通電極208、208a、208a’のうち画素領域の縁部に形成された一対の最外郭共通電極208a、208a’は、前記第1絶縁膜と第2絶縁膜(図示せず)を介してそれぞれその下部の一対のストレージ電極218a、218a’と重なって第1ストレージキャパシタCst1と第2ストレージキャパシタCst2を構成する。ここで、共通電極208、208a、208a’と画素電極218は、データライン217に対して実質的に平行方向に配列される。
また、共通電極208、208a、208a’の一端部には、ゲートライン216に対して実質的に平行方向に配置され、共通電極208、208a、208a’の一側を接続する第1接続ライン208Lが形成される。
また、画素電極218の一端部には、画素電極218の一側を接続し、前記第2絶縁膜に形成された第1コンタクトホール240a及び一対の第2コンタクトホール240b、240b’を介してそれぞれドレイン電極223及び一対のストレージ電極218a、218a’に電気的に接続される第2接続ライン218Lが形成される。
また、前記画素領域内の任意の共通電極208の下部には、データライン217に対して実質的に平行方向に本発明の第2の実施の形態の第1共通ライン208lと第2共通ライン208l’が形成され、ここで、第1共通ライン208lと第2共通ライン208l’は、データライン217と同一の導電物質で、データライン217と同一の層に形成される。
また、第1共通ライン208lと第2共通ライン208l’は、第2絶縁膜に形成された一対の第3コンタクトホール240c、240c’を介して第1接続ライン208Lに電気的に接続されて第1接続ライン208Lと共通電極208、208a、208a’に共通電圧を供給する。
ここで、アレイ基板210の縁部領域には、ゲートライン216とデータライン217にそれぞれ電気的に接続されるゲートパッド電極226pとデータパッド電極227pが形成され、外部の駆動回路部から印加される走査信号とデータ信号をそれぞれゲートライン216とデータライン217に伝達する。
すなわち、データライン217とゲートライン216は、駆動回路部側に延びてそれぞれデータパッドライン217pとゲートパッドライン216pに接続され、これらデータパッドライン217pとゲートパッドライン216pは、前記第2絶縁膜に形成された第4コンタクトホール240dと第5コンタクトホール240eを介して電気的に接続されたデータパッド電極227pとゲートパッド電極226pを介して前記駆動回路部からそれぞれデータ信号と走査信号を受信する。
また、前述したように、第1の実施の形態及び第2の実施の形態の横電界方式液晶表示装置は、画素領域の左右縁部に第1最外郭共通電極と第2最外郭共通電極及び第1ストレージ電極と第2ストレージ電極がそれぞれ形成されて第1ストレージキャパシタと第2ストレージキャパシタを構成する例について説明したが、本発明は、これに限定されるものではなく、画素領域の一側縁部にのみストレージ電極が形成されて1つのストレージキャパシタを構成する場合にも適用できる。
図7は、本発明の第3の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図であり、画素領域の一側縁部にのみストレージ電極が形成されて1つのストレージキャパシタを構成したことを除いては、第1の実施の形態の横電界方式液晶表示装置のアレイ基板と同様な構成要素を有する。
図7に示すように、第3の実施の形態のアレイ基板310には、アレイ基板310の上に縦横に配列されて画素領域を定義するゲートライン316とデータライン317が形成され、ゲートライン316とデータライン317の交差領域には、スイッチング素子である薄膜トランジスタが形成される。
前記薄膜トランジスタは、ゲートライン316の一部を構成するゲート電極321と、前記データライン317に接続されたソース電極322と、画素電極318に接続されたドレイン電極323とから構成される。さらに、前記薄膜トランジスタは、ゲート電極321とソース/ドレイン電極322、323の絶縁のための第1絶縁膜(図示せず)と、ゲート電極321に供給されるゲート電圧によりソース電極322とドレイン電極323間に伝導チャネルを形成するアクティブパターン(図示せず)とを含む。
また、前記画素領域内には横電界を発生するための共通電極308、308a、308a’と画素電極318が交互に形成され、共通電極308、308a、308a’のうち画素領域の左側縁部に形成された最外郭共通電極308aは、前記第1絶縁膜と第2絶縁膜(図示せず)を介してその下部のストレージ電極318aと重なってストレージキャパシタCstを構成する。
このように、本発明の第3の実施の形態の横電界方式液晶表示装置は、ストレージ電極318aが画素領域の一側縁部にのみ形成されることにより、画素領域の開口率を一層改善することができる。
ここで、共通電極308、308a、308a’の一端部には、ゲートライン316に対して実質的に平行方向に配置され、共通電極308、308a、308a’の一側を接続する第1接続ライン308Lが形成される。
また、画素電極318の一端部には、画素電極318の一側を接続し、前記第2絶縁膜に形成された第1コンタクトホール340a及び第2コンタクトホール340bを介してそれぞれ前記ドレイン電極323及びストレージ電極318aに電気的に接続される第2接続ライン318Lが形成される。
また、前記画素領域内の任意の共通電極308の下部には、データライン317に対して実質的に平行方向に本発明の第3の実施の形態の共通ライン308lが形成され、ここで、共通ライン308lは、第2絶縁膜に形成された第3コンタクトホール340cを介して第1接続ライン308Lに電気的に接続されて第1接続ライン308Lと共通電極308、308a、308a’に共通電圧を供給する。
ここで、アレイ基板310の縁部領域には、ゲートライン316とデータライン317にそれぞれ電気的に接続されるゲートパッド電極326pとデータパッド電極327pが形成され、外部の駆動回路部から印加される走査信号とデータ信号をそれぞれゲートライン316とデータライン317に伝達する。
すなわち、データライン317とゲートライン316は、駆動回路部側に延びてそれぞれデータパッドライン317pとゲートパッドライン316pに接続され、これらデータパッドライン317pとゲートパッドライン316pは、前記第2絶縁膜に形成された第4コンタクトホール340dと第5コンタクトホール340eを介して電気的に接続されたデータパッド電極327pとゲートパッド電極326pを介して前記駆動回路部からそれぞれデータ信号と走査信号を受信する。
このように構成された第1の実施の形態〜第3の実施の形態のアレイ基板は、画像表示領域の外郭に形成されたシーラントによりカラーフィルタ基板(図示せず)に対向して貼り合わせられ、ここで、前記カラーフィルタ基板には、前記薄膜トランジスタ、ゲートライン、及びデータラインに光が漏れることを防止するブラックマトリクスと、赤、緑、及び青色のカラーを実現するためのカラーフィルタとが形成される。ここで、前記カラーフィルタ基板とアレイ基板との貼り合わせは、前記カラーフィルタ基板又はアレイ基板に形成された貼り合わせキーにより行われる。
本発明は、液晶表示装置だけでなく、薄膜トランジスタを利用して製造される他の表示装置、例えば、駆動トランジスタに有機発光ダイオード(Organic Light Emitting Diodes:OLED)が接続された有機発光ディスプレイ装置にも利用できる。
本発明は多様な形態で実現することができ、前述した実施の形態によって限定されるものでなく、むしろ好ましい実施の形態として解釈されるべきであり、本発明の請求の範囲内で行われるあらゆる変更及び変形、並びに請求の範囲の均等物は本発明の請求の範囲に含まれる。
本発明の第1の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 図1に示すアレイ基板のIIIa−IIIa’−IIIa”線、IIIb−IIIb線、及びIIIc−IIIc線断面図であり、アレイ基板の製造工程を順に示す図である。 図1に示すアレイ基板のIIIa−IIIa’−IIIa”線、IIIb−IIIb線、及びIIIc−IIIc線断面図であり、アレイ基板の製造工程を順に示す図である。 図1に示すアレイ基板のIIIa−IIIa’−IIIa”線、IIIb−IIIb線、及びIIIc−IIIc線断面図であり、アレイ基板の製造工程を順に示す図である。 図1に示すアレイ基板のIIIa−IIIa’−IIIa”線、IIIb−IIIb線、及びIIIc−IIIc線断面図であり、アレイ基板の製造工程を順に示す図である。 図2B及び図3Bに示すアレイ基板において、本発明の第1の実施の形態による第2マスク工程を具体的に示す断面図である。 図2B及び図3Bに示すアレイ基板において、本発明の第1の実施の形態による第2マスク工程を具体的に示す断面図である。 図2B及び図3Bに示すアレイ基板において、本発明の第1の実施の形態による第2マスク工程を具体的に示す断面図である。 図2B及び図3Bに示すアレイ基板において、本発明の第1の実施の形態による第2マスク工程を具体的に示す断面図である。 図2B及び図3Bに示すアレイ基板において、本発明の第1の実施の形態による第2マスク工程を具体的に示す断面図である。 図2B及び図3Bに示すアレイ基板において、本発明の第1の実施の形態による第2マスク工程を具体的に示す断面図である。 図1に示すアレイ基板の製造工程を順に示す平面図である。 図1に示すアレイ基板の製造工程を順に示す平面図である。 図1に示すアレイ基板の製造工程を順に示す平面図である。 図1に示すアレイ基板の製造工程を順に示す平面図である。 本発明の横電界方式液晶表示装置において、視野角補償原理の概略を説明するための図である。 本発明の第2の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 本発明の第3の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 一般的な横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 一般的な横電界方式液晶表示装置の構造を概略的に示す断面図である。

Claims (24)

  1. アレイ基板に第1方向に配列されるゲートラインと、
    前記第1方向に対して実質的に垂直した第2方向に配列され、前記ゲートラインとともに前記アレイ基板に画素領域を定義するデータラインと、
    前記アレイ基板上に提供された少なくとも1つのストレージ電極と、
    前記画素領域を横切って延びる共通電極と、
    前記共通電極に対して実質的に平行に配列されるとともに、前記共通電極と交互に配置されて前記画素領域に横電界を発生させる画素電極と、
    前記ゲートラインと前記データラインとの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極、及びゲート電極を含む薄膜トランジスタと、
    前記画素領域内にそれぞれの共通電極の下部に位置し、前記データラインに対して実質的に平行に配置される少なくとも1つの共通ラインと
    を含むことを特徴とする横電界方式液晶表示装置。
  2. 前記共通ライン及び前記データラインは、同一の導電物質からなり、前記共通ラインは、前記データラインが形成された層上に提供される
    ことを特徴とする請求項1に記載の横電界方式液晶表示装置。
  3. 前記共通ラインは、対応するゲートラインとの短絡を防止するために前記ゲートラインと前記共通ラインとの間に絶縁膜を介在して前記対応するゲートラインを横切る
    ことを特徴とする請求項1に記載の横電界方式液晶表示装置。
  4. 横電界方式液晶表示装置の全体領域を延びて横切る共通ラインの長さは、前記横電界方式液晶表示装置の全体領域を延びて横切る少なくとも1つのゲートラインの長さより短いことを特徴とする請求項1に記載の横電界方式液晶表示装置。
  5. 前記共通電極及び前記画素電極は、少なくとも1つの折曲構造を有する
    ことを特徴とする請求項1に記載の横電界方式液晶表示装置。
  6. 前記共通電極に接続され、前記ゲートラインに対して実質的に平行した第1接続ラインをさらに含む
    ことを特徴とする請求項1に記載の横電界方式液晶表示装置。
  7. 前記画素電極に接続され、前記ドレイン電極と前記ストレージ電極に電気的に接続される第2接続ラインをさらに含む
    ことを特徴とする請求項6に記載の横電界方式液晶表示装置。
  8. 前記第2接続ラインは、第1コンタクトホールと第2コンタクトホールを介して前記ドレイン電極と前記ストレージ電極にそれぞれ電気的に接続される
    ことを特徴とする請求項7に記載の横電界方式液晶表示装置。
  9. 前記共通電極、前記画素電極、前記第1接続ライン、及び前記第2接続ラインの少なくとも1つは透明な導電物質で形成される
    ことを特徴とする請求項7に記載の横電界方式液晶表示装置。
  10. 前記共通電極は、それぞれの画素領域の縁部に提供される最外郭共通電極を含む
    ことを特徴とする請求項1に記載の横電界方式液晶表示装置。
  11. 前記最外郭共通電極は、第1絶縁膜と第2絶縁膜とを介在して前記ストレージ電極と重なってストレージキャパシタを形成する
    ことを特徴とする請求項10に記載の横電界方式液晶表示装置。
  12. 前記共通ラインは、第2絶縁膜に提供された第3コンタクトホールを介して前記第1接続ラインに電気的に接続されて前記第1接続ライン及び前記共通電極に共通電圧を供給する
    ことを特徴とする請求項6に記載の横電界方式液晶表示装置。
  13. 前記少なくとも1つの共通ラインは、対応する画素領域内のそれぞれの共通電極の下部に提供された第1共通ラインと第2共通ラインとを含み、前記第1共通ラインと前記第2共通ラインは、前記データラインに対して実質的に平行している
    ことを特徴とする請求項1に記載の横電界方式液晶表示装置。
  14. 前記少なくとも1つのストレージ電極は、1つのストレージキャパシタを形成するために前記画素領域の縁部領域に提供された1つのストレージ電極からなる
    ことを特徴とする請求項1に記載の横電界方式液晶表示装置。
  15. アレイ基板上に、第1方向に配列されたゲートライン、及び前記第1方向に対して実質的に垂直した第2方向に配列されて前記ゲートラインとともに画素領域を定義するデータラインを形成する段階と、
    前記アレイ基板上にストレージ電極を形成する段階と、
    前記画素領域を延びて横切る共通電極を形成する段階と、
    前記共通電極に対して実質的に平行に配列されるとともに、前記共通電極と交互に配置されて前記画素領域に横電界を発生させる画素電極を形成する段階と、
    前記ゲートラインと前記データラインとの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極、及びゲート電極を含む薄膜トランジスタを形成する段階と、
    前記画素領域内に前記共通電極のいずれか1つの共通電極の下部に位置し、前記データラインに対して実質的に平行に少なくとも1つの共通ラインを形成する段階と
    を含むことを特徴とする横電界方式液晶表示装置の製造方法。
  16. 前記ゲートライン、前記ストレージ電極、及びゲートパッドラインは、前記アレイ基板上に、第1導電膜を形成した後、第1フォトリソグラフィ工程で前記第1導電膜を選択的にパターニングして形成する
    ことを特徴とする請求項15に記載の横電界方式液晶表示装置の製造方法。
  17. 前記ソース電極とドレイン電極、前記共通ライン、前記データライン、及びデータパッドラインは、前記ゲート電極、前記ゲートライン、前記ストレージ電極、及び前記ゲートパッドラインが形成されたアレイ基板上に、第1絶縁膜、非晶質シリコン薄膜、n+非晶質シリコン薄膜、及び第2導電膜を形成した後、第2フォトリソグラフィ工程で前記非晶質シリコン薄膜、n+非晶質シリコン薄膜、及び第2導電膜を選択的にパターニングして形成する
    ことを特徴とする請求項15に記載の横電界方式液晶表示装置の製造方法。
  18. アクティブパターン、前記ソース電極とドレイン電極、前記データライン、及び前記データパッドラインが形成された前記アレイ基板上に、第2絶縁膜を形成した後、第3フォトリソグラフィ工程で前記第2絶縁膜を選択的にパターニングすることにより、前記ドレイン電極、前記ストレージ電極、前記共通ライン、前記データパッドライン、及び前記ゲートパッドラインの一部を露出させる複数のコンタクトホールを形成する段階をさらに含む
    ことを特徴とする請求項15に記載の横電界方式液晶表示装置の製造方法。
  19. 前記共通電極、前記画素電極、第1接続ラインと第2接続ライン、データパッド電極、及びゲートパッド電極は、透明な導電物質からなる第2導電膜で形成され、前記第2導電膜は、第1コンタクトホール乃至第5コンタクトホールが形成された前記アレイ基板の第2絶縁膜上に形成される
    ことを特徴とする請求項15に記載の横電界方式液晶表示装置の製造方法。
  20. 第1基板上にゲート電極、ゲートライン、及びストレージ電極を形成する段階と、
    前記ゲート電極、ゲートライン、及びストレージ電極が形成された第1基板上に第1絶縁膜を形成する段階と、
    前記第1絶縁膜上にアクティブパターンを形成する段階と、
    前記アクティブパターンが形成された第1基板上にソース電極とドレイン電極を形成し、前記ゲートラインと交差して画素領域を定義するデータラインを形成する段階と、
    前記アクティブパターンが形成された第1基板の画素領域に形成し、前記データラインに対して実質的に平行方向に少なくとも1つの共通ラインを形成する段階と、
    前記ソース電極、ドレイン電極、データライン、及び共通ラインが形成された第1基板上に第2絶縁膜を形成する段階と、
    前記画素領域の第2絶縁膜上に交互に配置されて横電界を発生させる複数の共通電極と画素電極を形成するとき、少なくとも1つの共通電極は前記共通ラインの上部に位置するように共通電極と画素電極を形成する段階と
    を含むことを特徴とする横電界方式液晶表示装置の製造方法。
  21. 前記ゲートラインに対して実質的に平行方向に配列して前記共通電極の一側を接続する第1接続ラインを形成する段階と、
    前記ゲートラインに対して実質的に平行方向に配列して前記画素電極の一側を接続する第2接続ラインを形成する段階と
    をさらに含む
    ことを特徴とする請求項20に記載の横電界方式液晶表示装置の製造方法。
  22. 前記第2接続ラインは、第1コンタクトホールを介して前記ドレイン電極と電気的に接続し、第2コンタクトホールを介して前記ストレージ電極と電気的に接続するように形成する
    ことを特徴とする請求項21に記載の横電界方式液晶表示装置の製造方法。
  23. 前記ゲート電極、前記ゲートライン、及び前記ストレージ電極は、第1導電膜で形成され、前記ソース電極、前記ドレイン電極、前記データライン、及び前記共通ラインは、第2導電膜で形成される
    ことを特徴とする請求項20に記載の横電界方式液晶表示装置の製造方法。
  24. 前記ストレージ電極は、前記データラインに対して実質的に平行方向に前記第1基板の画素領域縁部に形成され、前記共通電極と前記ストレージ電極間に第1絶縁膜と第2絶縁膜が介在した状態で前記共通電極と重なってストレージキャパシタを形成される
    ことを特徴とする請求項20に記載の横電界方式液晶表示装置の製造方法。
JP2008266404A 2007-10-17 2008-10-15 横電界方式液晶表示装置及びその製造方法 Expired - Fee Related JP5270291B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0104730 2007-10-17
KR1020070104730A KR101473839B1 (ko) 2007-10-17 2007-10-17 횡전계방식 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2009098694A true JP2009098694A (ja) 2009-05-07
JP5270291B2 JP5270291B2 (ja) 2013-08-21

Family

ID=40563124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008266404A Expired - Fee Related JP5270291B2 (ja) 2007-10-17 2008-10-15 横電界方式液晶表示装置及びその製造方法

Country Status (5)

Country Link
US (2) US8319903B2 (ja)
JP (1) JP5270291B2 (ja)
KR (1) KR101473839B1 (ja)
CN (1) CN101414082B (ja)
TW (1) TWI401514B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323477B1 (ko) * 2009-09-30 2013-10-31 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI406073B (zh) * 2009-12-11 2013-08-21 Au Optronics Corp 畫素結構
TWI493266B (zh) * 2009-12-11 2015-07-21 Au Optronics Corp 畫素結構
US8804081B2 (en) * 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
KR101697587B1 (ko) * 2009-12-30 2017-01-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR101097345B1 (ko) * 2010-03-09 2011-12-23 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 제조방법
KR101300034B1 (ko) * 2010-10-18 2013-08-29 엘지디스플레이 주식회사 액정표시장치용 기판 및 이를 이용한 액정표시장치
KR101888422B1 (ko) * 2011-06-01 2018-08-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN103137617B (zh) * 2011-11-30 2016-02-03 上海中航光电子有限公司 Tft-lcd阵列基板、制造方法及驱动方法
KR101900833B1 (ko) * 2011-12-05 2018-09-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101484022B1 (ko) * 2012-05-31 2015-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
CN102937768B (zh) * 2012-11-13 2015-02-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150015996A (ko) 2013-08-02 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치
CN103487982A (zh) * 2013-08-19 2014-01-01 京东方科技集团股份有限公司 显示装置、阵列基板、像素结构及制作方法
CN103728795A (zh) * 2013-12-26 2014-04-16 深圳市华星光电技术有限公司 一种阵列基板公共电极结构及其制造方法、阵列基板
CN104090401B (zh) 2014-06-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105572996B (zh) * 2016-02-02 2019-01-25 京东方科技集团股份有限公司 一种双栅极阵列基板及显示装置
US11906864B2 (en) 2016-02-02 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
US11442318B2 (en) 2016-02-02 2022-09-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
KR20180030289A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 편광 부재를 갖는 표시장치
US20180348559A1 (en) * 2017-06-05 2018-12-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, liquid crystal display panel, and liquid crystal display device
KR102168876B1 (ko) * 2018-12-31 2020-11-04 엘지디스플레이 주식회사 액정 표시 장치
KR20220077323A (ko) * 2020-12-01 2022-06-09 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002062542A (ja) * 2001-06-01 2002-02-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
JP2003207797A (ja) * 2002-01-17 2003-07-25 Hitachi Ltd 液晶表示装置および画像表示装置
JP2004361700A (ja) * 2003-06-05 2004-12-24 Hitachi Displays Ltd 表示装置
JP2006091120A (ja) * 2004-09-21 2006-04-06 Nec Corp 液晶表示装置
US20060227276A1 (en) * 2005-04-11 2006-10-12 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235592B1 (ko) 1997-01-22 1999-12-15 구본준 평행전계형 액정표시장치
KR100268104B1 (ko) * 1997-08-13 2000-10-16 윤종용 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
US6049365A (en) * 1998-05-07 2000-04-11 Mitsubishi Denki Kabushiki Kaisha Liquid crystal displaying apparatus with a converter not exposed to liquid crystal
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP4047586B2 (ja) 2002-01-10 2008-02-13 Nec液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
US7244627B2 (en) 2003-08-25 2007-07-17 Lg.Philips Lcd Co., Ltd. Method for fabricating liquid crystal display device
KR100560403B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100689312B1 (ko) 2003-11-11 2007-03-08 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR101071711B1 (ko) * 2003-12-29 2011-10-12 엘지디스플레이 주식회사 횡전계형 액정표시장치
KR101137866B1 (ko) * 2005-06-30 2012-04-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자
JP4929432B2 (ja) 2005-07-29 2012-05-09 Nltテクノロジー株式会社 液晶表示装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
JP2002062542A (ja) * 2001-06-01 2002-02-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2003207797A (ja) * 2002-01-17 2003-07-25 Hitachi Ltd 液晶表示装置および画像表示装置
JP2004361700A (ja) * 2003-06-05 2004-12-24 Hitachi Displays Ltd 表示装置
JP2006091120A (ja) * 2004-09-21 2006-04-06 Nec Corp 液晶表示装置
US20060227276A1 (en) * 2005-04-11 2006-10-12 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device

Also Published As

Publication number Publication date
CN101414082A (zh) 2009-04-22
KR101473839B1 (ko) 2014-12-18
US9030637B2 (en) 2015-05-12
KR20090039226A (ko) 2009-04-22
TW200921229A (en) 2009-05-16
US20090102994A1 (en) 2009-04-23
CN101414082B (zh) 2011-09-07
TWI401514B (zh) 2013-07-11
US8319903B2 (en) 2012-11-27
JP5270291B2 (ja) 2013-08-21
US20130040409A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
JP5270291B2 (ja) 横電界方式液晶表示装置及びその製造方法
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101201017B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
US20170212372A1 (en) Liquid crystal display device and method for fabricating the same
KR101396943B1 (ko) 액정표시장치 및 제조방법
JP2005258408A (ja) 横電界方式液晶表示装置及びその製造方法
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
KR101914653B1 (ko) 프린지 필드형 액정표시장치
JP2006085133A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR101193381B1 (ko) 액정표시장치의 제조방법
JP2014206670A (ja) 表示装置及び表示装置の製造方法
KR101899935B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20100122404A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20100066219A (ko) 액정표시장치 및 그 제조방법
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
KR101127822B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101096718B1 (ko) 수평 전계 박막 트랜지스터 기판의 제조 방법
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20120075111A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102251487B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법
KR20110012111A (ko) 횡전계방식 액정표시장치의 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090053610A (ko) 횡전계방식 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5270291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees