JP2009098694A - 横電界方式液晶表示装置及びその製造方法 - Google Patents

Abstract

【課題】データ配線を形成する際、開口率を改善すると共に、ゲートラインと共通ラインが短絡するのを防止する横電界方式液晶表示装置及び製造方法を提供する。
【解決手段】アレイ基板に第１方向に配列されるゲートライン、第１方向に対して垂直した第２方向に配列され、ゲートラインと共に画素領域を定義するデータライン、アレイ基板上に提供された１つ以上のストレージ電極、画素領域を横切って延びる共通電極、共通電極に対して平行に配列されるとともに、共通電極と交互に配置されて画素領域に横電界を発生させる画素電極、ゲートラインとデータラインの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極及びゲート電極を含む薄膜トランジスタ、画素領域内に、共通電極の下部に位置し、データラインに対して実質的に平行に配置される少なくとも１つの共通ラインを含む。
【選択図】図１

Description

本発明は、横電界（In Plane Switching：ＩＰＳ）方式液晶表示装置及びその製造方法に関し、より詳しくは、開口率及び収率を向上させた横電界方式液晶表示装置及びその製造方法に関する。

最近、情報ディスプレイに関する関心が高まり、また、携帯が可能な情報媒体の利用への要求が高くなり、従来の表示装置であるブラウン管（ＣＲＴ）に代わる軽量、薄型のフラットパネルディスプレイ（ＦＰＤ）に対する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち液晶表示装置（ＬＣＤ）は、液晶の光学的異方性を利用して画像を表現する装置であり、解像度、カラー表示及び画質などに優れているため、ノートブックやデスクトップモニタなどに多く適用されている。

前記液晶表示装置は、第１基板であるカラーフィルタ基板と、第２基板であるアレイ基板と、前記カラーフィルタ基板と前記アレイ基板との間に形成された液晶層とから構成される。ここで、前記カラーフィルタ基板は、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の色を実現する複数のサブカラーフィルタから構成されるカラーフィルタと、前記サブカラーフィルタ間を区分し、前記液晶層を透過する光を遮断するブラックマトリクスと、前記液晶層に電圧を印加する透明な共通電極とからなる。

前記アレイ基板は、縦横に配列されて複数の画素領域を定義する複数のゲートラインとデータライン、前記ゲートラインと前記データラインの交差領域に形成されたスイッチング素子である薄膜トランジスタ（ＴＦＴ）、及び前記画素領域の上に形成された画素電極からなる。

このように構成された前記カラーフィルタ基板と前記アレイ基板は、画像表示領域の外郭に形成されたシーラントにより対向するように貼り合わせられて液晶表示パネルを構成し、前記カラーフィルタ基板と前記アレイ基板の貼り合わせは、前記カラーフィルタ基板又は前記アレイ基板に形成された貼り合わせキーにより行われる。

ここで、前述した液晶表示装置は、ネマチック相の液晶分子を基板に対して垂直方向に駆動するＴＮ（Twisted Nematic）方式の液晶表示装置であり、前記ＴＮ方式の液晶表示装置は、視野角が約９０度で狭いという欠点を有する。これは、液晶分子の屈折率異方性に起因するものであり、基板に対して水平に配向された液晶分子が、液晶表示パネルに電圧が印加されるときに基板に対してほぼ垂直方向に配向されるためである。

これに対して、横電界方式液晶表示装置は、液晶分子を基板に対して水平方向に駆動して視野角を１７０度以上に向上させたものである。以下、図面を参照して前記横電界方式液晶表示装置について詳細に説明する。

図８は、一般的な横電界方式液晶表示装置のアレイ基板の一部を示す平面図であり(例えば、特許文献１参照）、実際の液晶表示装置では、Ｎ個のゲートラインとＭ個のデータラインが交差してＭ×Ｎ個の画素が存在するが、説明の便宜のために１つの画素のみを示す。

また、図９は、図８に示すアレイ基板のＩ−Ｉ’線断面図であり、図８に示す前記アレイ基板と前記アレイ基板に対応して貼り合わせられたカラーフィルタ基板をも示す。

図８及び図９に示すように、透明なアレイ基板１０には、アレイ基板１０の上に縦横に配列されて画素領域を定義するゲートライン１６とデータライン１７が形成され、ゲートライン１６とデータライン１７の交差領域には、スイッチング素子である薄膜トランジスタＴが形成される。

ここで、薄膜トランジスタＴは、ゲートライン１６に接続されたゲート電極２１と、データライン１７に接続されたソース電極２２と、画素電極ライン１８ｌを介して画素電極１８に接続されたドレイン電極２３とから構成される。さらに、薄膜トランジスタＴは、ゲート電極２１とソース電極２２及びドレイン電極２３の絶縁のための第１絶縁膜１５ａと、ゲート電極２１に供給されるゲート電圧によりソース電極２２とドレイン電極２３との間に伝導チャネル（conductive channel）を形成するアクティブパターン２４とを含む。

なお、符号２５は、アクティブパターン２４のソース／ドレイン領域と前記ソース／ドレイン電極２２、２３間をオーミックコンタクト（ohmic contact）させるオーミックコンタクト層を示す。

ここで、前記画素領域内には、ゲートライン１６に対して平行方向に共通ライン８ｌとストレージ電極１８ｓが配列され、横電界９０を発生して液晶分子３０をスイッチングする複数の共通電極８と画素電極１８がデータライン１７と実質的に同一方向に配列される。

複数の共通電極８は、ゲートライン１６と同一の導電物質で形成されて共通ライン８ｌに接続され、複数の画素電極１８は、データライン１７と同一の導電物質で形成されて画素電極ライン１８ｌとストレージ電極１８ｓに接続される。

ここで、画素電極ライン１８ｌに接続された画素電極１８は、画素電極ライン１８ｌを介して薄膜トランジスタＴのドレイン電極２３に電気的に接続される。

また、ストレージ電極１８ｓは、第１絶縁膜１５ａを介してその下部の共通ライン８ｌの一部と重なってストレージキャパシタＣｓｔを形成する。

また、透明なカラーフィルタ基板５には、薄膜トランジスタＴ、ゲートライン１６、及びデータライン１７に光が漏れることを防止するブラックマトリクス６と、赤、緑、青色のカラーを実現するためのカラーフィルタ７とが形成される。

このように構成されたアレイ基板１０とカラーフィルタ基板５の対向面には、液晶分子３０の初期配向方向を決定する配向膜（図示せず）がそれぞれ塗布されている。

前述したような構造を有する一般的な横電界方式液晶表示装置は、共通電極８と画素電極１８が同一のアレイ基板１０の上に配置されて横電界を発生するため、視野角が向上するという利点を有する。

韓国公開特許第１０−２００７−０１１９２６０号公報

しかしながら、前記横電界方式液晶表示装置は、画素領域内に不透明な導電物質で形成された複数の共通電極と画素電極が配列され、ストレージキャパシタを形成するために不透明な導電物質で形成された共通ラインが配列されているので、画素領域の開口率が低下するという問題があった。

また、前記共通ラインがゲートラインと同一層の前記ゲートラインの近くに形成されるので、前記共通ラインが前記ゲートラインと短絡する不良が発生するという問題があった。

本発明の目的は、複数の共通電極と画素電極を透明な導電物質で形成すると共に、データラインに対して実質的に平行方向に共通ラインを形成することにより、開口率を改善した横電界方式液晶表示装置及びその製造方法を提供することにある。

本発明の他の目的は、ゲートライン全体に比べて短いデータライン方向に共通ラインを形成することにより、共通ラインの全体抵抗を減少させて共通電圧を安定化した横電界方式液晶表示装置及びその製造方法を提供することにある。

本発明のさらに他の目的は、絶縁膜を介在した状態でゲートラインを横切る方向に前記共通ラインを配列することにより、前記ゲートラインと前記共通ラインが短絡する不良を防止できる横電界方式液晶表示装置及びその製造方法を提供することにある。

このような目的を達成するために、本発明の横電界方式液晶表示装置は、アレイ基板に第１方向に配列されるゲートラインと、前記第１方向に対して実質的に垂直した第２方向に配列され、前記ゲートラインとともに前記アレイ基板に画素領域を定義するデータラインと、前記アレイ基板上に提供された１つ以上のストレージ電極と、前記それぞれの画素領域を横切って延びる共通電極と、前記共通電極に対して実質的に平行に配列されるとともに、前記共通電極と交互に配置されて前記それぞれの画素領域に横電界を発生させる画素電極と、前記ゲートラインと前記データラインの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極、及びゲート電極を含む薄膜トランジスタと、前記画素領域内にそれぞれの共通電極の下部に位置し、前記データラインに対して実質的に平行に配置される少なくとも１つの共通ラインとを含む。

また、本発明の横電界方式液晶表示装置の製造方法は、アレイ基板上に第１方向に配列されたゲートライン、及び前記第１方向に対して実質的に垂直した第２方向に配列されて前記ゲートラインとともに画素領域を定義するデータラインを形成する段階と、前記アレイ基板上にストレージ電極を形成する段階と、前記それぞれの画素領域を延びて横切る共通電極を形成する段階と、前記共通電極に対して実質的に平行に配列されるとともに、前記共通電極と交互に配置されて前記それぞれの画素領域に横電界を発生させる画素電極を形成する段階と、前記ゲートラインと前記データラインの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極、及びゲート電極を含む薄膜トランジスタを形成する段階と、前記画素領域内に前記共通電極のいずれか１つの共通電極の下部に位置し、前記データラインに対して実質的に平行に少なくとも１つの共通ラインを形成する段階とを含む。

また、本発明の横電界方式液晶表示装置の他の製造方法は、第１基板上にゲート電極、ゲートライン、及びストレージ電極を形成する段階と、前記ゲート電極、ゲートライン、及びストレージ電極が形成された第１基板上に第１絶縁膜を形成する段階と、前記第１絶縁膜上にアクティブパターンを形成する段階と、前記アクティブパターンが形成された第１基板上にソース電極とドレイン電極を形成し、前記ゲートラインと交差して画素領域を定義するデータラインを形成する段階と、前記アクティブパターンが形成された第１基板の画素領域に形成し、前記データラインに対して実質的に平行方向に少なくとも１つの共通ラインを形成する段階と、前記ソース電極、ドレイン電極、データライン、及び共通ラインが形成された第１基板上に第２絶縁膜を形成する段階と、前記画素領域の第２絶縁膜上に交互に配置されて横電界を発生させる複数の共通電極と画素電極を形成するとき、少なくとも１つの共通電極は前記共通ラインの上部に位置するように共通電極と画素電極を形成する段階とを含む。

以下、添付図面を参照して本発明による横電界方式液晶表示装置及びその製造方法の好ましい実施の形態について詳細に説明する。

図１は、本発明の第１の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。ここで、実際のアレイ基板にはＮ個のゲートラインとＭ個のデータラインが交差してＭ×Ｎ個の画素が存在するが、説明の便宜のために１つの画素のみを示す。

図１に示すように、共通電極及び画素電極が折曲構造を有する場合、液晶分子が２方向に配列されて２ドメインを形成するため、モノドメインに比べて視野角がさらに向上する。ただし、本発明は、前記２ドメイン構造の横電界方式液晶表示装置に限定されるものではなく、２ドメイン以上のマルチドメイン構造の横電界方式液晶表示装置に適用できる。このように、２ドメイン以上のマルチドメインを形成するＩＰＳ構造をＳ−ＩＰＳ（Super-IPS）という。

図１に示すように、第１の実施の形態のアレイ基板１１０には、アレイ基板１１０の上に縦横に配列されて画素領域を定義するゲートライン１１６とデータライン１１７が形成され、ゲートライン１１６とデータライン１１７の交差領域には、スイッチング素子である薄膜トランジスタが形成される。

前記薄膜トランジスタは、ゲートライン１１６の一部を構成するゲート電極１２１と、データライン１１７に接続された「Ｕ」字状のソース電極１２２と、画素電極１１８に接続されたドレイン電極１２３とから構成される。また、前記薄膜トランジスタは、ゲート電極１２１とソース電極１２２及びドレイン電極１２３の絶縁のための第１絶縁膜（図示せず）と、ゲート電極１２１に供給されるゲート電圧によりソース電極１２２とドレイン電極１２３間に伝導チャネルを形成するアクティブパターン（図示せず）とを含む。ここで、図面には、ソース電極１２２の形状が「Ｕ」字状となっているため、チャネルの形状が「Ｕ」字状である薄膜トランジスタを示しているが、本発明は、これに限定されるものではなく、前記薄膜トランジスタのチャネル形状に関係なく適用できる。

また、前記画素領域内には、横電界を発生するための共通電極１０８、１０８ａ、１０８ａ’と画素電極１１８が交互に形成され、共通電極１０８、１０８ａ、１０８ａ’のうち画素領域の縁部に形成された一対の最外郭共通電極１０８ａ、１０８ａ’は、前記第１絶縁膜と第２絶縁膜（図示せず）を介してその下部の一対のストレージ電極１１８ａ、１１８ａ’と重なってそれぞれ第１ストレージキャパシタＣｓｔ１と第２ストレージキャパシタＣｓｔ２を構成する。ここで、共通電極１０８、１０８ａ、１０８ａ’と画素電極１１８は、データライン１１７に対して実質的に平行方向に配列される。

第１ストレージキャパシタＣｓｔ１と第２ストレージキャパシタＣｓｔ２は、液晶キャパシタに印加された電圧を次の信号が入力されるまで一定に維持する役割を果たす。このような第１ストレージキャパシタＣｓｔ１と第２ストレージキャパシタＣｓｔ２は、信号の維持以外にも、グレースケール表示の安定化、フリッカー、及び残像の減少などの役割を果たす。

ここで、第１の実施の形態の横電界方式液晶表示装置は、画素領域の左右縁部に最外郭共通電極１０８ａ、１０８ａ’とストレージ電極１１８ａ、１１８ａ’がそれぞれ形成されて第１ストレージキャパシタＣｓｔ１と第２ストレージキャパシタＣｓｔ２を構成する例について説明しているが、本発明は、これに限定されるものではなく、画素領域の一側縁部にのみストレージ電極が形成されて１つのストレージキャパシタを構成することもできる。

また、共通電極１０８、１０８ａ、１０８ａ’の一端部には、ゲートライン１１６に対して実質的に平行方向に配置され、共通電極１０８、１０８ａ、１０８ａ’の一側を接続する第１接続ライン１０８Ｌが形成される。また、画素電極１１８の一端部には、画素電極１１８の一側を接続し、第２絶縁膜に形成された第１コンタクトホール１４０ａ及び一対の第２コンタクトホール１４０ｂ、１４０ｂ’を介してそれぞれドレイン電極１２３及び一対のストレージ電極１１８ａ、１１８ａ’と電気的に接続される第２接続ライン１１８Ｌが形成される。

また、前記画素領域内の任意の共通電極１０８の下部には、データライン１１７に対して実質的に平行方向に本発明の第１の実施の形態の共通ライン１０８ｌが形成され、ここで、共通ライン１０８ｌは、データライン１１７と同一の導電物質で、データライン１１７と同一の層に形成される。

また、共通ライン１０８ｌは、第２絶縁膜に形成された第３コンタクトホール１４０ｃを介して第１接続ライン１０８Ｌと電気的に接続されて第１接続ライン１０８Ｌと共通電極１０８、１０８ａ、１０８ａ’に共通電圧を供給する。

ここで、アレイ基板１１０の縁部領域には、ゲートライン１１６とデータライン１１７にそれぞれ電気的に接続するゲートパッド電極１２６ｐとデータパッド電極１２７ｐが形成され、これらゲートパッド電極１２６ｐとデータパッド電極１２７ｐは、外部の駆動回路部から印加される走査信号とデータ信号をそれぞれゲートライン１１６とデータライン１１７に伝達する。

すなわち、データライン１１７とゲートライン１１６は、駆動回路部側に延びてそれぞれデータパッドライン１１７ｐとゲートパッドライン１１６ｐに接続され、データパッドライン１１７ｐとゲートパッドライン１１６ｐは、前記第２絶縁膜に形成された第４コンタクトホール１４０ｄと第５コンタクトホール１４０ｅを介して電気的に接続されたデータパッド電極１２７ｐとゲートパッド電極１２６ｐを介して前記駆動回路部からそれぞれデータ信号と走査信号を受信する。

このように構成された本発明の第１の実施の形態の横電界方式液晶表示装置は、共通電極１０８、１０８ａ、１０８ａ’、画素電極１１８、第１接続ライン１０８Ｌ、及び第２接続ライン１１８Ｌがインジウムスズ酸化物（Indium Tin Oxide：ＩＴＯ）又はインジウム亜鉛酸化物（Indium Zinc Oxide；ＩＺＯ）などの透明な導電物質で形成されているため、開口率が向上するという利点がある。

さらに、共通ライン１０８ｌをデータライン１１７に対して実質的に平行方向に形成することにより、共通ライン１０８ｌの線幅を減少できるため、画素領域の開口率が約８〜３０％向上するという効果がある。

また、全体の液晶表示パネルにおいて、ゲートライン１１６の全長の約０．５６倍の長さを有するデータライン１１７の方向に共通ライン１０８ｌを形成することにより、共通ライン１０８ｌの全体抵抗が減少する。その結果、共通電圧が安定化してリップルやフリッカーなどの画質低下の問題を防止できる。なお、一般的な横電界方式液晶表示装置では、共通ラインが液晶表示パネルに対して水平方向、すなわち、ゲートラインに対して実質的に平行方向に形成されているため、ＲＣ遅延の増加による共通電圧の変動が液晶表示パネルの両端間で約２００ｍＶの差となり、リップル及びフリッカー現象が発生する。

また、本発明の第１の実施の形態による横電界方式液晶表示装置は、ゲートライン１１６と同一層にゲートライン１１６の近くに共通ライン１０８ｌを形成するのでなく、データライン１１７と同一層に第１絶縁膜を介在した状態でゲートライン１１６を横切る方向に共通ライン１０８ｌを形成することにより、ゲートライン１１６と共通ライン１０８ｌが短絡する不良を防止でき、収率が向上する。

ここで、本発明の第１の実施の形態による横電界方式液晶表示装置は、ハーフトーンマスク又は回折マスク（以下、ハーフトーンマスクという場合は回折マスクを含むものとする）を利用して１回のマスク工程で、ソース電極、ドレイン電極、データライン、データパッドラインを含むデータ配線、共通ライン、及びアクティブパターンを同時に形成することにより、総４回のマスク工程でアレイ基板を製造することができる。これについて、以下の横電界方式液晶表示装置の製造方法を参照して詳細に説明する。ただし、本発明は、前述したマスク工程数に限定されるものではない。

図２Ａ〜図２Ｄは、図１に示すアレイ基板のIIIａ−IIIａ’−IIIａ”線、IIIｂ−IIIｂ線、及びIIIｃ−IIIｃ線断面図であり、アレイ基板の製造工程を順に示す。図の左側は、データライン領域を含む画素部のアレイ基板を製造する工程を示し、右側は、データパッド部とゲートパッド部のアレイ基板を製造する工程を順に示す。

また、図３Ａ〜図３Ｄは、図１に示すアレイ基板の製造工程を順に示す平面図である。図２Ａ及び図３Ａに示すように、ガラスのような透明な絶縁物質で形成されたアレイ基板１１０の画素部にゲート電極１２１、ゲートライン１１６、第１ストレージ電極１１８ａ、第２ストレージ電極１１８ａ’、及びゲートパッドライン１１６ｐを形成する。ここで、第１ストレージ電極１１８ａと第２ストレージ電極１１８ａ’は、折曲構造を有して画素領域の左右縁部に形成され、ゲートライン１１６に対して実質的に交差する方向に配列される。

ゲート電極１２１、ゲートライン１１６、第１ストレージ電極１１８ａ、第２ストレージ電極１１８ａ’、及びゲートパッドライン１１６ｐは、第１導電膜をアレイ基板１１０の全面に蒸着した後、フォトリソグラフィ工程（第１マスク工程）で選択的にパターニングして形成する。ここで、前記第１導電膜としては、アルミニウム（Ａｌ）、アルミニウム合金、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びモリブデン合金などの低抵抗不透明導電物質を使用することができる。また、前記第１導電膜は、前記低抵抗不透明導電物質が２つ以上積層された多層構造で形成されてもよい。

次に、図２Ｂ及び図３Ｂに示すように、ゲート電極１２１、ゲートライン１１６、第１ストレージ電極１１８ａ、第２ストレージ電極１１８ａ’、及びゲートパッドライン１１６ｐが形成されたアレイ基板１１０の全面に第１絶縁膜１１５ａ、非晶質シリコン薄膜、ｎ⁺非晶質シリコン薄膜、及び第２導電膜を形成した後、フォトリソグラフィ工程（第２マスク工程）で選択的に除去することにより、アレイ基板１１０の画素部に前記非晶質シリコン薄膜で形成されたアクティブパターン１２４を形成すると同時に、前記第２導電膜で形成されてアクティブパターン１２４のソース／ドレイン領域と電気的に接続するソース／ドレイン電極１２２、１２３を形成する。

前記第２マスク工程で、アレイ基板１１０のデータライン領域には、前記第２導電膜で形成されたデータライン１１７が形成され、アレイ基板１１０のデータパッド部には、前記第２導電膜で形成されたデータパッドライン１１７ｐが形成される。また、前記第２マスク工程で、画素領域内に前記第２導電膜で形成された共通ライン１０８ｌが形成され、共通ライン１０８ｌは、データライン１１７に対して実質的に平行方向に形成される。
ここで、アクティブパターン１２４の上部には、前記ｎ⁺非晶質シリコン薄膜で形成され、ソース／ドレイン電極１２２、１２３と同一の形状にパターニングされたオーミックコンタクト層１２５ｎが形成される。

また、共通ライン１０８ｌ、データライン１１７、及びデータパッドライン１１７ｐの下部には、それぞれ前記非晶質シリコン薄膜とｎ⁺非晶質シリコン薄膜で形成され、共通ライン１０８ｌ、データライン１１７、及びデータパッドライン１１７ｐと同一の形状にパターニングされた第１非晶質シリコン薄膜パターン１２４’と第２ｎ⁺非晶質シリコン薄膜パターン１２５’’、第２非晶質シリコン薄膜パターン１２４’’と第３ｎ⁺非晶質シリコン薄膜パターン１２５’’’、及び第３非晶質シリコン薄膜パターン１２４’’’と第４ｎ⁺非晶質シリコン薄膜パターン１２５’’’’が形成される。

ここで、本発明の第１の実施の形態によるアクティブパターン１２４、ソース／ドレイン電極１２２、１２３、データライン１１７、データパッドライン１１７ｐ、及び共通ライン１０８ｌは、ハーフトーンマスクを利用して１回のマスク工程（第２マスク工程）で同時に形成される。以下、図面を参照して前記第２マスク工程について詳細に説明する。
図４Ａ〜図４Ｆは、図２Ｂ及び図３Ｂに示すアレイ基板において、本発明の第１の実施の形態による第２マスク工程を具体的に示す断面図である。

図４Ａに示すように、ゲート電極１２１、ゲートライン１１６、第１ストレージ電極１１８ａ、第２ストレージ電極１１８ａ’、及びゲートパッドライン１１６ｐが形成されたアレイ基板１１０の全面に、ゲート絶縁膜１１５ａ、非晶質シリコン薄膜１２０、ｎ⁺非晶質シリコン薄膜１２５、及び第２導電膜１３０を形成する。ここで、第２導電膜１３０は、ソース電極、ドレイン電極、データライン、データパッドライン、及び共通ラインを構成するために、アルミニウム、アルミニウム合金、タングステン、銅、クロム、モリブデン、及びモリブデン合金などの低抵抗不透明導電物質で形成される。

また、図４Ｂに示すように、アレイ基板１１０の全面に、フォトレジストのような感光性物質からなる感光膜１７０を形成した後、本発明の実施の形態によるハーフトーンマスク１８０を利用して感光膜１７０に選択的に光を照射する。ここで、ハーフトーンマスク１８０には、照射された全ての光を透過させる第１透過領域Ｉと、光の一部は透過させて一部は遮断する第２透過領域II、及び照射された全ての光を遮断する遮断領域IIIが備えられ、ハーフトーンマスク１８０を透過した光のみが感光膜１７０に照射される。

次に、ハーフトーンマスク１８０により露光された感光膜１７０を現像すると、図４Ｃに示すように、遮断領域IIIと第２透過領域IIにより全ての光又は一部の光が遮断された領域には、所定厚さの第１感光膜パターン１７０ａ〜第６感光膜パターン１７０ｆが残り、全ての光が透過した第１透過領域Ｉには、感光膜１７０が完全に除去されて第２導電膜１３０の表面が露出する。

ここで、遮断領域IIIに形成された第１感光膜パターン１７０ａ〜第５感光膜パターン１７０ｅは、第２透過領域IIにより形成された第６感光膜パターン１７０ｆより厚く形成される。また、第１透過領域Ｉを介して全ての光が透過した領域は、ポジティブタイプのフォトレジストを使用したため、前記感光膜が完全に除去されるが、本発明は、これに限定されるものではなく、ネガティブタイプのフォトレジストを使用してもよい。

次に、図４Ｄに示すように、前述したように形成された第１感光膜パターン１７０ａ〜第６感光膜パターン１７０ｆをマスクにして、その下部に形成された非晶質シリコン薄膜、ｎ⁺非晶質シリコン薄膜、及び第２導電膜を選択的に除去すると、アレイ基板１１０の画素部に前記非晶質シリコン薄膜で形成されたアクティブパターン１２４が形成され、アレイ基板１１０のデータライン領域には前記第２導電膜で形成されたデータライン１１７が形成される。

また、アレイ基板１１０のデータパッド部には、前記第２導電膜で形成されたデータパッドライン１１７ｐが形成され、アレイ基板１１０の画素領域内には、前記第２導電膜で形成された共通ライン１０８ｌが形成される。

ここで、本発明の第１の実施の形態は、画素領域内に１つの共通ライン１０８ｌを形成する例について説明しているが、本発明は、これに限定されるものではなく、２つ以上の共通ライン１０８ｌを形成する場合にも適用できる。

また、アクティブパターン１２４の上部には、それぞれ前記ｎ⁺非晶質シリコン薄膜と第２導電膜で形成され、アクティブパターン１２４と同一の形状にパターニングされた第１ｎ⁺非晶質シリコン薄膜パターン１２５’と第２導電膜パターン１３０’が形成される。

また、共通ライン１０８ｌ、データライン１１７、及びデータパッドライン１１７ｐの下部には、それぞれ前記非晶質シリコン薄膜とｎ⁺非晶質シリコン薄膜で形成され、共通ライン１０８ｌ、データライン１１７、及びデータパッドライン１１７ｐと同一の形状にパターニングされた第１非晶質シリコン薄膜パターン１２４’と第２ｎ⁺非晶質シリコン薄膜パターン１２５’’、第２非晶質シリコン薄膜パターン１２４’’と第３ｎ⁺非晶質シリコン薄膜パターン１２５’’’、及び第３非晶質シリコン薄膜パターン１２４’’’と第４ｎ⁺非晶質シリコン薄膜パターン１２５’’’’が形成される。

その後、第１感光膜パターン１７０ａ〜第６感光膜パターン１７０ｆの一部を除去するアッシング工程を行うと、図４Ｅに示すように、第２透過領域IIの第６感光膜パターンが完全に除去される。

ここで、前記第１感光膜パターン〜第５感光膜パターンは、前記第６感光膜パターンの厚さだけ除去された第７感光膜パターン１７０ａ’〜第１１感光膜パターン１７０ｅ’となり、遮断領域IIIに対応するソース電極領域、ドレイン電極領域、前記共通ライン１０８ｌ、データライン１１７、及びデータパッドライン１１７ｐの上部にのみ残る。

その後、図４Ｆに示すように、前記残っている第７感光膜パターン１７０ａ’〜第１１感光膜パターン１７０ｅ’をマスクにして前記第１ｎ⁺非晶質シリコン薄膜パターンと第２導電膜パターンの一部を除去することにより、アレイ基板１１０の画素部に前記第２導電膜で形成されたソース電極１２２とドレイン電極１２３を形成する。

ここで、アクティブパターン１２４の上部には、前記ｎ⁺非晶質シリコン薄膜で形成され、アクティブパターン１２４のソース／ドレイン領域と前記ソース／ドレイン電極１２２、１２３間をオーミックコンタクトするオーミックコンタクト層１２５ｎが形成される。

このように、本発明の第１の実施の形態は、ハーフトーンマスクを利用することにより、アクティブパターン１２４、ソース／ドレイン電極１２２、１２３、データライン１１７、データパッドライン１１７ｐ、及び共通ライン１０８ｌを１回のマスク工程で形成することができる。

その後、図２Ｃ及び図３Ｃに示すように、アクティブパターン１２４、ソース／ドレイン電極１２２、１２３、データライン１１７、データパッドライン１１７ｐ、及び共通ライン１０８ｌが形成されたアレイ基板１１０の全面に第２絶縁膜１１５ｂを形成する。

次に、フォトリソグラフィ工程（第３マスク工程）で第２絶縁膜１１５ｂの一部領域を選択的に除去することにより、ドレイン電極１２３の一部を露出させる第１コンタクトホール１４０ａと、前記第１ストレージ電極１１８ａ及び第２ストレージ電極１１８ａ’の一部を露出させる一対の第２コンタクトホール１４０ｂ、１４０ｂ’とを形成する。

また、前記第３マスク工程で第２絶縁膜１１５ｂの一部領域を選択的に除去することにより、共通ライン１０８ｌ、データパッドライン１１７ｐ、及びゲートパッドライン１１６ｐの一部をそれぞれ露出させる第３コンタクトホール１４０ｃ、第４コンタクトホール１４０ｄ、及び第５コンタクトホール１４０ｅを形成する。

次に、図２Ｄ及び図３Ｄに示すように、第１コンタクトホール１４０ａ〜第５コンタクトホール１４０ｅが形成されたアレイ基板１１０の全面に透明な導電物質で形成された第３導電膜を形成した後、フォトリソグラフィ工程（第４マスク工程）で前記第３導電膜を選択的に除去することにより、第１コンタクトホール１４０ａを介してドレイン電極１２３に電気的に接続されると同時に、一対の第２コンタクトホール１４０ｂ、１４０ｂ’を介して前記第１ストレージ電極１１８ａ及び第２ストレージ電極１１８ａ’に電気的に接続される第２接続ライン１１８Ｌを形成する。

また、前記第４マスク工程で前記第３導電膜を選択的に除去することにより、前記画素領域内に交互に配置されて横電界を発生する複数の共通電極１０８、１０８ａ、１０８ａ’と画素電極１１８を形成し、第４コンタクトホール１４０ｄ及び第５コンタクトホール１４０ｅを介してそれぞれデータパッドライン１１７ｐ及びゲートパッドライン１１６ｐに電気的に接続されるデータパッド電極１２７ｐ及びゲートパッド電極１２６ｐを形成する。

ここで、共通電極１０８、１０８ａ、１０８ａ’のうち画素領域の縁部に形成された第１最外郭共通電極１０８ａ及び第２最外郭共通電極１０８ａ’は、第１絶縁膜１１５ａと第２絶縁膜１１５ｂを介してそれぞれその下部の第１ストレージ電極１１８ａ及び第２ストレージ電極１１８ａ’と重なって第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２を構成する。

また、前記第４マスク工程で、共通電極１０８、１０８ａ、１０８ａ’の一端部にはゲートライン１１６に対して実質的に平行方向に配置され、共通電極１０８、１０８ａ、１０８ａ’の一側を接続する第１接続ライン１０８Ｌが形成される。

また、前記画素領域内の任意の共通電極１０８の下部には、データライン１１７に対して実質的に平行方向に本発明の第１の実施の形態の共通ライン１０８ｌが形成され、共通ライン１０８ｌは、第２絶縁膜１１５ｂに形成された第３コンタクトホール１４０ｃを介して第１接続ライン１０８Ｌに電気的に接続されて第１接続ライン１０８Ｌと共通電極１０８、１０８ａ、１０８ａ’に共通電圧を供給する。

また、前記第３導電膜は、共通電極１０８、１０８ａ、１０８ａ’、第１接続ライン１０８Ｌ、第２接続ライン１１８Ｌ、及び画素電極１１８を形成するために、インジウムスズ酸化物又はインジウム亜鉛酸化物などの透過率に優れた透明な導電物質を含む。

このように、本発明の第１の実施の形態の横電界方式液晶表示装置は、共通電極１０８、１０８ａ、１０８ａ’、画素電極１１８、第１接続ライン１０８Ｌ、及び第２接続ライン１１８Ｌが透明な導電物質で形成され、共通ライン１０８ｌをデータライン１１７に対して実質的に平行方向に形成することにより、共通ライン１０８ｌの線幅を減少できて画素領域の開口率が約８〜３０％向上するという効果が得られる。また、共通ライン１０８ｌを共通電極１０８の下部に共通電極１０８と並べて形成することにより、開口領域を最大に拡張できる。

また、前述したように、全体の液晶表示パネルにおいて、ゲートライン１１６の全長の約０．５６倍の長さを有するデータライン１１７の方向に共通ライン１０８ｌを形成することにより、共通ライン１０８ｌの全体抵抗が減少する。その結果、共通電圧が安定化してリップルやフリッカーなどの画質低下の問題を防止できる。

また、本発明の第１の実施の形態による横電界方式液晶表示装置は、第１絶縁膜を介在した状態でゲートライン１１６を横切る方向に共通ライン１０８ｌを形成することにより、ゲートライン１１６と共通ライン１０８ｌが短絡する不良を防止できるので収率が向上する。

このように構成された本発明の第１の実施の形態による横電界方式液晶表示装置は、共通電極１０８、１０８ａ、１０８ａ’、画素電極１１８、及びデータライン１１７を折曲構造で形成して液晶分子の駆動方向が対称性を有するマルチドメイン構造を形成することにより、液晶の複屈折特性による異常光を互いに相殺してカラーシフト現象を最小化できる。すなわち、液晶分子の複屈折特性により、液晶分子を見る視野角によってカラーシフトが発生するが、特に、液晶分子の短軸方向にはイエローシフト（yellow shift）が観察され、長軸方向にはブルーシフト（blue shift）が観察される。従って、前記液晶分子の短軸と長軸が適切に配置されると、複屈折値を補償してカラーシフトを減少できる。

例えば、液晶分子が対称となる配列を有する２ドメインの場合、図５に示すように、第１液晶分子１９０ａのａ１の複屈折値は、第１液晶分子１９０ａの反対方向の分子配列を有する第２液晶分子１９０ｂのａ２の複屈折値により補償されて結果として複屈折値が約０になる。また、ｃ１の複屈折値はｃ２により補償される。従って、液晶分子の複屈折特性によるカラーシフト現象を最小化することにより、視野角による画質低下を防止できる。

ここで、本発明の第１の実施の形態による横電界方式液晶表示装置は、画素領域内に１つの共通ラインを形成した例について説明してきたが、本発明は、これに限定されるものではない。すなわち、前記共通ラインは、共通ラインの抵抗によって２つ以上に設計することもできる。

以下、２つの共通ラインを形成した本発明の第２の実施の形態による横電界方式液晶表示装置について図６を参照して詳細に説明する。

図６は、本発明の第２の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図であり、共通ラインが２つであることを除いては、第１の実施の形態の横電界方式液晶表示装置のアレイ基板と同様な構成要素を有する。

図６に示すように、第２の実施の形態のアレイ基板２１０は、アレイ基板２１０の上に縦横に配列されて画素領域を定義するゲートライン２１６とデータライン２１７が形成され、ゲートライン２１６とデータライン２１７の交差領域にはスイッチング素子である薄膜トランジスタが形成される。

薄膜トランジスタは、ゲートライン２１６の一部を構成するゲート電極２２１と、データライン２１７に接続されたソース電極２２２と、画素電極２１８に接続されたドレイン電極２２３とから構成される。さらに、前記薄膜トランジスタは、ゲート電極２２１とソース／ドレイン電極２２２、２２３の絶縁のための第１絶縁膜（図示せず）と、前記ゲート電極２２１に供給されるゲート電圧により前記ソース電極２２２とドレイン電極２２３間に伝導チャネルを形成するアクティブパターン（図示せず）とを含む。

また、前記画素領域内には、横電界を発生するための共通電極２０８、２０８ａ、２０８ａ’と画素電極２１８が交互に形成され、共通電極２０８、２０８ａ、２０８ａ’のうち画素領域の縁部に形成された一対の最外郭共通電極２０８ａ、２０８ａ’は、前記第１絶縁膜と第２絶縁膜（図示せず）を介してそれぞれその下部の一対のストレージ電極２１８ａ、２１８ａ’と重なって第１ストレージキャパシタＣｓｔ１と第２ストレージキャパシタＣｓｔ２を構成する。ここで、共通電極２０８、２０８ａ、２０８ａ’と画素電極２１８は、データライン２１７に対して実質的に平行方向に配列される。

また、共通電極２０８、２０８ａ、２０８ａ’の一端部には、ゲートライン２１６に対して実質的に平行方向に配置され、共通電極２０８、２０８ａ、２０８ａ’の一側を接続する第１接続ライン２０８Ｌが形成される。

また、画素電極２１８の一端部には、画素電極２１８の一側を接続し、前記第２絶縁膜に形成された第１コンタクトホール２４０ａ及び一対の第２コンタクトホール２４０ｂ、２４０ｂ’を介してそれぞれドレイン電極２２３及び一対のストレージ電極２１８ａ、２１８ａ’に電気的に接続される第２接続ライン２１８Ｌが形成される。

また、前記画素領域内の任意の共通電極２０８の下部には、データライン２１７に対して実質的に平行方向に本発明の第２の実施の形態の第１共通ライン２０８ｌと第２共通ライン２０８ｌ’が形成され、ここで、第１共通ライン２０８ｌと第２共通ライン２０８ｌ’は、データライン２１７と同一の導電物質で、データライン２１７と同一の層に形成される。

また、第１共通ライン２０８ｌと第２共通ライン２０８ｌ’は、第２絶縁膜に形成された一対の第３コンタクトホール２４０ｃ、２４０ｃ’を介して第１接続ライン２０８Ｌに電気的に接続されて第１接続ライン２０８Ｌと共通電極２０８、２０８ａ、２０８ａ’に共通電圧を供給する。

ここで、アレイ基板２１０の縁部領域には、ゲートライン２１６とデータライン２１７にそれぞれ電気的に接続されるゲートパッド電極２２６ｐとデータパッド電極２２７ｐが形成され、外部の駆動回路部から印加される走査信号とデータ信号をそれぞれゲートライン２１６とデータライン２１７に伝達する。

すなわち、データライン２１７とゲートライン２１６は、駆動回路部側に延びてそれぞれデータパッドライン２１７ｐとゲートパッドライン２１６ｐに接続され、これらデータパッドライン２１７ｐとゲートパッドライン２１６ｐは、前記第２絶縁膜に形成された第４コンタクトホール２４０ｄと第５コンタクトホール２４０ｅを介して電気的に接続されたデータパッド電極２２７ｐとゲートパッド電極２２６ｐを介して前記駆動回路部からそれぞれデータ信号と走査信号を受信する。

また、前述したように、第１の実施の形態及び第２の実施の形態の横電界方式液晶表示装置は、画素領域の左右縁部に第１最外郭共通電極と第２最外郭共通電極及び第１ストレージ電極と第２ストレージ電極がそれぞれ形成されて第１ストレージキャパシタと第２ストレージキャパシタを構成する例について説明したが、本発明は、これに限定されるものではなく、画素領域の一側縁部にのみストレージ電極が形成されて１つのストレージキャパシタを構成する場合にも適用できる。

図７は、本発明の第３の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図であり、画素領域の一側縁部にのみストレージ電極が形成されて１つのストレージキャパシタを構成したことを除いては、第１の実施の形態の横電界方式液晶表示装置のアレイ基板と同様な構成要素を有する。

図７に示すように、第３の実施の形態のアレイ基板３１０には、アレイ基板３１０の上に縦横に配列されて画素領域を定義するゲートライン３１６とデータライン３１７が形成され、ゲートライン３１６とデータライン３１７の交差領域には、スイッチング素子である薄膜トランジスタが形成される。

前記薄膜トランジスタは、ゲートライン３１６の一部を構成するゲート電極３２１と、前記データライン３１７に接続されたソース電極３２２と、画素電極３１８に接続されたドレイン電極３２３とから構成される。さらに、前記薄膜トランジスタは、ゲート電極３２１とソース／ドレイン電極３２２、３２３の絶縁のための第１絶縁膜（図示せず）と、ゲート電極３２１に供給されるゲート電圧によりソース電極３２２とドレイン電極３２３間に伝導チャネルを形成するアクティブパターン（図示せず）とを含む。

また、前記画素領域内には横電界を発生するための共通電極３０８、３０８ａ、３０８ａ’と画素電極３１８が交互に形成され、共通電極３０８、３０８ａ、３０８ａ’のうち画素領域の左側縁部に形成された最外郭共通電極３０８ａは、前記第１絶縁膜と第２絶縁膜（図示せず）を介してその下部のストレージ電極３１８ａと重なってストレージキャパシタＣｓｔを構成する。

このように、本発明の第３の実施の形態の横電界方式液晶表示装置は、ストレージ電極３１８ａが画素領域の一側縁部にのみ形成されることにより、画素領域の開口率を一層改善することができる。

ここで、共通電極３０８、３０８ａ、３０８ａ’の一端部には、ゲートライン３１６に対して実質的に平行方向に配置され、共通電極３０８、３０８ａ、３０８ａ’の一側を接続する第１接続ライン３０８Ｌが形成される。

また、画素電極３１８の一端部には、画素電極３１８の一側を接続し、前記第２絶縁膜に形成された第１コンタクトホール３４０ａ及び第２コンタクトホール３４０ｂを介してそれぞれ前記ドレイン電極３２３及びストレージ電極３１８ａに電気的に接続される第２接続ライン３１８Ｌが形成される。

また、前記画素領域内の任意の共通電極３０８の下部には、データライン３１７に対して実質的に平行方向に本発明の第３の実施の形態の共通ライン３０８ｌが形成され、ここで、共通ライン３０８ｌは、第２絶縁膜に形成された第３コンタクトホール３４０ｃを介して第１接続ライン３０８Ｌに電気的に接続されて第１接続ライン３０８Ｌと共通電極３０８、３０８ａ、３０８ａ’に共通電圧を供給する。

ここで、アレイ基板３１０の縁部領域には、ゲートライン３１６とデータライン３１７にそれぞれ電気的に接続されるゲートパッド電極３２６ｐとデータパッド電極３２７ｐが形成され、外部の駆動回路部から印加される走査信号とデータ信号をそれぞれゲートライン３１６とデータライン３１７に伝達する。

すなわち、データライン３１７とゲートライン３１６は、駆動回路部側に延びてそれぞれデータパッドライン３１７ｐとゲートパッドライン３１６ｐに接続され、これらデータパッドライン３１７ｐとゲートパッドライン３１６ｐは、前記第２絶縁膜に形成された第４コンタクトホール３４０ｄと第５コンタクトホール３４０ｅを介して電気的に接続されたデータパッド電極３２７ｐとゲートパッド電極３２６ｐを介して前記駆動回路部からそれぞれデータ信号と走査信号を受信する。

このように構成された第１の実施の形態〜第３の実施の形態のアレイ基板は、画像表示領域の外郭に形成されたシーラントによりカラーフィルタ基板（図示せず）に対向して貼り合わせられ、ここで、前記カラーフィルタ基板には、前記薄膜トランジスタ、ゲートライン、及びデータラインに光が漏れることを防止するブラックマトリクスと、赤、緑、及び青色のカラーを実現するためのカラーフィルタとが形成される。ここで、前記カラーフィルタ基板とアレイ基板との貼り合わせは、前記カラーフィルタ基板又はアレイ基板に形成された貼り合わせキーにより行われる。

本発明は、液晶表示装置だけでなく、薄膜トランジスタを利用して製造される他の表示装置、例えば、駆動トランジスタに有機発光ダイオード（Organic Light Emitting Diodes：ＯＬＥＤ）が接続された有機発光ディスプレイ装置にも利用できる。

本発明は多様な形態で実現することができ、前述した実施の形態によって限定されるものでなく、むしろ好ましい実施の形態として解釈されるべきであり、本発明の請求の範囲内で行われるあらゆる変更及び変形、並びに請求の範囲の均等物は本発明の請求の範囲に含まれる。

本発明の第１の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 図１に示すアレイ基板のIIIａ−IIIａ’−IIIａ”線、IIIｂ−IIIｂ線、及びIIIｃ−IIIｃ線断面図であり、アレイ基板の製造工程を順に示す図である。 図１に示すアレイ基板のIIIａ−IIIａ’−IIIａ”線、IIIｂ−IIIｂ線、及びIIIｃ−IIIｃ線断面図であり、アレイ基板の製造工程を順に示す図である。 図１に示すアレイ基板のIIIａ−IIIａ’−IIIａ”線、IIIｂ−IIIｂ線、及びIIIｃ−IIIｃ線断面図であり、アレイ基板の製造工程を順に示す図である。 図１に示すアレイ基板のIIIａ−IIIａ’−IIIａ”線、IIIｂ−IIIｂ線、及びIIIｃ−IIIｃ線断面図であり、アレイ基板の製造工程を順に示す図である。 図２Ｂ及び図３Ｂに示すアレイ基板において、本発明の第１の実施の形態による第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示すアレイ基板において、本発明の第１の実施の形態による第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示すアレイ基板において、本発明の第１の実施の形態による第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示すアレイ基板において、本発明の第１の実施の形態による第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示すアレイ基板において、本発明の第１の実施の形態による第２マスク工程を具体的に示す断面図である。 図２Ｂ及び図３Ｂに示すアレイ基板において、本発明の第１の実施の形態による第２マスク工程を具体的に示す断面図である。 図１に示すアレイ基板の製造工程を順に示す平面図である。 図１に示すアレイ基板の製造工程を順に示す平面図である。 図１に示すアレイ基板の製造工程を順に示す平面図である。 図１に示すアレイ基板の製造工程を順に示す平面図である。 本発明の横電界方式液晶表示装置において、視野角補償原理の概略を説明するための図である。 本発明の第２の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 本発明の第３の実施の形態による横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 一般的な横電界方式液晶表示装置のアレイ基板の一部を概略的に示す平面図である。 一般的な横電界方式液晶表示装置の構造を概略的に示す断面図である。

Claims (24)

1. アレイ基板に第１方向に配列されるゲートラインと、
   前記第１方向に対して実質的に垂直した第２方向に配列され、前記ゲートラインとともに前記アレイ基板に画素領域を定義するデータラインと、
   前記アレイ基板上に提供された少なくとも１つのストレージ電極と、
   前記画素領域を横切って延びる共通電極と、
   前記共通電極に対して実質的に平行に配列されるとともに、前記共通電極と交互に配置されて前記画素領域に横電界を発生させる画素電極と、
   前記ゲートラインと前記データラインとの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極、及びゲート電極を含む薄膜トランジスタと、
   前記画素領域内にそれぞれの共通電極の下部に位置し、前記データラインに対して実質的に平行に配置される少なくとも１つの共通ラインと
   を含むことを特徴とする横電界方式液晶表示装置。
2. 前記共通ライン及び前記データラインは、同一の導電物質からなり、前記共通ラインは、前記データラインが形成された層上に提供される
   ことを特徴とする請求項１に記載の横電界方式液晶表示装置。
3. 前記共通ラインは、対応するゲートラインとの短絡を防止するために前記ゲートラインと前記共通ラインとの間に絶縁膜を介在して前記対応するゲートラインを横切る
   ことを特徴とする請求項１に記載の横電界方式液晶表示装置。
4. 横電界方式液晶表示装置の全体領域を延びて横切る共通ラインの長さは、前記横電界方式液晶表示装置の全体領域を延びて横切る少なくとも１つのゲートラインの長さより短いことを特徴とする請求項１に記載の横電界方式液晶表示装置。
5. 前記共通電極及び前記画素電極は、少なくとも１つの折曲構造を有する
   ことを特徴とする請求項１に記載の横電界方式液晶表示装置。
6. 前記共通電極に接続され、前記ゲートラインに対して実質的に平行した第１接続ラインをさらに含む
   ことを特徴とする請求項１に記載の横電界方式液晶表示装置。
7. 前記画素電極に接続され、前記ドレイン電極と前記ストレージ電極に電気的に接続される第２接続ラインをさらに含む
   ことを特徴とする請求項６に記載の横電界方式液晶表示装置。
8. 前記第２接続ラインは、第１コンタクトホールと第２コンタクトホールを介して前記ドレイン電極と前記ストレージ電極にそれぞれ電気的に接続される
   ことを特徴とする請求項７に記載の横電界方式液晶表示装置。
9. 前記共通電極、前記画素電極、前記第１接続ライン、及び前記第２接続ラインの少なくとも１つは透明な導電物質で形成される
   ことを特徴とする請求項７に記載の横電界方式液晶表示装置。
10. 前記共通電極は、それぞれの画素領域の縁部に提供される最外郭共通電極を含む
    ことを特徴とする請求項１に記載の横電界方式液晶表示装置。
11. 前記最外郭共通電極は、第１絶縁膜と第２絶縁膜とを介在して前記ストレージ電極と重なってストレージキャパシタを形成する
    ことを特徴とする請求項１０に記載の横電界方式液晶表示装置。
12. 前記共通ラインは、第２絶縁膜に提供された第３コンタクトホールを介して前記第１接続ラインに電気的に接続されて前記第１接続ライン及び前記共通電極に共通電圧を供給する
    ことを特徴とする請求項６に記載の横電界方式液晶表示装置。
13. 前記少なくとも１つの共通ラインは、対応する画素領域内のそれぞれの共通電極の下部に提供された第１共通ラインと第２共通ラインとを含み、前記第１共通ラインと前記第２共通ラインは、前記データラインに対して実質的に平行している
    ことを特徴とする請求項１に記載の横電界方式液晶表示装置。
14. 前記少なくとも１つのストレージ電極は、１つのストレージキャパシタを形成するために前記画素領域の縁部領域に提供された１つのストレージ電極からなる
    ことを特徴とする請求項１に記載の横電界方式液晶表示装置。
15. アレイ基板上に、第１方向に配列されたゲートライン、及び前記第１方向に対して実質的に垂直した第２方向に配列されて前記ゲートラインとともに画素領域を定義するデータラインを形成する段階と、
    前記アレイ基板上にストレージ電極を形成する段階と、
    前記画素領域を延びて横切る共通電極を形成する段階と、
    前記共通電極に対して実質的に平行に配列されるとともに、前記共通電極と交互に配置されて前記画素領域に横電界を発生させる画素電極を形成する段階と、
    前記ゲートラインと前記データラインとの交差領域に提供され、対応するデータラインに接続されたソース電極、対応する画素電極に接続されたドレイン電極、及びゲート電極を含む薄膜トランジスタを形成する段階と、
    前記画素領域内に前記共通電極のいずれか１つの共通電極の下部に位置し、前記データラインに対して実質的に平行に少なくとも１つの共通ラインを形成する段階と
    を含むことを特徴とする横電界方式液晶表示装置の製造方法。
16. 前記ゲートライン、前記ストレージ電極、及びゲートパッドラインは、前記アレイ基板上に、第１導電膜を形成した後、第１フォトリソグラフィ工程で前記第１導電膜を選択的にパターニングして形成する
    ことを特徴とする請求項１５に記載の横電界方式液晶表示装置の製造方法。
17. 前記ソース電極とドレイン電極、前記共通ライン、前記データライン、及びデータパッドラインは、前記ゲート電極、前記ゲートライン、前記ストレージ電極、及び前記ゲートパッドラインが形成されたアレイ基板上に、第１絶縁膜、非晶質シリコン薄膜、ｎ⁺非晶質シリコン薄膜、及び第２導電膜を形成した後、第２フォトリソグラフィ工程で前記非晶質シリコン薄膜、ｎ⁺非晶質シリコン薄膜、及び第２導電膜を選択的にパターニングして形成する
    ことを特徴とする請求項１５に記載の横電界方式液晶表示装置の製造方法。
18. アクティブパターン、前記ソース電極とドレイン電極、前記データライン、及び前記データパッドラインが形成された前記アレイ基板上に、第２絶縁膜を形成した後、第３フォトリソグラフィ工程で前記第２絶縁膜を選択的にパターニングすることにより、前記ドレイン電極、前記ストレージ電極、前記共通ライン、前記データパッドライン、及び前記ゲートパッドラインの一部を露出させる複数のコンタクトホールを形成する段階をさらに含む
    ことを特徴とする請求項１５に記載の横電界方式液晶表示装置の製造方法。
19. 前記共通電極、前記画素電極、第１接続ラインと第２接続ライン、データパッド電極、及びゲートパッド電極は、透明な導電物質からなる第２導電膜で形成され、前記第２導電膜は、第１コンタクトホール乃至第５コンタクトホールが形成された前記アレイ基板の第２絶縁膜上に形成される
    ことを特徴とする請求項１５に記載の横電界方式液晶表示装置の製造方法。
20. 第１基板上にゲート電極、ゲートライン、及びストレージ電極を形成する段階と、
    前記ゲート電極、ゲートライン、及びストレージ電極が形成された第１基板上に第１絶縁膜を形成する段階と、
    前記第１絶縁膜上にアクティブパターンを形成する段階と、
    前記アクティブパターンが形成された第１基板上にソース電極とドレイン電極を形成し、前記ゲートラインと交差して画素領域を定義するデータラインを形成する段階と、
    前記アクティブパターンが形成された第１基板の画素領域に形成し、前記データラインに対して実質的に平行方向に少なくとも１つの共通ラインを形成する段階と、
    前記ソース電極、ドレイン電極、データライン、及び共通ラインが形成された第１基板上に第２絶縁膜を形成する段階と、
    前記画素領域の第２絶縁膜上に交互に配置されて横電界を発生させる複数の共通電極と画素電極を形成するとき、少なくとも１つの共通電極は前記共通ラインの上部に位置するように共通電極と画素電極を形成する段階と
    を含むことを特徴とする横電界方式液晶表示装置の製造方法。
21. 前記ゲートラインに対して実質的に平行方向に配列して前記共通電極の一側を接続する第１接続ラインを形成する段階と、
    前記ゲートラインに対して実質的に平行方向に配列して前記画素電極の一側を接続する第２接続ラインを形成する段階と
    をさらに含む
    ことを特徴とする請求項２０に記載の横電界方式液晶表示装置の製造方法。
22. 前記第２接続ラインは、第１コンタクトホールを介して前記ドレイン電極と電気的に接続し、第２コンタクトホールを介して前記ストレージ電極と電気的に接続するように形成する
    ことを特徴とする請求項２１に記載の横電界方式液晶表示装置の製造方法。
23. 前記ゲート電極、前記ゲートライン、及び前記ストレージ電極は、第１導電膜で形成され、前記ソース電極、前記ドレイン電極、前記データライン、及び前記共通ラインは、第２導電膜で形成される
    ことを特徴とする請求項２０に記載の横電界方式液晶表示装置の製造方法。
24. 前記ストレージ電極は、前記データラインに対して実質的に平行方向に前記第１基板の画素領域縁部に形成され、前記共通電極と前記ストレージ電極間に第１絶縁膜と第２絶縁膜が介在した状態で前記共通電極と重なってストレージキャパシタを形成される
    ことを特徴とする請求項２０に記載の横電界方式液晶表示装置の製造方法。

Images