KR101899935B1 - 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 - Google Patents

에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR101899935B1
KR101899935B1 KR1020110114153A KR20110114153A KR101899935B1 KR 101899935 B1 KR101899935 B1 KR 101899935B1 KR 1020110114153 A KR1020110114153 A KR 1020110114153A KR 20110114153 A KR20110114153 A KR 20110114153A KR 101899935 B1 KR101899935 B1 KR 101899935B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
line width
passivation film
liquid crystal
Prior art date
Application number
KR1020110114153A
Other languages
English (en)
Other versions
KR20130049100A (ko
Inventor
박승렬
손경모
이지혜
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110114153A priority Critical patent/KR101899935B1/ko
Publication of KR20130049100A publication Critical patent/KR20130049100A/ko
Application granted granted Critical
Publication of KR101899935B1 publication Critical patent/KR101899935B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명은 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 관한 것으로, 개시된 발명은 기판 위에 서로 교차하여 화소영역을 정의하는 게이트배선과 데이터배선, 상기 게이트배선과 상기 데이터배선의 교차 지점에 형성된 박막트랜지스터, 상기 박막트랜지스터를 포함한 상기 기판 전면에 형성된 제1 패시베이션막, 상기 제1 패시베이션막 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극, 상기 공통전극을 포함한 상기 제1 패시베이션막 상부에 형성된 제2 패시베이션막 및 상기 제2 패시베이션막 상부에 형성되고, 상기 공통전극의 개구부를 통해 상기 박막트랜지스터와 전기적으로 접속되며, 선폭이 다른 다수개의 화소전극을 포함하여 구성된다.

Description

에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법{ARRAY SUBSTRATE FOR FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 상기의 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.
이러한 횡전계 방식 액정표시장치는 컬러필터기판과 어레이기판이 서로 대향하여 구성되며, 컬러필터기판 및 어레이기판 사이에는 액정층이 개재되어 있다.
상기 어레이기판에는 투명한 절연기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극으로 구성된다.
또한, 상기 공통전극과 화소전극은 동일 기판상에 서로 평행하게 이격하여 구성된다.
그리고, 상기 컬러필터기판은 투명한 절연기판상에 게이트배선과 데이터배선과 박막 트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구성된다.
상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다.
상기 구성으로 이루어지는 횡전계 방식 액정표시장치에서, 휘도를 확보하기 위해 상기 공통전극과 화소전극은 통상적으로 투명전극으로 형성한다.
따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 FFS (Fringe Field Switching) 기술이다. 상기 FFS 기술은 액정을 정밀하게 제어함으로써 색상 변이(Color shift)가 없고 높은 명암비(Contrast Ratio)를 얻을 수 있다.
이러한 특성을 가진 종래기술에 따른 FFS(Fringe Field Switching) 방식 액정표시장치에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 에프에프에스 (FFS) 방식 액정표시장치용 어레이기판의 단면도이다.
종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판은, 도 1 및 2에 도시된 바와 같이, 기판(11) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선(13)과; 상기 게이트배선(13)과 교차하고, 이 교차하여 이루는 지역에 화소영역을 정의하는 다수의 데이터배선(21)과; 상기 게이트배선 (13)과 데이터배선(21)의 교차지점에 마련되고, 게이트전극(13a), 게이트절연막 (15), 액티브층(17), 소스전극(21a) 및 드레인전극(21b)을 포함하는 박막 트랜지스터(T)를 포함하여 구성된다.
여기서, 상기 화소영역의 전면에는 상기 게이트배선(13) 및 데이터배선(21)과 이격된 공간을 두고 대면적의 투명한 공통전극(25)이 배치되어 있으며, 상기 공통전극(25) 상부에는 제2 보호막(27)을 사이에 두고 다수의 막대 형상의 투명한 제1 및 2 화소전극(31a, 31b)들이 배치되어 있다.
이때, 상기 공통전극(25)과 다수의 제1 및 2 화소전극(31a, 31b)은 투명 도전물질인 ITO(Indium Tin Oxide)로 형성된다. 또한, 상기 공통전극(25)은 상기 제1 및 2 화소전극(31a, 31b)과 상기 드레인전극(21b)을 전기적으로 연결시켜 주는 드레인 콘택홀(29) 형성부분을 제외한 화소영역 전면에 형성되어 있다. 즉, 상기 공통전극(25)은 상기 드레인 콘택홀(29) 형성부분과 함께 박막 트랜지스터(T) 상부와 오버랩되는 지역에 개구부(미도시)가 형성되어 있다.
또한, 상기 제1 및 2 화소전극(31a, 31b)은 상기 제1 보호막(23)과 제2 보호막(27) 내에 형성된 드레인 콘택홀(29)을 통해 상기 드레인전극(21b)과 전기적으로 연결된다.
이때, 도 2에 도시된 바와 같이, 상기 제1 및 2 화소전극(31a, 31b), 예를 들어 화소영역의 최외곽에 배치되는 제1 화소전극(31a)의 선폭(L1)과, 화소영역의 중앙부에 배치되는 제2 화소전극(31b)의 선폭(L2)은 서로 동일하다.
또한, 이들 제1 및 2 화소전극(31a, 31b) 간의 간격(W1)과, 상기 화소영역의 중앙부의 제2 화소전극(311b)들 간의 간격(W2)도 서로 동일하다.
그리고, 제1 및 2 화소전극(31a, 31b)의 각 선폭(L1, L2)과 상기 제1 및 2 화소전극(31a, 31b) 간의 간격(W1, W2)의 합인 피치(P; pitch) 값도 서로 동일하다.
더욱이, 상기 데이터배선(21)을 중심으로 양측에 인접한 픽셀들의 최외곽에 배치되는 제1 화소전극(31a)들 간의 거리(D1)는 약 7 μm 정도이다.
상기 구성으로 이루어진 종래의 액정표시장치는, 데이터 신호가 박막트랜지스터(T)를 거쳐 화소전극(31a, 31b)에 공급되면, 공통전압이 공급된 공통전극(25)이 프린지 필드(fringe field)를 형성하여 박막트랜지스터 기판인 상기 기판(11)과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다.
이렇게 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
그러나, 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치에 따르면, 최 상단에 배치되는 제1 및 2 화소전극, 예를 들어 화소영역의 최외곽에 배치되는 제1 화소전극의 선폭(L1)과, 화소영역의 중앙부에 배치되는 제2 화소전극의 선폭 (L2)은 서로 동일하고, 이들 제1 및 2 화소전극 간의 간격(W1)과 상기 화소영역의 중앙부의 제2 화소전극들 간의 간격(W2)도 서로 동일하기 때문에, 노광 공정 마진에 의한 화소전극의 선폭(L1, L2), 화소전극들 간의 간격(W) 및 피치(선폭 + 간격)에 제약이 있으며, 그에 따른 최대 투과율의 한계가 존재한다.
또한, 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치에 따르면, 화소전극이 최상단에 배치되어 있고, 인접한 좌, 우측 픽셀들 간의 간격(d1)이, 예를 들어 7μm 이하로 좁게 배치되어 있어, Z-인버젼(inversion)(또는 도트, 컬럼) 방식 구동의 경우 좌, 우측에 인접한 픽셀(pixel)에 각각 네거티브(negative) / 포지티브 필드(positive field)가 인가되는데, 이때 좌, 우측 픽셀에 다른 전압이 인가되기 때문에 픽셀들 간에 IPS(In-Plane Switching) 전계(field)가 생성된다.
따라서, 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치에 에프에프에스(FFS) 전계와 아이피에스 전계가 공존함으로써 나타나는 화이트 터치 무라 (white touch mura)가 발생한다.
그러므로, 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치에 따르면, 서로 인접하는 픽셀과 픽셀을 충분히 이격시키지 않을 경우에는 IPS 전계(field)의 영향으로 화이트 터치 무라(white touch mura)가 발생하고, 두 픽셀간의 커플링 (coupling)에 의하여 투과율이 감소된다.
이에 본 발명은 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 최상부에 배치되는 다수의 화소전극들의 선폭과 간격을 다르게 형성함으로써 투과율을 향상시키고 소비전력을 감소시킬 수 있는 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 서로 인접한 픽셀과 픽셀 간의 이격 거리를 최적화하여, 화이트 무라(white mura) 발생을 감소시켜 투과율을 향상시킬 수 있는 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판은, 기판 위에 서로 교차하여 화소영역을 정의하는 게이트배선과 데이터배선, 상기 게이트배선과 상기 데이터배선의 교차 지점에 형성된 박막트랜지스터, 상기 박막트랜지스터를 포함한 상기 기판 전면에 형성된 제1 패시베이션막, 상기 제1 패시베이션막 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극, 상기 공통전극을 포함한 상기 제1 패시베이션막 상부에 형성된 제2 패시베이션막 및 상기 제2 패시베이션막 상부에 형성되고, 상기 공통전극의 개구부를 통해 상기 박막트랜지스터와 전기적으로 접속되며, 선폭이 다른 다수개의 화소전극을 포함할 수 있다.
이때, 상기 다수개의 화소전극은 상기 화소영역의 최외곽에 배치되는 제1 화소전극들과, 중앙부에 배치되는 제2 화소전극들로 구성되고, 상기 제1 화소전극의 선폭(L1)은 상기 제2 화소전극의 선폭(L2)보다 좁은 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 제조방법은, 기판 위에 서로 교차하여 화소영역을 정의하는 게이트배선과 데이터배선을 형성하는 단계, 상기 게이트배선과 상기 데이터배선의 교차 지점에 박막트랜지스터를 형성하는 단계, 상기 박막트랜지스터를 포함한 상기 기판 전면에 제1 패시베이션막을 형성하는 단계, 상기 제1 패시베이션막 상부에, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극을 형성하는 단계, 상기 공통전극을 포함한 상기 제1 패시베이션막 상부에 제2 패시베이션막을 형성하는 단계, 상기 제2 패시베이션막과 상기 제1 패시베이션막 내에 상기 공통전극의 개구부를 통해 상기 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계 및 상기 제2 패시베이션막 상부에, 상기 공통전극의 개구부를 통해 상기 박막트랜지스터와 전기적으로 접속되며, 선폭이 다른 다수개의 화소전극을 형성하는 단계를 포함할 수 있다.
이때, 상기 다수개의 화소전극은 상기 화소영역의 최외곽에 배치되는 제1 화소전극들과, 중앙부에 배치되는 제2 화소전극들로 구성되고, 상기 제1 화소전극의 선폭(L1)은 상기 제2 화소전극의 선폭(L2)보다 좁게 형성되는 것을 특징으로 한다.
본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 다음과 같은 효과들이 있다.
본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 픽셀의 최외곽에 배치되는 제1 화소전극의 선폭은 중앙부에 배치되는 제2 화소전극의 선폭보다 작게 형성해 줌으로써, 픽셀의 최외곽부의 제1 피치 (pitch) (즉, 제1 화소전극과의 선폭과 인접한 제2 화소전극 간의 간격(W1)의 합)가 줄여 드는 효과가 발생하므로, 전극 효율이 높아져 투과율이 향상된다.
또한, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 기존에는 전극 효율을 높이기 위해 피치(pitch)를 줄여 주거나 전극의 선폭(CD)을 줄여 주어야 했지만, 본 발명의 경우에는 화소전극의 전체 피치 (pitch)를 줄여 주는 대신에 픽셀의 최외곽에 배치되는 화소전극의 선폭(CD) 만 줄여 주는 것이기 때문에 공정의 부담을 덜게 될 뿐만 아니라, 기존과 같이 동일한 피치에서 화소전극의 선폭(CD)을 줄여 주는 것보다 더 큰 투과 효율을 얻을 수 있다.
따라서, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법은, 픽셀의 최외곽에 배치되는 화소전극의 선폭(CD)을 중앙부에 배치되는 화소전극의 선폭(CD)보다 작게 형성해 줌으로써 에프에프에스 방식 액정표시장치의 투과율을 향상시킬 수 있고 소비전력을 감소시킬 수 있다.
그리고, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 픽셀과 픽셀 간 이격 거리(d2)를 일정 수준, 예를 들어 10 내지 14μm로 유지시켜 줌으로써 인접 픽셀들간에 IPS 전계 영향을 약화시켜 화이트 터치 무라(white touch mura) 불량을 감소시키고, 이격거리의 최적화를 통하여 투과율을 향상시킬 수 있다.
도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 에프에프에스 (FFS) 방식 액정표시장치용 어레이기판의 단면도이다.
도 3은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 단면도이다.
도 5a 내지 5p는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
도 6은 본 발명에 따른 에프에프에스(FFS) 액정표시장치용 어레이기판에 있어서, 동일한 피치(pitch)를 갖는 화소전극의 선폭(CD)의 변화에 따른 투과율의 변화를 나타내는 그래프이다.
도 7은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 종래기술과 본 발명에 따른 제1 및 2 실시 예의 경우에 나타나는 투과율의 변화를 나타내는 그래프이다.
도 8은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 종래기술과 본 발명에 따른 제1 실시 예의 투과율 변화를 나타내는 그래프이다.
도 9는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 종래기술과 본 발명에 따른 제2 실시 예의 투과율 변화를 나타내는 그래프이다.
도 10은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 인접한 픽셀과 픽셀 간 이격 거리(D1, D2)에 따른 액정표시장치의 단면 투과율 변화를 나타내는 그래프이다.
도 11은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 인접한 픽셀과 픽셀 간 이격 거리(D2)에 따른 액정표시장치의 투과율 변화를 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 단면도이다.
본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판은, 도 3 및 4에 도시된 바와 같이, 투명한 기판(101)의 일면에 일 방향으로 형성된 게이트 배선(103a)과; 상기 게이트 배선(103a)과 교차하여 화소영역을 정의하는 데이터배선(113a)과; 상기 게이트배선(103a)과 데이터배선(113a)의 교차 지점에 형성된 박막트랜지스터(T)와; 상기 박막트랜지스터(T)를 포함한 기판 전면에 형성된 제1 패시베이션막(119)과; 상기 기판 전면에 형성되고, 상기 박막트랜지스터(T)의 일부분을 노출시키는 개구부(미도시)를 구비한 공통전극(121a)과; 상기 공통전극(121a)을 포함한 제1 패시베이션막(119) 상부에 형성된 제2 패시베이션막(125)과; 상기 제2 패시베이션막(125) 상부에 형성되어 상기 공통전극(121a)의 개구부를 통해 상기 박막트랜지스터(T)와 전기적으로 접속되고, 선폭(L1, L2)이 다른 다수의 제1 및 2 화소전극(131a, 131b)을 포함하여 구성된다.
여기서, 상기 게이트배선(103a) 및 데이터배선(113a)이 교차하여 이루는 화소영역을 포함한 기판(101)의 전면에 대면적의 투명한 공통전극(121a)이 배치되어 있다.
또한, 상기 공통전극(121a)은 상기 제1, 2 화소전극(131a, 131b)과 상기 드레인전극(113c)을 전기적으로 접속시켜 주는 드레인 콘택홀(129) 형성부분을 제외한 화소영역 전면에 형성되어 있다. 즉, 상기 공통전극(121a)의 개구부(미도시)는 상기 드레인 콘택홀(129) 형성부분과 오버랩되는 지역에 형성되어 있다. 이때, 상기 공통전극(121a)은 액정 구동을 위한 기준 전압, 즉 공통전압을 각 픽셀(pixel)에 공급한다.
그리고, 서로 이격된 핑거(finger) 형태인 다수의 제1, 2 화소전극(131a, 131b)은 상기 공통전극 (121a)의 개구부(미도시)를 통해 상기 박막트랜지스터(T)의 드레인전극(113c)와 전기적으로 접속된다. 이때, 상기 다수의 제1, 2 화소전극 (131a, 131b)은 각 화소영역에서 제2 패시베이션막(125)을 사이에 두고 상기 공통전극(121a)과 중첩되어 프린지 필드(fringe field)를 형성한다. 여기서, 상기 핑거 형태인 다수의 제1, 2 화소전극(131a, 131b)들의 양단은 화소전극 연결패턴(131c)으로 연결되어 있다.
이때, 도 4에 도시된 바와 같이, 상기 제1 및 2 화소전극(131a, 131b), 예를 들어 화소영역의 최외곽에 배치되는 제1 화소전극(131a)의 선폭(L1)은 화소영역의 중앙부에 배치되는 제2 화소전극(131b)의 선폭(L2)보다 좁게 형성된다.
또한, 상기 제1 화소전극(131a)의 선폭(L1)과 상기 제1 화소전극(131a)과 제2 화소전극(131b) 간의 간격(W1)의 합인 제1 피치(P1)는, 상기 제2 화소전극 (131b)의 선폭(L2)과 상기 제2 화소전극(131b)과 제2 화소전극(131b) 간의 간격 (W2)의 합인 제2 피치(P1)와 동일하다. 즉, 픽셀의 최외곽에 배치되는 상기 제1 화소전극(131a)의 선폭(L1)과 픽셀의 중앙부에 배치되는 제2 화소전극(131b)의 선폭 (L2)만 다르고, 선폭(L1)과 간격(W1)의 합인 제1 피치(P1)와 선폭(L2)과 간격(W2)의 합인 제2 피치(P2)는 서로 동일하다.
이렇게 픽셀의 최외곽에 배치되는 상기 제1 화소전극(131a)의 선폭(L1)과 픽셀의 중앙부에 배치되는 제2 화소전극(131b)의 선폭(L2)을 다르게 형성함으로써, 픽셀의 최외곽부의 제1 피치(P1) (즉, 제1 화소전극(131a)의 선폭(L1)과 인접한 제2 화소전극(131b) 간의 간격(W1)의 합)가 줄여 드는 효과가 발생하여 전극 효율이 높아지므로 투과율이 향상된다.
또한, 기존에는 전극 효율을 높이기 위해 피치(pitch)를 줄여 주거나 전극의 선폭(CD)을 줄여 주어야 했지만, 본 발명의 경우에는 화소전극의 전체 피치 (pitch)를 줄여 주는 대신에 픽셀의 최외곽에 배치되는 제1 화소전극(131a)의 선폭(L1) 만 줄여 주는 것이기 때문에 공정의 부담을 덜게 될 뿐만 아니라, 기존과 같이 동일한 피치에서 제1 화소전극(131a)의 선폭(L1)을 줄여 주는 것보다 더 큰 투과 효율을 얻을 수 있다.
따라서, 픽셀의 최외곽에 배치되는 제1 화소전극(131a)의 선폭(L1)을 중앙부에 배치되는 제2 화소전극(131b)의 선폭(L2)보다 작게 형성해 줌으로써 에프에프에스 방식 액정표시장치의 투과율을 향상시킬 수 있고 소비전력을 감소시킬 수 있다.
한편, 상기 데이터배선(113a)을 중심으로 좌우 양측에 인접한 픽셀들의 최외곽에 배치되는 제1 화소전극(131a)들 간의 거리(D2)는 약 10 내지 14 μm 정도로 유지하는 것이 바람직하다. 이때, 픽셀과 픽셀 간 이격 거리(D2)를 일정 수준, 예를 들어 10 내지 14μm로 유지시켜 줌으로써 인접 픽셀들 간에 IPS 전계 영향을 약화시켜 화이트 터치 무라(white touch mura) 불량을 감소시키고, 이격 거리의 최적화를 통하여 투과율을 향상시킬 수 있다.
한편, 좌우 인접 픽셀 전압은 기준 전압(com) 대비 반대 극성을 띄는 Z-인버젼(Z-inversion), 도트-인버젼(Dot-inversion) 또는 컬럼 인버젼(Column inversion) 구동 방식이다.
더욱이, 상기 제1, 2 화소전극(131a, 131b)은 드레인 콘택홀(129)을 통해 상기 드레인전극(113c)과 전기적으로 연결된다. 이때, 상기 드레인 콘택홀(129)은 상기 공통전극(121a)의 개구부(미도시) 영역에 위치하는 상기 제1 패시베이션막(119)과 제2 패시베이션막(127) 내에 형성된다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 제1 및 2 화소전극(131a, 131b)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(121a)이 프린지 필드(fringe field)를 형성하여 박막트랜지스터 기판인 기판(101)과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기 구성으로 이루어지는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법에 대해 도 5a 내지 도 5p를 참조하여 설명하면 다음과 같다.
도 5a 내지 5p는 본 발명에 따른 에프에프에스(FFS)(AH-IPS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
도 5a에 도시된 바와 같이, 투명한 기판(101) 상에 스위칭 영역을 포함하는 다수의 화소영역이 정의하고, 상기 투명한 기판(101) 상에 불투명한 제1 도전 금속층(103)을 스퍼터링 방법에 의해 증착한다. 이때, 상기 제1 도전 금속층(103) 형성 타겟 물질로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄 (Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
그 다음, 도면에는 도시하지 않았지만, 상기 제1 도전 금속층(103) 상부에 제1 감광막(미도시)을 도포한 후, 노광마스크를 이용한 포토리소그래피 공정기술을 통해 상기 제1 감광막(미도시)을 노광 및 현상하여 제1 감광막패턴(104)을 형성한다.
이어서, 도 5b에 도시된 바와 같이, 상기 제1 감광막패턴(104)를 차단막으로 상기 제1 도전 금속층(103)을 선택적으로 식각하여 게이트배선(103a)과 함께 이 게이트배선(미도시, 도 3의 103a 참조)으로부터 돌출된 게이트전극(103b)을 동시에 형성한다.
그 다음, 도 5c에 도시된 바와 같이, 상기 제1 감광막패턴(104)을 제거한 후, 상기 게이트배선(103a)을 포함한 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 게이트절연막(105)을 형성하고, 상기 게이트절연막(105) 상에 비정질실리콘층(a-Si:H)(107)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(109) 및 불투명한 제2 도전 금속층(113)를 차례로 적층한다. 이때, 상기 비정질실리콘층(a-Si:H)(107)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (109)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착하고, 상기 제2 도전 금속층(113)은 스퍼터링 방법으로 증착한다. 여기서는, 상기 증착 방법으로 화학기상 증착법, 스퍼터링 방법에 대해서만 기재하고 있지만, 필요에 따라서는 기타 다른 증착 방법을 사용할 수도 있다. 이때, 상기 제2 도전 금속층(113) 형성 타겟 물질로는, 알루미늄 (Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
이어서, 도 5d에 도시된 바와 같이, 상기 제2 도전 금속층(113) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제2 감광막(115)을 형성한다.
그 다음, 광차단부(117a)와 반투과부(117b) 및 투과부(117c)로 이루어진 회절마스크(115)를 이용하여 상기 제2 감광막(113)에 노광 공정을 진행한다. 이때, 상기 회절마스크(117)의 광차단부(117a)는 소스 및 드레인전극 형성 지역과 대응하는 상기 제2 감광막(115) 상측에 위치하며, 상기 회절마스크(117)의 반투과부 (117b)는 박막트랜지스터의 채널 형성 지역과 대응하는 상기 제2 감광막(115) 상측에 위치한다. 또한, 상기 회절마스크(117) 이외에 광의 회절 효과를 이용하는 마스크, 예를 들어 하프톤 마스크(Half-ton mask) 또는 기타 다른 마스크를 사용할 수도 있다.
이어서, 도 5e에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 제2 감광막(115)을 식각하여 소스 및 드레인전극 형성지역과 채널 형성지역에 대응하는 제2 감광막패턴(115a, 115b)을 형성한다. 이때, 상기 소스 및 드레인전극 형성지역의 제2 감광막패턴(115a)은 광이 투과되지 않은 상태이기 때문에 제2 감광막(115) 두께를 그대로 유지하고 있지만, 상기 채널 형성지역의 제2 감광막패턴(115b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 채널 형성지역(115b)은 상기 소스 및 드레인전극 형성지역(115a)보다 얇은 두께를 갖는다.
그 다음, 도 5f에 도시된 바와 같이, 상기 소스 및 드레인전극 형성지역 (115a)과 채널 형성지역(115b)을 마스크로 상기 제2 도전 금속층(113), 불순물이 포함된 비정질실리콘층(109) 및 비정질실리콘층(107)을 순차적으로 패터닝하여 상기 게이트배선(103a)과 수직되게 교차하는 데이터배선(113a)과, 상기 게이트전극 (103b)에 대응하는 게이트절연막(105) 상부에 액티브층(107a)과 오믹콘택층(109a)을 형성한다.
이어서, 5g에 도시된 바와 같이, 애싱(ashing) 공정을 통해 상기 채널 형성지역의 제2 감광막패턴(115b) 전부와 상기 소스 및 드레인전극 형성지역의 제2 감광막패턴(115a)의 두께 일부를 제거한다. 이때, 상기 채널영역 상부에 오버랩되는 제2 도전 금속층(113) 상면이 외부로 노출된다.
그 다음, 소스 및 드레인전극 형성지역과 대응하는 상기 두께 일부가 제거된 제2 감광막패턴(115a) 부위를 마스크로 상기 제2 도전 금속층(113)의 노출된 부분을 식각하여 상기 채널영역으로부터 서로 이격된 소스전극(113b) 및 드레인전극 (113c)을 형성한다.
이어서, 상기 소스전극(113b) 및 드레인전극(113c) 사이에 노출된 오믹콘택층(109a)도 추가로 식각하여 서로 이격시킨다. 이때, 상기 식각된 오믹콘택층 (109a) 하부에 있는 액티브층(107a)에는 채널영역이 형성된다.
그 다음, 도 5h에 도시된 바와 같이, 잔류하는 상기 제3 감광막(115a)을 완전 제거한 다음, 기판 전면에 무기 절연물질 또는 유기 절연물질을 증착하여 제1 패시베이션막(119)을 형성한다.
이어서, 도 5i에 도시된 바와 같이, 상기 제1 패시베이션막(119) 상부에 투명 도전물질을 증착하여 제1 투명 도전물질층(121)을 형성한다. 이때, 상기 제1 투명 도전물질층(121) 형성 타겟 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다.
그 다음, 상기 제1 투명 도전물질층(121) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제3 감광막(123)을 형성한다.
이어서, 도 5j에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상공정을 통해 상기 제3 감광막(123)을 선택적으로 제거하여 제3 감광막패턴(123a)을 형성한다.
그 다음, 도 5k에 도시된 바와 같이, 제3 감광막패턴(123a)을 마스크로 상기 제1 투명 도전물질층(121)을 선택적으로 패터닝하여, 기판(101) 전면에 공통전극 (121a)을 형성한다. 이때, 상기 공통전극(121a)은 상기 게이트배선(103a) 및 데이터배선(113a)이 교차하여 이루는 화소영역을 포함한 기판(101)의 전면에 대면적으로 형성된다. 특히, 상기 공통전극(121a)은 후속 공정에서 형성될 제1, 2 화소전극 (미도시, 도 5p의 131a, 131b 참조)과 상기 드레인전극(113c)을 전기적으로 접속시켜 주는 드레인 콘택홀(미도시, 도 5m의 129 참조) 형성부분을 제외한 화소영역 전면에 형성되어 있다. 즉, 상기 공통전극(121a)의 개구부(미도시)는 상기 드레인 콘택홀(129) 형성부분과 오버랩되는 지역에 형성되어 있다. 이때, 상기 공통전극 (121a)은 액정 구동을 위한 기준 전압, 즉 공통전압을 각 픽셀(pixel)에 공급한다.
이어서, 상기 제3 감광막패턴(123a)을 제거한 후, 상기 공통전극(121a)을 포함한 상기 제1 패시베이션막(119) 상부에 무기 절연물질 또는 유기 절연물질을 증착하여 제2 패시베이션막(125)을 형성한다. 이때, 상기 제2 패시베이션막(125)은 약 1000 내지 5000 Å 정도 두께로 형성한다.
그 다음, 상기 제2 패시베이션막(125) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제4 감광막(127)을 형성한다.
이어서, 도 5l에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상공정을 통해 상기 제4 감광막(127)을 선택적으로 제거하여 제4 감광막패턴(127a)을 형성한다.
그 다음, 도 5m에 도시된 바와 같이, 상기 제4 감광막패턴(127a)을 마스크로 상기 제2 패시베이션막(125) 및 그 하부의 제1 패시베이션막(119)을 순차적으로 식각하여 상기 드레인전극(113c)을 노출시키는 드레인 콘택홀(129)을 형성한다.
이어서, 도 5n에 도시된 바와 같이, 상기 제4 감광막패턴(127a)을 제거한 후, 상기 드레인 콘택홀(129)을 포함한 제2 패시베이션막(125) 상부에 제2 투명 도전물질층(131)을 스퍼터링 방법으로 증착한다. 이때, 상기 제2 투명 도전물질층 (131) 형성 타겟 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다.
이어서, 상기 제2 투명 도전물질층(131) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제5 감광막(133)을 형성한다.
그 다음, 도 5o에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상공정을 통해 상기 제5 감광막(133)을 제거함으로써 제5 감광막패턴(133a)을 형성한다.
이어서, 도 5p에 도시된 바와 같이, 상기 제5 감광막패턴(133a)을 마스크로 상기 제2 투명 도전물질층(131)을 선택적으로 식각하여, 서로 이격된 핑거(finger) 형태인 다수의 제1, 2 화소전극(131a, 131b)과 함께 이들 제1, 2 화소전극(131a, 131b) 양단을 서로 연결시켜 주는 화소전극 연결패턴(131c)을 형성한다.
이때, 상기 서로 이격된 핑거(finger) 형태인 다수의 제1, 2 화소전극(131a, 131b)은 상기 공통전극(121a)의 개구부(미도시)를 통해 상기 박막트랜지스터(T)의 드레인전극(113c)와 전기적으로 접속된다. 상기 다수의 제1, 2 화소전극 (131a, 131b)은 각 화소영역에서 제2 패시베이션막(125)을 사이에 두고 상기 공통전극 (121a)과 중첩되어 프린지 필드(fringe field)를 형성한다.
또한, 상기 제1 및 2 화소전극(131a, 131b), 예를 들어 화소영역의 최외곽에 배치되는 제1 화소전극(131a)의 선폭(L1)은 화소영역의 중앙부에 배치되는 제2 화소전극(131b)의 선폭(L2)보다 좁게 형성한다.
그리고, 상기 제1 화소전극(131a)의 선폭(L1)과 상기 제1 화소전극(131a)과 제2 화소전극(131b) 간의 간격(W1)의 합인 제1 피치(P1)는, 상기 제2 화소전극 (131b)의 선폭(L2)과 상기 제2 화소전극(131b)과 제2 화소전극(131b) 간의 간격 (W2)의 합인 제2 피치(P1)와 동일하게 형성한다. 즉, 픽셀의 최외곽에 배치되는 상기 제1 화소전극(131a)의 선폭(L1)과 픽셀의 중앙부에 배치되는 제2 화소전극 (131b)의 선폭 (L2)만 다르고, 선폭(L1)과 간격(W1)의 합인 제1 피치(P1)와 선폭 (L2)과 간격(W2)의 합인 제2 피치(P2)는 서로 동일하게 형성한다.
이렇게 픽셀의 최외곽에 배치되는 상기 제1 화소전극(131a)의 선폭(L1)과 픽셀의 중앙부에 배치되는 제2 화소전극(131b)의 선폭(L2)을 다르게 형성함으로써, 픽셀의 최외곽부의 제1 피치(P1) (즉, 제1 화소전극(131a)의 선폭(L1)과 인접한 제2 화소전극(131b) 간의 간격(W1)의 합)가 줄여 드는 효과가 발생하여 전극 효율이 높아지므로 투과율이 향상된다.
또한, 기존에는 전극 효율을 높이기 위해 피치(pitch)를 줄여 주거나 전극의 선폭(CD)을 줄여 주어야 했지만, 본 발명의 경우에는 화소전극의 전체 피치 (pitch)를 줄여 주는 대신에 픽셀의 최외곽에 배치되는 제1 화소전극(131a)의 선폭(L1) 만 줄여 주기 때문에 공정의 부담을 덜게 될 뿐만 아니라, 기존과 같이 동일한 피치에서 제1 화소전극(131a)의 선폭(L1)을 줄여 주는 것보다 더 큰 투과 효율을 얻을 수 있다.
따라서, 픽셀의 최외곽에 배치되는 제1 화소전극(131a)의 선폭(L1)을 중앙부에 배치되는 제2 화소전극(131b)의 선폭(L2)보다 작게 형성해 줌으로써 에프에프에스 방식 액정표시장치의 투과율을 향상시킬 수 있고 소비전력을 감소시킬 수 있다.
한편, 상기 데이터배선(113a)을 중심으로 좌우 양측에 인접한 픽셀들의 최외곽에 배치되는 제1 화소전극(131a)들 간의 거리(D2)는 10μm 이상, 예를 들어 약 10 내지 14 μm 정도로 유지되도록 설계한다. 이때, 픽셀과 픽셀 간 이격 거리 (D2)를 일정 수준, 예를 들어 10 내지 14μm로 유지시켜 줌으로써 인접 픽셀들 간에 IPS 전계 영향을 약화시켜 화이트 터치 무라(white touch mura) 불량을 감소시키고, 이격 거리의 최적화를 통하여 투과율을 향상시킬 수 있다.
그 다음, 도면에는 도시하지 않았지만, 상기 제5 감광막패턴(133a)을 제거함으로써 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조공정을 완료하게 된다.
이후에, 도면에는 도시하지 않았지만, 컬러필터 기판 제조공정과 함께 어레이기판과 컬러필터 기판 사이에 액정층을 충진하는 공정을 수행함으로써 본 발명에 따른 에프에프에스 방식 액정표시장치를 제조하게 된다.
도 6은 본 발명에 따른 에프에프에스(FFS) 액정표시장치용 어레이기판에 있어서, 동일한 피치(pitch)를 갖는 화소전극의 선폭(CD)의 변화에 따른 투과율의 변화를 나타내는 그래프이다.
여기서, A는 선폭(L)이 2.2μm, B는 선폭(L)이 2.3μm, C는 선폭(L)이 2.5μm, D는선폭(L)이 2.8μm, E는 선폭(L)이 3.0μm인 경우이다.
도 6을 참조하면, 화소전극의 선폭(L)과 화소전극들 간의 간격(W)의 합으로 구성되는 피치(pitch)가 6.5 μm으로 동일한 경우에, 화소전극의 선폭(L)이 작아짐에 따라, 투과율이 증가되는 것을 알 수 있다. 특히, 피치가 감소하거나, 동일한 피치내에서도 전극의 선폭이 작아지면 투과율은 증가한다.
따라서, 본 발명에서와 같이, 비대칭 전극 적용시에 피치를 줄이지 않고도 투과율을 향상시킬 수 있으며, 동일한 피치내에서 전극의 선폭이 가장 작은 "A"의 경우에 투과율이 더 높게 나타남을 알 수 있다.
도 7은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 종래기술과 본 발명에 따른 제1 및 2 실시 예의 경우에 나타나는 투과율의 변화를 나타내는 그래프이다.
도 8은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 종래기술과 본 발명에 따른 제1 실시 예의 투과율 변화를 나타내는 그래프이다.
도 9는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 종래기술과 본 발명에 따른 제2 실시 예의 투과율 변화를 나타내는 그래프이다.
여기서, 종래기술은 대칭 전극 구조, 즉 화소전극의 선폭(L)이 2.2μm로 동일하고, 화소전극 간 간격(W)이 4.3μm으로 동일하며, 제2 패시베이션막의 두께가 약 3000Å 정도로 설계한 경우이다.
또한, 본 발명의 제1 실시 예는 비대칭 전극 구조, 즉 최외곽부의 제1 화소전극(131a)의 선폭(L1)이 1.7μm이며, 중앙부의 제2 화소전극(131b)의 선폭(L2)이 2.3μm이며, 화소전극 간 간격(W1)이 4.2μm이며, 제2 패시베이션막의 두께가 약 3000Å 정도로 설계한 경우이다.
그리고, 본 발명의 제2 실시 예는 비대칭 전극 구조, 즉 최외곽부의 제1 화소전극(131a)의 선폭(L1)이 1.7μm이며, 중앙부의 제2 화소전극(131b)의 선폭(L2)이 2.3μm이며, 화소전극 간 간격(W1)이 4.2μm이며, 제2 패시베이션막의 두께가 약 2000Å 정도로 설계한 경우이다.
도 7 내지 9를 참조하면, 종래기술의 경우에는 투과율이 0.225% 이하로 나타났지만, 본 발명의 제1 실시 예의 경우에는 투과율이 0.230% 정도로 높게 나타났으며, 제2 실시 예의 경우에는 투과율이 0.230% 이상으로 나타남을 알 수 있다.
따라서, 본 발명에서와 같이, 선폭(L1, L2)이 다른 비대칭 전극 구조를 가진 화소전극을 적용하는 경우에, 투과율이 종래기술에 비해 약 3% 이상 증가하는 것을 알 수 있다.
또한, 종래기술에 비해, 제2 패시베이션막(125)의 두께를 감소시킴으로써 투과율이 약 1% 이상 증가하는 것을 할 수 있다.
도 10은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 인접한 픽셀과 픽셀 간 이격 거리(D1, D2)에 따른 액정표시장치의 단면 투과율 변화를 나타내는 그래프이다.
도 11은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 인접한 픽셀과 픽셀 간 이격 거리(D2)에 따른 액정표시장치의 투과율 변화를 나타내는 그래프이다.
도 10을 참조하면, 종래기술에 비해, 인접한 픽셀들 간 이격거리(D2)를 일정 거리, 예를 들어 10 내지 14 μm 이상으로 넓힘으로써, IPS 전계(field)의 영향을 최소화하여 화이트 터치 무라(white touch mura) 불량을 감소시키고, 커플링 (coupling)의 영향이 최소화되어 투과율을 향상시킬 수 있다.
특히, 종래기술에 따르면, 픽셀간 거리(D1)가 약 7μm 인 경우에 네거티브 픽셀 쪽은 휘도가 상승하지만, 포지티브 픽셀쪽은 휘도가 저하되는 것을 알 수 있다.
그러나, 본 발명에 따르면, 픽셀간 거리(D2)가 약 11μm, 13μm, 15μm인 경우에, IPS 전계의 영향이 줄어 들어 휘도가 상승하는 것을 알 수 있으며, 이격 거리가 멀어질수록 더욱 IPS 전계의 영향이 더욱 줄어드는 것을 알 수 있다.
도 11을 참조하면, 인접한 픽셀들 간 이격거리(D2)가 일정 거리, 예를 들어 10 내지 14 μm 이상인 경우에, 투과율이 0.28 내지 0.285 % 정도로 높게 나타남을 알 수 있다. 특히, 픽셀과 픽셀 간 이격거리(D2)가 약 12 μm일 때 최고 투과율을 보이면서도 화이트 터치 무라(white touch mura) 불량을 감소시킬 수 있다.
이상에서와 같이, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 픽셀의 최외곽에 배치되는 제1 화소전극의 선폭은 중앙부에 배치되는 제2 화소전극의 선폭보다 작게 형성해 줌으로써, 픽셀의 최외곽부의 제1 피치 (pitch) (즉, 제1 화소전극과의 선폭과 인접한 제2 화소전극 간의 간격(W1)의 합)가 줄여 드는 효과가 발생하므로, 전극 효율이 높아져 투과율이 향상된다.
또한, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 기존에는 전극 효율을 높이기 위해 피치(pitch)를 줄여 주거나 전극의 선폭(CD)을 줄여 주어야 했지만, 본 발명의 경우에는 화소전극의 전체 피치 (pitch)를 줄여 주는 대신에 픽셀의 최외곽에 배치되는 화소전극의 선폭(CD) 만 줄여 주는 것이기 때문에 공정의 부담을 덜게 될 뿐만 아니라, 기존과 같이 동일한 피치에서 화소전극의 선폭(CD)을 줄여 주는 것보다 더 큰 투과 효율을 얻을 수 있다.
따라서, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법은, 픽셀의 최외곽에 배치되는 화소전극의 선폭(CD)을 중앙부에 배치되는 화소전극의 선폭(CD)보다 작게 형성해 줌으로써 에프에프에스 방식 액정표시장치의 투과율을 향상시킬 수 있고 소비전력을 감소시킬 수 있다.
그리고, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 픽셀과 픽셀 간 이격 거리(d2)를 일정 수준, 예를 들어 10 내지 14μm 로 유지시켜 줌으로써 인접 픽셀들간에 IPS 전계 영향을 약화시켜 화이트 터치 무라(white touch mura) 불량을 감소시키고, 이격거리의 최적화를 통하여 투과율을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리범위에 속하는 것이다.
101: 기판 103a: 게이트배선
103b: 게이트전극 105: 게이트절연막
107a: 액티브층 109a: 오믹콘택층
113a: 데이터배선 113b: 소스전극
113c: 드레인전극 117: 회절마스크
119: 제1 패시베이션막 121a: 공통전극
125: 제2 패시베이션막 129: 드레인콘택홀
131a: 제1 화소전극 131b: 제2 화소전극
D2: 픽셀간 이격 거리 L1: 제1 화소전극의 선폭
L2: 제2 화소전극의 선폭
W1: 제1 화소전극과 제2 화소전극의 간격
W2: 제2 화소전극들 간의 간격
P1: 제1 화소전극의 선폭과 제1, 2 화소전극들간의 간격의 합
P2: 제2 화소전극의 선폭과 제2 화소전극들간의 간격의 합

Claims (11)

  1. 기판 위에 서로 교차하여 화소영역을 정의하는 게이트배선과 데이터배선;
    상기 게이트배선과 상기 데이터배선의 교차 지점에 형성된 박막트랜지스터;
    상기 박막트랜지스터를 포함한 상기 기판 전면에 형성된 제1 패시베이션막;
    상기 제1 패시베이션막 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극;
    상기 공통전극을 포함한 상기 제1 패시베이션막 상부에 형성된 제2 패시베이션막; 및
    상기 제2 패시베이션막 상부에 형성되고, 상기 공통전극의 개구부를 통해 상기 박막트랜지스터와 전기적으로 접속되며, 선폭이 다른 다수개의 화소전극을 포함하며,
    상기 다수개의 화소전극은 상기 화소영역의 최외곽에 배치되는 제1 화소전극들과, 중앙부에 배치되는 제2 화소전극들로 구성되고, 상기 제1 화소전극의 선폭(L1)은 상기 제2 화소전극의 선폭(L2)보다 좁은 액정표시장치용 어레이기판.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서, 상기 제1 화소전극의 선폭(L1)과 인접하는 상기 제1 화소전극과 상기 제2 화소전극 간 간격(W1)의 합인 제1 피치(P1)는, 상기 제2 화소전극의 선폭(L2)과 인접하는 상기 제2 화소전극과 상기 제2 화소전극 간 간격(W2)의 합인 제2 피치(P2)와 동일한 액정표시장치용 어레이기판.
  5. 제1 항에 있어서, 상기 데이터배선을 중심으로 좌우 인접하는 상기 화소영역들의 최외곽에 배치되는 상기 제1 화소전극들 간의 이격 거리(D2)는 10μm 내지 14μm를 가지는 액정표시장치용 어레이기판.
  6. 제5 항에 있어서, 상기 좌우 인접하는 상기 화소영역들의 화소전극에 인가되는 전압은 상기 공통전극에 인가되는 기준 전압(Vcom) 대비 반대 극성을 띄는 Z-인버젼(Z-inversion), 도트-인버젼(Dot-inversion) 또는 컬럼 인버젼 (Column inversion) 구동 방식인 액정표시장치용 어레이기판.
  7. 기판 위에 서로 교차하여 화소영역을 정의하는 게이트배선과 데이터배선을 형성하는 단계;
    상기 게이트배선과 상기 데이터배선의 교차 지점에 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터를 포함한 상기 기판 전면에 제1 패시베이션막을 형성하는 단계;
    상기 제1 패시베이션막 상부에, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극을 형성하는 단계;
    상기 공통전극을 포함한 상기 제1 패시베이션막 상부에 제2 패시베이션막을 형성하는 단계;
    상기 제2 패시베이션막과 상기 제1 패시베이션막 내에 상기 공통전극의 개구부를 통해 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및
    상기 제2 패시베이션막 상부에, 상기 공통전극의 개구부를 통해 상기 박막트랜지스터와 전기적으로 접속되며, 선폭이 다른 다수개의 화소전극을 형성하는 단계를 포함하며,
    상기 다수개의 화소전극은 상기 화소영역의 최외곽에 배치되는 제1 화소전극들과, 중앙부에 배치되는 제2 화소전극들로 구성되고, 상기 제1 화소전극의 선폭(L1)은 상기 제2 화소전극의 선폭(L2)보다 좁게 형성되는 액정표시장치용 어레이기판 제조방법.
  8. 삭제
  9. 삭제
  10. 제7 항에 있어서, 상기 제1 화소전극의 선폭(L1)과 인접하는 상기 제1 화소전극과 상기 제2 화소전극 간 간격(W1)의 합인 제1 피치(P1)는, 상기 제2 화소전극의 선폭(L2)과 인접하는 상기 제2 화소전극과 상기 제2 화소전극 간 간격(W2)의 합인 제2 피치(P2)와 동일해지도록 형성하는 액정표시장치용 어레이기판 제조방법.
  11. 제7 항에 있어서, 상기 데이터배선을 중심으로 좌우 인접하는 상기 화소영역들의 최외곽에 배치되는 상기 제1 화소전극들 간의 이격 거리(D2)는 10μm 내지14 ㎛를 가지도록 형성하는 액정표시장치용 어레이기판 제조방법.
KR1020110114153A 2011-11-03 2011-11-03 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 KR101899935B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110114153A KR101899935B1 (ko) 2011-11-03 2011-11-03 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114153A KR101899935B1 (ko) 2011-11-03 2011-11-03 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130049100A KR20130049100A (ko) 2013-05-13
KR101899935B1 true KR101899935B1 (ko) 2018-11-05

Family

ID=48659960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114153A KR101899935B1 (ko) 2011-11-03 2011-11-03 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101899935B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011951B1 (ko) * 2013-06-28 2019-08-19 엘지디스플레이 주식회사 고 개구율 및 고 투과율을 갖는 액정표시장치
CN104201178B (zh) * 2014-08-08 2017-04-05 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107589599B (zh) * 2017-09-05 2020-11-24 昆山龙腾光电股份有限公司 阵列基板及液晶显示装置
JP7151081B2 (ja) * 2017-12-28 2022-10-12 Dic株式会社 液晶表示素子

Also Published As

Publication number Publication date
KR20130049100A (ko) 2013-05-13

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101298613B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101794649B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR101396943B1 (ko) 액정표시장치 및 제조방법
TWI401514B (zh) 平面切換模式液晶顯示器及其製造方法
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
JP2014126872A (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101899935B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20060131316A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101896547B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101781215B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101792878B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20150073240A (ko) 액정표시장치 및 그 제조방법
KR101915223B1 (ko) 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101906922B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101925991B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR101862390B1 (ko) 에프에프에스 방식 액정표시장치 및 그 제조방법
KR20120060690A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20120075206A (ko) 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant