CN104201178B - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN104201178B CN104201178B CN201410389883.XA CN201410389883A CN104201178B CN 104201178 B CN104201178 B CN 104201178B CN 201410389883 A CN201410389883 A CN 201410389883A CN 104201178 B CN104201178 B CN 104201178B
- Authority
- CN
- China
- Prior art keywords
- layer
- array base
- base palte
- grid line
- public electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示装置,属于显示技术领域,其可解决现有的阵列基板的开口率低的问题。本发明的阵列基板,包括基底,依次设置在基底上的公共电极层、第一绝缘层、栅线层;其中,所述公共电极层包括与各像素区所对应的多个公共电极以及公共电极连接部,各个所述公共电极通过所述公共电极连接部连接;所述栅线层通过所述第一绝缘层与所述公共电极层电学绝缘隔开。本发明的阵列基板具有较高的开口率。
Description
技术领域
本发明属于显示技术领域,具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,简称TFT-LCD)是一种重要的平板显示设备。根据驱动液晶的电场方向,可以分为垂直电场型和水平电场型。垂直电场型需要在阵列基板上形成像素电极,在彩膜基板上形成公共电极,如常用的TN模式;而水平电场型则需要在阵列基板上同时形成像素电极和公共电极,如ADS模式(高级超维场转换模式)。ADS是指平面电场宽视角核心技术-高级超维场转换技术(Advanced Super Dimension Switch),其核心技术特性描述为:通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。
结合图1和图2所示,以ADS型阵列基板为例,该阵列基板包括:基底,形成在基底上公共电极层10,与公共电极层10同层设置的栅极21、栅线20、公共电极线(此处的“同层”是指位置上处于同一层,但是是用两次构图工艺形成的),设于公共电极11、栅极21、栅线20、公共电极线上方的栅极绝缘层,设于栅极绝缘层上方的有源区,设于由于层上方的钝化层,设于钝化层上方的源极31、漏极32、数据线30,且源极31和漏极32分别于有源层连接,设于有源层上方的平坦化层,设于平坦化层上方的像素电极40,该公共电极层10包括成行成列设置的多个公共电极11(如图1所示),设于同一行的公共电极11连接同一公共电极线,设于同一列的公共电极11通过贯穿栅极绝缘层、钝化层、平坦化层的过孔采用与像素电极同步形成的连接线12桥接在一起(如图2所示)。连接同一列公共电极11的通过过孔连接,由于过孔的存在必然会影响整个阵列基板的开口率,同时也会影响形成在过孔上方的配向膜的均匀性;而且各个公共电极11采用桥接的方式,故电阻较大,从而影响各个公共电极11的所施加电压的均一性,从而造成显示不良。
发明内容
本发明所要解决的技术问题包括,针对现有的阵列基板存在的上述的问题,提供一种开口率较高,可以改善公共电极的电压均一性,以及改善配向层不良的阵列基板及其制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板,包括:基底,依次设置在基底上的公共电极层、第一绝缘层、栅线层;其中,
所述公共电极层包括与各像素区所对应的多个公共电极以及公共电极连接部,各个所述公共电极通过所述公共电极连接部连接;
所述栅线层通过所述第一绝缘层与所述公共电极层电学绝缘隔开。
本发明的阵列基板的各个公共电极是连接成一体,也就是说在各个公共电极处于同一平面上,且在该平面上是连接的,故较现有技术中的阵列基板上的公共电极需要通过过孔采用连接线将各个公共电极桥接的方式而言,本实施例的公共电极由于无需过孔连接,因此可以提高阵列基板的开口率,以及改善阵列基板上形成的配向层的不良,同时无需连接线将各公共电极桥接,从而降低公共电极层的总电阻,以及无连接线的存在也已保证为各个公共电极所加电压的均一性。
优选的是,在所述公共电极层的公共电极连接部中设置有用于限定各个所述公共电极的多个L型开口。
进一步优选的是,所述阵列基板还包括设置在所述栅线层上的第二绝缘层,以及与所述栅线层通过所述第二绝缘层电学绝缘隔开的数据线层;其中,
所述栅线层包括多条栅线,所述数据线层包括多条数据线,所述栅线和所述数据线交叉设置,所述栅线的一部分位置与所述L型开口的横部相对应,所述数据线的一部分位置与所述L型开口的纵部相对应。
更进一步优选的是,所述阵列基板还包括第三绝缘层和像素电极层,所述像素电极层通过所述第三绝缘层与所述数据线层电学隔开。
优选的是,所述阵列基板还包括公共电极线,所述第一绝缘层中形成有公共电极接触区,用于将所述公共电极线与所述公共电极层连接。
进一步优选的是,所述公共电极线与所述栅线同层设置且材料相同。
需要说明的,此处的“同层”是指通过一次构图工艺形成的图案,而不是在位置上高度上同层。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法,包括如下步骤:
在基底上形成包括公共电极层的图形,其中,所述公共电极层包括与各像素区所对应的多个公共电极以及公共电极连接部,各个所述公共电极通过所述公共电极连接部连接;
在完成上述步骤的基底上形成第一绝缘层;
在完成上述步骤的基底上形成包括栅极层的图形。
优选的是,所述在基底上形成包括公共电极层的图形的步骤具体包括:
在基底上通过构图工艺在公共电极层的公共电极连接部形成包括L型开口的图形。
进一步优选的是,在所述形成栅极层之后还包括:
形成第二绝缘层;
在完成上述步骤的基底上形成包括数据线层的图形;其中,
所述栅线层包括多线栅线,所述数据线层包括多条数据线,所述栅线和所述数据线交叉设置,所述栅线的一部分位置与所述L型开口的横部相对应,所述数据线的一部分位置与所述L型开口的纵部相对应。
解决本发明技术问题所采用的技术方案是一种显示装置,其包括上述阵列基板。
附图说明
图1为现有的阵列基板的公共电极层的示意图;
图2为现有的阵列基板的示意图;
图3为本发明的实施例1、2的阵列基板的公共电极层的示意图;
图4为本发明的实施例1、2的阵列基板的第一绝缘层的示意图;
图5为本发明的实施例1、2的阵列基板的示意图。
其中附图标记为:10、公共电极层;11、公共电极;12、连接线;13、公共电极连接部;14、L型开口;20、栅线;21、栅极;30、数据线;31、源极;32、漏极;40、像素电极;50、第一绝缘层;51、公共电极接触区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1:
结合图3至5所示,本实施例提供一种阵列基板,其包括基底,依次设置在基底上的公共电极层10、第一绝缘层50、栅极层;其中,所述公共电极层10包括与各像素区所对应的多个公共电极11以及公共电极连接部13,各个所述公共电极11通过所述公共电极连接部13连接;栅线层通过所述第一绝缘层50与公共电极层10电学绝缘隔开。
需要说明的是公共电极11与公共电极连接部13可以是连接为一个完整的面的结构,也就是说公共电极11与公共电极连接部13仅仅是在区域分布以及功能上不同,两者的材料的相同的,当然公共电极连接部13也可以是具有开口的结构,只要可以保证各个公共电极11电性连接即可。
本实施例所提供的阵列基板的各个公共电极11是连接成一体,也就是说在各个公共电极11处于同一平面上,且在该平面上是连接的,故较现有技术中的阵列基板上的公共电极11需要通过过孔采用连接线12将各个公共电极11桥接的方式而言,本实施例的公共电极11由于无需过孔连接,因此可以提高阵列基板的开口率,以及改善阵列基板上形成的配向层的不良,同时无需连接线将各公共电极11桥接,从而降低公共电极层10的总电阻,以及无连接线的存在也已保证为各个公共电极11所加电压的均一性。
实施例2:
结合图3至5所示,本实施例提供一种阵列基板,其以实施例1中的阵列基板为基础,本实施例的阵列基板还包括薄膜晶体管、数据线层等元件。为了更加清楚的描述本实施例阵列基板的结构,下面以包括底栅薄膜晶体管的阵列基板为例进行描述,但是薄膜晶体管的类型也不局限于底栅型薄膜晶体管,顶栅型薄膜晶体管也是可行的,在此不详细描述。
本实施例中的阵列基板包括:基底;
设置在基底上的公共电极层10,其中,该公共电极层的公共电极连接部中设置有用于限定各个所述公共电极的多个L型开口14;设置在公共电极层上的第一绝缘层50,其中优选地在第一绝缘层50中形成有公共电极接触区51;
设置在第一绝缘层50上方栅线层,其中该栅线层中具体包括多条栅线20,与栅线20连接的薄膜晶体管的栅极21,以及通过公共电极接触区51与公共电极11连接的公共电极线;优选地,栅线20、栅极21、公共电极线同层设置材料相同,故可以减少构图次数,节约成本,提高生产效率。
设置在栅线层上方的栅极绝缘层;设置在栅极绝缘层上方的薄膜晶体管的有源层;
设置在薄膜晶体管的有源层上方的第二绝缘层;设置在第二绝缘层上方的数据线层,其中数据线层包括多条数据线30,与数据线30连接的薄膜晶体管的源极31,以及薄膜晶体管的漏极32;设置在数据线层上方的第三绝缘层;
设置在第三绝缘层上方的像素电极40,像素电极40通过贯穿第三绝缘层的过孔与所述薄膜晶体管的漏极32连接。
优选地,上述所述栅线20的一部分位置与所述L型开口14的横部相对应,数据线30的一部分位置与所述L型开口14的纵部相对应。从而可以避免栅线20、数据线30与公共电极层10存在交叠,减少存储电容的形成,进而避免信号延时的问题。
需要说明的是,本实施例中的第二绝缘层相当于现有技术中的氧化物薄膜晶体管的源极31和漏极32与有源层之间的刻蚀阻挡层;应当理解的是若该薄膜晶体管是多晶硅、非晶硅薄膜晶体管时,在源极31和漏极32与有源层之间无刻蚀阻挡层,此时第二绝缘层则指栅极绝缘层。当然还可以理解的是,将栅极绝缘层和刻蚀阻挡层两层组合称之为第二绝缘层也是可以的,也就是说只要是将数据线层与栅线层电学绝缘的层均为第二绝缘层。
实施例3:
本实施例提供了一种阵列基板的制备方法,该阵列基板可以为实施例1或2中所述的阵列基板,其步骤具体包括:
步骤一、在基底上通过构图工艺形成包括公共电极层的图形,该公共电极层包括与各像素区所对应的多个公共电极以及公共电极连接部,各个所述公共电极通过所述公共电极连接部连接。
需要说明的是公共电极与公共电极连接部可以是连接为一个完整的面的结构,也就是说公共电极与公共电极连接部仅仅是在区域分布以及功能上不同,两者的材料的相同的,当然公共电极连接部也可以是具有开口的结构,但其可以保证各个公共电极电性连接即可。
步骤二、在完成上述步骤的基底上形成第一绝缘层,优选地,在第一绝缘层上形成有公共电极接触区。
步骤三、在完成上述步骤的基底上形成栅极层的图形,其中该栅线层中具体包括多条栅线,与栅线连接的薄膜晶体管的栅极,以及通过公共电极接触区与公共电极连接的公共电极线。
步骤四、在完成上述步骤的基底上形成栅极绝缘层。
步骤五、在完成上述步骤的基底上通过构图工艺形成包括有源层的图形。
步骤六、在完成上述步骤的基底上形成第二绝缘层的图形。
步骤七、在完成上述步骤的基底上通过构图工艺形成包括数据线层的图形,其中,数据线层包括多条数据线,与数据线连接的薄膜晶体管的源极,以及薄膜晶体管的漏极,所述源极和漏极分别通过贯穿第二绝缘层的过孔与有源层连接。
步骤八、在完成上述步骤的基底上形成第三绝缘层的图形。
步骤九、在完成上述步骤的基底上通过构图工艺形成包括像素电极的图形,其中像素电极通过贯穿第三绝缘层的过孔与所述漏极连接。
其中上述的步骤一优选为:在基底上通过构图工艺在公共电极层的公共电极连接部形成包括L型开口的图形。从而在步骤三和七可以进一步优选地,所形成的栅线的一部分位置与所述L型开口的横部相对应,所形成的数据线的一部分位置与所述L型开口的纵部相对应。
需要说明的是,上述步骤中仅仅是以制备一种包括底栅型薄膜晶体管的阵列基板为例,在其中若将薄膜晶体管制备为顶栅型薄膜晶体管也是可行的,在此不详细描述。
实施例4:
本实施例提供了一种显示装置,该显示装置包括上述阵列基板,该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置中具有实施例1、2中的阵列基板,故其显示效果较好。
当然,本实施例的显示装置中还可以包括其他常规结构,如电源单元、显示驱动单元等。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (8)
1.一种阵列基板,其特征在于,包括:基底,依次设置在基底上的公共电极层、第一绝缘层、栅线层;其中,
所述公共电极层包括与各像素区所对应的多个公共电极以及公共电极连接部,各个所述公共电极通过所述公共电极连接部连接;
所述栅线层通过所述第一绝缘层与所述公共电极层电学绝缘隔开;在所述公共电极层的公共电极连接部中设置有用于限定各个所述公共电极的多个L型开口。
2.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括设置在所述栅线层上的第二绝缘层,以及与所述栅线层通过所述第二绝缘层电学绝缘隔开的数据线层;其中,
所述栅线层包括多条栅线,所述数据线层包括多条数据线,所述栅线和所述数据线交叉设置,所述栅线的一部分位置与所述L型开口的横部相对应,所述数据线的一部分位置与所述L型开口的纵部相对应。
3.根据权利要求2所述的阵列基板,其特征在于,所述阵列基板还包括第三绝缘层和像素电极层,所述像素电极层通过所述第三绝缘层与所述数据线层电学隔开。
4.根据权利要求1至3中任一项所述的阵列基板,其特征在于,所述阵列基板还包括公共电极线,所述第一绝缘层中形成有公共电极接触区,用于将所述公共电极线与所述公共电极层连接。
5.根据权利要求2或3所述的阵列基板,其特征在于,所述公共电极线与所述栅线同层设置且材料相同。
6.一种阵列基板的制备方法,其特征在于,包括如下步骤:
在基底上形成包括公共电极层的图形,其中,所述公共电极层包括与各像素区所对应的多个公共电极以及公共电极连接部,各个所述公共电极通过所述公共电极连接部连接;
在完成上述步骤的基底上形成第一绝缘层;
在完成上述步骤的基底上形成包括栅极层的图形;所述在基底上形成包括公共电极层的图形的步骤具体包括:
在基底上通过构图工艺在公共电极层的公共电极连接部形成包括L型开口的图形。
7.根据权利要求6所述的阵列基板的制备方法,其特征在于,在所述形成栅线层之后还包括:
形成第二绝缘层;
在完成上述步骤的基底上形成包括数据线层的图形;其中,
所述栅线层包括多线栅线,所述数据线层包括多条数据线,所述栅线和所述数据线交叉设置,所述栅线的一部分位置与所述L型开口的横部相对应,所述数据线的一部分位置与所述L型开口的纵部相对应。
8.一种显示装置,其特征在于,所述显示装置包括权利要求1至5中任意一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410389883.XA CN104201178B (zh) | 2014-08-08 | 2014-08-08 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410389883.XA CN104201178B (zh) | 2014-08-08 | 2014-08-08 | 阵列基板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104201178A CN104201178A (zh) | 2014-12-10 |
CN104201178B true CN104201178B (zh) | 2017-04-05 |
Family
ID=52086448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410389883.XA Active CN104201178B (zh) | 2014-08-08 | 2014-08-08 | 阵列基板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104201178B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105489616B (zh) * | 2016-01-15 | 2019-04-05 | 重庆京东方光电科技有限公司 | 显示基板及其制作方法和显示装置 |
CN111258140A (zh) * | 2020-02-28 | 2020-06-09 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板及显示装置 |
US11876102B2 (en) | 2020-02-28 | 2024-01-16 | Beijing Boe Display Technology Co., Ltd. | Display substrate, display panel and display apparatus |
CN116264844A (zh) * | 2021-10-15 | 2023-06-16 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114086A (zh) * | 2006-07-27 | 2008-01-30 | 爱普生映像元器件有限公司 | 液晶显示装置 |
CN101750819A (zh) * | 2008-12-04 | 2010-06-23 | 乐金显示有限公司 | 用于透反型液晶显示设备的阵列基板及其制造方法 |
CN102023422A (zh) * | 2009-09-15 | 2011-04-20 | 北京京东方光电科技有限公司 | Tft-lcd组合基板、液晶显示器及其制造方法 |
CN102981336A (zh) * | 2012-11-29 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板、显示模组及其制备方法 |
KR20130049100A (ko) * | 2011-11-03 | 2013-05-13 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
-
2014
- 2014-08-08 CN CN201410389883.XA patent/CN104201178B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114086A (zh) * | 2006-07-27 | 2008-01-30 | 爱普生映像元器件有限公司 | 液晶显示装置 |
CN101750819A (zh) * | 2008-12-04 | 2010-06-23 | 乐金显示有限公司 | 用于透反型液晶显示设备的阵列基板及其制造方法 |
CN102023422A (zh) * | 2009-09-15 | 2011-04-20 | 北京京东方光电科技有限公司 | Tft-lcd组合基板、液晶显示器及其制造方法 |
KR20130049100A (ko) * | 2011-11-03 | 2013-05-13 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
CN102981336A (zh) * | 2012-11-29 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板、显示模组及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104201178A (zh) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104699321B (zh) | 触控显示基板和触控显示装置 | |
CN103941507B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN104423107B (zh) | 液晶显示装置及其制造方法 | |
CN101359139B (zh) | 液晶显示面板及其制造方法 | |
CN102937767B (zh) | 阵列基板、显示装置和阵列基板的制作方法 | |
CN1573453B (zh) | 显示装置及其制造方法 | |
CN103474436B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103946740B (zh) | 液晶显示装置 | |
CN103413812B (zh) | 阵列基板及其制备方法、显示装置 | |
CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
CN102468308B (zh) | 阵列基板及其制造方法和液晶显示器 | |
EP3088951B1 (en) | Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus | |
CN107357105A (zh) | 一种阵列基板、显示面板、显示装置 | |
CN106094272B (zh) | 一种显示基板、其制作方法及显示装置 | |
CN206684444U (zh) | 一种阵列基板及显示装置 | |
CN104007574B (zh) | 一种阵列基板、显示装置及其制造方法 | |
CN104201178B (zh) | 阵列基板及其制备方法、显示装置 | |
CN105824482A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN102088025A (zh) | 薄膜晶体管基板及其制造方法 | |
CN101093843A (zh) | 一种平板显示器中的电极结构及其制造方法 | |
CN107179639A (zh) | 阵列基板及其制作方法和显示面板 | |
CN104637958B (zh) | 阵列基板及显示装置 | |
CN106019679A (zh) | 阵列基板及制作方法、显示面板及显示装置 | |
WO2014015636A1 (zh) | 阵列基板及其制备方法、显示装置 | |
CN102945846A (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |