CN107357105A - 一种阵列基板、显示面板、显示装置 - Google Patents

一种阵列基板、显示面板、显示装置 Download PDF

Info

Publication number
CN107357105A
CN107357105A CN201710790705.1A CN201710790705A CN107357105A CN 107357105 A CN107357105 A CN 107357105A CN 201710790705 A CN201710790705 A CN 201710790705A CN 107357105 A CN107357105 A CN 107357105A
Authority
CN
China
Prior art keywords
public electrode
electrode wire
sub
wire
public
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710790705.1A
Other languages
English (en)
Inventor
龙春平
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710790705.1A priority Critical patent/CN107357105A/zh
Publication of CN107357105A publication Critical patent/CN107357105A/zh
Priority to JP2019563222A priority patent/JP2020532755A/ja
Priority to US16/477,915 priority patent/US10725356B2/en
Priority to PCT/CN2018/096960 priority patent/WO2019047627A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板、显示面板、显示装置，用以改善串扰和残像，提高显示品质。阵列基板包括衬底基板、位于衬底基板上的若干栅极线、位于衬底基板上的若干第一公共电极线、若干第二公共电极线和若干第三公共电极线；第一公共电极线与栅极线平行设置，第一公共电极线位于相邻两条栅极线之间的区域；第二公共电极线与第一公共电极线绝缘交叉设置，且第二公共电极线与第一公共电极线电连接；第三公共电极线与第一公共电极线绝缘交叉设置，且第三公共电极线与第一公共电极线电连接；第二公共电极线接收的电压信号与第三公共电极线接收的电压信号的电压值不同。

Description

一种阵列基板、显示面板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板、显示装置。
背景技术
液晶显示技术广泛应用于电视、手机以及公共信息显示等领域，是目前使用最为广泛的显示技术。液晶显示的画面质量是上述产品成功的重要条件，液晶显示装置是目前常用的平板显示器，而薄膜晶体管液晶显示面板(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)是液晶显示装置中的主流产品，液晶显示面板具有体积小、功耗低、无辐射、分辨率高等优点。
阵列基板是液晶显示装置的重要部件，现有技术中，通常阵列基板中设置有公共电极线，公共电极线可提供液晶显示需要的公共电压。但是，现有技术中公共电极线的电阻较高，因此公共电极线上的压降也较高，从而降低了显示的均匀性。
另外，现有技术公共电极线的设计容易导致显示面板产生串扰和残像，使得显示面板的显示品质较差。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板、显示面板、显示装置，用以改善串扰和残像，提高显示品质。
本发明实施例提供的一种阵列基板，包括衬底基板、位于所述衬底基板上的若干栅极线，其中，还包括位于所述衬底基板上的若干第一公共电极线、若干第二公共电极线和若干第三公共电极线；
所述第一公共电极线与所述栅极线平行设置，所述第一公共电极线位于相邻两条所述栅极线之间的区域；
所述第二公共电极线与所述第一公共电极线绝缘交叉设置，且所述第二公共电极线与所述第一公共电极线电连接；
所述第三公共电极线与所述第一公共电极线绝缘交叉设置，且所述第三公共电极线与所述第一公共电极线电连接；
所述第二公共电极线接收的电压信号与所述第三公共电极线接收的电压信号的电压值不同。
由本发明实施例提供的阵列基板，由于该阵列基板包括第一公共电极线、第二公共电极线和第三公共电极线，第一公共电极线与栅极线平行设置，第一公共电极线位于相邻两条栅极线之间的区域；第二公共电极线与第一公共电极线电连接，第三公共电极线与第一公共电极线电连接；第二公共电极线接收的电压信号与第三公共电极线接收的电压信号的电压值不同，因此，本发明实施例中第二公共电极线和第三公共电极线的设置能够使得阵列基板的不同区域具有不同的公共电压，能够改善串扰和残像，提高显示品质。
较佳地，包括若干阵列排列的数据线；所述第二公共电极线与所述数据线平行设置，所述第三公共电极线与所述数据线平行设置。
较佳地，包括若干阵列排列的亚像素单元，每一所述亚像素单元均包括薄膜晶体管，还包括若干公共电极连接线；
所述第二公共电极线包括若干段第二子公共电极线，相邻两所述第二子公共电极线之间的区域与所述薄膜晶体管的区域对应，相邻的所述第二子公共电极线通过所述公共电极连接线跨接；或，
所述第三公共电极线包括若干段第三子公共电极线，相邻两所述第三子公共电极线之间的区域与所述薄膜晶体管的区域对应，相邻的所述第三子公共电极线通过所述公共电极连接线跨接。
较佳地，包括若干阵列排列的亚像素单元，每一所述亚像素单元均包括薄膜晶体管，还包括若干第一公共电极连接线和若干第二公共电极连接线；
所述第二公共电极线包括若干段第二子公共电极线，相邻两所述第二子公共电极线之间的区域与所述薄膜晶体管的区域对应，相邻的所述第二子公共电极线通过所述第一公共电极连接线跨接；
所述第三公共电极线包括若干段第三子公共电极线，相邻两所述第三子公共电极线之间的区域与所述薄膜晶体管的区域对应，相邻的所述第三子公共电极线通过所述第二公共电极连接线跨接。
较佳地，所述第二公共电极线呈折线分布，所述第三公共电极线呈折线分布。
较佳地，包括若干阵列排列的数据线和亚像素单元，每一所述亚像素单元均包括薄膜晶体管；
所述第二公共电极线在部分区域沿平行所述数据线的方向分布，在部分区域沿平行所述栅极线的方向分布，以使得所述第二公共电极线避开所述薄膜晶体管；
所述第三公共电极线在部分区域沿平行所述数据线的方向分布，在部分区域沿平行所述栅极线的方向分布，以使得所述第三公共电极线避开所述薄膜晶体管。
较佳地，包括若干阵列排列的亚像素单元，至少部分所述亚像素单元对应的区域设置有所述第二公共电极线和/或所述第三公共电极线。
较佳地，还包括第二栅极线，所述第二栅极线和所述栅极线位于同一行所述亚像素单元的异侧；
每一行连接在同一条数据线上的相邻两个所述亚像素单元分别与该亚像素单元两侧分布的所述第二栅极线和所述栅极线连接。
较佳地，包括位于所述第二公共电极线和所述第一公共电极线之间的第一绝缘层、位于所述第三公共电极线和所述第一公共电极线之间的第二绝缘层；
所述第二公共电极线通过贯穿所述第一绝缘层的第一过孔与所述第一公共电极线电连接，所述第三公共电极线通过贯穿所述第二绝缘层的第二过孔与所述第一公共电极线电连接；
第一亚像素单元所在区域对应所述第一过孔，第二亚像素单元所在区域对应所述第二过孔；
所述第一亚像素单元与所述第二亚像素单元为位置不同的亚像素单元。
较佳地，包括位于所述第二公共电极线和所述第一公共电极线之间的第一绝缘层、位于所述第三公共电极线和所述第一公共电极线之间的第二绝缘层；
所述第二公共电极线通过贯穿所述第一绝缘层的第一过孔与所述第一公共电极线电连接，所述第三公共电极线通过贯穿所述第二绝缘层的第二过孔与所述第一公共电极线电连接；
所述第一过孔和所述第二过孔在行方向上交替分布，所述第一过孔和所述第二过孔在列方向上交错分布。
较佳地，包括位于所述第二公共电极线和所述第一公共电极线之间的第一绝缘层、位于所述第三公共电极线和所述第一公共电极线之间的第二绝缘层；
所述第二公共电极线通过贯穿所述第一绝缘层的第一过孔与所述第一公共电极线电连接，所述第三公共电极线通过贯穿所述第二绝缘层的第二过孔与所述第一公共电极线电连接；
所述第一过孔与所述第二过孔分别位于不同行。
较佳地，每一所述亚像素单元均包括像素电极；
所述第二公共电极线在所述衬底基板上的正投影区域与设置有所述第二公共电极线的亚像素单元包括的像素电极在所述衬底基板上的正投影区域存在重叠区域；和/或，
所述第三公共电极线在所述衬底基板上的正投影区域与设置有所述第三公共电极线的亚像素单元包括的像素电极在所述衬底基板上的正投影区域存在重叠区域。
较佳地，包括若干阵列排列的数据线；所述第一公共电极线与所述栅极线同层设置；所述第二公共电极线与所述第三公共电极线同层绝缘设置，且所述第二公共电极线和所述第三公共电极线与所述数据线同层设置。
本发明实施例还提供了一种显示面板，该显示装置包括上述的阵列基板。
本发明实施例还提供了一种显示装置，该显示装置包括上述的显示面板。
附图说明
图1为本发明实施例提供的一种阵列基板的结构示意图；
图2为本发明实施例一提供的一种阵列基板的结构示意图；
图3为本发明实施例二提供的一种阵列基板的结构示意图；
图4为本发明实施例三提供的一种阵列基板的结构示意图；
图5为本发明实施例四提供的一种阵列基板的结构示意图；
图6为本发明实施例五提供的一种阵列基板的结构示意图；
图7为本发明实施例六提供的一种阵列基板的结构示意图；
图8为本发明实施例七提供的一种阵列基板的结构示意图；
图9为本发明实施例八提供的一种阵列基板的结构示意图；
图10为本发明实施例九提供的一种阵列基板的结构示意图。
具体实施方式
本发明实施例提供了一种阵列基板、显示面板、显示装置，用以改善串扰和残像，提高显示品质。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图详细介绍本发明具体实施例提供的阵列基板。
附图中各膜层区域大小、形状不反应各膜层的真实比例，目的只是示意说明本发明内容。
如图1所示，本发明具体实施例提供了一种阵列基板，包括衬底基板(图中未示出)、位于衬底基板上的若干栅极线111，本发明具体实施例提供的阵列基板还包括位于衬底基板上的若干第一公共电极线112、若干第二公共电极线114和若干第三公共电极线115；
第一公共电极线112与栅极线111平行设置，第一公共电极线112位于相邻两条栅极线111之间的区域；
第二公共电极线114与第一公共电极线112绝缘交叉设置，且第二公共电极线114与第一公共电极线112电连接；
第三公共电极线115与第一公共电极线112绝缘交叉设置，且第三公共电极线115与第一公共电极线112电连接；
第二公共电极线114接收的电压信号与第三公共电极线115接收的电压信号的电压值不同。
图1中113表示分布在衬底基板上的数据线，图1中白色圆圈位置处表示第二公共电极线114与第一公共电极线112电连接的位置，以及第三公共电极线115与第一公共电极线112电连接的位置，第二公共电极线114与第一公共电极线112的具体电连接方式，以及第三公共电极线115与第一公共电极线112的具体电连接方式将在下面的具体实施例中详细介绍。
本发明具体实施例提供的阵列基板，由于该阵列基板包括第一公共电极线、第二公共电极线和第三公共电极线，第一公共电极线与栅极线平行设置，第一公共电极线位于相邻两条栅极线之间的区域；第二公共电极线与第一公共电极线电连接，第三公共电极线与第一公共电极线电连接；第二公共电极线接收的电压信号与第三公共电极线接收的电压信号的电压值不同，因此，本发明具体实施例中第二公共电极线和第三公共电极线的设置能够使得阵列基板的不同区域具有不同的公共电压，能够改善串扰和残像，提高显示品质。
下面结合具体的实施例详细的介绍本发明具体实施例提供的阵列基板包括的第一公共电极线、第二公共电极线和第三公共电极线的排布方式。
实施例一：
如图2所示，本发明具体实施例中的第二公共电极线114和第三公共电极线115均与数据线113平行，衬底基板上分布的每一亚像素单元117的边缘区域均设置一第二公共电极线114和一第三公共电极线115，本发明具体实施例中将位于数据线113右侧的公共电极线记为第二公共电极线114，将位于数据线113左侧的公共电极线记为第三公共电极线115。本发明具体实施例中的亚像素单元117可以为红色(R)亚像素单元、绿色亚像素单元(G)或蓝色亚像素单元(B)，当然，在实际应用中，还可以为白色亚像素单元(W)或其它颜色的亚像素单元。
具体实施时，如图2所示，本发明具体实施例中的栅极线111沿行方向平行排列，栅极线111的宽度在1微米(μm)到50μm之间；第一公共电极线112的宽度在1μm到50μm之间，栅极线111和第一公共电极线112的最小间距在1μm到50μm之间；实际生产过程中，优选地，第一公共电极线112和栅极线111在同一次构图工艺中形成，第一公共电极线112和栅极线111由相同厚度的相同金属材料形成，本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀、去除光刻胶的部分或全部过程。
具体实施时，如图2所示，第一公共电极线112和栅极线111采用的金属可以包括：铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)，或者为这些金属组成的合金；第一公共电极线112和栅极线111的厚度在100纳米(nm)到1000nm之间。
具体实施时，如图2所示，本发明具体实施例中的数据线113沿列方向平行排列，数据线113的宽度在1μm到50μm之间；第二公共电极线114的宽度在1μm到50μm之间，第三公共电极线115的宽度在1μm到50μm之间；优选地，数据线113、第二公共电极线114和第三公共电极线115在同一次构图工艺中形成，数据线113、第二公共电极线114和第三公共电极线115由相同厚度的相同金属材料形成。
具体实施时，如图2所示，数据线113、第二公共电极线114和第三公共电极线115采用的金属可以包括：Cu、Al、Mo、Ti、Cr、W任意之一或任意组合；数据线113、第二公共电极线114和第三公共电极线115的厚度在100nm到1000nm之间；第二公共电极线114与数据线的最小间距在1μm到50μm之间，第三公共电极线115与数据线的最小间距在1μm到50μm之间。
具体实施时，如图2所示，栅极线111和数据线113的交叉位置处形成控制亚像素单元117的薄膜晶体管116，薄膜晶体管116包括栅极、半导体有源层、源极和漏极，源极和漏极可以直接接触半导体有源层或半导体有源层表面的掺杂半导体薄膜，也可以通过过孔接触半导体有源层或半导体有源层表面的掺杂半导体薄膜，薄膜晶体管116的具体形成方式与现有技术相同，这里不再赘述。源极和漏极与数据线113在同一次构图工艺中形成，薄膜晶体管116的源极与第二公共电极线114不连接，薄膜晶体管116的源极通过其上钝化层过孔和数据线113电连接，薄膜晶体管116的漏极通过其上钝化层过孔与亚像素单元117中的像素电极118电连接；像素电极118的材料可以是氧化铟锡(ITO)、氧化铟锌(IZO)，或其它类型的透明金属氧化物，像素电极118的厚度在10nm到1000nm之间。
具体实施时，如图2所示，由于薄膜晶体管116的源极与第二公共电极线114位于同一层，因此，薄膜晶体管116的源极在与数据线113连接时，需要在与第二公共电极线114交叉位置处断开，断开位置处通过桥接线的方式实现连接，具体实施时，桥接线可以与像素电极118在同一次构图工艺中形成，像素电极118的具体形成方式，以及像素电极118与薄膜晶体管116的漏极的具体连接方式与现有技术相同，这里不再赘述。
具体地，如图2所示，本发明具体实施例中的阵列基板包括位于第二公共电极线114和第一公共电极线112之间的第一绝缘层(图中未示出)、位于第三公共电极线115和第一公共电极线112之间的第二绝缘层(图中未示出)，第一绝缘层和第二绝缘层可以是氧化硅(SiO2)、氮化硅(SiN)、有机材料或者它们的组合，第一绝缘层和第二绝缘层的厚度在100nm到1000nm之间。
具体地，如图2所示，第二公共电极线114通过贯穿第一绝缘层的第一过孔119与第一公共电极线112电连接，第三公共电极线115通过贯穿第二绝缘层的第二过孔120与第一公共电极线112电连接；具体实施时，第一过孔119和第二过孔120的直径在1μm到50μm之间。
具体地，如图2所示，本发明具体实施例中第一过孔119与第二过孔120分别位于不同行，具体实施时，第二公共电极线114与第一公共电极线112的接触区域(即第一过孔119连接处)位于第2i+1行的第一公共电极线112上，第三公共电极线115与第一公共电极线112的接触区域(即第二过孔120连接处)位于第2i+2行的第一公共电极线112上；其中：i为不小于零的整数。即，本发明具体实施例中，第一过孔119的位置位于同一行的第一公共电极线112上，第二过孔120的位置位于同一行的第一公共电极线112上，并且第一过孔119和第二过孔120不在同一行的第一公共电极线112上，使得第一过孔119和第二过孔120分别形成隔行排列的排布方式。
优选地，本发明具体实施例第二公共电极线114在衬底基板上的正投影区域与设置有第二公共电极线114的亚像素单元117包括的像素电极118在衬底基板上的正投影区域存在重叠区域；和/或，第三公共电极线115在衬底基板上的正投影区域与设置有第三公共电极线115的亚像素单元117包括的像素电极118在衬底基板上的正投影区域存在重叠区域；这样，能够在防止边缘漏光的同时，减少像素电极与数据线之间的寄生电容，因为像素电极发出的电力线大部分终止于数据线两侧的公共电极线上，从而有效降低了串扰。
具体地，如图2所示，本发明具体实施例中第一过孔119和第二过孔120设置的较为密集，这样有利于防止第二公共电极线114与第一公共电极线112的接触不良，并且能够防止第三公共电极线115与第一公共电极线112的接触不良；当然，第一过孔119和第二过孔120也可以不按照图2所示的方式设置，而设置为较稀疏的排布方式，具体实施时，由于人眼对蓝色亚像素不敏感，因此，为了减小公共电极线对像素开口率的影响，本发明具体实施例可以仅在对应彩膜基板的蓝色亚像素区域对应位置设置第二公共电极线与第一公共电极线的过孔连接，以及设置第三公共电极线与第一公共电极线的过孔连接。
本发明具体实施例一中第二公共电极线114接收的电压信号与第三公共电极线115接收的电压信号的电压值不同，由于第二公共电极线114和第三公共电极线115分别连接不同区域的第一公共电极线112，这样使得两个不同区域或者相邻行的亚像素单元具有不同的公共电压，有利于改善串扰和残像，提高显示品质；另外，本发明具体实施例中第二公共电极线114、第三公共电极线115与第一公共电极线112的设置关系，能够使得多条第一公共电极线112形成并联连接方式，因此能够降低公共电极线上的电阻，从而降低了公共电极线上的压降，进而提高了显示的均匀性。
实施例二：
如图3所示，本发明具体实施例二与实施例一的区别主要是：第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式不同。
具体地，如图3所示，本发明具体实施例中的阵列基板包括位于第二公共电极线114和第一公共电极线112之间的第一绝缘层(图中未示出)、位于第三公共电极线115和第一公共电极线112之间的第二绝缘层(图中未示出)，第二公共电极线114通过贯穿第一绝缘层的第一过孔119与第一公共电极线112电连接，第三公共电极线115通过贯穿第二绝缘层的第二过孔120与第一公共电极线112电连接。
具体地，如图3所示，第一过孔119和第二过孔120在行方向上交替分布，第一过孔119和第二过孔120在列方向上交错分布；具体实施时，同一亚像素单元117所在区域对应第一过孔119和第二过孔120，与该亚像素单元117相邻的亚像素单元117所在区域不对应第一过孔119和第二过孔120；相邻亚像素单元117所在区域对应的第二公共电极线114与第一公共电极线112的接触区域分别位于相邻的两条第一公共电极线112上；相邻亚像素单元117所在区域对应的第三公共电极线115与第一公共电极线112的接触区域分别位于相邻的两条第一公共电极线112上。
具体实施时，如图3所示，第i条数据线113右侧的第二公共电极线114与第j条第一公共电极线112电连接，第i+1条数据线113左侧的第三公共电极线115与第j条第一公共电极线112电连接，且其中第i+1条数据线113右侧的第二公共电极线114与第j+1条第一公共电极线112电连接，第i+2条数据线113左侧的第三公共电极线115与第j+1条第一公共电极线112电连接；其中，i和j为大于等于1的正整数。
实施例三：
如图4所示，本发明具体实施例三与实施例一的主要区别是：第二公共电极线114或第三公共电极线115的具体设置方式不同。
具体地，如图4所示，本发明具体实施例中的阵列基板还包括若干公共电极连接线121，第二公共电极线114和第三公共电极线115均与数据线113平行，每一亚像素单元117的边缘区域均设置一第二公共电极线114和一第三公共电极线115。
具体地，如图4所示，第二公共电极线114包括若干段第二子公共电极线1140，相邻两第二子公共电极线1140之间的区域与薄膜晶体管116的区域对应，相邻的第二子公共电极线1140通过公共电极连接线121跨接；或，第三公共电极线115包括若干段第三子公共电极线，相邻两第三子公共电极线之间的区域与薄膜晶体管116的区域对应，相邻的第三子公共电极线通过公共电极连接线跨接；图4中仅示出了第二公共电极线114包括若干段第二子公共电极线1140的情况。
具体实施时，第二子公共电极线1140与公共电极连接线121之间设置有绝缘层，公共电极连接线121通过贯穿该绝缘层的过孔将间断分布的第二子公共电极线1140连接，使得第二子公共电极线1140成为连续的导线，优选地，本发明具体实施例中的公共电极连接线121采用与像素电极118相同厚度的导电薄膜材料，在同一次光刻工艺中形成。
由于本发明具体实施例中相邻两第二子公共电极线1140之间的区域与亚像素单元117包括的薄膜晶体管116的位置对应，这样能够使得第二公共电极线114或第三公共电极线115避开薄膜晶体管116，这种情况下，薄膜晶体管116的源极可以直接与数据线113电连接。
如图4所示，本发明具体实施例三中第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式与实施例一相同，第一过孔119和第二过孔120分别形成隔行排列的排布方式。
实施例四：
如图5所示，本发明具体实施例四与实施例三的区别主要是：第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式不同。
具体地，如图5所示，本发明具体实施例四中第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式与本发明具体实施例二中第二公共电极线114与第一公共电极线112的连接方式相同，具体地，同一亚像素单元117所在区域对应第一过孔119和第二过孔120，与该亚像素单元117相邻的亚像素单元117所在区域不对应第一过孔119和第二过孔120。
实施例五：
如图6所示，本发明具体实施例五与实施例一的主要区别是：第二公共电极线114或第三公共电极线115的具体设置方式，以及薄膜晶体管116的设置位置，以及栅极线112的设置方式不同。
具体地，如图6所示，本发明具体实施例中的阵列基板还包括第一公共电极连接线122和第二公共电极连接线123，第二公共电极线114和第三公共电极线115均与数据线113平行，每一亚像素单元117的边缘区域均设置一第二公共电极线114或一第三公共电极线115。
具体地，如图6所示，第二公共电极线114包括若干段第二子公共电极线1140，相邻两第二子公共电极线1140之间的区域与薄膜晶体管116的区域对应，相邻的第二子公共电极线1140通过第一公共电极连接线122跨接；第三公共电极线115包括若干段第三子公共电极线1150，相邻两第三子公共电极线1150之间的区域与薄膜晶体管116的区域对应，相邻的第三子公共电极线1150通过第二公共电极连接线123跨接。
具体实施时，第二子公共电极线1140与第一公共电极连接线122之间设置有绝缘层，第一公共电极连接线122通过贯穿该绝缘层的过孔将多段第二子公共电极线1140连接，使得第二子公共电极线1140成为连续的导线；第三子公共电极线1150与第二公共电极连接线123之间设置有绝缘层，第二公共电极连接线123通过贯穿该绝缘层的过孔将多段第三子公共电极线1150连接，使得第三子公共电极线1150成为连续的导线；优选地，本发明具体实施例中的第一公共电极连接线122和第二公共电极连接线123采用与像素电极118相同厚度的导电薄膜材料，在同一次光刻工艺中形成。
具体地，如图6所示，本发明具体实施例五中薄膜晶体管的设置位置，以及栅极线111的设置方式也与实施例一不同，本发明具体实施例中的这种设计方式能够实现薄膜晶体管的源极与数据线113直接连接，本发明具体实施例中的栅极线111采用双栅的设置方式，即：本发明具体实施例中的阵列基板还包括第二栅极线129，第二栅极线129和栅极线111位于同一行亚像素单元117的异侧；每一行连接在同一条数据线113上的相邻两个亚像素单元117分别与该亚像素单元117两侧分布的第二栅极线129和栅极线111连接，这种设计方式能够减少数据线113的数量，降低驱动芯片的成本，有利于实现高分辨率面板，且有利于实现点反转和降低功耗。
具体地，如图6所示，本发明具体实施例五中第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式与实施例一相同，第一过孔119和第二过孔120分别形成隔行排列的排布方式。
实施例六：
如图7所示，本发明具体实施例六与实施例五的区别主要是：第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式不同。
具体地，如图7所示，本发明具体实施例六中第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式与本发明具体实施例二中第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式相同，即：第一过孔119和第二过孔120在行方向上交替分布，第一过孔119和第二过孔120在列方向上交错分布。
具体实施时，如图7所示，相邻的两条数据线113之间的，位于同一行的相邻两个亚像素单元117组成一亚像素单元组70，其中一亚像素单元组70所在区域对应第一过孔119和第二过孔120，与该亚像素单元组70相邻的亚像素单元组70所在区域不对应第一过孔119和第二过孔120。
实施例七：
如图8所示，本发明具体实施例七与实施例一的主要区别是：第二公共电极线114或第三公共电极线115的具体设置方式，以及薄膜晶体管116的设置位置，以及栅极线111的设置方式不同。
具体地，如图8所示，本发明具体实施例七中薄膜晶体管116的设置位置，以及栅极线111的设置方式与实施例五中薄膜晶体管116的设置位置，以及栅极线111的设置方式相同，这里不再赘述。
具体地，如图8所示，本发明具体实施例中的第二公共电极线114呈折线分布，第三公共电极线115呈折线分布；每一亚像素单元117对应的区域均设置一第二公共电极线114或一第三公共电极线115。
具体地，如图8所示，第二公共电极线114在部分区域沿平行数据线113的方向分布，在部分区域沿平行栅极线111的方向分布，以使得第二公共电极线114避开亚像素单元117包括的薄膜晶体管116；第三公共电极线115在部分区域沿平行数据线113的方向分布，在部分区域沿平行栅极线111的方向分布，以使得第三公共电极线115避开薄膜晶体管116；这样，薄膜晶体管的源极可以直接与数据线113电连接。
具体实施时，如图8所示，第二公共电极线114在平行栅极线111的方向分布时，可以沿与第一公共电极线112重叠的区域分布，也可以沿栅极线111和第二栅极线129之间的区域分布；第三公共电极线115在平行栅极线111的方向分布时，可以沿与第一公共电极线112重叠的区域分布，也可以沿栅极线111和第二栅极线129之间的区域分布。
具体地，如图8所示，本发明具体实施例七中第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式与实施例一相同，第一过孔119和第二过孔120分别形成隔行排列的排布方式。
实施例八：
如图9所示，本发明具体实施例八与实施例七的区别主要是：第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式不同。
具体地，如图9所示，本发明具体实施例八中第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式与本发明具体实施例二中第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式相同，即：第一过孔119和第二过孔120在行方向上交替分布，第一过孔119和第二过孔120在列方向上交错分布。
具体实施时，如图9所示，相邻的两条数据线113之间的，位于同一行的相邻两个亚像素单元117组成一亚像素单元组，其中一亚像素单元组所在区域对应第一过孔119和第二过孔120，与该亚像素单元组相邻的亚像素单元组所在区域不对应第一过孔119和第二过孔120。
实施例九：
如图10所示，本发明具体实施例九与实施例七的主要区别是：第二公共电极线114或第三公共电极线115的具体设置方式，以及第二公共电极线114与第一公共电极线112的连接方式，以及第三公共电极线115与第一公共电极线112的连接方式不同。
具体地，如图10所示，本发明具体实施例中的第二公共电极线114呈折线分布，第三公共电极线115呈折线分布；部分亚像素单元117对应的区域设置有第二公共电极线114和第三公共电极线115。
具体实施时，如图10所示，在奇数列(或偶数列)的亚像素单元117对应位置设置第二公共电极线114和第三公共电极线115，每条数据线113的一侧设置有第二公共电极线114和第三公共电极线115，另一侧没有第二公共电极线114和第三公共电极线115。当然，在实际设计时，第二公共电极线114和第三公共电极线115还可以有其它类型的设置方式，如：每条数据线的一侧设置有第二公共电极线或第三公共电极线，另一侧没有第二公共电极线和第三公共电极线，且相邻数据线不在同一侧有公共电极线，使得奇数列(或偶数列)的像素单元没有第二公共电极线和第三公共电极线，对于其它类型的设置方式，本发明在这里不再一一赘述。
具体地，如图10所示，本发明具体实施例中的阵列基板包括位于第二公共电极线114和第一公共电极线112之间的第一绝缘层(图中未示出)、位于第三公共电极线115和第一公共电极线112之间的第二绝缘层(图中未示出)，第二公共电极线114通过贯穿第一绝缘层的第一过孔119与第一公共电极线112电连接，第三公共电极线115通过贯穿第二绝缘层的第二过孔120与第一公共电极线112电连接。
具体地，如图10所示，第二公共电极线114与第一公共电极线112的接触区域(即第一过孔119连接处)对应第一亚像素单元，第三公共电极线115与第一公共电极线112的接触区域(即第二过孔120连接处)所对应第二亚像素单元；第一亚像素单元与第二亚像素单元为位置不同的亚像素单元。
具体实施时，如图10所示，第一过孔119和第二过孔120分别形成隔行排列的排布方式，且第一过孔119和第二过孔120成对出现在列方向相邻的两个亚像素单元117对应的位置，与形成第一过孔119相邻的第二公共电极线114与第一公共电极线111交叉位置处不形成过孔，与形成第二过孔120相邻的第三公共电极线115与第一公共电极线111交叉位置处不形成过孔，且第一过孔119和第二过孔120的过孔对在行方向和列方向相邻的亚像素对应的位置处不连续出现，这样稀疏分布的连接过孔有利于降低过孔工艺中的缺陷发生数量，从而提高良率。
当然，在实际设计时，本发明具体实施例一到实施例八均可以设置稀疏分布的连接过孔，稀疏分布的连接过孔可以与本发明具体实施例九的过孔设置方式相同，当然也可以设置其它类型的稀疏过孔，如：本发明具体实施例可以仅在对应彩膜基板的蓝色亚像素区域对应位置设置第二公共电极线与第一公共电极线的过孔连接，以及设置第三公共电极线与第一公共电极线的过孔连接。
基于同一发明构思，本发明具体实施例还提供了一种显示面板，该显示面板包括本发明具体实施例提供的上述阵列基板。由于本发明具体实施例在栅极线所在膜层和数据线所在膜层都设置公共电极线，并且通过过孔电连接上下两层的公共电极线，实现公共电极线的多点交叉并联，使得公共电极线形成二维平面的网状连接结构，大大降低了公共电极线上的电阻，从而减少了公共电极线上的压降，进而提高了显示的均匀性；并且，由于第二公共电极线接收的电压信号与第三公共电极线接收的电压信号的电压值不同，因此，本发明具体实施例中第二公共电极线和第三公共电极线的设置能够使得阵列基板的不同区域具有不同的公共电压，能够改善串扰和残像，提高显示品质。
基于同一发明构思，本发明具体实施例还提供了一种显示装置，该显示装置包括本发明具体实施例提供的上述显示面板，该显示装置可以为：手机、平板电脑、液晶电视、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不予赘述。
综上所述，本发明具体实施例提供一种阵列基板，包括衬底基板、位于衬底基板上的若干栅极线、位于衬底基板上的若干第一公共电极线、若干第二公共电极线和若干第三公共电极线；第一公共电极线与栅极线平行设置，第一公共电极线位于相邻两条栅极线之间的区域；第二公共电极线与第一公共电极线绝缘交叉设置，且第二公共电极线与第一公共电极线电连接；第三公共电极线与第一公共电极线绝缘交叉设置，且第三公共电极线与第一公共电极线电连接；第二公共电极线接收的电压信号与第三公共电极线接收的电压信号的电压值不同；由于第二公共电极线接收的电压信号与第三公共电极线接收的电压信号的电压值不同，因此，本发明具体实施例中第二公共电极线和第三公共电极线的设置能够使得阵列基板的不同区域具有不同的公共电压，能够改善串扰和残像，提高显示品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列基板，包括衬底基板、位于所述衬底基板上的若干栅极线，其特征在于，还包括位于所述衬底基板上的若干第一公共电极线、若干第二公共电极线和若干第三公共电极线；
所述第一公共电极线与所述栅极线平行设置，所述第一公共电极线位于相邻两条所述栅极线之间的区域；
所述第二公共电极线与所述第一公共电极线绝缘交叉设置，且所述第二公共电极线与所述第一公共电极线电连接；
所述第三公共电极线与所述第一公共电极线绝缘交叉设置，且所述第三公共电极线与所述第一公共电极线电连接；
所述第二公共电极线接收的电压信号与所述第三公共电极线接收的电压信号的电压值不同。
2.根据权利要求1所述的阵列基板，其特征在于，包括若干阵列排列的数据线；
所述第二公共电极线与所述数据线平行设置，所述第三公共电极线与所述数据线平行设置。
3.根据权利要求2所述的阵列基板，其特征在于，包括若干阵列排列的亚像素单元，每一所述亚像素单元均包括薄膜晶体管，还包括若干公共电极连接线；
所述第二公共电极线包括若干段第二子公共电极线，相邻两所述第二子公共电极线之间的区域与所述薄膜晶体管的区域对应，相邻的所述第二子公共电极线通过所述公共电极连接线跨接；或，
所述第三公共电极线包括若干段第三子公共电极线，相邻两所述第三子公共电极线之间的区域与所述薄膜晶体管的区域对应，相邻的所述第三子公共电极线通过所述公共电极连接线跨接。
4.根据权利要求2所述的阵列基板，其特征在于，包括若干阵列排列的亚像素单元，每一所述亚像素单元均包括薄膜晶体管，还包括若干第一公共电极连接线和若干第二公共电极连接线；
所述第二公共电极线包括若干段第二子公共电极线，相邻两所述第二子公共电极线之间的区域与所述薄膜晶体管的区域对应，相邻的所述第二子公共电极线通过所述第一公共电极连接线跨接；
所述第三公共电极线包括若干段第三子公共电极线，相邻两所述第三子公共电极线之间的区域与所述薄膜晶体管的区域对应，相邻的所述第三子公共电极线通过所述第二公共电极连接线跨接。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二公共电极线呈折线分布，所述第三公共电极线呈折线分布。
6.根据权利要求5所述的阵列基板，其特征在于，包括若干阵列排列的数据线和亚像素单元，每一所述亚像素单元均包括薄膜晶体管；
所述第二公共电极线在部分区域沿平行所述数据线的方向分布，在部分区域沿平行所述栅极线的方向分布，以使得所述第二公共电极线避开所述薄膜晶体管；
所述第三公共电极线在部分区域沿平行所述数据线的方向分布，在部分区域沿平行所述栅极线的方向分布，以使得所述第三公共电极线避开所述薄膜晶体管。
7.根据权利要求2-6任一项所述的阵列基板，其特征在于，包括若干阵列排列的亚像素单元，至少部分所述亚像素单元对应的区域设置有所述第二公共电极线和/或所述第三公共电极线。
8.根据权利要求7所述的阵列基板，其特征在于，还包括第二栅极线，所述第二栅极线和所述栅极线位于同一行所述亚像素单元的异侧；
每一行连接在同一条数据线上的相邻两个所述亚像素单元分别与该亚像素单元两侧分布的所述第二栅极线和所述栅极线连接。
9.根据权利要求8所述的阵列基板，其特征在于，包括位于所述第二公共电极线和所述第一公共电极线之间的第一绝缘层、位于所述第三公共电极线和所述第一公共电极线之间的第二绝缘层；
所述第二公共电极线通过贯穿所述第一绝缘层的第一过孔与所述第一公共电极线电连接，所述第三公共电极线通过贯穿所述第二绝缘层的第二过孔与所述第一公共电极线电连接；
第一亚像素单元所在区域对应所述第一过孔，第二亚像素单元所在区域对应所述第二过孔；
所述第一亚像素单元与所述第二亚像素单元为位置不同的亚像素单元。
10.根据权利要求2-6、8任一项所述的阵列基板，其特征在于，包括位于所述第二公共电极线和所述第一公共电极线之间的第一绝缘层、位于所述第三公共电极线和所述第一公共电极线之间的第二绝缘层；
所述第二公共电极线通过贯穿所述第一绝缘层的第一过孔与所述第一公共电极线电连接，所述第三公共电极线通过贯穿所述第二绝缘层的第二过孔与所述第一公共电极线电连接；
所述第一过孔和所述第二过孔在行方向上交替分布，所述第一过孔和所述第二过孔在列方向上交错分布。
11.根据权利要求2-6、8任一项所述的阵列基板，其特征在于，包括位于所述第二公共电极线和所述第一公共电极线之间的第一绝缘层、位于所述第三公共电极线和所述第一公共电极线之间的第二绝缘层；
所述第二公共电极线通过贯穿所述第一绝缘层的第一过孔与所述第一公共电极线电连接，所述第三公共电极线通过贯穿所述第二绝缘层的第二过孔与所述第一公共电极线电连接；
所述第一过孔与所述第二过孔分别位于不同行。
12.根据权利要求7所述的阵列基板，其特征在于，每一所述亚像素单元均包括像素电极；
所述第二公共电极线在所述衬底基板上的正投影区域与设置有所述第二公共电极线的亚像素单元包括的像素电极在所述衬底基板上的正投影区域存在重叠区域；和/或，
所述第三公共电极线在所述衬底基板上的正投影区域与设置有所述第三公共电极线的亚像素单元包括的像素电极在所述衬底基板上的正投影区域存在重叠区域。
13.根据权利要求1所述的阵列基板，其特征在于，包括若干阵列排列的数据线；所述第一公共电极线与所述栅极线同层设置；所述第二公共电极线与所述第三公共电极线同层绝缘设置，且所述第二公共电极线和所述第三公共电极线与所述数据线同层设置。
14.一种显示面板，其特征在于，包括权利要求1-13任一项所述的阵列基板。
15.一种显示装置，其特征在于，包括权利要求14所述的显示面板。
CN201710790705.1A 2017-09-05 2017-09-05 一种阵列基板、显示面板、显示装置 Pending CN107357105A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710790705.1A CN107357105A (zh) 2017-09-05 2017-09-05 一种阵列基板、显示面板、显示装置
JP2019563222A JP2020532755A (ja) 2017-09-05 2018-07-25 アレイ基板、ディスプレイパネル、ディスプレイデバイス
US16/477,915 US10725356B2 (en) 2017-09-05 2018-07-25 Array substrate, display panel and display apparatus
PCT/CN2018/096960 WO2019047627A1 (zh) 2017-09-05 2018-07-25 阵列基板、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710790705.1A CN107357105A (zh) 2017-09-05 2017-09-05 一种阵列基板、显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN107357105A true CN107357105A (zh) 2017-11-17

Family

ID=60290560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710790705.1A Pending CN107357105A (zh) 2017-09-05 2017-09-05 一种阵列基板、显示面板、显示装置

Country Status (4)

Country Link
US (1) US10725356B2 (zh)
JP (1) JP2020532755A (zh)
CN (1) CN107357105A (zh)
WO (1) WO2019047627A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109143705A (zh) * 2018-09-18 2019-01-04 深圳市华星光电技术有限公司 提高显示清晰度的面板
CN109375431A (zh) * 2018-10-26 2019-02-22 深圳市华星光电技术有限公司 一种显示面板及显示装置
WO2019047627A1 (zh) * 2017-09-05 2019-03-14 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN109541864A (zh) * 2018-12-17 2019-03-29 深圳市华星光电技术有限公司 一种阵列基板
CN109920829A (zh) * 2019-03-21 2019-06-21 深圳市华星光电半导体显示技术有限公司 Oled背板及其制作方法
CN110264893A (zh) * 2019-06-18 2019-09-20 上海天马微电子有限公司 一种显示面板及显示装置
CN110531548A (zh) * 2019-07-31 2019-12-03 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板
WO2020088279A1 (zh) * 2018-10-31 2020-05-07 京东方科技集团股份有限公司 显示基板及显示装置
CN111413846A (zh) * 2020-04-21 2020-07-14 Tcl华星光电技术有限公司 一种掩膜板、显示面板及其制备方法
CN111697010A (zh) * 2020-07-15 2020-09-22 武汉华星光电技术有限公司 显示面板及其制备方法、显示装置
WO2023240796A1 (zh) * 2022-06-15 2023-12-21 昆山国显光电有限公司 显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102595916B1 (ko) * 2018-03-09 2023-10-31 삼성디스플레이 주식회사 표시장치
CN112908156B (zh) * 2019-12-04 2022-09-16 友达光电股份有限公司 像素阵列基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506719A (zh) * 2002-12-10 2004-06-23 ������������ʽ���� 液晶显示装置及其驱动方法
CN102023429A (zh) * 2009-09-17 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造和断线修复方法
CN103135849A (zh) * 2009-02-02 2013-06-05 苹果公司 在显示模式和触摸模式间切换的显示设备及其方法和系统
US20140118651A1 (en) * 2012-10-30 2014-05-01 Japan Display Inc. Liquid crystal display device
CN104142593A (zh) * 2014-07-16 2014-11-12 京东方科技集团股份有限公司 阵列基板及显示装置
CN105867033A (zh) * 2016-06-13 2016-08-17 厦门天马微电子有限公司 阵列基板以及液晶显示面板
US20160320675A1 (en) * 2015-04-29 2016-11-03 Samsung Display Co., Ltd. Liquid crystal display device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525018B2 (ja) * 1996-11-15 2004-05-10 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス型液晶表示装置
JP2002318553A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 自己発光型表示装置
JP3985788B2 (ja) * 2004-01-22 2007-10-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006030635A (ja) * 2004-07-16 2006-02-02 Sony Corp 表示装置
JP2006113110A (ja) * 2004-10-12 2006-04-27 Seiko Epson Corp 電気光学装置及び電子機器
US8035765B2 (en) * 2006-11-13 2011-10-11 Hannstar Display Corp. TFT array substrate, LCD panel and liquid crystal display
JP2008209864A (ja) * 2007-02-28 2008-09-11 Hitachi Displays Ltd 有機ｅｌ表示装置
US8125603B2 (en) * 2007-05-17 2012-02-28 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device and method for fabricating the same
EP2023195B1 (en) * 2007-08-09 2017-04-05 LG Display Co., Ltd. Liquid crystal display device
KR100882699B1 (ko) * 2007-08-29 2009-02-06 삼성모바일디스플레이주식회사 액정 표시장치 및 그의 구동방법
US7977678B2 (en) * 2007-12-21 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP2011123184A (ja) * 2009-12-09 2011-06-23 Sony Corp 表示装置及び表示装置の製造方法、並びに、表示装置の駆動方法
KR20130008166A (ko) * 2011-07-12 2013-01-22 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR101805923B1 (ko) * 2011-08-04 2017-12-08 엘지디스플레이 주식회사 터치센서 일체형 표시장치
KR101874424B1 (ko) * 2011-09-05 2018-07-06 삼성디스플레이 주식회사 표시 장치용 배향막, 표시 장치용 배향막을 포함하는 액정 표시 장치, 표시 장치용 배향막 처리 방법 및 처리 장치
JP2014021196A (ja) * 2012-07-13 2014-02-03 Japan Display Inc 液晶表示装置
TWI487988B (zh) * 2013-05-22 2015-06-11 Au Optronics Corp 液晶顯示面板
CN103543563B (zh) 2013-10-23 2016-01-20 南京中电熊猫液晶显示科技有限公司 一种高开口光配向像素结构
CN104880876A (zh) * 2015-06-18 2015-09-02 京东方科技集团股份有限公司 阵列基板、阵列基板的数据线开路修复方法以及显示装置
CN104914640A (zh) * 2015-06-26 2015-09-16 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN106249498B (zh) * 2016-10-18 2019-07-16 深圳市华星光电技术有限公司 一种像素结构及液晶显示面板
CN107357105A (zh) 2017-09-05 2017-11-17 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506719A (zh) * 2002-12-10 2004-06-23 ������������ʽ���� 液晶显示装置及其驱动方法
CN103135849A (zh) * 2009-02-02 2013-06-05 苹果公司 在显示模式和触摸模式间切换的显示设备及其方法和系统
CN102023429A (zh) * 2009-09-17 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造和断线修复方法
US20140118651A1 (en) * 2012-10-30 2014-05-01 Japan Display Inc. Liquid crystal display device
CN104142593A (zh) * 2014-07-16 2014-11-12 京东方科技集团股份有限公司 阵列基板及显示装置
US20160320675A1 (en) * 2015-04-29 2016-11-03 Samsung Display Co., Ltd. Liquid crystal display device
CN105867033A (zh) * 2016-06-13 2016-08-17 厦门天马微电子有限公司 阵列基板以及液晶显示面板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725356B2 (en) 2017-09-05 2020-07-28 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus
WO2019047627A1 (zh) * 2017-09-05 2019-03-14 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN109143705A (zh) * 2018-09-18 2019-01-04 深圳市华星光电技术有限公司 提高显示清晰度的面板
CN109375431A (zh) * 2018-10-26 2019-02-22 深圳市华星光电技术有限公司 一种显示面板及显示装置
WO2020088279A1 (zh) * 2018-10-31 2020-05-07 京东方科技集团股份有限公司 显示基板及显示装置
US11598998B2 (en) 2018-10-31 2023-03-07 Boe Technology Group Co., Ltd. Display substrate and display device
CN109541864A (zh) * 2018-12-17 2019-03-29 深圳市华星光电技术有限公司 一种阵列基板
WO2020124836A1 (zh) * 2018-12-17 2020-06-25 深圳市华星光电技术有限公司 一种阵列基板
CN109920829A (zh) * 2019-03-21 2019-06-21 深圳市华星光电半导体显示技术有限公司 Oled背板及其制作方法
CN110264893A (zh) * 2019-06-18 2019-09-20 上海天马微电子有限公司 一种显示面板及显示装置
CN110531548A (zh) * 2019-07-31 2019-12-03 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板
CN111413846A (zh) * 2020-04-21 2020-07-14 Tcl华星光电技术有限公司 一种掩膜板、显示面板及其制备方法
CN111697010A (zh) * 2020-07-15 2020-09-22 武汉华星光电技术有限公司 显示面板及其制备方法、显示装置
CN111697010B (zh) * 2020-07-15 2022-11-08 武汉华星光电技术有限公司 显示面板及其制备方法、显示装置
WO2023240796A1 (zh) * 2022-06-15 2023-12-21 昆山国显光电有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
JP2020532755A (ja) 2020-11-12
US20190369452A1 (en) 2019-12-05
US10725356B2 (en) 2020-07-28
WO2019047627A1 (zh) 2019-03-14

Similar Documents

Publication Publication Date Title
CN107357105A (zh) 一种阵列基板、显示面板、显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN104216183B (zh) 一种阵列基板及其制备方法、显示装置
CN103488008B (zh) 阵列基板及其驱动方法、显示装置
CN106024809B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN104914640A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN105093750B (zh) Tft阵列基板结构及其制作方法
TW201213945A (en) Liquid crystal display
JP2002287163A (ja) 液晶表示装置及びその製造方法
CN107479287A (zh) 阵列基板及其制作方法
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN107272292A (zh) 一种显示基板、显示面板及显示装置
CN106094272A (zh) 一种显示基板、其制作方法及显示装置
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN206074968U (zh) 阵列基板及显示装置
CN104049430A (zh) 一种阵列基板、显示装置及其制造方法
CN107561800A (zh) 一种阵列基板、显示面板和显示装置
US11598998B2 (en) Display substrate and display device
WO2018223430A1 (zh) 阵列基板及其制造方法、显示面板
CN110018600A (zh) 阵列基板及液晶显示面板
CN103345092A (zh) 阵列基板及其制作方法、显示装置
GB2557159A (en) Array substrate, liquid crystal display panel, and liquid crystal display device
CN104730781A (zh) Ads阵列基板及其制作方法、显示装置
CN108254983A (zh) 显示基板及其制备方法、触控显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171117

RJ01 Rejection of invention patent application after publication