KR20080003176A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080003176A
KR20080003176A KR1020060118092A KR20060118092A KR20080003176A KR 20080003176 A KR20080003176 A KR 20080003176A KR 1020060118092 A KR1020060118092 A KR 1020060118092A KR 20060118092 A KR20060118092 A KR 20060118092A KR 20080003176 A KR20080003176 A KR 20080003176A
Authority
KR
South Korea
Prior art keywords
line
electrode
gate line
liquid crystal
display device
Prior art date
Application number
KR1020060118092A
Other languages
English (en)
Other versions
KR101327836B1 (ko
Inventor
카즈요시 나가야마
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Publication of KR20080003176A publication Critical patent/KR20080003176A/ko
Application granted granted Critical
Publication of KR101327836B1 publication Critical patent/KR101327836B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 라인과 공통라인 사이의 극간(隙間)으로부터의 광 리크(leak) 발생을 억제하여 표시품질의 향상을 이룬다.
게이트 라인과 데이터 라인이 서로 교차하여 화소영역을 정의하는 액정표시장치에서, 상기 화소영역의 상기 게이트 라인과 데이터 라인의 교차부 근접에 형성되고, 상기 게이트 라인에 접속된 게이트 전극과, 상기 데이터 라인에 접속된 드레인 전극과, 상기 화소영역에 형성된 화소 ITO 전극에 접속된 소스 전극을 갖는 트랜지스터와, 상기 화소영역에 형성된 공통라인과, 상기 게이트 라인과 상기 공통라인 사이에 형성되고, 백라이트 광을 차광하는 차광수단을 구비하고 있다.
백라이트, TFT, 차폐수단, 게이트 라인, 데이터 라인, 공통라인

Description

액정표시장치{Liquid Crystal Display Device}
도 1은 종래의 액정표시장치의 구성을 나타낸 평면도이다.
도 2는 종래의 액정표시장치의 구성을 나타낸 단면도이다.
도 3은 본 발명의 실시형태에 관한 액정표시장치의 구성을 나타낸 평면도이다.
도 4는 본 발명의 실시형태에 관한 액정표시장치의 구성을 나타낸 단면도이다.
도 5는 봉 발명의 실시형태에 관한 액정표시장치의 변형예의 구성을 나타낸 평면도이다.
도 6은 본 발명의 실시형태에 의한 액정표시장치의 제조공정을 나타낸 설명도이다.
도 7은 본 발명의 실시형태에 의한 액정표시장치의 제조공정을 나타낸 설명도이다.
도 8은 본 발명의 실시형태에 의한 액정표시장치의 제조공정을 나타낸 설명도이다.
도 9는 본 발명의 실시형태에 의한 액정표시장치의 제조공정을 나타낸 설명도이다.
도면의 주요 부분에 대한 부호 설명
1,101 : 게이트 라인 2,102 : 데이터 라인
3,103 : 공통라인 4,104 : 화소 ITO 전극
5,105 : 화소 ITO 공통전극 6,106 : 소스 전극
7,107 : 드레인 전극 8,108 : 부하용량
9A,9B,109A,109B : 콘택홀 10,110 : 제 1 글라스 기판
11,111 : 절연막 12,112 : 절연막
13,113 : 배향막 15,115 : 액정
17,117 : 배향막 18,118 : 칼라 필터층
19,119 : 블랙 매트릭스층 20,120 : 제 2 글라스 기판
30,130 : B/L 광 40,41,50,51 : 차폐수단
본 발명은 액정표시장치에 관한 것으로 특히, 투과형 및 반투과형의 액정표시장치에 관한 것이다.
도 1은 종래의 액정표시장치의 구성을 나타낸 도면이다.
도 1에서, 101은 게이트 라인, 102는 데이터 라인, 103은 공통라인, 104는 화소 ITO 전극, 105는 화소 ITO 공통전극, 106 및 107은 박막트랜지스터(이하, TFT라 한다)를 구성하는 소스 전극 및 드레인 전극, 108은 부하용량, 109A 및 109B는 콘택홀이다.
그리고 상세한 설명에서는 데이터 라인(102)에 접속되는 것이 드레인 전극(107)이고, 화소영역에 형성된 화소 ITO 전극(105)에 접속되는 것이 소스 전극(106)이다.
또한, 부하용량(108)은 도 1의 빗금친 부분 즉, 공통라인(103)과 TFT의 소스 전극(106)의 겹친 부분과, 공통라인(103)과 화소 ITO 전극(104)의 겹친 부분을 포함한 부분(다만, TFT의 소스 전극(106) 부분을 제외한다)이다.
도 2는 도 1의 A-A'선에 따른 단면도이다.
도 2에 나타낸 바와 같이, 종래의 액정표시장치는 액정(115)을 개재하여 접합된 칼라 필터 기판(도 2의 상측기판)과 TFT 어레이 기판(도 2의 하측기판)으로 구성된다.
TFT 어레이 기판은 도 2에 나타낸 바와 같이, 제 1 글라스 기판(110)상에 게이트 라인(102)과 공통라인(103)이 서로 일정한 간격을 갖고 형성되어 있다.
또한, 게이트 라인(101) 및 공통라인(103)을 포함한 제 1 글라스 기판(110)의 전면에 절연막(111)이 형성되어 있다. 절연막(111)은 예를 들면, SiOx나 SiNx로 구성된다.
절연막(111)상에는 신호라인인 소스 전극(106) 및 드레인 전극(107)이 형성되어 있다. 소스 전극(106), 드레인 전극(107) 및 게이트 라인(101)의 일부인 게이트 전극은 TFT을 구성한다.
소스 전극(106) 및 드레인 전극(107) 등의 신호라인은 도 2에 나타낸 바와 같이, 복층 구조로 형성되어 구성된다. 소스 전극(106) 및 드레인 전극(107) 등의 신호라인을 포함한 전면의 절연막(111)상에는 SiNx 등으로 구성되는 보호막으로써 절연막(112)이 형성되어 있다.
또한, TFT가 형성되어 있지 않은 영역에 화소 ITO 전극(104)이 형성되어 있다. 또한 절연막(112) 및 화소 ITO 전극(104) 위에는 배향막(113)이 형성되어 있다.
이와 같이 TFT 어레이 기판은 제 1 글라스 기판(110)상에 형성된 게이트 라인(101)과 데이터 라인(102)이 서로 교차하는 것에 의해 정의되는 화소영역과, 화소영역마다 게이트 라인(101)과 데이터 라인(102)의 교차부 근접에 형성된 TFT와, 화소영역에 형성된 화소 ITO 전극(104)을 구비하고 있다.
TFT는 게이트 라인(101)으로부터의 게이트 신호에 따라 데이터 라인(102)으로부터의 데이터 신호를 부하용량(108)에 일시적으로 기억한다. 이 때에 기억된 데이터 신호는 공통라인(103)에 인가되는 공통전극을 기준으로 한 전압이 된다. 투명 도전층으로 이루어진 화소 ITO 전극(104)은 그 데이터 신호에 의해서 화소 ITO 전극(104)의 전압에 따라 액정(115)을 구동시켜 화소영역에 영상을 비치게 한다.
칼라 필터 어레이 기판은 도 2에 나타낸 바와 같이, 제 2 글라스 기판(120)상에 블랙 매트릭스층(119)이 형성되고, 그 위에 칼라 필터층(118)이 형성되며, 상기 칼라 필터층(118)위에 배향막(117)이 형성되어 있다.
이와 같이, 칼라 필터 기판은 제 2 글라스 기판(120)상에 차례로 형성된 블랙 매트릭스층(119)과 칼라 필터층(118)을 구비하고 있다. 블랙 매트릭스층(119)을 구성하는 블랙 매트릭스는 제 2 글라스 기판(120) 위의 영역을 칼라 필터층(118)이 형성되는 복수의 셀 영역으로 나누고, 인접한 셀 사이의 광 간섭 및 외부 광의 반사를 방지한다.
칼라 필터층(118)은 블랙 매트릭스층(119)에 의해 구분된 셀 영역을 적(R), 녹(G), 청(B)으로 나누어 구성하고, RGB색의 광을 각각 투과시킨다.
유전이방성을 갖는 액정(115)은 화소 ITO 전극(104)의 데이터 신호와 공통전극의 공통전압(Vcom)에 의해 형성된 전계에 따라 회전하고, 광투과율을 조절하는 것에 의해서 계조를 구현한다.
종래의 액정표시장치는 이상과 같이 구성되고 종래의 어레이 패턴에서는 게이트 라인(101)과 공통라인(103)의 극간으로부터, TFT 어레이 기판의 하측 즉, 액정패널의 배면에 배치된 백라이트(이하, B/L라고 한다)로부터의 B/L광(130)이 들어오고, 대향하는 칼라 필터 어레이 기판으로 반사하여 TFT에 조사되어 광 리크의 원인이 되고 있다.
TFT와 같은 반도체층을 이용한 스위칭소자에서는 반도체에 광이 조사되게 되면 케리어(carrier)가 발생하여 오프 전류가 증가하기 때문에, 표시 얼룩(mura), 크로스토크(cross talk), 콘트라스트(contrast) 불량 등이 발생하여 표시 물질이 노화한다.
종래에서는, 광 리크는 그 만큼 문제시되고 있지 않았지만, 최근 비디오 제품 등에서 표면 휘도 500nit가 요구되어 B/L 휘도의 증가에 의해 광 리크가 문제가 되고 있다.
TFT 부분의 광 리크를 방지하기 위한 구조를 갖는 액정표시장치도 제안되고 있다(예를 들면, 특허문헌 1 참조).
특허문헌 1에 기재되어 있는 종래의 액정표시장치에서는 게이트 라인(101)과 공통라인(103) 사이의 극간으로부터의 광 리크는 없고, TFT 부분의 광 리크를 문제로 하고 있다.
특허문헌 1의 액정표시장치는 코스트를 삭감하기 위해 블랙 매트릭스층을 제거한 구성이고, 그 때문에 TFT 부분의 광 리크가 문제가 되기 때문에 TFT의 반도체층과 소스 전극 및 드레인 전극의 겹친 부분에 금속막 등으로 구성된 차광막을 형성하고 있다.
특허문헌 1 일본공개특허 특개평 10-20298호 공보
도 1 및 도 2에 나타낸 종래의 액정표시장치에서는 게이트 라인(101)과 공통라인(103) 사이의 극간에서, TFT 어레이 기판의 하측에 구성되어 있는 B/L로부터의 B/L광(130)이 들어와 대향하는 칼라 필터 기판에서 반사하여 TFT에 조사되어 광 리크의 원이 됨으로써 표시품질의 노화가 일어난다고 하는 문제점이 있었다.
또한, 특허문헌 1에 기재된 종래의 액정표시장치에서는 TFT 부분의 광 리크를 방지하더라도 게이트 라인과 공통라인 사이의 극간으로부터의 광 리크에 관해서는 아무런 대책이 없기 때문에 해당하는 곳으로부터의 광 리크가 발생한다고 하는 문제점이 있었다.
본 발명은 이런 문제점을 해결하기 위한 것으로 게이트 라인과 공통라인 사 이의 극간으로부터의 광 리크 발생을 억제하여 표시물질의 향상을 이루기 위한 액정표시장치를 얻는 것을 목적으로 하고 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치는 게이트 라인과 데이터 라인이 서로 교차하여 화소영역을 정의하는 액정표시장치에서, 상기 화소영역의 상기 게이트 라인과 데이터 라인의 교차부 근접에 형성되고, 상기 게이트 라인에 접속된 게이트 전극과, 상기 데이터 라인에 접속된 드레인 전극과, 상기 화소영역에 형성된 화소 ITO 전극에 접속된 소스 전극을 갖는 트랜지스터와, 상기 화소영역에 형성된 공통라인과, 상기 게이트 라인과 상기 공통라인 사이에 형성되고, 백라이트 광을 차광하는 차광수단을 구비한 것을 특징으로 한다.
도 3은 본 발명의 실시예에 관한 액정표시장치의 구성을 나타낸 도면이다.
도 3에서, 1은 게이트 라인, 2는 데이터 라인, 3은 공통라인, 4는 화소 ITO 전극, 5는 화소 ITO 공통전극, 6 및 7은 TFT를 구성하는 소스 전극 및 드레인 전극, 8은 부하용량, 9A 및 9B는 콘택홀이다.
그리고 부하용량(8)은 도 3의 빗금친 부분 즉, 공통라인(3)과 TFT의 소스 전극(6)의 겹친 부분과, 공통라인(3)과 화소 ITO 전극(4)의 겹친 부분을 합친 부분(다만, TFT의 소스 전극(106) 부분을 제외한다)이다.
도 4는 도 3의 B-B'선에 따른 단면도이다.
도 4에 나타낸 바와 같이, 본 발명의 실시예에 관한 액정표시장치는 액정(15)을 개재하여 접합된 칼라 필터 기판(도 4의 상측기판)과 TFT 어레이 기판(도 4의 하측기판)으로 구성된다.
TFT 어레이 기판은 도 4에 나타낸 바와 같이, 제 1 글라스 기판(10)상에 게이트 라인(1)과 공통라인(3)이 서로 일정한 간격을 갖고 형성되어 있다.
또한, 게이트 라인(1) 및 공통라인(3)을 포함한 제 1 글라스 기판(10)의 전면에 절연막(11)이 형성되어 있다. 절연막(11)은 예를 들면, SiOx나 SiNx로 구성된다.
절연막(11)상에는 신호라인인 소스 전극(6) 및 드레인 전극(7)이 형성됨과 함께 광 리크를 차단하기 위한 차폐수단(40, 41)이 형성되어 있다. 차폐수단(40, 41)에 관해서는 후술한다.
그리고 소스 전극(6), 드레인 전극(7) 및 게이트 라인(1)의 일부인 게이트 전극은 TFT을 구성한다.
소스 전극(6) 및 드레인 전극(7), 차폐수단(40, 41)은 도 4에 나타낸 바와 같이, 복층 구조로 형성되어 구성된다.
도 4의 예에서는 a-Si(아몰퍼스 실리콘), n+, 신호금속의 3층으로 구성되어 있다. 소스 전극(6) 및 드레인 전극(7) 등의 신호라인 및 차광수단(40, 41)을 포함한 전면의 절연막(11)상에는 SiNx 등으로 구성되는 보호막으로써 절연막(12)이 형성되어 있다.
또한, TFT가 형성되어 있지 않은 영역에 화소 ITO 전극(4)이 형성되어 있다. 또한 절연막(12) 및 화소 ITO 전극(4) 위에는 배향막(13)이 형성되어 있다.
칼라 필터 어레이 기판은 도 2에 나타낸 바와 같이, 제 2 글라스 기판(20)상 에 블랙 매트릭스층(19)이 형성되고, 그 위에 칼라 필터층(18)이 형성되며, 상기 칼라 필터층(18)위에 배향막(17)이 형성되어 있다.
블랙 매트릭스층(19)을 구성하는 블랙 매트릭스는 제 2 글라스 기판(20)위에 매트릭스 형태로 형성된다.
이와 같은 블랙 매트릭스는 제 2 글라스 기판(20) 위의 영역을 칼라 필터층(18)이 형성되는 복수의 셀 영역으로 나누고, 인접한 셀 사이의 광 간섭 및 외부 광의 반사를 방지한다.
칼라 필터층(18)은 블랙 매트릭스층(19)에 의해 구분된 셀 영역을 적(R), 녹(G), 청(B)으로 나누어 구성하고, RGB색의 광을 각각 투과시킨다.
상술한 바와 같이 본 실시예에서는 도 1 및 도 4에 도시한 바와 같이, 게이트 라인(1)과 공통라인(3) 사이의 극간 부분에 광 리크를 차폐하기 위해 차폐수단(40, 41)이 형성되어 있다.
차폐수단(40, 41)은 소스 전극(6) 및 드레인 전극(7)과 동일한 재료로 구성되고, 그들을 형성하는 동일 마스크 공정에서 동시에 형성된다.
다른 구성 및 동작에 관해서는 도 1 및 도 2에 나타낸 구성과 기본적으로 동일하기 때문에 그들에 관한 기재를 참조하여 여기서는 생략한다.
이와 같이, 본 실시예에서는 게이트 라인(1)과 공통라인(3)의 극간으로부터 침입하는 B/L 광(30)을 플로팅의 신호라인으로부터 구성된 차폐수단(40, 41)에 의해 차광하도록 했기 때문에, TFT에 조사되는 B/L 광을 대폭으로 줄일 수 있어 광 리크 대책을 행할 수 있다.
도 5는 본 실시예에 관한 변형예를 나타낸 단면도이다. 이 변형예에서는 도 5에 나타낸 바와 같이, 도 4에 나타낸 차폐수단(40, 41) 대신에, 차폐수단(50, 51)을 형성하고 있다.
차폐수단(50, 51)은 절연막(11)을 개재하여 게이트 라인(1)과 공통라인(3)에 일 부분이 수평방향으로 겹쳐지도록 배치되어 있다. 즉, 차폐수단(50, 51)은 게이트 라인(1)과 공통라인(3) 사이의 극간보다도 큰 폭을 가지고 있고, 게이트 라인(1) 및 공통라인(3)과 수평방향으로 오버랩(overlap)하는 곳을 가지고 있다.
그리고 차폐수단(50, 51)은 차폐수단(40, 41)과 동일하게 소스 전극(6) 및 드레인 전극(7)과 동일 재료로 구성되고, 그들을 형성하는 동일 마스크 공정에서 동시에 형성된다. 다른 구성에 관해서는 상술한 도 3 및 도 4와 동일하다.
이상과 같이 도 5의 변형예에서는 차폐수단(50, 51)을 게이트 라인(1) 및 공통라인(3)에 겹치도록 배치했기 때문에 보다 한층 차광 효과를 얻을 수 있다. 또한 차폐수단(50, 51)은 플로팅의 신호라인으로부터 구성되어 있기 때문에 전기적으로 문제를 일으키지 않는다.
도 6 내지 도 9는 본 발명의 실시예에서 TFT 어레이 기판의 제조공정을 나타낸 도면이다.
본 실시예에 관한 TFT 어레이 기판은 복수의 마스크 공정을 이용하여 형성한다.
하나의 마스크 공정은 포토레지스트 도포 공정, 마스크 맞춤 공정, 노광공정, 현상공정, 에칭 공정, 포토레지스트 제거공정, 검사공정 등의 복수의 공정을 포함한다. 마스크 공정에 관해서는 일반적인 기존의 방법으로 진행하기 때문에, 여기서는 상세한 설명은 생략한다.
먼저, 도 6에 나타낸 바와 같이, 제 1 마스크 공정에 의해, 제 1 글라스 기판(10)상에 게이트 라인(1)과 공통라인(3)을 형성한다. 그리고 도 6의 굵은 부분이 제 1 마스크 공정으로 형성되는 부재이고, 세선(細線)에서 나타낸 것은 이 시점에서는 또한 형성되고 있지 않지만, 참고로 실선으로 기재하고 있다.
도 7 내지 도 8에서도 동일하고, 굵은 선 부분이 그 때의 마스크 공정으로 형성된 것이고, 세선 부분은 전 마스크 공정 또는 후 마스크 공정으로 형성된 부재이다.
이어, 도 7에 나타낸 바와 같이, 제 2 마스크 공저에 의해, 데이터 라인(2), 소스 전극(6), 드레인 전극(7), 차폐수단(40, 41) 및 공통라인(3)상에 부하용량(8)을 형성한다. 소스 전극(6) 및 드레인 전극(7)의 복층은 하프톤(halftone) 노광에 의해 형성한다.
이어, 도 8에 나타낸 바와 같이, 제 3 마스크 공정에 의해, 콘택홀(9A, 9B)을 형성한다. 콘택홀(9A)은 화소 ITO 전극(4)과 TFT의 소스 전극(6)을 전기적으로 접속하기 위한 것이고, 콘택홀(9B)은 공통라인(3)과 화소 ITO 공통전극(5)을 전기적으로 접속하기 위한 것이다.
이어, 도 9에 나타낸 바와 같이, 제 4 마스크 공정에 의해 화소 ITO 공통전극(5)과 화소 ITO 전극(4)을 형성한다.
이와 같이 하여 본 실시예에 관한 TFT 어레이 기판은 복수의 마스크 공정을 이용하여 형성된다.
이상과 같이, 본 실시예에 관한 액정표시장치에 있어서는 게이트 라인(1)과 공통라인(3) 사이에, 플로팅의 신호라인으로 구성된 차폐수단(40,41 혹은 50,51)을 형성함으로써 게이트 라인(1)과 공통라인(3)의 극간으로부터 들어오는 B/L 광(30)을 차폐할 수 있고, TFT에 조사되는 광을 대폭으로 삭감하는 것에 가능하다.
이것에 의해 표시얼룩, 크로스토크, 콘트라스트 불량 등의 발생을 억제하여 표시품질을 향상시킬 수 있다.
또한, 차폐수단(40,41 혹은 50,51)은 TFT를 구성하는 소스 전극(6) 및 드레인 전극(7)과 동일 마스크 공정으로 동일 재료에 의해 형성되므로 특별한 공정을 필요로 하지 않고 용이하게 그리고 값싸게 형성할 수 있다.
그리고 도 5의 변형예에 나타낸 바와 같이, 차폐수단(50,51)을 게이트 라인(1) 및 공통라인(3)에 약간 오버랩하도록 배치하면, 보다 한층 광 리크를 방지할 수 있기 때문에 한층 더 표시품질을 향상시킬 수 있다.
이상에서 설명한 바와 같은 본 발명은 게이트 라인과 데이터 라인이 서로 교차하여 화소영역을 정의하는 액정표시장치에서, 상기 화소영역의 게이트 라인과 데이터 라인의 교차부 근접에 형성되고, 상기 게이트 라인에 접속된 게이트 전극과, 상기 데이터 라인에 접속된 드레인 전극과, 상기 화소영역에 형성된 화소 ITO 전극에 접속된 소스 전극을 갖는 트랜지스터와, 상기 화소영역에 형성된 공통라인과, 상기 게이트 라인과 상기 공통라인 사이에 형성되어 백라이트 광을 차광하는 차광 수단을 구비한 액정표시장치이기 때문에 차광수단에 의해 게이트 라인과 공통라인 사이의 극간으로부터의 광 리크 발생을 억제하여 표시품질의 향상을 이룰 수 있다.

Claims (3)

  1. 게이트 라인과 데이터 라인이 서로 교차하여 화소영역을 정의하는 액정표시장치에서,
    상기 화소영역의 상기 게이트 라인과 데이터 라인의 교차부 근접에 형성되고, 상기 게이트 라인에 접속된 게이트 전극과, 상기 데이터 라인에 접속된 드레인 전극과, 상기 화소영역에 형성된 화소 ITO 전극에 접속된 소스 전극을 갖는 트랜지스터와,
    상기 화소영역에 형성된 공통라인과,
    상기 게이트 라인과 상기 공통라인 사이에 형성되고, 백라이트 광을 차광하는 차광수단을 구비한 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 차광수단은 상기 드레인 전극 및 상기 소스 전극과 동일 재료에 의해 구성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 차광수단은 상기 게이트 라인과 상기 공통라인 사이의 극간(隙間)보다 큰 폭을 갖고, 상기 게이트 라인 및 상기 공통라인에 겹치도록 배치되어 있는 것을 특징으로 하는 액정표시장치.
KR1020060118092A 2006-06-30 2006-11-28 액정표시장치 KR101327836B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006181632A JP4131520B2 (ja) 2006-06-30 2006-06-30 液晶表示装置
JPJP-P-2006-00181632 2006-06-30

Publications (2)

Publication Number Publication Date
KR20080003176A true KR20080003176A (ko) 2008-01-07
KR101327836B1 KR101327836B1 (ko) 2013-11-11

Family

ID=39067535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118092A KR101327836B1 (ko) 2006-06-30 2006-11-28 액정표시장치

Country Status (2)

Country Link
JP (1) JP4131520B2 (ko)
KR (1) KR101327836B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810745B2 (en) 2011-09-29 2014-08-19 Samsung Display Co., Ltd. Liquid crystal display
KR20160071528A (ko) * 2014-12-11 2016-06-22 엘지디스플레이 주식회사 수평 전계형 액정 표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102130545B1 (ko) 2013-11-27 2020-07-07 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297346A (ja) * 1992-04-22 1993-11-12 Sharp Corp アクティブマトリクス型液晶表示装置
JP2003287770A (ja) 2002-03-28 2003-10-10 Nec Lcd Technologies Ltd 液晶表示装置
KR100631012B1 (ko) * 2003-12-04 2006-10-04 엘지.필립스 엘시디 주식회사 액정표시소자
KR101049001B1 (ko) * 2004-05-31 2011-07-12 엘지디스플레이 주식회사 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810745B2 (en) 2011-09-29 2014-08-19 Samsung Display Co., Ltd. Liquid crystal display
KR20160071528A (ko) * 2014-12-11 2016-06-22 엘지디스플레이 주식회사 수평 전계형 액정 표시장치

Also Published As

Publication number Publication date
KR101327836B1 (ko) 2013-11-11
JP4131520B2 (ja) 2008-08-13
JP2008009272A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
KR100422567B1 (ko) 액정표시장치
US7576824B2 (en) Liquid crystal display device and method for fabricating the same
KR100262227B1 (ko) 액정표시장치
KR101848827B1 (ko) 액정표시장치
JP4167085B2 (ja) 液晶表示装置
US20140028961A1 (en) Liquid crystal display device
JP4784382B2 (ja) 液晶表示装置
KR20060046241A (ko) 액정표시소자
TWI401512B (zh) 陣列基板及其製造方法與具有該陣列基板之液晶顯示裝置
JP2010134361A (ja) 液晶表示装置
KR101799938B1 (ko) 액정표시장치
KR101802935B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
WO2010131552A1 (ja) 液晶表示装置
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100833420B1 (ko) 픽셀 구조체 및 액정 표시 패널
JP2008076702A (ja) 表示装置の製造方法
KR101327836B1 (ko) 액정표시장치
KR100591234B1 (ko) 액정표시장치
JP2001092378A (ja) アクティブマトリクス基板
KR100672626B1 (ko) 액정패널 및 그 제조방법
KR101432570B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
JPH0481816A (ja) 液晶表示装置
KR101350407B1 (ko) 횡전계형 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6