KR100833420B1 - 픽셀 구조체 및 액정 표시 패널 - Google Patents

픽셀 구조체 및 액정 표시 패널 Download PDF

Info

Publication number
KR100833420B1
KR100833420B1 KR1020060138405A KR20060138405A KR100833420B1 KR 100833420 B1 KR100833420 B1 KR 100833420B1 KR 1020060138405 A KR1020060138405 A KR 1020060138405A KR 20060138405 A KR20060138405 A KR 20060138405A KR 100833420 B1 KR100833420 B1 KR 100833420B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
disposed
line
active device
Prior art date
Application number
KR1020060138405A
Other languages
English (en)
Other versions
KR20070094450A (ko
Inventor
창 천 후안
Original Assignee
우 옵트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우 옵트로닉스 코포레이션 filed Critical 우 옵트로닉스 코포레이션
Publication of KR20070094450A publication Critical patent/KR20070094450A/ko
Application granted granted Critical
Publication of KR100833420B1 publication Critical patent/KR100833420B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 픽셀 구조체를 제공한다. 이 픽셀 구조체는 기판과, 스캔 라인과, 데이터 라인과, 액티브 장치와, 픽셀 전극과, 공통 라인을 포함한다. 액티브 장치는 스캔 라인과 데이터 라인에 전기적으로 접속된다. 픽셀 전극은 액티브 장치에 전기적으로 접속된다. 픽셀 전극은 데이터 라인 위에서 데이터 라인을 가로질러 배치된다. 공통 라인은 픽셀 전극 아래에 배치되며, 픽셀 전극은 공통 라인의 일부를 덮는다.

Description

픽셀 구조체 및 액정 표시 패널{PIXEL STRUCTURE AND LIQUID CRYSTAL DISPLAY PANEL}
도 1은 종래의 박막 트랜지스터 어레이 기판의 상면도.
도 2는 종래의 다른 박막 트랜지스터 어레이 기판의 상면도.
도 3a는 본 발명의 제 1 실시예에 따른 액정 표시 패널의 개략적인 단면도.
도 3b는 도 3a의 액정 표시 패널의 액티브 장치 어레이 기판의 부분적인 상면도.
도 4a는 본 발명의 제 2 실시예에 따른 액정 표시 패널의 개략적인 단면도.
도 4b는 도 4a의 액정 표시 패널의 액티브 장치 어레이 기판의 부분적인 상면도.
도 5a는 본 발명의 제 3 실시예에 따른 액정 표시 패널의 개략적인 단면도.
도 5b는 도 5a의 액정 표시 패널의 액티브 장치 어레이 기판의 부분적인 상면도.
도 5c는 도 5b의 라인(F-F')을 따른 액티브 장치 어레이 기판의 개략적인 단면도.
도면의 주요 부분에 대한 부호 설명
100 액티브 장치 어레이 기판 110 제 1 기판
120 스캔 라인 130 데이터 라인
142 액티브 장치 144 픽셀 전극
150 공통 라인 200 컬러 필터 기판
300 액정층
본 발명은 픽셀 구조체 및 표시 패널에 관한 것으로서, 보다 상세하게는, 액정 표시 패널의 표시 품질을 개선하는 픽셀 구조체 및 액정 표시 패널에 관한 것이다.
현대 생활 양식에 맞도록, 비디오나 이미지 장치들이 계속 박막화 및 경량화되고 있다. 종래의 음극선관(CRT) 디스플레이는 많은 이점을 갖고 있지만, 부피가 크고 내부의 전자총으로 인해 많은 공간을 차지한다. CRT 디스플레이가 이미지를 출력하는 경우, 방사선이 방출되어, 눈 손상과 같은 문제점을 야기한다. 따라서, 광전 기술 및 반도체 제조 기술에 의해, 액정 디스플레이와 같은 평판 디스플레이(FPDs)를 개발해 왔으며 점차 시장에서의 주 제품으로 되고 있다.
도 1은 종래의 박막 트랜지스터 어레이 기판의 상면도이다. 도 1을 참조하 면, 종래의 박막 트랜지스터 어레이 기판(10)은 유리 기판(11) 및 유리 기판(11)상에 배치된 복수의 픽셀 구조체(15)를 포함한다. 복수의 픽셀 구조체(15)의 각각은 스캔 라인(12), 데이터 라인(13), 공통 라인(14), 박막 트랜지스터(16), 및 투과 도전성 전극(17)(예를 들어, 인듐 주석 산화물(ITO))을 포함한다. 박막 트랜지스터(16)는 대응하는 스캔 라인(12)과 데이터 라인(13)에 전기적으로 접속된다. 투과 도전성 전극(17)은 박막 트랜지스터(16)에 전기적으로 접속된다. 게다가, 투과 도전성 전극(17)과 아래에 위치하는 공통 라인(14)은 저장 커패시턴스를 형성한다.
박막 트랜지스터 어레이 기판(10)과 컬러 필터 기판(도시하지 않음) 간에 액정층을 채운 후, 액정 표시 패널(도시하지 않음)을 형성하게 된다. 그러나, 각 데이터 라인(13)이 대응하는 공통 라인(14) 위를 가로지르기 때문에, 각 데이터 라인(13)과 대응하는 공통 라인(14) 간에 크로스토크가 발생한다. 따라서, 각 투과 도전성 전극(17)의 전압 레벨은 상이한 신호들이 대응하는 데이터 라인(13)에서 변형될 때 간섭받고, 게다가, 액정 표시 패널의 표시 품질이 열화된다.
이러한 문제점들을 해결하고자, 종래의 다른 박막 트랜지스터 어레이 기판 설계를 제공한다. 도 2는 종래의 다른 박막 트랜지스터 어레이 기판의 상면도이다. 도 2를 참조하면, 종래의 박막 트랜지스터 어레이 기판(20)에서, 공통 라인(24)이 데이터 라인(13)과 평행하게 유리 기판(11) 위에 배치되고, 이에 따라 데이터 라인(13)과 공통 라인(24) 간에 발생하는 크로스토크를 회피한다. 게다가, 고 간극비를 이용하여 박막 트랜지스터 어레이 기판(20)을 설계하되, 각 픽셀 유닛(25)의 투과 도전성 전극(27)이 인접하는 데이터 라인(13)상에서 부분적으로 중 첩된다.
투과 도전성 전극들(27)의 각각은 인접하는 데이터 라인들(13)상에서 부분적으로 중첩되기 때문에, 각 투과 도전성 전극(27)과 이 투과 도전성 전극의 좌측상의 데이터 라인(13)간에 기생 커패시턴스(Cpd)가 발생한다. 또한, 각 투과 도전성 전극(27)과 이 투과 도전성 전극의 우측상의 데이터 라인(13)간에 기생 커패시턴스(Cpd')가 발생한다. 기생 커패시턴스(Cpd, Cpd')의 값들은 투과 도전성 전극(27)과 인접하는 데이터 라인들(13)의 중첩 영역들에 의존한다.
각 투과 도전성 전극(27)과 인접하는 데이터 라인들(13)의 중첩 영역들이 각 마스크의 레이아웃에 따라 동일하지만, 실제 제조시, 각 리소그래피 프로세스에서 중첩 시프트(overlay shift)가 발생한다. 중첩 시프트는 특히 대형 패널을 제조할 때 발생하기 쉽다. 단일 픽셀 구조체에서의 기생 용량들(Cpd, Cpd')의 큰 값 차이로 인해 투과 도전성 전극(27)과 인접하는 데이터 라인들(13)의 일부 영역의 중첩 시프트가 도트 반전으로 매우 크면, 상이한 극성들의 커패시턴스 커플링 효과가 상쇄될 수 없다. 따라서, 박막 트랜지스터 어레이 기판(20)에 의해 제조된 액정 표시 패널(도시하지 않음)이 스트립을 표시할 수 있고 또는 무라(mura)가 동일한 그레이스케일 픽쳐에서 발생할 수 있다.
상술한 바를 고려할 때, 본 발명의 목적은 액티브 장치 어레이 장치의 크로 스토크를 저감하는 픽셀 구조체 및 액정 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 액정 표시 패널의 무라를 제거하는 픽셀 구조체 및 액정 표시 패널을 제공하는 것이다.
상술한 목적들 및 다른 목적들을 달성하기 위해, 본 발명은 픽셀 구조체를 제공하며, 이것은 기판, 스캔 라인, 데이터 라인, 액티브 장치, 픽셀 전극, 및 공통 라인을 포함한다. 액티브 장치는 스캔 라인 및 데이터 라인에 전기적으로 접속된다. 픽셀 전극은 액티브 장치에 전기적으로 접속되고, 데이터 라인 위에서 데이터 라인을 가로지르며 배치된다. 공통 라인은 픽셀 전극 아래에 배치되며, 픽셀 전극은 공통 라인의 일부를 덮는다.
본 발명의 일실시예에서, 상술한 픽셀 구조체는 픽셀 전극과 데이터 라인간에 배치된 평탄화층을 더 포함한다.
본 발명의 일실시예에서, 상술한 픽셀 구조체의 데이터 라인은 공통 라인과 평행하다.
본 발명의 일실시예에서, 상술한 픽셀 구조체의 픽셀 전극은 데이터 라인 위에 배치된 복수의 개구부를 구비한다. 게다가, 픽셀 구조체는 데이터 라인 아래 배치된 차광층을 더 포함한다.
본 발명은 액정 표시 패널을 더 제공하며, 이것은 액티브 장치 어레이 기판, 컬러 필터 기판, 및 액정층을 포함한다. 액정층은 액티브 장치 어레이 기판과 컬러 필터 기판 간에 배치된다. 액티브 장치 어레이 기판은 제 1 기판, 복수의 스캔 라인, 복수의 데이터 라인, 복수의 액티브 장치, 복수의 픽셀 전극, 및 복수의 공 통 라인을 구비한다. 스캔 라인 및 데이터 라인은 제 1 기판 위에 배치된다. 복수의 액티브 장치는 제 1 기판 위에 배치되며, 복수의 액티브 장치 각각은 복수의 스캔 라인중 하나 및 복수의 데이터 라인중 하나에 전기적으로 접속된다. 픽셀 전극은 제 1 기판 위에 배치되고, 복수의 픽셀 전극의 각각은 복수의 액티브 장치중 하나에 전기적으로 접속된다. 복수의 픽셀 전극은 복수의 데이터 라인 위에서 복수의 데이터 라인을 가로질러 배치된다. 복수의 공통 라인은 제 1 기판 위와 그리고 복수의 픽셀 전극 아래에 배치되고, 각 공통 라인의 적어도 2측을 2개의 인접하는 픽셀 전극에 의해 각각 덮는다. 컬러 필터 기판은 제 2 기판과 제 2 기판 위에 배치된 컬러 필터 어레이를 구비한다. 컬러 필터 어레이는 블랙 매트릭스 및 컬러 필터막을 구비한다.
본 발명의 일실시예에 따른 액정 표시 패널에서, 액티브 장치 어레이 기판은 픽셀 전극과 데이터 라인간에 배치된 평탄화층을 더 포함한다.
본 발명의 일실시예에서, 액정 표시 패널의 데이터 라인은 공통 라인과 평행하다.
본 발명의 일실시예에서, 액티브 장치 어레이 기판의 각 픽셀 전극은 데이터 라인 위에 배치된 복수의 개구부를 구비한다. 게다가, 컬러 필터 기판의 블랙 매트릭스는 액티브 장치 어레이 기판의 복수의 데이터 라인과 정렬된다. 컬러 필터 기판의 블랙 매트릭스의 선폭 범위는 예를 들어 6㎛ 내지 20㎛이지만, 이 범위로 한정되지는 않는다. 블랙 매트릭스는 액티브 장치 어레이 기판의 복수의 공통 라인과 더 정렬된다.
본 발명의 일실시예에 따른 액정 표시 패널에서, 액티브 장치 어레이 기판은 각 데이터 라인 아래에 배치된 적어도 하나의 차광층을 더 포함한다. 게다가, 컬러 필터 기판의 블랙 매트릭스는 액티브 장치 어레이 기판의 복수의 데이터 라인과 정렬된다. 블랙 매트릭스는 액티브 장치 어레이 기판의 복수의 공통 라인과 더 정렬된다.
상술한 바를 고려할 때, 본 발명의 픽셀 구조체에서, 데이터 라인은 공통 라인상에서 중첩되지 않으며, 이에 따라 데이터 라인과 공통 라인간에 크로스토크가 발생하지 않는다. 게다가, 각 픽셀 전극과 데이터 라인의 중첩 영역들은 동일하며 프로세스의 중첩 시프트로 인해 변경되지 않을 수 있다. 따라서, 본 발명의 픽셀 구조체로부터 제조된 액티브 장치 어레이 기판에서, 각 픽셀 전극은 소정의 그레이스케일 전압 레벨로 유지된다. 액티브 장치 어레이 기판이 액정 표시 패널에 더 적용되는 경우, 액정 표시 패널의 무라를 크게 저감할 수 있으며, 더욱 양호한 표시 품질을 얻을 수 있다.
본 발명의 상술한 목적들 및 다른 목적들, 특징들, 및 이점들을 이해하도록, 이하 첨부 도면과 함께 바람직한 실시예들을 설명한다.
전술된 전반적인 설명 및 후술된 상세한 설명은 예시적인 것으로, 특허청구된 바와 같은 본 발명에 대한 설명을 더 제공하기 위한 것이다.
제 1 실시예
도 3a는 본 발명의 제 1 실시예에 따른 액정 표시 패널의 개략적인 단면도이다. 도 3b는 도 3a의 액정 표시 패널의 액티브 장치 어레이 기판의 부분 상면도이며, 도 3a의 액티브 장치 어레이 기판이 도 3b의 C-C' 라인을 따라 절취한 개략적인 단면도이다. 도 3a 및 3b를 참조하면, 본 실시예의 액정 표시 패널(400)은 액티브 장치 어레이 기판(100), 컬러 필터 기판(200), 및 액정층(300)을 포함한다. 액정층(300)은 액티브 장치 어레이 기판(100)과 컬러 필터 기판(200)간에 배치된다.
액티브 장치 어레이 기판(100)은 제 1 기판(110), 복수의 스캔 라인(120), 복수의 데이터 라인(130), 복수의 액티브 장치(142), 복수의 픽셀 전극(144), 및 복수의 공통 라인(150)을 포함한다. 제 1 기판(110)은, 예를 들어, 유리 기판, 석영 기판, 또는 투과성 물질로 이루어진 다른 기판이다. 복수의 스캔 라인(120)은, 예를 들어, 알루미늄 합금 라인 또는 도전성 물질로 이루어진 다른 라인이며, 제 1 기판(110) 위에 평행하게 배치된다. 복수의 데이터 라인(130)은, 예를 들어, 크롬 라인, 알루미늄 합금 라인 또는 도전성 물질로 이루어진 다른 라인이며, 또한 제 1 기판 위에 평행하게 배치되지만 스캔 라인(120)에 수직하게 배치된다. 복수의 액티브 장치(142)는, 예를 들어, 박막 트랜지스터 또는 제 1 기판(110)위에 배치된 다른 삼극 스위칭 장치이다. 복수의 액티브 장치(142)의 각각은 스캔 라인(120)과 데이터 라인(130)의 교차부에 인접하며 스캔 라인(120)과 데이터 라인(130)에 전기적으로 접속된다. 픽셀 전극(144)은 제 1 기판(110)의 위에 배치되고, 각 픽셀 전극(144)은 액티브 장치(142) 중 하나에 전기적으로 접속된다. 복수의 픽셀 전 극(144)의 각각은, 예를 들어, 투과성 전극, 반사성 전극, 또는 반투과성 전극이며, 이 픽셀 전극의 물질은 예를 들어 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 금속, 또는 또다른 투과성이나 비투과성 도전 물질이다. 게다가, 픽셀 전극(144)은 데이터 라인(130) 위에서 데이터 라인(130)을 가로질러 배치된다. 공통 라인(150)은 크롬 라인, 알루미늄 합금, 또는 적절한 도전성 물질로 이루어진 다른 라인이며, 제 1 기판(110) 위에서 데이터 라인(130)과 평행하게 그리고 픽셀 전극(144) 아래에 배치된다. 복수의 공통 라인(150)의 각각은 2개의 인접하는 픽셀 전극(144) 간에 대응하여 배치되고, 이 2개의 인접하는 픽셀 전극(144)은 대응하는 공통 라인(150)의 적어도 2측을 각각 덮는다.
컬러 필터 기판(200)은 제 2 기판(210) 및 컬러 필터 어레이(240)를 포함한다. 제 2 기판(210)은, 예를 들어, 유리 기판, 석영 기판, 또는 투과성 물질로 이루어진 또다른 기판이다. 컬러 필터 어레이(240)는 제 2 기판(210) 위에 배치되며, 블랙 매트릭스(220) 및 컬러 필터막(230)을 포함한다. 블랙 매트릭스(220)는, 예를 들어, 크롬, 블랙 수지, 또는 또다른 차광 물질로 이루어진다. 컬러 필터막(230)은, 예를 들어, 컬러 수지 또는 또다른 컬러 염료로 이루어진다.
복수의 스캔 라인(120), 복수의 데이터 라인(130), 복수의 액티브 장치(142), 복수의 픽셀 전극(144), 및 복수의 공통 라인(150)이 픽셀 구조체(140)를 구성한다는 점에 주목하길 바란다. 다시 말하면, 각 픽셀 구조체(140)는 하나의 스캔 라인(120), 하나의 데이터 라인(130), 하나의 액티브 장치(142), 하나의 픽셀 전극(144), 및 하나의 공통 라인(150)을 포함한다.
본 발명의 일실시예에 따르면, 도 3b에 도시한 바와 같이, 액티브 장치 어레이 기판(100)의 데이터 라인(130)과 공통 라인(150)이 평행하다. 게다가, 도 3a에 도시한 바와 같이, 액티브 장치 어레이 기판(100)은 예를 들어 유기 절연 물질이나 무기 절연 물질로 이루어진 평탄화층(160)을 더 포함하고, 이 평탄화층(160)은 픽셀 전극(144)과 데이터 라인(130)간에 배치된다.
각 픽셀 구조체(140)에서, 데이터 라인(130)이 공통 라인(150)상에서 중첩되지 않기 때문에, 데이터 라인(130)과 공통 라인(150)간에 크로스토크가 발생하지 않는다. 따라서, 상이한 신호들이 데이터 라인(130)에서 변형될 때 픽셀 전극(144)의 그레이스케일 전압 레벨이 간섭받지 않으며, 즉, 액정 표시 패널(400)의 표시 품질이 개선된다. 게다가, 픽셀 구조체(400)의 설계에 따르면, 픽셀 전극(144)은 데이터 라인(130) 위에서 데이터 라인(130)을 가로질러 배치된다. 이처럼, 액티브 장치 어레이 기판(100)을 제조하는 동안 리소그래피 프로세스들에서 중첩 시프트가 발생하지만, 각 픽셀 전극(144) 및 대응하는 데이터 라인(130)의 중첩 영역은 동일하다. 상이한 픽셀 전극들(144) 및 이에 대응하는 데이터 라인(130)간에 발생하는 기생 커패시턴스(Cpd)의 값들은 동일하다. 이처럼, 액티브 장치 어레이 기판(100)에서, 모든 픽셀 전극들(144)은 소정의 그레이스케일 전압 레벨을 얻을 수 있으며, 이에 따라 액정 표시 패널의 무라를 크게 저감할 수 있고 또한 표시 품질을 향상시킬 수 있다. 게다가, 픽셀 전극(144)과 데이터 라인(130)간에 더욱 양호한 프로세스 윈도우를 제공한다.
제 2 실시예
도 4a는 본 발명의 제 2 실시예에 따른 액정 표시 패널의 개략적인 단면도이다. 도 4b는 도 4a의 액정 표시 패널의 액티브 장치 어레이 기판의 부분적인 상면도이며, 여기서 도 4a의 액티브 장치 어레이 기판은 도 4b의 D-D' 라인을 따라 절취한 개략적인 단면도이다. 도 4a 및 4b를 함께 참조하면, 본 실시예의 액정 표시 패널(600)은 제 1 실시예의 액정 표시 패널(400)과 유사하지만, 차이점이라면 액티브 장치 어레이 기판(500)에서 각 픽셀 구조체(540)의 픽셀 전극(544)이 데이터 라인(130) 위에 배치된 복수의 개구부(544a)를 구비한다는 것이다. 구체적으로, 복수의 개구부(544a)는 데이터 라인(130)의 선폭 범위 내에서 분포되어 있다. 이처럼, 각 픽셀 전극(544) 및 데이터 라인(130)의 중첩 영역을 저감할 수 있으며, 따라서 픽셀 전극(544)과 데이터 라인(130)간의 기생 커패시턴스(Cpd)가 저감되고, 이에 따라 수직 크로스토크를 저감하게 된다.
상술한 바와 같이, 본 실시예에서는, 액정 표시 패널(600)의 데이터 라인(130) 또는 공통 라인(150) 위에서 발생하는 광 누출을 방지하기 위해, 컬러 필터 기판(200)의 블랙 매트릭스(220)를 액티브 장치 어레이 기판(500)의 데이터 라인(130)과 정렬하고, 블랙 매트릭스(220)를 공통 라인(150)과 더 정렬하며, 즉, 컬러 필터 기판의 블랙 매트릭스(220)가 데이터 라인(130)에 더하여 공통 라인(150)을 차광한다. 블랙 매트릭스(220)의 선폭 범위는 예를 들어 6㎛ 내지 20㎛이지만, 이러한 범위로 한정되지 않는다.
제 3 실시예
도 5a는 본 발명의 제 3 실시예에 따른 액정 표시 패널의 개략적인 단면도이다. 도 5b는 도 5a의 액정 표시 패널의 액티브 장치 어레이 기판의 부분적인 상면도이며, 여기서 도 5a의 액티브 장치 어레이 기판이 도 5b의 E-E' 라인을 따라 절취한 개략적인 단면도이다. 도 5c는 도 5b의 F-F' 라인을 따라 절취한 액티브 장치 어레이 기판의 개략적인 단면도이다. 도 5a 및 5c를 함께 참조하면, 액정 표시 패널(800)은 제 2 실시예의 액정 표시 패널(600)의 변형이다. 액정 표시 패널(800)에서, 액티브 장치 어레이 기판(700)의 각 데이터 라인(130)은 자신의 아래에 적어도 하나의 차광층(710)을 더 포함한다. 차광층(710)은 데이터 라인(130) 아래에 배치되어 자신의 위치에서 광 누출을 차단한다. 차광층(710)은, 예를 들어, 크롬층, 알루미늄 합금, 또는 다른 차광 물질층이다. 본 실시예에 따르면, 컬러 필터 기판(200)의 블랙 매트릭스(220)는 액티브 장치 어레이 기판(700)의 데이터 라인(130)과 정렬되고, 블랙 매트릭스(220)는 공통 라인(150)과도 정렬되며, 즉, 블랙 매트릭스(220)는 데이터 라인(130)에 더하여 공통 라인(150)을 차광한다. 본 실시예에서, 블랙 매트릭스(220)의 선폭 범위는 예를 들어 6㎛ 내지 15㎛이다. 차광층(710)이 데이터 라인(130) 아래에 배치되기 때문에, 데이터 라인(130) 위에 대응하여 배치된 블랙 매트릭스(220)의 선폭을 저감할 수 있고, 이에 따라 간극비를 증가할 수 있다.
액티브 장치 어레이 기판(700)의 차광층(710) 및 컬러 필터 기판(200)의 블랙 매트릭스(220)를 이용함으로써, 액정 표시 패널(800)의 데이터 라인(130) 또는 공통 라인(150) 위에서의 광 누출을 차단할 수 있고, 액정 표시 패널(800)이 더욱 양호한 표시 품질을 갖는다.
상술한 바를 고려할 때, 본 발명의 픽셀 구조체 및 액정 표시 패널은 적어도 다음과 같은 이점을 갖는다.
1. 본 발명의 픽셀 구조체에서는, 데이터 라인과 공통 라인이 평행하며, 즉, 데이터 라인이 공통 라인상에서 중첩되지 않고, 이에 따라 데이터 라인과 공통 라인간에 크로스토크가 발생하지 않는다. 따라서, 이 픽셀 구조체에 의해 제조된 액정 표시 패널은 양호한 표시 품질을 갖는다.
2. 본 발명의 픽셀 구조체의 설계에 의해 상이한 픽셀 전극들과 대응하는 데이터 라인들의 중첩 영역들이 동일할 수 있기 때문에, 각 픽셀 전극과 대응하는 데이터 라인간의 중첩 영역이 프로세스에서의 중첩 시프트로 인해 변경되지 않을 수 있다. 따라서, 픽셀 구조체를 액티브 장치 어레이 기판을 제조하는데 적용하면, 픽셀 전극과 데이터 라인 간에 더욱 양호한 프로세스 윈도우를 제공하게 된다.
3. 본 발명의 픽셀 구조체에서는, 픽셀 전극이 대응하는 데이터 라인 위에서 대응하는 데이터 라인을 가로질러 배치되고, 상이한 픽셀 전극들 및 대응하는 데이터 라인의 중첩 영역들이 동일하다. 따라서, 본 발명의 픽셀 구조체에 의해 제조된 액티브 장치 어레이 기판에서, 각 픽셀 전극은 소정의 전하량으로 정상적으로 충전(또는 방전)될 수 있다. 액티브 장치 어레이 기판이 액정 표시 패널에 더 적용되면, 액정 표시 패널의 무라를 크게 저감할 수 있고, 이에 따라 양호한 표시 품질을 제공하게 된다.
4. 본 발명의 제 2 실시예에서는, 각 픽셀 전극이 복수의 개구부를 구비하고, 이에 따라 각 픽셀 전극과 대응하는 데이터 라인간의 중첩 영역을 저감할 수 있다. 또한, 각 픽셀 전극과 대응하는 데이터 라인간의 기생 커패시턴스를 저감할 수 있고, 이에 따라 수직 크로스토크를 저감하게 된다.
5. 본 발명의 제 3 실시예에서는, 적어도 하나의 차광층이 복수의 데이터 라인의 각각 아래에 더 배치되어 광 누출 영역을 차단한다. 따라서, 본 실시예에서는, 블랙 매트릭스의 선폭을 저감할 수 있고, 이에 따라 간극비를 부분적으로 증가할 수 있다.
본 발명의 사상이나 범위로부터 벗어나지 않고서 본 발명의 구조체를 다양하게 수정하고 변경할 수 있다는 점이 당업자에겐 명백할 것이다. 상술한 바를 고려할 때, 본 발명은 다양한 수정 및 변경이 다음에 따른 청구범위 및 그 등가 범위 내에 있는 한 다양한 수정 및 변경을 포함한다.
본 발명의 픽셀 구조체에서는, 데이터 라인과 공통 라인이 평행하며, 즉, 데이터 라인이 공통 라인상에서 중첩되지 않고, 이에 따라 데이터 라인과 공통 라인간에 크로스토크가 발생하지 않는다. 따라서, 이 픽셀 구조체에 의해 제조된 액정 표시 패널은 양호한 표시 품질을 갖는다.
본 발명의 픽셀 구조체의 설계에 의해 상이한 픽셀 전극들과 대응하는 데이터 라인들의 중첩 영역들이 동일할 수 있기 때문에, 각 픽셀 전극과 대응하는 데이 터 라인간의 중첩 영역이 프로세스에서의 중첩 시프트로 인해 변경되지 않을 수 있다. 따라서, 픽셀 구조체를 액티브 장치 어레이 기판을 제조하는데 적용하면, 픽셀 전극과 데이터 라인 간에 더욱 양호한 프로세스 윈도우를 제공하게 된다.
본 발명의 픽셀 구조체에서는, 픽셀 전극이 대응하는 데이터 라인 위에서 대응하는 데이터 라인을 가로질러 배치되고, 상이한 픽셀 전극들 및 대응하는 데이터 라인의 중첩 영역들이 동일하다. 따라서, 본 발명의 픽셀 구조체에 의해 제조된 액티브 장치 어레이 기판에서, 각 픽셀 전극은 소정의 전하량으로 정상적으로 충전(또는 방전)될 수 있다. 액티브 장치 어레이 기판이 액정 표시 패널에 더 적용되면, 액정 표시 패널의 무라를 크게 저감할 수 있고, 이에 따라 양호한 표시 품질을 제공하게 된다.
각 픽셀 전극이 복수의 개구부를 구비하고, 이에 따라 각 픽셀 전극과 대응하는 데이터 라인간의 중첩 영역을 저감할 수 있다. 또한, 각 픽셀 전극과 대응하는 데이터 라인간의 기생 커패시턴스를 저감할 수 있고, 이에 따라 수직 크로스토크를 저감하게 된다.
적어도 하나의 차광층이 복수의 데이터 라인의 각각 아래에 더 배치되어 광 누출 영역을 차단한다. 따라서, 블랙 매트릭스의 선폭을 저감할 수 있고, 이에 따라 간극비를 부분적으로 증가할 수 있다.

Claims (15)

  1. 기판과,
    상기 기판 위에 배치된 스캔 라인 및 데이터 라인과,
    상기 스캔 라인 및 데이터 라인에 전기적으로 접속된 액티브 장치와,
    상기 액티브 장치에 전기적으로 접속되며, 상기 데이터 라인 위에서 상기 데이터 라인을 가로질러 배치되는 픽셀 전극과,
    상기 픽셀 전극 아래에 배치되는 공통 라인과,
    상기 데이터 라인 아래에 배치된 차광층을 포함하되,
    상기 픽셀 전극은 상기 공통 라인의 일부를 덮으며,
    상기 픽셀 전극은 상기 데이터 라인 위에 배치된 복수의 개구부를 구비하되, 상기 개구부의 폭은 상기 데이터 라인의 폭보다 작은
    픽셀 구조체.
  2. 제 1 항에 있어서,
    상기 픽셀 전극과 상기 데이터 라인 간에 배치된 평탄화층을 더 포함하는
    픽셀 구조체.
  3. 제 1 항에 있어서,
    상기 데이터 라인이 상기 공통 라인과 평행한
    픽셀 구조체.
  4. 삭제
  5. 삭제
  6. 액티브 장치 어레이 기판과,
    컬러 필터 기판과,
    상기 컬러 필터 기판과 상기 액티브 장치 어레이 기판 간에 배치된 액정층을 포함하며,
    상기 액티브 장치 어레이 기판은,
    제 1 기판과,
    상기 제 1 기판 위에 배치된 복수의 스캔 라인 및 복수의 데이터 라인과,
    상기 제 1 기판 위에 배치되며, 각각이 상기 복수의 스캔 라인중 하나 및 상기 복수의 데이터 라인 중 하나에 전기적으로 접속되는 복수의 액티브 장치와,
    상기 제 1 기판 위에 배치되고, 각각이 상기 복수의 액티브 장치중 하나에 전기적으로 접속되며, 상기 복수의 데이터 라인 위에서 상기 복수의 데이터 라인을 가로질러 배치되는 복수의 픽셀 전극과,
    상기 제 1 기판의 위와 상기 픽셀 전극의 아래에 배치되고, 각각이 2개의 인접하는 픽셀 전극들 간에 대응하여 배치되는 복수의 공통 라인과,
    상기 복수의 데이터 라인 각각의 아래에 배치된 차광층을 포함하고,
    상기 2개의 인접하는 픽셀 전극들 각각은 각 공통 라인의 적어도 2측을 덮으며,
    상기 복수의 픽셀 전극의 각각은 대응하는 데이터 라인 위에 배치된 복수의 개구부를 가지되, 상기 개구부의 폭은 상기 데이터 라인의 폭보다 작으며,
    상기 컬러 필터 기판은
    제 2 기판과,
    상기 제 2 기판 위에 배치되며 블랙 매트릭스와 컬러 필터막을 갖는 컬러 필터 어레이를 포함하는
    액정 표시 패널.
  7. 제 6 항에 있어서,
    상기 액티브 장치 어레이 기판이, 상기 복수의 픽셀 전극과 상기 복수의 데이터 라인 간에 배치된 평탄화층을 더 포함하는
    액정 표시 패널.
  8. 제 6 항에 있어서,
    상기 복수의 데이터 라인이 상기 복수의 공통 라인과 평행한
    액정 표시 패널.
  9. 삭제
  10. 제 6 항에 있어서,
    상기 컬러 필터 기판의 블랙 매트릭스가 상기 액티브 장치 어레이 기판의 복수의 데이터 라인과 정렬되는
    액정 표시 패널.
  11. 제 10 항에 있어서,
    상기 컬러 필터 기판의 블랙 매트릭스의 선폭 범위가 6㎛ 내지 20㎛인
    액정 표시 패널.
  12. 제 10 항에 있어서,
    상기 컬러 필터 기판의 블랙 매트릭스가 상기 액티브 장치 어레이 기판의 복수의 공통 라인과도 정렬되는
    액정 표시 패널.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020060138405A 2006-03-16 2006-12-29 픽셀 구조체 및 액정 표시 패널 KR100833420B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095108958A TWI335483B (en) 2006-03-16 2006-03-16 Pixel structure and liquid crystal display panel
TW095108958 2006-03-16

Publications (2)

Publication Number Publication Date
KR20070094450A KR20070094450A (ko) 2007-09-20
KR100833420B1 true KR100833420B1 (ko) 2008-05-29

Family

ID=38517295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138405A KR100833420B1 (ko) 2006-03-16 2006-12-29 픽셀 구조체 및 액정 표시 패널

Country Status (4)

Country Link
US (1) US20070216686A1 (ko)
JP (1) JP4690349B2 (ko)
KR (1) KR100833420B1 (ko)
TW (1) TWI335483B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009150925A (ja) * 2007-12-18 2009-07-09 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
TWI409556B (zh) * 2008-01-09 2013-09-21 Chunghwa Picture Tubes Ltd 畫素結構與主動元件陣列基板
TW200941107A (en) * 2008-03-28 2009-10-01 Aussmak Optoelectronic Corp E-paper apparatus and driving substrate thereof
TWI396025B (zh) * 2009-06-30 2013-05-11 Au Optronics Corp 主動元件陣列基板
JP5344253B2 (ja) * 2010-01-19 2013-11-20 Ｎｌｔテクノロジー株式会社 横電界方式の液晶表示装置
US20130106919A1 (en) * 2011-11-01 2013-05-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure and liquid crystal display thereof
CN111812899B (zh) * 2020-07-01 2022-10-04 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109356A (ja) * 1997-10-01 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置
KR20000005852A (ko) * 1998-06-05 2000-01-25 니시무로 타이죠 액정표시장치
JP2001281682A (ja) * 2000-03-30 2001-10-10 Sharp Corp アクティブマトリクス型液晶表示装置
KR20040020034A (ko) * 2002-08-30 2004-03-06 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225910B1 (ko) * 1996-04-04 1999-10-15 구자홍 액정표시장치(liquid crystal display device)
JP3087841B2 (ja) * 1996-10-29 2000-09-11 日本電気株式会社 広視野角液晶表示装置
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
GB9825868D0 (en) * 1998-11-27 1999-01-20 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
TW575961B (en) * 2002-12-03 2004-02-11 Quanta Display Inc Pixel structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109356A (ja) * 1997-10-01 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置
KR20000005852A (ko) * 1998-06-05 2000-01-25 니시무로 타이죠 액정표시장치
JP2001281682A (ja) * 2000-03-30 2001-10-10 Sharp Corp アクティブマトリクス型液晶表示装置
KR20040020034A (ko) * 2002-08-30 2004-03-06 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치

Also Published As

Publication number Publication date
TWI335483B (en) 2011-01-01
JP4690349B2 (ja) 2011-06-01
JP2007316590A (ja) 2007-12-06
KR20070094450A (ko) 2007-09-20
TW200736774A (en) 2007-10-01
US20070216686A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
US8149228B2 (en) Active matrix substrate
US7973466B2 (en) Organic electroluminescent display device with light-shielding means and method of fabricating the same
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
US6724443B1 (en) Active matrix type display device
KR101848827B1 (ko) 액정표시장치
KR100833420B1 (ko) 픽셀 구조체 및 액정 표시 패널
US20220100022A1 (en) Display panel and display device
JP4784382B2 (ja) 液晶表示装置
WO2009104346A1 (ja) アクティブマトリクス基板及び液晶表示装置
KR20080111939A (ko) 액정 표시 장치
JPH05127195A (ja) 液晶表示装置
KR101799938B1 (ko) 액정표시장치
JP2008003557A (ja) 液晶表示装置及びその薄膜トランジスタ基板
US8363186B2 (en) Thin film transistor array panel and liquid crystal display including the same
US7342626B2 (en) Display device
KR0141201B1 (ko) 액정 표시 장치
KR101483024B1 (ko) 액정표시장치 및 그 제조방법
KR101967627B1 (ko) 액정표시장치 및 그 제조방법
JP4131520B2 (ja) 液晶表示装置
JPH08160451A (ja) アクティブマトリクス液晶表示素子
US8026522B2 (en) Thin film transistor array panel and method for manufacturing the same, and liquid crystal display
KR940004237B1 (ko) 액정표시 장치 및 그 제조방법
JP2006267471A (ja) 表示装置
JP2007188853A (ja) 表示装置
KR101233729B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12