JP5219362B2 - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法 Download PDF

Info

Publication number
JP5219362B2
JP5219362B2 JP2006338802A JP2006338802A JP5219362B2 JP 5219362 B2 JP5219362 B2 JP 5219362B2 JP 2006338802 A JP2006338802 A JP 2006338802A JP 2006338802 A JP2006338802 A JP 2006338802A JP 5219362 B2 JP5219362 B2 JP 5219362B2
Authority
JP
Japan
Prior art keywords
film pattern
region
pattern
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006338802A
Other languages
English (en)
Other versions
JP2007179050A (ja
Inventor
ジュンヨン・ヤン
ジョンイル・リ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2007179050A publication Critical patent/JP2007179050A/ja
Application granted granted Critical
Publication of JP5219362B2 publication Critical patent/JP5219362B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は液晶表示装置の製造方法に関し、より詳細には、マスク数を減少させて製造工程を単純化して収率(生産効率)を向上させると共に画質を向上させた液晶表示装置の製造方法に関する。
近年、情報ディスプレイに関する関心が高まり、携帯が可能な情報媒体の利用への要求が高まるにつれて、既存の表示装置であるブラウン管(ＣＲＴ)を代替する軽量、薄型のフラットパネルディスプレイ(ＦＰＤ)に関する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち、液晶表示装置(ＬＣＤ)は、液晶の光学的異方性を利用して画像を表現する装置であって、解像度、カラー表示、及び画質などに優れており、ノートブックパソコンやデスクトップパソコンのモニタなどに盛んに適用されている。
液晶表示装置は、第１基板であるカラーフィルタ基板と、第２基板であるアレイ基板と、カラーフィルタ基板とアレイ基板との間に形成された液晶層とを含む。一般的に、液晶表示装置のスイッチング素子としては薄膜トランジスタ(Thin Film Transistor；ＴＦＴ)を使用し、薄膜トランジスタのチャネル層としては非晶質シリコン薄膜を使用する。
液晶表示装置の製造工程においては、基本的に、薄膜トランジスタを含むアレイ基板の製造に複数のマスク工程(すなわち、フォトリソグラフィ工程)が必要であるため、生産性の面でマスク工程の数を減らすことが要求されている。
以下、一般的な液晶表示装置の構造について図８を参照して説明する。図８は一般的な液晶表示装置を概略的に示す分解斜視図である。図８に示すように、一般的な液晶表示装置は、カラーフィルタ基板５と、アレイ基板１０と、カラーフィルタ基板５とアレイ基板１０との間に形成された液晶層３０とを含む。
カラーフィルタ基板５は、赤(Ｒ)、緑(Ｇ)、青(Ｂ)のカラーを実現する複数のサブカラーフィルタ７で構成されるカラーフィルタＣと、サブカラーフィルタ７を区分して液晶層３０を透過する光を遮断するブラックマトリクス６と、液晶層３０に電圧を印加する透明な共通電極８とからなる。
また、アレイ基板１０は、縦横に配列されて複数の画素領域Ｐを定義する複数のゲートライン１６及びデータライン１７と、ゲートライン１６とデータライン１７との交差領域に形成されたスイッチング素子である薄膜トランジスタＴと、各画素領域Ｐに形成された画素電極１８とからなる。
このように構成されたカラーフィルタ基板５とアレイ基板１０とは、画像表示領域の外郭に形成されたシーラント(図示せず)により対向して貼り合わせられて液晶表示パネルを構成し、このようなカラーフィルタ基板５とアレイ基板１０との貼り合わせは、カラーフィルタ基板５又はアレイ基板１０に形成された貼り合わせキー(attachment key、図示せず)を用いて行う。
図９Ａ〜図９Ｅは、図８に示す液晶表示装置のアレイ基板製造工程を順次示す断面図である。まず、図９Ａに示すように、フォトリソグラフィ工程(第１マスク工程)により、アレイ基板１０上に導電性金属からなるゲート電極２１を形成する。
次に、図９Ｂに示すように、ゲート電極２１が形成されたアレイ基板１０の全面に、第１絶縁膜１５Ａ、非晶質シリコン薄膜、及びｎ＋非晶質シリコン薄膜を順次蒸着した後、フォトリソグラフィ工程(第２マスク工程)で非晶質シリコン薄膜とｎ＋非晶質シリコン薄膜を選択的にパターニングすることにより、ゲート電極２１上に非晶質シリコン薄膜からなるアクティブパターン２４を形成する。ここで、アクティブパターン２４上には、アクティブパターン２４と同じ形状にパターニングされたｎ＋非晶質シリコン薄膜パターン２５が形成される。
次に、図９Ｃに示すように、アレイ基板１０の全面に導電性金属を蒸着した後、フォトリソグラフィ工程(第３マスク工程)で選択的にパターニングすることにより、アクティブパターン２４の上部にソース電極２２とドレイン電極２３を形成する。ここで、アクティブパターン２４上に形成されたｎ＋非晶質シリコン薄膜パターン２５は、第３マスク工程により所定領域が除去されて、アクティブパターン２４とソース／ドレイン電極２２、２３との間でオーミックコンタクト層２５’を形成する。
次に、図９Ｄに示すように、ソース電極２２とドレイン電極２３が形成されたアレイ基板１０の全面に第２絶縁膜１５Ｂを蒸着した後、フォトリソグラフィ工程(第４マスク工程)により第２絶縁膜１５Ｂの一部領域を除去して、ドレイン電極２３の一部を露出させるコンタクトホール４０を形成する。
最後に、図９Ｅに示すように、アレイ基板１０の全面に透明な導電性金属を蒸着した後、フォトリソグラフィ工程(第５マスク工程)で選択的にパターニングすることにより、コンタクトホール４０を介してドレイン電極２３と電気的に接続する画素電極１８を形成する。
このような薄膜トランジスタを含むアレイ基板の製造においては、前述したように、ゲート電極、アクティブパターン、ソース／ドレイン電極、コンタクトホール、及び画素電極などのパターニングに計５回のフォトリソグラフィ工程を必要とする。
前記フォトリソグラフィ工程は、マスクに描かれたパターンを薄膜が蒸着された基板上に転写して所望のパターンを形成する一連の工程であって、感光液塗布、露光、及び現像工程など複数の工程からなり、複数のフォトリソグラフィ工程は収率を低下させる。
特に、パターンを形成するためのマスクが非常に高価であり、工程に適用されるマスク数が増加すると液晶表示装置の製造コストがこれに比例して上昇する。
本発明は、このような問題を解決するためになされたもので、薄膜トランジスタの製造に使用されるマスク数を減少させた液晶表示装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明に係る液晶表示装置の製造方法は、画素部とパッド部とに区分される第１基板、及び前記第１基板と対向して貼り合わせられる第２基板を準備するステップと、第１マスク工程により、前記第１基板の画素部にゲートライン及び前記ゲートラインの一部からなるゲート電極を形成し、前記ゲートラインの上部に非晶質シリコン薄膜パターン及びｎ＋非晶質シリコン薄膜パターンを形成するステップと、前記第１マスク工程を通じて前記第１基板のパッド部にゲートパッドラインを形成すると共に、前記ゲートパッドラインの上にゲートパッド絶縁膜を形成するステップと、前記ゲート電極、前記ゲートライン、及び前記ゲートパッドラインの側面に、前記ゲート電極、前記ゲートライン、及び前記ゲートパッドラインを囲んで絶縁するサイドウォールを形成するステップと、第２マスク工程により、前記ゲートラインの上部に前記ゲートラインより幅が狭く前記非晶質シリコン薄膜パターンからなるアクティブパターン及びソース電極及びドレイン電極を形成し、前記ゲートラインと交差して画素領域を定義するデータラインを形成するステップと、前記第２マスク工程を通じて前記第１基板のパッド部にデータパッドラインを形成するステップと、第３マスク工程により、前記画素部の画素領域に前記ドレイン電極と電気的に接続する画素電極を形成するステップと、前記第１基板と前記第２基板との間に液晶層を形成するステップと、を含み、前記第３マスク工程は、前記第１基板上に第２絶縁膜と第１感光膜を形成するステップと、回折マスクを利用して前記第１感光膜を露光、現像して、前記画素部の第１領域に第１の厚さを有する第１感光膜パターンを形成し、前記画素部の第１領域と前記パッド部のゲートパッドラインとデータパッドライン上部の所定領域とを除いた第２領域に第２の厚さを有する第２感光膜パターンを形成するステップと、前記第１感光膜パターンと前記第２感光膜パターンをマスクにして、前記ゲートパッド絶縁膜と前記第２絶縁膜を選択的に除去することにより、前記ゲートパッドラインの所定領域を露出させる第１コンタクトホールを形成し、前記データパッドラインの所定領域を露出させる第２コンタクトホールを形成するステップと、前記第１感光膜パターンを除去すると共に前記第２感光膜パターンの一部を除去して、第３の厚さを有する第３感光膜パターンを形成するステップと、前記第３感光膜パターンをマスクにして前記第２絶縁膜を選択的に除去することにより、前記ドレイン電極の一部を露出させるステップと、前記第１基板上に透明な導電物質からなる第３導電膜を形成するステップと、前記第１基板上に第２感光膜を形成するステップと、前記第２感光膜の一部を除去して前記第２領域の第３導電膜を露出させるステップと、前記露出した第３導電膜を選択的に除去して、前記画素部の第１領域にその一部が前記露出したドレイン電極と接続する画素電極を形成し、前記パッド部に前記ゲートパッドラインと前記第１コンタクトホールを介して電気的に接続するゲートパッド電極を形成し、前記データパッドラインと前記第２コンタクトホールを介して電気的に接続するデータパッド電極を形成するステップとを含む。
本発明による液晶表示装置の製造方法は、第１マスク工程により、ゲート電極を形成すると共にアクティブパターンの線幅を決定し、第２マスク工程により、ソース電極とドレイン電極とアクティブパターンを形成し、第３マスク工程により、透明導電膜を選択的にエッチングして画素電極とパッド部電極を形成することにより、マスク数を減少させて製造工程を単純化し、製造コストを低減できるという効果がある。
以下、添付図面を参照して本発明による液晶表示装置及びその製造方法の好ましい実施の形態を説明する。図１は本発明の一実施の形態による液晶表示装置のアレイ基板の一部を示す平面図であり、ゲートパッド部とデータパッド部とを含んで１つの画素を示す。実際のアレイ基板には、Ｎ個のゲートラインとＭ個のデータラインとが交差してＮ×Ｍ個の画素が存在するが、説明を簡単にするために図には１つの画素を示す。
図１に示すように、本発明の一実施の形態による液晶表示装置のアレイ基板１１０上には、縦横に配列されて画素領域を定義するゲートライン１１６とデータライン１１７が形成されている。ゲートライン１１６とデータライン１１７との交差領域には、スイッチング素子である薄膜トランジスタが形成され、前記画素領域内には、前記薄膜トランジスタに接続されてカラーフィルタ基板(図示せず)の共通電極と共に液晶(図示せず)を駆動させる画素電極１１８が形成されている。
また、アレイ基板１１０の縁部領域には、ゲートライン１１６とデータライン１１７にそれぞれ電気的に接続するゲートパッド電極１２６Ｐとデータパッド電極１２７Ｐが形成されており、外部の駆動回路部(図示せず)から印加された走査信号とデータ信号をそれぞれゲートライン１１６とデータライン１１７に伝達する。
すなわち、ゲートライン１１６とデータライン１１７は、前記駆動回路部側に延びてそれぞれゲートパッドライン１１６Ｐとデータパッドライン１１７Ｐを形成し、ゲートパッドライン１１６Ｐとデータパッドライン１１７Ｐには、これらにそれぞれ電気的に接続されたゲートパッド電極１２６Ｐとデータパッド電極１２７Ｐを介して、前記駆動回路部からそれぞれ走査信号とデータ信号が印加される。
前記薄膜トランジスタは、ゲートライン１１６の一部からなるゲート電極１２１と、データライン１１７に接続されたソース電極１２２と、画素電極１１８に接続されたドレイン電極１２３とを含む。また、前記薄膜トランジスタは、ゲート電極１２１とソース／ドレイン電極１２２、１２３の絶縁のための第１絶縁膜(図示せず)と、ゲート電極１２１に供給されるゲート電圧によりソース電極１２２とドレイン電極１２３との間に伝導チャネルを形成するアクティブパターン１２４Ａ''とをさらに含む。
このように、本実施の形態のゲート電極１２１は、その上部にアクティブパターン１２４Ａ''が位置するゲートライン１１６の一部からなり、ゲート電極１２１の上部に、アクティブパターン１２４Ａ''とソース／ドレイン電極１２２、１２３が位置する。ここで、ソース電極１２２の一部は、データライン１１７に接続されてデータライン１１７の一部を構成し、ドレイン電極１２３の一部は、画素電極１１８側に延びて画素電極１１８の一部と直接電気的に接続する。
また、ゲートライン１１６の一部は、前記第１絶縁膜を介してその上部の画素電極１１８の一部と重なってストレージキャパシタＣｓｔを形成する。ストレージキャパシタＣｓｔは、液晶キャパシタに印加された電圧を次の信号が入るまで一定に維持する役割を果たす。すなわち、アレイ基板１１０の画素電極１１８は前記カラーフィルタ基板の共通電極と共に前記液晶キャパシタを構成するが、一般的に、前記液晶キャパシタに印加された電圧は次の信号が入るまで維持されずに漏洩してしまう。従って、印加された電圧を維持するためには、ストレージキャパシタＣｓｔを前記液晶キャパシタに接続して使用しなければならない。
このようなストレージキャパシタＣｓｔは、信号の維持以外にも、階調表示の安定、並びにフリッカ及び残像の減少などの効果を有する。
このように構成された本発明の一実施の形態による液晶表示装置のアレイ基板１１０は、第１マスク工程により、ゲート電極１２１を形成すると共にアクティブパターン１２４Ａ''の線幅を決定し、第２マスク工程により、ソース／ドレイン電極１２２、１２３とアクティブパターン１２４Ａ''を形成し、第３マスク工程により、透明導電膜を選択的にエッチングして画素電極１１８、パッド部電極(ゲートパッド電極１２６Ｐ及びデータパッド電極１２７Ｐ)を形成するなど、計３回のマスク工程により製造できる。
以下、このような本発明の一実施の形態による液晶表示装置のアレイ基板の製造工程をより詳細に説明する。図２Ａ〜図２Ｃは、図１に示すアレイ基板の製造工程を順次示す断面図であり、左側には画素部のアレイ基板を製造する工程を示し、右側にはゲートパッド部(右から２つ目)とデータパッド部(最も右)のアレイ基板を製造する工程を示す。
図２Ａに示すように、ガラスなどの透明な絶縁物質からなるアレイ基板１１０の画素部にゲート電極１２１とゲートライン１１６を形成し、ゲートパッド部にゲートパッドライン１１６Ｐを形成する。ここで、ゲート電極１２１は、前述したようにゲートライン１１６の一部からなるが、説明の便宜上、図においてはゲート電極１２１とゲートライン１１６とに異なる符号を付す。
また、ゲート電極１２１とゲートライン１１６の上部には、ゲート絶縁膜１１５Ａ’、非晶質シリコン薄膜パターン１２４Ａ’、及びｎ＋非晶質シリコン薄膜パターン１２５Ａ’が形成される。非晶質シリコン薄膜パターン１２４Ａ’及びｎ＋非晶質シリコン薄膜パターン１２５Ａ’は、ゲート電極１２１より狭い所定の線幅を有し、ゲート電極１２１とゲートライン１１６を形成する過程で同一マスクを利用して形成する。前記所定の線幅に形成された非晶質シリコン薄膜パターン１２４Ａ’は、後述する工程でアクティブパターンにパターニングされる。
このように、本実施の形態においては、回折露光を利用した１回のマスク工程(第１マスク工程)により、ゲート電極１２１とゲートライン１１６を形成すると共にアクティブパターンの線幅を決定するが、以下、前記第１マスク工程について図を参照して詳細に説明する。
図３Ａ〜図３Ｅは図２Ａに示す第１マスク工程を具体的に示す断面図であり、図４Ａ及び図４Ｂは本発明の一実施の形態によるサイドウォール形成方法を示す断面図である。
図３Ａに示すように、アレイ基板１１０の全面に第１導電膜１２０、第１絶縁膜１１５Ａ、非晶質シリコン薄膜１２４、及びｎ＋非晶質シリコン薄膜１２５を順次蒸着する。ここで、第１導電膜１２０としては、アルミニウム(Ａｌ)、アルミニウム合金、タングステン(Ｗ)、銅(Ｃｕ)、クロム(Ｃｒ)、モリブデン(Ｍｏ)などの低抵抗不透明導電物質を使用できる。
その後、アレイ基板１１０の全面にフォトレジストなどの感光性物質からなる感光膜１７０を形成した後、回折マスク１８０を利用して感光膜１７０に選択的に光を照射する。ここで、第１マスク工程に使用した回折マスク１８０には、照射された光を全て透過させる透過領域Ｉ、スリットパターンが適用されて光の一部だけ透過させて一部は遮断するスリット領域II、及び照射された光を全て遮断する遮断領域IIIが設けられており、回折マスク１８０を透過した光だけ感光膜１７０に照射される。
次に、回折マスク１８０を利用して露光された感光膜１７０を現像すると、図３Ｂに示すように、遮断領域IIIにより光が全て遮断された領域と、スリット領域IIにより光の一部だけ遮断された領域には、所定厚さの第１〜第３感光膜パターン１７０Ａ〜１７０Ｃが残り、光が全て透過する透過領域Ｉに該当する領域には、感光膜が完全に除去されてｎ＋非晶質シリコン薄膜１２５の表面が露出する。
ここで、遮断領域IIIに形成された第１感光膜パターン１７０Ａと第２感光膜パターン１７０Ｂは、スリット領域IIに形成された第３感光膜パターン１７０Ｃより厚く形成される。また、透過領域Ｉにより光が全て透過した領域は感光膜が完全に除去されるが、これはポジ型フォトレジストを使用したためであり、本発明はこれに限定されるものではなく、ネガ型フォトレジストを使用してもよい。
次に、このように形成された第１〜第３感光膜パターン１７０Ａ〜１７０Ｃをマスクにして、その下部に形成された第１導電膜１２０、第１絶縁膜１１５Ａ、非晶質シリコン薄膜１２４、及びｎ＋非晶質シリコン薄膜１２５を選択的に除去すると、図３Ｃに示すように、アレイ基板１１０の画素部に第１導電膜１２０からなるゲート電極１２１とゲートライン１１６が形成されると共に、前記ゲートパッド部に第１導電膜１２０からなるゲートパッドライン１１６Ｐが形成される。
また、ゲート電極１２１とゲートライン１１６の上部には、それぞれ第１絶縁膜１１５Ａ、非晶質シリコン薄膜１２４、及びｎ＋非晶質シリコン薄膜１２５からなり、ゲート電極１２１及びゲートライン１１６と同じ形状にパターニングされた、ゲート絶縁膜１１５Ａ’、第１非晶質シリコン薄膜パターン１２４Ａ、及び第１ｎ＋非晶質シリコン薄膜パターン１２５Ａが残る。また、ゲートパッドライン１１６Ｐの上部には、それぞれ第１絶縁膜１１５Ａ、非晶質シリコン薄膜１２４、及びｎ＋非晶質シリコン薄膜１２５からなり、ゲートパッドライン１１６Ｐと同じ形状にパターニングされた、ゲートパッド絶縁膜１１５Ａ''、第２非晶質シリコン薄膜パターン１２４Ｂ、及び第２ｎ＋非晶質シリコン薄膜パターン１２５Ｂが残る。
次に、第１〜第３感光膜パターン１７０Ａ〜１７０Ｃの一部を除去するアッシング工程を行うと、ゲートパッドライン１１６Ｐの上部、すなわち、回折露光が適用されたスリット領域IIの第３感光膜パターン１７０Ｃが完全に除去されて、図３Ｄに示すように、第２ｎ＋非晶質シリコン薄膜パターン１２５Ｂの表面が露出する。
また、第１感光膜パターン１７０Ａと第２感光膜パターン１７０Ｂは、第３感光膜パターン１７０Ｃの厚さだけ除去された第４感光膜パターン１７０Ａ’と第５感光膜パターン１７０Ｂ’となり、遮断領域IIIに対応するゲート電極１２１とゲートライン１１６の上部にのみ残る。ここで、図に示すように、第４感光膜パターン１７０Ａ’と第５感光膜パターン１７０Ｂ’は、前記アッシング工程により側面の一部が除去された形状になり得る。
次に、図３Ｅに示すように、残っている第４感光膜パターン１７０Ａ’と第５感光膜パターン１７０Ｂ’をマスクにして、ゲート電極１２１とゲートライン１１６上部の第１非晶質シリコン薄膜パターン１２４Ａ及び第１ｎ＋非晶質シリコン薄膜パターン１２５Ａの一部を除去する。すなわち、前記画素部の第１非晶質シリコン薄膜パターン１２４Ａ及び第１ｎ＋非晶質シリコン薄膜パターン１２５Ａは、その側面の一部が除去されて第３非晶質シリコン薄膜パターン１２４Ａ’と第３ｎ＋非晶質シリコン薄膜パターン１２５Ａ’となり、ゲート電極１２１とゲートライン１１６の上部に残る。
また、前記ゲートパッド部の第２非晶質シリコン薄膜パターン１２４Ｂ及び第２ｎ＋非晶質シリコン薄膜パターン１２５Ｂは完全に除去されて、ゲートパッド絶縁膜１１５Ａ''の表面が露出する。
次に、図４Ａ及び図４Ｂに示すように、ゲート電極１２１、ゲートライン１１６、及びゲートパッドライン１１６Ｐが形成されたアレイ基板１１０の全面に所定の有機膜１１５Ｂをコーティングした後、アッシング工程によりその一部を除去することにより、ゲート電極１２１及びゲートライン１１６とゲートパッドライン１１６Ｐの側面を保護する第１サイドウォール１１５Ｂ’と第２サイドウォール１１５Ｂ''を形成する。すなわち、第１サイドウォール１１５Ｂ’と第２サイドウォール１１５Ｂ''は、前記ゲート配線(ゲート電極１２１、ゲートライン１１６、及びゲートパッドライン１１６Ｐ)の側面が外部に露出しないように絶縁して保護することにより、後述するデータ配線(ソース／ドレイン電極、データライン、及びデータパッドライン)の形成時、前記ゲート電極配線と前記データ配線が短絡しなくなる。
次に、図２Ｂに示すように、１回のマスク工程(第２マスク工程)により、ゲート電極１２１の上部にソース／ドレイン電極１２２、１２３を形成すると共に、前記第３非晶質シリコン薄膜パターンをパターニングして、ソース電極１２２とドレイン電極１２３との間に伝導チャネルを形成するアクティブパターン１２４Ａ''を形成する。
ここで、前記第３ｎ＋非晶質シリコン薄膜パターンは、前記第２マスク工程によりパターニングされて、ソース／ドレイン電極１２２、１２３とアクティブパターン１２４Ａ''をオーミックコンタクトするオーミックコンタクト層１２５Ａ''を形成する。また、アレイ基板１１０のデータパッド部には、ソース／ドレイン電極１２２、１２３用導電物質からなるデータパッドライン１１７Ｐを形成する。
このように、本実施の形態においては、回折露光を利用した第２マスク工程により、ソース／ドレイン電極１２２、１２３とデータパッドライン１１７Ｐを形成すると共にアクティブパターン１２４Ａ''を形成するが、以下、前記第２マスク工程について図を参照して詳細に説明する。
図５Ａ〜図５Ｅは図２Ｂに示す第２マスク工程を具体的に示す断面図である。図５Ａに示すように、アレイ基板１１０の全面に第２導電膜１３０と感光膜２７０を形成した後、回折マスク２８０を利用して感光膜２７０に選択的に光を照射する。
ここで、第２マスク工程に使用した回折マスク２８０には、照射された光を全て透過させる透過領域Ｉ、スリットパターンが適用されて光の一部だけ透過させて一部は遮断するスリット領域II、及び照射された光を全て遮断する遮断領域IIIが設けられており、回折マスク２８０を透過した光だけ感光膜２７０に照射される。
次に、回折マスク２８０を利用して露光された感光膜２７０を現像すると、図５Ｂに示すように、遮断領域IIIにより光が全て遮断された領域と、スリット領域IIにより光の一部だけ遮断された領域には、所定厚さの第１〜第４感光膜パターン２７０Ａ〜２７０Ｄが残り、光が全て透過する透過領域Ｉに該当する領域には、感光膜が完全に除去されて第２導電膜１３０の表面が露出する。
ここで、遮断領域IIIに形成された第１感光膜パターン２７０Ａ、第２感光膜パターン２７０Ｂ、及び第３感光膜パターン２７０Ｃは、スリット領域IIに形成された第４感光膜パターン２７０Ｄより厚く形成される。また、透過領域Ｉにより光が全て透過した領域は感光膜が完全に除去されるが、これはポジ型フォトレジストを使用したためであり、本発明はこれに限定されるものではなく、ネガ型フォトレジストを使用してもよい。
次に、このように形成された第１〜第４感光膜パターン２７０Ａ〜２７０Ｄをマスクにして、その下部に形成された第２導電膜１３０、第３非晶質シリコン薄膜パターン１２４Ａ’、及び第３ｎ＋非晶質シリコン薄膜パターン１２５Ａ’を選択的にエッチングすると、図５Ｃに示すように、ゲート電極１２１の上部に第２導電膜１３０からなる画素部第２導電膜パターン１３０Ａが形成されると共に、前記データパッド部に第２導電膜１３０からなるパッド部第２導電膜パターン１３０Ｂが形成される。
また、画素部第２導電膜パターン１３０Ａの下部には、第３非晶質シリコン薄膜パターン１２４Ａ’及び第３ｎ＋非晶質シリコン薄膜パターン１２５Ａ’からなり、画素部第２導電膜パターン１３０Ａと同じ形状にパターニングされたアクティブパターン１２４Ａ''及び第４ｎ＋非晶質シリコン薄膜パターン１２５Ａ''が残る。
次に、第１〜第４感光膜パターン２７０Ａ〜２７０Ｄの一部を除去するアッシング工程を行うと、アクティブパターン１２４Ａ''の所定領域(チャネル領域)の上部、すなわち、回折露光が適用されたスリット領域IIの第４感光膜パターン２７０Ｄが完全に除去されて、図５Ｄに示すように、画素部第２導電膜パターン１３０Ａの表面が露出する。
また、第１感光膜パターン２７０Ａ〜第３感光膜パターン２７０Ｃは、第４感光膜パターン２７０Ｄの厚さだけ除去された第５感光膜パターン２７０Ａ’〜第７感光膜パターン２７０Ｃ’となり、遮断領域IIIに対応するアクティブパターン１２４Ａ''の所定領域(ソース／ドレイン領域)の上部とパッド部第２導電膜パターン１３０Ｂの上部にのみ残る。ここで、図に示すように、第５感光膜パターン２７０Ａ’〜第７感光膜パターン２７０Ｃ’は、前記アッシング工程により側面の一部が除去された形状になり得る。
次に、図５Ｅに示すように、残っている第５感光膜パターン２７０Ａ’〜第７感光膜パターン２７０Ｃ’をマスクにして、アクティブパターン１２４Ａ''上部の第４ｎ＋非晶質シリコン薄膜パターン１２５Ａ''及び画素部第２導電膜パターン１３０Ａの一部をエッチングすると共に、前記データパッド部のパッド部第２導電膜パターン１３０Ｂの一部をエッチングする。すなわち、画素部第２導電膜パターン１３０Ａは、第５感光膜パターン２７０Ａ’及び第６感光膜パターン２７０Ｂ’の形状にパターニングされてソース／ドレイン電極１２２、１２３を形成し、前記パッド部第２導電膜パターン１３０Ｂは、第７感光膜パターン２７０Ｃ’の形状にパターニングされてデータパッドライン１１７Ｐを形成する。
また、前記画素部の第４ｎ＋非晶質シリコン薄膜パターン１２５Ａ''は、ソース／ドレイン電極１２２、１２３の形状にパターニングされて、ソース／ドレイン電極１２２、１２３とアクティブパターン１２４Ａ''のソース／ドレイン領域をオーミックコンタクトするオーミックコンタクト層１２５Ａ'''を形成する。
次に、図２Ｃに示すように、１回のマスク工程(第３マスク工程)により、ドレイン電極１２３と電気的に接続する画素電極１１８を形成すると共に、ゲートパッドライン１１６Ｐ及びデータパッドライン１１７Ｐとそれぞれ電気的に接続して外部に露出するゲートパッド電極１２６Ｐ及びデータパッド電極１２７Ｐを形成する。
ここで、前記第３マスク工程は、第２絶縁膜をパターニングするとき、画素電極１１８が形成される画素領域にハーフトーンやスリットを利用した回折露光を利用して感光膜を薄く残す。その後、ゲートパッドライン１１６Ｐとデータパッドライン１１７Ｐの一部を露出させるパッド部オープンを行い、前記画素領域の感光膜をアッシング工程により除去して前記画素領域の第２絶縁膜を除去する。
また、前記画素領域に透明な導電物質で画素電極１１８を形成し、前記パッド部にゲートパッドライン１１６Ｐ及びデータパッドライン１１７Ｐとそれぞれ電気的に接続するゲートパッド電極１２６Ｐ及びデータパッド電極１２７Ｐを形成する。ここで、画素電極１１８、ゲートパッド電極１２６Ｐ、及びデータパッド電極１２７Ｐは、感光膜の表面処理とＩＴＯ(Indium Tin Oxide)などの透明な導電物質の選択的結晶化を利用することにより、別途のマスク工程を行うことなく形成できるが、以下、前記第３マスク工程について図を参照して詳細に説明する。
図６Ａ〜図６Ｉは図２Ｃに示す第３マスク工程の一例を具体的に示す断面図である。図６Ａに示すように、アクティブパターン１２４Ａ''、ソース電極１２２、及びドレイン電極１２３が形成されているアレイ基板１１０の全面に、第２絶縁膜１１５Ｃと感光性物質からなる第１感光膜３７０を形成した後、回折マスク３８０を利用して第１感光膜３７０に選択的に光を照射する。
ここで、第３マスク工程に使用した回折マスク３８０には、照射された光を全て透過させる透過領域Ｉ、スリットパターンが適用されて光の一部だけ透過させて一部は遮断するスリット領域II、及び照射された光を全て遮断する遮断領域IIIが設けられており、回折マスク３８０を透過した光だけ第１感光膜３７０に照射される。
次に、回折マスク３８０を利用して露光された第１感光膜３７０を現像すると、図６Ｂに示すように、遮断領域IIIにより光が全て遮断された領域と、スリット領域IIにより光の一部だけ遮断された領域には、所定厚さの第１〜第４感光膜パターン３７０Ａ〜３７０Ｅが残り、光が全て透過する透過領域Ｉに該当する領域には、第１感光膜が完全に除去されて第２絶縁膜１１５Ｃの表面が露出する。
ここで、遮断領域IIIに形成された第１感光膜パターン３７０Ａ〜第４感光膜パターン３７０Ｄは、スリット領域IIに形成された第５感光膜パターン３７０Ｅより厚く形成される。また、透過領域Ｉにより光が全て透過した領域は第１感光膜が完全に除去されるが、これはポジ型フォトレジストを使用したためであり、本発明はこれに限定されるものではなく、ネガ型フォトレジストを使用してもよい。
次に、このように形成された第１〜第５感光膜パターン３７０Ａ〜３７０Ｅをマスクにして、その下部に形成されたゲートパッド絶縁膜１１５Ａ''とパッド部の第２絶縁膜１１５Ｃを選択的にエッチングすると、図６Ｃに示すように、パッド部のゲートパッドライン１１６Ｐとデータパッドライン１１７Ｐの一部を露出させる第１コンタクトホール１６０Ａと第２コンタクトホール１６０Ｂが形成される。また、第２絶縁膜１１５Ｃがパターニングされて、前記画素部に画素部第２絶縁膜１１５Ｃ’が形成されると共に、前記パッド部にパッド部第２絶縁膜パターン１１５Ｃ''が形成される。
次に、第１〜第５感光膜パターン３７０Ａ〜３７０Ｅの一部を除去するアッシング工程を行うと、前記画素部の所定領域、すなわち、回折露光が適用されたスリット領域IIの第５感光膜パターン３７０Ｅが完全に除去されて、図６Ｄに示すように、画素部第２絶縁膜１１５Ｃ’の表面が露出する。前記露出する画素部の所定領域は後で画素電極が形成される画素領域を意味する。
また、第１感光膜パターン３７０Ａ〜第４感光膜パターン３７０Ｄは、第５感光膜パターン３７０Ｅの厚さだけ除去された第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’となり、遮断領域IIIに対応する所定領域にのみ残る。
その後、図６Ｅに示すように、残っている第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’をマスクにして、前記画素領域の画素部第２絶縁膜１１５Ｃ’を除去することにより、前記画素部に画素部第２絶縁膜パターン１１５Ｃ'''を形成する。ここで、画素部第２絶縁膜パターン１１５Ｃ'''は、ドレイン電極１２３の一方の側の上部の画素部第２絶縁膜１１５Ｃ’の一部が除去されるようにパターニングされてドレイン電極１２３の一部領域を外部に露出させる。
次に、図６Ｆに示すように、第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’が残っているアレイ基板１１０の全面に、透明な導電物質で第３導電膜１４０を形成する。
ここで、第３導電膜１４０は、画素電極とパッド部電極を構成するために、ＩＴＯ又はＩＺＯ(Indium Zinc Oxide)などの透過率に優れた透明な導電物質を含む。ここで、第３導電膜１４０を蒸着する前に、プラズマ又は熱処理を施して第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’の表面を疎水化する工程を行うことができる。これは、第３導電膜１４０の表面が親水性であるため、第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’の表面を疎水化することにより、第３導電膜１４０と第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’間の界面状態を悪くして、後で第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’に接触する第３導電膜１４０だけ選択的に除去するために行う。
その後、第３導電膜１４０が形成されたアレイ基板１１０の全面に感光性物質からなる第２感光膜４７０を形成する。
次に、図６Ｇに示すように、第２感光膜４７０の一部を除去するアッシング工程を行うことにより、前記画素領域と前記パッド部の第１コンタクトホール領域及び第２コンタクトホール領域とを除いた領域で、第３導電膜１４０を外部に露出させる。ここで、前記アッシング工程によりその厚さの一部が除去された第１０感光膜パターン４７０Ａ〜第１２感光膜パターン４７０Ｃは、前記画素領域と前記パッド部の第１コンタクトホール領域及び第２コンタクトホール領域との上部にのみ残る。
その後、約１００〜２００℃の温度で熱処理を施して第３導電膜１４０を結晶化すると、第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’に接触しない第３導電膜１４０だけ選択的に結晶化する。これは、有機物質からなる第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’の内部に存在するカーボンなどの元素により、第６感光膜パターン３７０Ａ’〜第９感光膜パターン３７０Ｄ’に接触する第３導電膜１４０の結晶化が阻害されるためである。
その後、前記露出した非晶質状態の第３導電膜１４０だけ選択的に除去すると、図６Ｈ及び図６Ｉに示すように、前記画素領域に画素電極１１８が形成されると共に、前記パッド部の第１コンタクトホール領域及び第２コンタクトホール領域にゲートパッド電極１２６Ｐ及びデータパッド電極１２７Ｐが形成される。
ここで、ゲートパッド電極１２６Ｐはその下部のゲートパッドライン１１６Ｐと電気的に接続し、データパッド電極１２７Ｐはその下部のデータパッドライン１１７Ｐと電気的に接続する。
また、画素電極１１８は、その下部のドレイン電極１２３の一部と電気的に接続するが、このとき、画素電極１１８とドレイン電極１２３とは別途のコンタクトホールを介することなく直接接続する。
さらに、画素電極１１８の一部は、ゲートライン１１６の一部と重なるように形成されて、その下部の画素部第１絶縁膜１１５Ａ’を介してゲートライン１１６と共にストレージキャパシタＣｓｔ(図１参照)を形成する。
図７Ａ〜図７Ｉは図２Ｃに示す第３マスク工程の他の例を具体的に示す断面図である。図７Ａ〜図７Ｉに示す第３マスク工程の他の例は図６Ａ〜図６Ｉに示す第３マスク工程の一例と類似している。ただし、図７Ａ〜図７Ｉに示す第３マスク工程の他の例においては、図６Ａ〜図６Ｉに示す第３マスク工程の一例とは異なり、図７Ａ及び図７Ｂに示すように、回折マスク５８０が、データパッドライン１１７Ｐに対応する領域に、回折マスク５８０を利用して露光された感光膜５７０を現像したときに所定の厚さで感光膜パターン５７０Ｆが残るように光の一部を透過させるスリット領域IIが形成されるように構成されることを特徴とする。
これにより、図７Ｃに示すように、ゲートパッドライン１１６Ｐ上部のパッド部第２絶縁膜パターン１１５Ｃ''が除去されるとき、データパッドライン１１７Ｐ上部のパッド部第２絶縁膜パターン１１５Ｃ''は感光膜パターン５７０Ｆにより保護されて残る。
次に、図７Ｄに示すように、アッシング工程により感光膜パターン５７０Ｆを除去してデータパッドライン１１７Ｐ上部のパッド部第２絶縁膜パターン１１５Ｃ''を露出させ、図７Ｅに示すように、データパッドライン１１７Ｐ上部のパッド部第２絶縁膜パターン１１５Ｃ''を除去してデータパッドライン１１７Ｐを露出させる。すなわち、図７Ｅに示すように、データパッドライン１１７Ｐ上部のパッド部第２絶縁膜パターン１１５Ｃ''と画素部第２絶縁膜１１５Ｃ’は同時に除去される。従って、図６Ｄ及び図６Ｅに示す第３マスク工程の一例とは異なり、図７Ｄ及び図７Ｅに示す第３マスク工程の他の例においては、データパッドライン１１７Ｐがオーバーエッチングから保護される。
特に、図６Ｄ及び図６Ｅによれば、画素部第２絶縁膜１１５Ｃ’が除去される前にデータパッドライン１１７Ｐ上部のパッド部第２絶縁膜パターン１１５Ｃ''が除去され、この場合は、画素部第２絶縁膜１１５Ｃ’を除去する過程で、露出したデータパッドライン１１７Ｐはエッチング工程が行われる。しかし、第３マスク工程の他の例においては、感光膜パターン５７０Ｆを形成することによって、データパッドライン１１７Ｐがオーバーエッチングから保護される。
また、オーバーエッチングからデータパッドライン１１７Ｐをさらに保護するために、第３マスク工程の他の例においては、第２導電膜１３０としてモリブデン(Ｍｏ)を使用して、データパッドライン１１７Ｐ(並びに、ソース電極及びドレイン電極)をモリブデンで形成できる。
図７Ｆ〜図７Ｉに示す工程以降の工程は図６Ｆ〜図６Ｉに示す工程と類似するので説明は省略する。前述した実施の形態においてはチャネル層として非晶質シリコン薄膜を利用した非晶質シリコン薄膜トランジスタを例に説明しているが、本発明は、これに限定されるものではなく、チャネル層として多結晶シリコン薄膜を利用した多結晶シリコン薄膜トランジスタにも適用される。
また、本発明は、液晶表示装置だけでなく、薄膜トランジスタを利用して製造する他の表示装置、例えば、駆動トランジスタに有機発光ダイオード(Organic Light Emitting Diodes；ＯＬＥＤ)が接続された有機ＥＬディスプレイ装置にも利用される。
以上、多くの事項を具体的に記載したが、これは本発明の範囲を限定するものではなく、好ましい実施の形態の例示として解釈されるべきである。従って、本発明の範囲は、前述した実施の形態によって定められるのではなく、特許請求の範囲とその均等物によって定められるべきである。
本発明の一実施の形態による液晶表示装置のアレイ基板の一部を示す平面図である。 図１に示すアレイ基板の製造工程を示す図１のIIIａ−IIIａ’、IIIｂ−IIIｂ、及びIIIｃ−IIIｃ線に沿った断面図である。 図２Ａに続く工程の断面図である。 図２Ｂに続く工程の断面図である。 図２Ａに示す第１マスク工程を具体的に示す断面図である。 図３Ａに続く工程の断面図である。 図３Ｂに続く工程の断面図である。 図３Ｃに続く工程の断面図である。 図３Ｄに続く工程の断面図である。 本発明の一実施の形態によるサイドウォール形成方法を示す断面図である。 図４Ａに続く工程の断面図である。 図２Ｂに示す第２マスク工程を具体的に示す断面図である。 図５Ａに続く工程の断面図である。 図５Ｂに続く工程の断面図である。 図５Ｃに続く工程の断面図である。 図５Ｄに続く工程の断面図である。 図２Ｃに示す第３マスク工程の一例を具体的に示す断面図である。 図６Ａに続く工程の断面図である。 図６Ｂに続く工程の断面図である。 図６Ｃに続く工程の断面図である。 図６Ｄに続く工程の断面図である。 図６Ｅに続く工程の断面図である。 図６Ｆに続く工程の断面図である。 図６Ｇに続く工程の断面図である。 図６Ｈに続く工程の断面図である。 図２Ｃに示す第３マスク工程の他の例を具体的に示す断面図である。 図７Ａに続く工程の断面図である。 図７Ｂに続く工程の断面図である。 図７Ｃに続く工程の断面図である。 図７Ｄに続く工程の断面図である。 図７Ｅに続く工程の断面図である。 図７Ｆに続く工程の断面図である。 図７Ｇに続く工程の断面図である。 図７Ｈに続く断面図である。 一般的な液晶表示装置を概略的に示す分解斜視図である。 図８に示す液晶表示装置のアレイ基板製造工程を順次示す断面図である。 図９Ａに続く工程の断面図である。 図９Ｂに続く工程の断面図である。 図９Ｃに続く工程の断面図である。 図９Ｄに続く工程の断面図である。
符号の説明
１１０ アレイ基板、１１６ ゲートライン、１１６Ｐ ゲートパッドライン、１１７ データライン、１１７Ｐ データパッドライン、１１８ 画素電極、１２１ ゲート電極、１２２ ソース電極、１２３ ドレイン電極、１２４Ａ'' アクティブパターン。

Claims (18)

  1. 画素部とパッド部とに区分される第１基板、及び前記第１基板と対向して貼り合わせられる第２基板を準備するステップと、
    第１マスク工程により、前記第１基板の画素部にゲートライン及び前記ゲートラインの一部からなるゲート電極を形成し、前記ゲートラインの上部に非晶質シリコン薄膜パターン及びｎ＋非晶質シリコン薄膜パターンを形成するステップと、
    前記第１マスク工程を通じて前記第１基板のパッド部にゲートパッドラインを形成すると共に、前記ゲートパッドラインの上にゲートパッド絶縁膜を形成するステップと、
    前記ゲート電極、前記ゲートライン、及び前記ゲートパッドラインの側面に、前記ゲート電極、前記ゲートライン、及び前記ゲートパッドラインを囲んで絶縁するサイドウォールを形成するステップと、
    第２マスク工程により、前記ゲートラインの上部に前記ゲートラインより幅が狭く前記非晶質シリコン薄膜パターンからなるアクティブパターン及びソース電極及びドレイン電極を形成し、前記ゲートラインと交差して画素領域を定義するデータラインを形成するステップと、
    前記第２マスク工程を通じて前記第１基板のパッド部にデータパッドラインを形成するステップと、
    第３マスク工程により、前記画素部の画素領域に前記ドレイン電極と電気的に接続する画素電極を形成するステップと、
    前記第１基板と前記第２基板との間に液晶層を形成するステップと、
    を含み、
    前記第３マスク工程は、
    前記第１基板上に第２絶縁膜と第１感光膜を形成するステップと、
    回折マスクを利用して前記第１感光膜を露光、現像して、前記画素部の第１領域に第１の厚さを有する第１感光膜パターンを形成し、前記画素部の第１領域と前記パッド部のゲートパッドラインとデータパッドライン上部の所定領域とを除いた第２領域に第２の厚さを有する第２感光膜パターンを形成するステップと、
    前記第１感光膜パターンと前記第２感光膜パターンをマスクにして、前記ゲートパッド絶縁膜と前記第２絶縁膜を選択的に除去することにより、前記ゲートパッドラインの所定領域を露出させる第１コンタクトホールを形成し、前記データパッドラインの所定領域を露出させる第２コンタクトホールを形成するステップと、
    前記第１感光膜パターンを除去すると共に前記第２感光膜パターンの一部を除去して、第３の厚さを有する第３感光膜パターンを形成するステップと、
    前記第３感光膜パターンをマスクにして前記第２絶縁膜を選択的に除去することにより、前記ドレイン電極の一部を露出させるステップと、
    前記第１基板上に透明な導電物質からなる第３導電膜を形成するステップと、
    前記第１基板上に第２感光膜を形成するステップと、
    前記第２感光膜の一部を除去して前記第２領域の第３導電膜を露出させるステップと、
    前記露出した第３導電膜を選択的に除去して、前記画素部の第１領域にその一部が前記露出したドレイン電極と接続する画素電極を形成し、前記パッド部に前記ゲートパッドラインと前記第１コンタクトホールを介して電気的に接続するゲートパッド電極を形成し、前記データパッドラインと前記第２コンタクトホールを介して電気的に接続するデータパッド電極を形成するステップと
    を含むことを特徴とする液晶表示装置の製造方法。
  2. 前記第１マスク工程は、
    前記第１基板上に第１導電膜、第１絶縁膜、非晶質シリコン薄膜、及びｎ＋非晶質シリコン薄膜を形成するステップと、
    前記画素部の第１領域に第１の厚さを有する第１感光膜パターンを形成し、前記パッド部の第１領域に第２の厚さを有する第２感光膜パターンを形成するステップと、
    前記第１感光膜パターンと前記第２感光膜パターンをマスクにして、前記第１導電膜、前記第１絶縁膜、前記非晶質シリコン薄膜、及び前記ｎ＋非晶質シリコン薄膜を選択的にエッチングすることにより、前記画素部の第１領域に前記第１導電膜からなるゲート電極とゲートラインを形成し、前記パッド部の第１領域に前記第１導電膜からなるゲートパッドラインを形成するステップと、
    前記ゲート電極と前記ゲートラインの上部に、前記第１絶縁膜、前記非晶質シリコン薄膜、及び前記ｎ＋非晶質シリコン薄膜からなるゲート絶縁膜、第１非晶質シリコン薄膜パターン、及び第１ｎ＋非晶質シリコン薄膜パターンを形成するステップと、
    前記ゲートパッドラインの上部に、前記第１絶縁膜、前記非晶質シリコン薄膜、及び前記ｎ＋非晶質シリコン薄膜からなる前記ゲートパッド絶縁膜、第２非晶質シリコン薄膜パターン、及び第２ｎ＋非晶質シリコン薄膜パターンを形成するステップと、
    前記第２感光膜パターンを除去すると共に前記第１感光膜パターンの一部を除去して、第３の厚さを有する第３感光膜パターンを形成するステップと、
    前記第３感光膜パターンをマスクにして、前記ゲートパッドライン上部の前記第２非晶質シリコン薄膜パターン及び前記第２ｎ＋非晶質シリコン薄膜パターンを除去するステップと、
    を含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  3. 前記ゲート絶縁膜、前記第１非晶質シリコン薄膜パターン、及び前記第１ｎ＋非晶質シリコン薄膜パターンが、前記ゲートラインの形状にパターニングされることを特徴とする請求項２に記載の液晶表示装置の製造方法。
  4. 前記ゲートパッド絶縁膜、前記第２非晶質シリコン薄膜パターン、及び前記第２ｎ＋非晶質シリコン薄膜パターンが、前記ゲートパッドラインの形状にパターニングされることを特徴とする請求項２に記載の液晶表示装置の製造方法。
  5. 前記第３感光膜パターンをマスクにして、前記第１非晶質シリコン薄膜パターン及び前記第１ｎ＋非晶質シリコン薄膜パターンを選択的にエッチングすることにより、前記第１非晶質シリコン薄膜パターン及び前記第１ｎ＋非晶質シリコン薄膜パターンより線幅の狭い第３非晶質シリコン薄膜パターン及び第３ｎ＋非晶質シリコン薄膜パターンを形成するステップをさらに含むことを特徴とする請求項２に記載の液晶表示装置の製造方法。
  6. 前記第１感光膜パターンと前記第２感光膜パターンを形成するステップは、
    前記ｎ＋非晶質シリコン薄膜上に感光膜を形成するステップと、
    光を全て透過させる第１透過領域、光の一部だけ透過させる第２透過領域、及び光を遮断する遮断領域が設けられた回折マスクを利用して、前記感光膜に光を照射するステップと、
    前記回折マスクを利用して光が照射された感光膜を現像して前記ｎ＋非晶質シリコン薄膜上に感光膜パターンを形成するステップであって、前記ゲート電極と前記ゲートラインが形成される前記画素部の第１領域に第１の厚さを有する第１感光膜パターンを形成し、前記ゲートパッドラインが形成される前記パッド部の第１領域に第２の厚さを有する第２感光膜パターンを形成するステップと、
    を含むことを特徴とする請求項２に記載の液晶表示装置の製造方法。
  7. 前記回折マスクの遮断領域が前記画素部の第１領域に適用され、前記回折マスクの第２透過領域が前記パッド部の第１領域に適用されることを特徴とする請求項６に記載の液晶表示装置の製造方法。
  8. 前記回折マスクは、光の一部だけ透過させる前記第２透過領域に回折パターンが形成されており、前記パッド部の第１領域に前記第１の厚さより薄い第２の厚さの第２感光膜パターンを形成することを特徴とする請求項６に記載の液晶表示装置の製造方法。
  9. 前記サイドウォールを有機膜で形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  10. 前記第２マスク工程は、
    前記第１基板上に第２導電膜を形成するステップと、
    前記ゲート電極上部の第１領域に第１の厚さを有する第１感光膜パターンを形成し、前記パッド部の第２領域に前記第１の厚さを有する第２感光膜パターンを形成し、前記ゲート電極上部の第２領域に第２の厚さを有する第３感光膜パターンを形成するステップと、
    前記第１、第２、及び第３感光膜パターンをマスクにして、前記非晶質シリコン薄膜パターン、前記ｎ＋非晶質シリコン薄膜パターン、及び前記第２導電膜を選択的にエッチングすることにより、前記ゲート電極上部の第１領域に前記非晶質シリコン薄膜パターンからなるアクティブパターンを形成するステップと、
    前記ゲート電極上部の第１領域に前記第２導電膜からなる画素部第２導電膜パターンを形成するステップと、
    前記パッド部の第２領域に前記第２導電膜からなるパッド部第２導電膜パターンを形成するステップと、
    前記第３感光膜パターンを除去すると共に前記第１感光膜パターンと前記第２感光膜パターンの一部を除去して、第３の厚さを有する第４感光膜パターンと第５感光膜パターンを形成するステップと、
    前記第４感光膜パターンと前記第５感光膜パターンをマスクにして、前記画素部第２導電膜パターンを選択的にエッチングすることにより、前記アクティブパターンの上部にソース電極とドレイン電極を形成し、前記パッド部第２導電膜パターンを選択的にエッチングすることにより、前記パッド部の第２領域にデータパッドラインを形成するステップと、
    を含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  11. 前記画素部第２導電膜パターンが、前記アクティブパターンの形状にパターニングされることを特徴とする請求項１０に記載の液晶表示装置の製造方法。
  12. 前記第１、第２、及び第３感光膜パターンを形成するステップは、
    前記第２導電膜上に感光膜を形成するステップと、
    光を全て透過させる第１透過領域、光の一部だけ透過させる第２透過領域、及び光を遮断する遮断領域が設けられた回折マスクを利用して、前記感光膜に光を照射するステップと、
    前記回折マスクを利用して光が照射された感光膜を現像して前記第２導電膜上に感光膜パターンを形成するステップであって、前記ソース電極と前記ドレイン電極が形成される前記ゲート電極上部の第１領域に第１の厚さを有する第１感光膜パターンを形成し、前記データパッドラインが形成される前記パッド部の第２領域に前記第１の厚さを有する第２感光膜パターンを形成し、前記アクティブパターンのチャネル領域を定義する前記ゲート電極上部の第２領域に第２の厚さを有する第３感光膜パターンを形成するステップと、
    を含むことを特徴とする請求項１０に記載の液晶表示装置の製造方法。
  13. 前記回折マスクの遮断領域が前記ゲート電極上部の第１領域と前記パッド部の第２領域に適用され、前記回折マスクの第２透過領域が前記ゲート電極上部の第２領域に適用されることを特徴とする請求項１２に記載の液晶表示装置の製造方法。
  14. 前記第３導電膜をＩＴＯ又はＩＺＯの透明な導電物質で形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  15. 前記第３導電膜を蒸着する前にプラズマ処理又は熱処理を施して、前記第３感光膜パターンの表面を疎水化することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  16. 前記第３導電膜を露出させた後に１００〜２００℃の温度で熱処理を施して、前記画素部の第１領域と前記第１コンタクトホール領域及び前記第２コンタクトホール領域に位置する第３導電膜だけ選択的に結晶化することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  17. 前記データパッドラインが前記第１基板に接触することを特徴とする請求項２に記載の液晶表示装置の製造方法。
  18. 前記データパッドラインが前記第１絶縁膜に接触しないことを特徴とする請求項１７に記載の液晶表示装置の製造方法。
JP2006338802A 2005-12-27 2006-12-15 液晶表示装置の製造方法 Active JP5219362B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0131007 2005-12-27
KR1020050131007A KR100978260B1 (ko) 2005-12-27 2005-12-27 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007179050A JP2007179050A (ja) 2007-07-12
JP5219362B2 true JP5219362B2 (ja) 2013-06-26

Family

ID=38194339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338802A Active JP5219362B2 (ja) 2005-12-27 2006-12-15 液晶表示装置の製造方法

Country Status (4)

Country Link
US (2) US7763481B2 (ja)
JP (1) JP5219362B2 (ja)
KR (1) KR100978260B1 (ja)
CN (1) CN100562779C (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
KR101703511B1 (ko) * 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
CN101630640B (zh) * 2008-07-18 2012-09-26 北京京东方光电科技有限公司 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
KR101492106B1 (ko) * 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101182232B1 (ko) 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20120044042A (ko) * 2010-10-27 2012-05-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102244038B (zh) * 2011-07-14 2013-11-20 深圳市华星光电技术有限公司 薄膜晶体管的制造方法以及薄膜晶体管
KR101960813B1 (ko) * 2011-10-31 2019-03-22 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN103199060B (zh) * 2013-02-17 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法及显示装置
CN103178021B (zh) 2013-02-28 2015-02-11 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN204422935U (zh) * 2015-03-12 2015-06-24 京东方科技集团股份有限公司 一种阵列基板和显示装置
KR20180057805A (ko) * 2016-11-22 2018-05-31 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
CN109256418A (zh) * 2017-07-14 2019-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
EP3810009A1 (en) 2018-06-19 2021-04-28 Tornier, Inc. Visualization of intraoperatively modified surgical plans
KR20210107204A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2019046C (en) * 1989-06-16 1998-05-12 Satoshi Okazaki Method of printing fine patterns
US5510278A (en) * 1994-09-06 1996-04-23 Motorola Inc. Method for forming a thin film transistor
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2002062543A (ja) 2000-08-18 2002-02-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製造方法
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6743635B2 (en) * 2002-04-25 2004-06-01 Home Diagnostics, Inc. System and methods for blood glucose sensing
JP2004149673A (ja) * 2002-10-30 2004-05-27 Mitsui Chemicals Inc エチレン系ワックスの製造方法
KR100971955B1 (ko) * 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100956939B1 (ko) * 2003-06-19 2010-05-11 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR100682358B1 (ko) * 2003-11-10 2007-02-15 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 제조 방법
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
JP4538218B2 (ja) 2003-11-27 2010-09-08 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
TWI239651B (en) 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display
TWI240111B (en) 2004-11-11 2005-09-21 Quanta Display Inc Array substrate for use in TFT-LCD and fabrication method thereof
KR101153297B1 (ko) * 2004-12-22 2012-06-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법

Also Published As

Publication number Publication date
CN1991456A (zh) 2007-07-04
US8482710B2 (en) 2013-07-09
KR20070068918A (ko) 2007-07-02
JP2007179050A (ja) 2007-07-12
US20100277659A1 (en) 2010-11-04
US7763481B2 (en) 2010-07-27
CN100562779C (zh) 2009-11-25
US20070148799A1 (en) 2007-06-28
KR100978260B1 (ko) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5219362B2 (ja) 液晶表示装置の製造方法
JP4680879B2 (ja) 液晶表示装置及びその製造方法
KR101048927B1 (ko) 액정표시장치 및 그 제조방법
JP5080962B2 (ja) 液晶表示装置の製造方法
JP4818718B2 (ja) 液晶表示装置の製造方法
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR101201707B1 (ko) 액정표시장치 및 그 제조방법
US8357937B2 (en) Thin film transistor liquid crystal display device
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR101206286B1 (ko) 액정표시장치의 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR20070079217A (ko) 액정표시장치 및 그 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법
KR20070060828A (ko) 액정표시장치 및 그 제조방법
KR20080060944A (ko) 액정표시장치 및 그 제조방법
KR20080062931A (ko) 액정표시장치의 제조방법
KR20080062928A (ko) 액정표시장치의 제조방법
KR20080062930A (ko) 액정표시장치 및 그 제조방법
KR20090020992A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5219362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250