JP2002062543A - 液晶画像表示装置および画像表示装置用半導体装置の製造方法 - Google Patents

液晶画像表示装置および画像表示装置用半導体装置の製造方法

Info

Publication number
JP2002062543A
JP2002062543A JP2000248367A JP2000248367A JP2002062543A JP 2002062543 A JP2002062543 A JP 2002062543A JP 2000248367 A JP2000248367 A JP 2000248367A JP 2000248367 A JP2000248367 A JP 2000248367A JP 2002062543 A JP2002062543 A JP 2002062543A
Authority
JP
Japan
Prior art keywords
film
electrode
resist
insulating substrate
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000248367A
Other languages
English (en)
Inventor
Shinichiro Hashimoto
伸一郎 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000248367A priority Critical patent/JP2002062543A/ja
Publication of JP2002062543A publication Critical patent/JP2002062543A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 マスク枚数を削減出来るチャネル保護型の画
像表示装置用半導体装置の製造方法を提供すること。 【解決手段】 絶縁基板１上に透明電極膜２と、金属膜
と、ゲート絶縁膜４と、非晶質半導体膜５を順次被着
後、フォト工程おいて現像後のレジスト膜厚を２種類に
し、第１のエッチング工程により基板上に走査電極３、
画素電極を形成し、前記２種類の膜厚を有するレジスト
のうち膜厚の薄いレジストを除去した後、第２のエッチ
ング工程により走査電極上に半導体領域を形成し、チャ
ネル保護膜を被着後、前記半導体領域のソース電極・ド
レイン電極のコンタクト孔及び画素電極孔を形成し、コ
ンタクト膜と、金属膜と、保護絶縁膜との積層膜を順次
被着後、ソース電極も兼ねる信号電極及びドレイン電極
及び蓄積容量を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はカラー画像表示機能
を有する液晶画像表示装置、とりわけアクティブ型の液
晶画像表示装置に関するものである。
【０００２】
【従来の技術】近年、液晶ディスプレイはノートパソコ
ンにとどまらず、液晶モニターや液晶テレビ、あるいは
ビデオカメラやデジタルカメラなどに広く用いられてお
り、その市場はますます拡大するものと期待されてい
る。
【０００３】液晶ディスプレイにはパッシブ型とアクテ
ィブ型があり、主流のアクティブ型であり、薄膜トラン
ジスタが駆動素子として用いられている。薄膜トランジ
スタは成膜工程、フォト工程、エッチング工程、レジス
ト剥離工程を1サイクルとし、これを何サイクルか繰り
返すことで形成されている。一般的にチャネル保護型ト
ランジスタでは６サイクルから８サイクル、チャネルエ
ッチ型トランジスタでは５サイクルから７サイクルであ
る。
【０００４】液晶ディスプレイの市場拡大に伴い価格低
下が急速に進んでおり、製造コストのさらなる削減が強
く要求されている。そのため液晶ディスプレイのコスト
にしめる割合が高いアレイ工程においても、コスト削減
が求められている。そのアレイ工程の中でもフォト工程
は大きく分けて、レジスト塗布工程、レジスト露光工
程、レジスト現像工程からなっており、このフォト工程
を減らすことで大幅なコスト削減を図ることができる。
【０００５】チャネルエッチ型トランジスタはチャネル
保護型トランジスタに比べフォト工程が少なくてすむ
が、トランジスタの移動度が低いという問題点がある。
これはチャネルエッチ時のプラズマダメージによるもの
で、チャネルエッチ型トランジスタの本質的な問題であ
る。一方、チャネル保護型トランジスタはチャネルがプ
ラズマにさらされないため、チャネルエッチ型トランジ
スタに比べ移動度が高いが、前記のようにフォト工程が
多くなるためコストの面で不利となる。
【０００６】
【発明が解決しようとする課題】そこで本発明は上記の
問題点に鑑み、マスク枚数を削減可能なチャネル保護型
薄膜トランジスタの形成方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の液晶画像表示装置は、一主面上
に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲ
ート型トランジスタのドレイン電極に接続された画素電
極と、を有する単位画素が二次元のマトリクスに配列さ
れた絶縁基板と、前記絶縁基板と対向する透明性絶縁基
板またはカラーフィルタとの間に液晶を充填してなる液
晶画像表示装置であって、前記絶縁基板上に透明電極膜
と１層以上の金属膜との積層膜よりなり絶縁ゲート型ト
ランジスタのゲート電極も兼ねる走査電極が形成され、
前記絶縁基板上に前記透明電極膜よりなる前記画素電極
が形成され、前記ゲート電極近傍の前記走査電極上に１
層以上のゲート絶縁膜と非晶質半導体膜との積層膜より
なる半導体領域が形成され、前記半導体領域のソース電
極部とドレイン電極部及び前記画素電極及び走査電極端
子部及び信号電極端子部を除いて、前記走査電極の絶縁
膜も兼ねるチャネル保護絶縁膜が形成され、コンタクト
膜と１層以上の金属膜と保護絶縁膜との積層膜よりなる
ソース電極も兼ねる信号電極線及びドレイン電極及び蓄
積容量が形成されていることを特徴とする液晶画像表示
装置である。
【０００８】また、請求項２に記載の液晶画像表示装置
は、一主面上に少なくとも絶縁ゲート型トランジスタ
と、前記絶縁ゲート型トランジスタのドレイン電極に接
続された画素電極と、を有する単位画素が二次元のマト
リクスに配列された絶縁基板と、前記絶縁基板と対向す
る透明性絶縁基板またはカラーフィルタとの間に液晶を
充填してなる液晶画像表示装置であって、前記絶縁基板
上に透明電極膜と１層以上の金属膜との積層膜よりなり
絶縁ゲート型トランジスタのゲート電極も兼ねる走査電
極が形成され、前記絶縁基板上に前記透明電極膜よりな
る画素電極が形成され、前記ゲート電極近傍の前記走査
電極上に１層以上のゲート絶縁膜と非晶質半導体膜との
積層膜よりなる半導体領域が形成され、前記半導体領域
のソース電極部とドレイン電極部及び前記画素電極及び
走査電極端子部及び信号電極端子部を除いて、前記走査
電極の絶縁膜も兼ねるチャネル保護絶縁膜が形成され、
コンタクト膜と１層以上の金属膜との積層膜よりなるソ
ース電極も兼ねる信号電極及びドレイン電極及び蓄積容
量が形成され、前記画素電極及び前記走査電極端子部及
び前記信号電極端子部を除いて、最終保護膜が形成され
ていることを特徴とする液晶画像表示装置である。
【０００９】また、請求項３記載の画像表示装置用半導
体装置の製造方法は、絶縁基板上に透明電極膜と、１層
以上の金属膜と、１層以上のゲート絶縁膜と、非晶質半
導体膜を順次被着後、フォト工程おいて現像後のレジス
ト膜厚を２種類にし、第１のエッチング工程により基板
上に走査電極、画素電極を形成し、前記２種類の膜厚を
有するレジストのうち膜厚の薄いレジストを除去した
後、第２のエッチング工程により走査電極上に半導体領
域を形成する工程と、チャネル保護膜を被着後、前記半
導体領域のソース電極・ドレイン電極のコンタクト孔及
び画素電極孔を形成する工程と、コンタクト膜と、１層
以上の金属膜と、保護絶縁膜との積層膜を順次被着後、
ソース電極も兼ねる信号電極及びドレイン電極及び蓄積
容量を形成する工程と、を有することを特徴とする画像
表示装置用半導体装置の製造方法である。
【００１０】さらに、請求項４記載の画像表示装置用半
導体装置の製造方法は、絶縁基板上に透明電極膜と、１
層以上の金属膜と、１層以上のゲート絶縁膜と、非晶質
半導体膜を順次被着後、フォト工程おいて現像後のレジ
スト膜厚を２種類にし、第１のエッチング工程により基
板上に走査電極、画素電極を形成し、膜厚の薄いレジス
トを除去した後、第２のエッチング工程により走査電極
上に半導体領域を形成する工程と、チャネル保護膜を被
着後、前記半導体領域のソース電極・ドレイン電極のコ
ンタクト孔及び画素電極孔を形成する工程と、コンタク
ト膜と、１層以上の金属膜との積層膜を順次被着後、ソ
ース電極も兼ねる信号電極及びドレイン電極及び蓄積容
量を形成する工程と、最終保護膜を被着後、前記画素電
極孔を形成する工程と、を有することを特徴とする画像
表示装置用半導体装置の製造方法である。
【００１１】本発明の画像表示装置用半導体装置は、基
板上に透明電極膜、走査電極膜、ゲート絶縁膜、非晶質
半導体膜の４層を成膜後、第１のフォト工程において、
２種類の膜厚を有するレジストを形成するが、レジスト
の膜厚を２種類にするためには、通常のレジスト露光工
程のように露光量を１種類ではなく２種類にする必要が
ある。そのためには、露光機の最小パターン寸法以下の
線群や点群をマスク上に形成し、露光光透過部と露光光
遮光部の面積比により露光量を制御する手法や、半透明
パターンにより露光光透過量を制御する手法などが一般
的に知られている。
【００１２】レジストの膜厚はレジスト固有の露光量と
レジスト膜厚の関係から決まる。本発明のようにレジス
トの膜厚を２種類にする場合には、露光量の変化に対し
てレジストの膜厚変化が小さい方が適している。
【００１３】
【発明の実施の形態】以下に本発明の実施の形態におけ
る薄膜トランジスタの形成方法を図面を基に詳しく説明
する。
【００１４】（実施の形態１）本発明の実施の形態１を
図１から図１０に基づいて説明する。図１〜図１０にお
ける（ａ）、（ｂ）、（ｃ）はそれぞれ、画素部断面
図、画素部平面図及び端子部断面図を示している。
【００１５】ガラス基板１上に透明電極膜２、走査電極
膜３、ゲート絶縁膜４、非晶質半導体膜５を形成する
（図１）。ゲート絶縁膜４と非晶質半導体膜５は同一成
膜室で連続成膜することが望ましい。透明電極膜２には
ＩＴＯ（インジウムスズ酸化物）が用いられ、走査電極
膜３にはＡｌ、Ｔａ、Ｃｒ、ＭｏＷ、ＡＰＣ（ＡｇＰｄ
Ｃｕ）などの単層膜だけでなく、Ｔｉ／Ａｌ／Ｔｉなど
のような積層膜も用いられ、ゲート絶縁膜４には窒化ケ
イ素膜が用いられる。
【００１６】なおガラス基板１からの汚染を防止するた
めに、ガラス基板１と透明電極膜２の間に汚染防止膜と
して酸化ケイ素膜あるいは窒化ケイ素膜を設ける構成も
ある。
【００１７】第１のフォト工程を行う（図２）。このフ
ォト工程においてレジストの膜厚が２種類になるように
する。レジスト７ａが膜厚の薄いレジスト、レジスト７
ｂが膜厚の厚いレジストである。
【００１８】第１のエッチング工程を行う（図３）。こ
のエッチング工程では非晶質半導体膜５、ゲート絶縁膜
４、走査電極膜３、透明電極膜２をエッチングし、走査
電極８、画素電極９を形成する。全ての膜をドライエッ
チングするのが好ましいが、透明電極膜２としてＩＴＯ
を用いる場合は非晶質半導体膜５、ゲート絶縁膜４、走
査電極膜３までドライエッチングし、透明電極膜２はウ
エットエッチングにしてもよい。
【００１９】第１のエッチング工程終了後、アッシング
工程により薄いレジスト７ａの厚み分だけレジスト全体
を削り、薄いレジスト７ａを除去する（図４）。それに
伴い厚いレジスト７ｂはレジスト７ｃになる。
【００２０】第２のエッチング工程を行う（図５）。こ
のエッチング工程では非晶質半導体層５、ゲート絶縁膜
４をエッチングし、半導体領域１０を形成する。
【００２１】第２のエッチング工程終了後、レジスト剥
離工程によりレジストを全て除去する（図６）。
【００２２】チャネル保護絶縁膜１１を形成する（図
７）。このチャネル保護絶縁膜１１は走査電極８の絶縁
も兼ねており、窒化ケイ素膜が用いられる。
【００２３】第２のフォト工程を行なった後、第3のエ
ッチング工程を行なう。チャネル保護絶縁膜をエッチン
グし、コンタクト孔１２、画素電極孔１３を開口する
（図８）。チャネル保護絶縁膜１１のエッチングは、半
導体領域１０の非晶質半導体膜５にプラズマダメージを
与えないため、ウエットエッチングが好ましい。
【００２４】第３のエッチング工程終了後、レジスト剥
離工程でレジストを除去し、スライスエッチ工程でコン
タクト孔１２から覗く非晶質半導体膜５表面に生成した
自然酸化膜を除去した後、コンタクト膜１４、信号電極
膜１５、保護絶縁膜１６を形成する（図９）。コンタク
ト膜１４は信号電極膜１５と非晶質半導体膜５の接触抵
抗を下げる役割があり、リンドープ非晶質シリコンが用
いられ、信号電極膜１５には走査電極膜３と同様にＡ
ｌ、Ｔａ、Ｃｒ、ＭｏＷ、ＡＰＣ（ＡｇＰｄＣｕ）など
の単層膜だけでなく、Ｔｉ／Ａｌ／Ｔｉなどのような積
層膜も用いられ、保護絶縁膜１６には窒化ケイ素膜が用
いられる。
【００２５】第３のフォト工程を行なった後、第４のエ
ッチング工程を行なう（図１０）。保護絶縁膜１６、信
号電極膜１５、コンタクト膜１４をエッチングし、信号
電極１７、ドレイン電極１８および蓄積容量１９を形成
した後、画素電極９上の走査電極膜３をエッチングし除
去する。全ての膜をドライエッチングするのが好ましい
が、保護絶縁膜１６、信号電極膜１５、コンタクト膜１
４までドライエッチングし、画素電極９上の走査電極膜
３はウエットエッチングにしてもよい。第4のエッチン
グ工程終了後、レジスト剥離工程でレジストを除去す
る。
【００２６】蓄積容量１９は液晶印加電圧を保持する役
割を持ち、走査電極８上に形成される。なお蓄積容量１
９が蓄積容量用共通電極上に形成される構成もある。
【００２７】この構成では走査電極端子２０と信号電極
端子２１がＩＴＯとなる。走査電極膜２０や信号電極膜
２１にＡＬやＡＬ合金を使用した場合、ＡＬやＡＬ合金
の耐腐食性が低いため液晶中においてコンタクトの信頼
性が極めて悪くなるが、この構成ではコンタクトの信頼
性は良好となる。
【００２８】（実施の形態２）本発明の実施の形態２を
図１１から図２２に基づいて説明する。図１１〜図２２
における（ａ）、（ｂ）、（ｃ）はそれぞれ、画素部断
面図、画素部平面図及び端子部断面図を示している。
【００２９】ガラス基板１０１上に透明電極膜１０２、
走査電極膜１０３、ゲート絶縁膜１０４、非晶質半導体
膜１０５を形成する（図１１）。ゲート絶縁膜１０４と
非晶質半導体膜１０５は同一成膜室で連続成膜すること
が望ましい。透明電極膜１０２にはＩＴＯ（インジウム
スズ酸化物）が用いられ、走査電極膜１０３にはＡｌ、
Ｔａ、Ｃｒ、ＭｏＷ、ＡＰＣ（ＡｇＰｄＣｕ）などの単
層膜だけでなく、Ｔｉ／Ａｌ／Ｔｉなどのような積層膜
も用いられ、ゲート絶縁膜１０４には窒化ケイ素膜が用
いられる。
【００３０】なおガラス基板１０１からの汚染を防止す
るために、ガラス基板１０１と透明電極膜１０２の間に
汚染防止膜として二酸化ケイ素膜あるいは窒化ケイ素膜
を設ける構成もある。
【００３１】第１のフォト工程を行う（図１２）。この
フォト工程においてレジストの膜厚が２種類になるよう
にする。レジスト１０７ａが薄いレジスト、レジスト１
０７ｂが厚いレジストである。
【００３２】第１のエッチング工程を行う（図１３）。
このエッチング工程では非晶質半導体膜１０５、ゲート
絶縁膜１０４、走査電極膜１０３、透明電極膜１０２を
エッチングし、走査電極１０８、画素電極１０９を形成
する。全ての膜をドライエッチングするのが好ましい
が、透明電極膜１０２としてＩＴＯを用いる場合は非晶
質半導体膜１０５、ゲート絶縁膜１０４、走査電極膜１
０３までドライエッチングし、透明電極膜１０２はウエ
ットエッチングにしてもよい。
【００３３】第1のエッチング工程終了後、アッシング
工程により薄いレジスト１０７ａの厚み分だけレジスト
全体を削り、薄いレジスト１０７ａを除去する（図１
４）。それに伴い厚いレジスト１０７ｂはレジスト１０
７ｃになる。
【００３４】第２のエッチング工程を行う（図１５）。
このエッチング工程では非晶質半導体層１０５、ゲート
絶縁膜１０４をエッチングし、半導体領域１１０を形成
する。
【００３５】第２のエッチング工程終了後、レジスト剥
離工程によりレジストを全て除去する（図１６）。
【００３６】チャネル保護絶縁膜１１１を形成する（図
１７）。このチャネル保護絶縁膜１１１は走査電極１０
８の絶縁も兼ねており、窒化ケイ素膜が用いられる。
【００３７】第２のフォト工程を行なった後、第3のエ
ッチング工程を行なう。チャネル保護絶縁膜をエッチン
グし、コンタクト孔１１２、画素電極孔１１３を開口す
る（図１８）。チャネル保護絶縁膜１１１のエッチング
は、半導体領域１１０の非晶質半導体膜１０５にプラズ
マダメージを与えないため、ウエットエッチングが好ま
しい。
【００３８】第３のエッチング工程終了後、レジスト剥
離工程でレジストを除去し、スライスエッチ工程でコン
タクト孔１１２から覗く非晶質半導体膜１０５表面に生
成した自然酸化膜を除去した後、コンタクト膜１１４、
信号電極膜１１５を形成する（図１９）。コンタクト膜
１１４は信号電極膜１１５と非晶質半導体膜１０５の接
触抵抗を下げる役割があり、リンドープ非晶質シリコン
が用いられ、信号電極膜１１５には走査電極膜１０３と
同様にＡｌ、Ｔａ、Ｃｒ、ＭｏＷ、ＡＰＣ（ＡｇＰｄＣ
ｕ）などの単層膜だけでなく、Ｔｉ／Ａｌ／Ｔｉなどの
ような積層膜も用いられる。
【００３９】第３のフォト工程を行なった後、第4のエ
ッチング工程を行なう（図２０）。信号電極膜１１５、
コンタクト膜１１４をエッチングし、信号電極１１７、
ドレイン電極１１８および蓄積容量１１９を形成した
後、画素電極１０９上の走査電極膜１０３をエッチング
し除去する。全ての膜をドライエッチングするのが好ま
しいが、信号電極膜１１５、コンタクト膜１１４までド
ライエッチングし、画素電極１０９上の走査電極膜１０
３はウエットエッチングしてもよい。第4のエッチング
工程終了後、レジスト剥離工程でレジストを除去する。
【００４０】蓄積容量１１９は液晶印加電圧を保持する
役割を持ち、走査電極１０８上に形成される。なお蓄積
容量１１９が蓄積容量用共通電極上に形成される構成も
ある。
【００４１】最終保護絶縁膜を１２３形成する（図２
１）。最終保護絶縁膜１２３は窒化ケイ素膜が用いられ
る。
【００４２】フォト工程を行なった後、第5のエッチン
グ工程を行なう。最終保護絶縁膜１２３をエッチング
し、最終画素電極孔１２４を開口する（図２２）。エッ
チングはドライエッチングが好ましい。
【００４３】この構成では信号電極１１７、ドレイン電
極１１８および蓄積容量１１９の側壁が最終保護膜１２
３で保護されているため、信号電極膜１１５、コンタク
ト膜１１４が剥き出しになっていた実施例１の薄膜トラ
ンジスタに比べ信頼性が向上している。また走査電極端
子１２０と信号電極端子１２１がＩＴＯとなる。走査電
極膜１２０や信号電極膜１２１にＡＬやＡＬ合金を使用
した場合、ＡＬやＡＬ合金の耐腐食性が低いため液晶中
においてコンタクトの信頼性が極めて悪くなるが、この
構成ではコンタクトの信頼性は良好となる。
【００４４】なお、ＴａやＭｏＷなどのような耐腐食性
が高い金属を信号電極膜１１５に使用する場合、走査電
極端子１２０と信号電極端子１２１に信号電極膜１１５
を使用する構成もある（図２３〜図３４）。
【００４５】
【発明の効果】以上のようにして形成された薄膜トラン
ジスタは、チャネル保護型にもかかわらずマスク枚数が
少なくてすみ、コスト削減が実現できる。
【図面の簡単な説明】
【図１】透明電極膜２、走査電極膜３、ゲート絶縁膜
４、非晶質半導体膜５を成膜後、第１のフォト工程のレ
ジスト塗布工程後の画素部断面図と画素部平面図及び端
子部断面図
【図２】第１のフォト工程のレジスト現像工程後の画素
部断面図と画素部平面図及び端子部断面図
【図３】第１のエッチング工程後の画素部断面図と画素
部平面図及び端子部断面図
【図４】アッシング工程後の画素部断面図と画素部平面
図及び端子部断面図
【図５】第２のエッチング工程後の画素部断面図と画素
部平面図及び端子部断面図
【図６】レジスト剥離工程後の画素部断面図と画素部平
面図及び端子部断面図
【図７】チャネル保護絶縁膜１１成膜後の画素部断面図
と画素部平面図及び端子部断面図
【図８】第２のフォト工程、第３のエッチング工程終了
後、レジスト剥離工程を行なった後の画素部断面図と画
素部平面図及び端子部断面図
【図９】コンタクト膜１４、信号電極膜１５、保護絶縁
膜１６成膜後の画素部断面図と画素部平面図及び端子部
断面図
【図１０】第３のフォト工程、第４のエッチング工程終
了後、レジスト剥離工程を行なった後の画素部断面図と
画素部平面図及び端子部断面図
【図１１】透明電極膜１０２、走査電極膜１０３、ゲー
ト絶縁膜１０４、非晶質半導体膜１０５を成膜後、第１
のフォト工程のレジスト塗布工程後の画素部断面図と画
素部平面図及び端子部断面図
【図１２】第１のフォト工程のレジスト現像工程後の画
素部断面図と画素部平面図及び端子部断面図
【図１３】第１のエッチング工程後の画素部断面図と画
素部平面図及び端子部断面図
【図１４】アッシング工程後の画素部断面図と画素部平
面図及び端子部断面図
【図１５】第２のエッチング工程後の画素部断面図と画
素部平面図及び端子部断面図
【図１６】レジスト剥離工程後の画素部断面図と画素部
平面図及び端子部断面図
【図１７】チャネル保護絶縁膜１１１成膜後の画素部断
面図と画素部平面図及び端子部断面図
【図１８】第２のフォト工程、第３のエッチング工程終
了後、レジスト剥離工程を行なった後の画素部断面図と
画素部平面図及び端子部断面図
【図１９】コンタクト膜１１４、信号電極膜１１５成膜
後の画素部断面図と画素部平面図及び端子部断面図
【図２０】第３のフォト工程、第４のエッチング工程終
了後、レジスト剥離工程を行なった後の画素部断面図と
画素部平面図及び端子部断面図
【図２１】最終保護膜１２３成膜後の画素部断面図と画
素部平面図及び端子部断面図
【図２２】第４のフォト工程、第５のエッチング工程終
了後、レジスト剥離工程を行なった後の画素部断面図と
画素部平面図及び端子部断面図
【図２３】透明電極膜１０２、走査電極膜１０３、ゲー
ト絶縁膜１０４、非晶質半導体膜１０５を成膜後、第1
のフォト工程のレジスト塗布工程後の端子部断面図
【図２４】第１のフォト工程のレジスト現像工程後の端
子部断面図
【図２５】第１のエッチング工程後の端子部断面図
【図２６】アッシング工程後の端子部断面図
【図２７】第２のエッチング工程後の端子部断面図
【図２８】レジスト剥離工程後の端子部断面図
【図２９】チャネル保護絶縁膜１１１成膜後の端子部断
面図
【図３０】第２のフォト工程、第３のエッチング工程終
了後、レジスト剥離工程を行なった後の端子部断面図
【図３１】コンタクト膜１１４、信号電極膜１１５成膜
後の端子部断面図
【図３２】第３のフォト工程、第４のエッチング工程終
了後、レジスト剥離工程を行なった後の端子部断面図
【図３３】最終保護膜１２３成膜後の端子部断面図
【図３４】第４のフォト工程、第５のエッチング工程終
了後、レジスト剥離工程を行なった後の端子部断面図
【符号の説明】
１，１０１ ガラス基板 ２，１０２ 透明電極膜 ３，１０３ 走査電極膜 ４，１０４ ゲート絶縁膜 ５，１０５ 非晶質半導体膜 ６，１０６ レジスト ７a，１０７a 薄いレジスト ７b，１０７b 厚いレジスト ７c，１０７c アッシング後の厚いレジスト ８，１０８ 走査電極 ９，１０９ 画素電極 １０，１１０ 半導体領域 １１，１１１ チャネル保護絶縁膜 １２，１１２ コンタクト孔 １３，１１３ 画素電極孔 １４，１１４ コンタクト膜 １５，１１５ 信号電極膜 １６，１１６ 保護絶縁膜 １７，１１７ 信号電極 １８，１１８ ドレイン電極 １９，１１９ 蓄積容量 ２０，１２０ 走査電極端子 ２１，１２１ 信号電極端子 ２２，１２２ 走査電極・信号電極コンタクト部 １２３ 最終保護漠 １２４ 最終画素電極孔
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA29 JA24 JA41 JA46 JB22 JB24 JB61 KA05 MA08 MA17 NA27 PA08 5C094 AA43 BA03 BA43 CA19 CA24 EA04 EA05 EA07 EB02 ED03 FB14 5F110 AA16 BB01 CC07 DD02 DD13 DD14 EE03 EE04 EE06 EE07 EE15 FF03 GG15 HL03 HL04 HL06 HL08 HL12 HL26 NN02 NN03 NN24 NN73 QQ09

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】一主面上に少なくとも絶縁ゲート型トラン
    ジスタと、前記絶縁ゲート型トランジスタのドレイン電
    極に接続された画素電極と、を有する単位画素が二次元
    のマトリクスに配列された絶縁基板と、前記絶縁基板と
    対向する透明性絶縁基板またはカラーフィルタとの間に
    液晶を充填してなる液晶画像表示装置であって、 前記絶縁基板上に透明電極膜と１層以上の金属膜との積
    層膜よりなり絶縁ゲート型トランジスタのゲート電極も
    兼ねる走査電極が形成され、 前記絶縁基板上に前記透明電極膜よりなる前記画素電極
    が形成され、 前記ゲート電極近傍の前記走査電極上に１層以上のゲー
    ト絶縁膜と非晶質半導体膜との積層膜よりなる半導体領
    域が形成され、 前記半導体領域のソース電極部とドレイン電極部及び前
    記画素電極及び走査電極端子部及び信号電極端子部を除
    いて、前記走査電極の絶縁膜も兼ねるチャネル保護絶縁
    膜が形成され、 コンタクト膜と１層以上の金属膜と保護絶縁膜との積層
    膜よりなるソース電極も兼ねる信号電極線及びドレイン
    電極及び蓄積容量が形成されていることを特徴とする液
    晶画像表示装置。
  2. 【請求項２】一主面上に少なくとも絶縁ゲート型トラン
    ジスタと、前記絶縁ゲート型トランジスタのドレイン電
    極に接続された画素電極と、を有する単位画素が二次元
    のマトリクスに配列された絶縁基板と、前記絶縁基板と
    対向する透明性絶縁基板またはカラーフィルタとの間に
    液晶を充填してなる液晶画像表示装置であって、 前記絶縁基板上に透明電極膜と１層以上の金属膜との積
    層膜よりなり絶縁ゲート型トランジスタのゲート電極も
    兼ねる走査電極が形成され、 前記絶縁基板上に前記透明電極膜よりなる画素電極が形
    成され、 前記ゲート電極近傍の前記走査電極上に１層以上のゲー
    ト絶縁膜と非晶質半導体膜との積層膜よりなる半導体領
    域が形成され、 前記半導体領域のソース電極部とドレイン電極部及び前
    記画素電極及び走査電極端子部及び信号電極端子部を除
    いて、前記走査電極の絶縁膜も兼ねるチャネル保護絶縁
    膜が形成され、 コンタクト膜と１層以上の金属膜との積層膜よりなるソ
    ース電極も兼ねる信号電極及びドレイン電極及び蓄積容
    量が形成され、 前記画素電極及び前記走査電極端子部及び前記信号電極
    端子部を除いて、最終保護膜が形成されていることを特
    徴とする液晶画像表示装置。
  3. 【請求項３】絶縁基板上に透明電極膜と、１層以上の金
    属膜と、１層以上のゲート絶縁膜と、非晶質半導体膜を
    順次被着後、フォト工程おいて現像後のレジスト膜厚を
    ２種類にし、第１のエッチング工程により基板上に走査
    電極、画素電極を形成し、前記２種類の膜厚を有するレ
    ジストのうち膜厚の薄いレジストを除去した後、第２の
    エッチング工程により走査電極上に半導体領域を形成す
    る工程と、 チャネル保護膜を被着後、前記半導体領域のソース電極
    ・ドレイン電極のコンタクト孔及び画素電極孔を形成す
    る工程と、 コンタクト膜と、１層以上の金属膜と、保護絶縁膜との
    積層膜を順次被着後、ソース電極も兼ねる信号電極及び
    ドレイン電極及び蓄積容量を形成する工程と、を有する
    ことを特徴とする画像表示装置用半導体装置の製造方
    法。
  4. 【請求項４】絶縁基板上に透明電極膜と、１層以上の金
    属膜と、１層以上のゲート絶縁膜と、非晶質半導体膜を
    順次被着後、フォト工程おいて現像後のレジスト膜厚を
    ２種類にし、第１のエッチング工程により基板上に走査
    電極、画素電極を形成し、前記２種類の膜厚を有するレ
    ジストのうち膜厚の薄いレジストを除去した後、第２の
    エッチング工程により走査電極上に半導体領域を形成す
    る工程と、 チャネル保護膜を被着後、前記半導体領域のソース電極
    ・ドレイン電極のコンタクト孔及び画素電極孔を形成す
    る工程と、 コンタクト膜と、１層以上の金属膜との積層膜を順次被
    着後、ソース電極も兼ねる信号電極及びドレイン電極及
    び蓄積容量を形成する工程と、 最終保護膜を被着後、前記画素電極孔を形成する工程
    と、を有することを特徴とする画像表示装置用半導体装
    置の製造方法。
JP2000248367A 2000-08-18 2000-08-18 液晶画像表示装置および画像表示装置用半導体装置の製造方法 Pending JP2002062543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000248367A JP2002062543A (ja) 2000-08-18 2000-08-18 液晶画像表示装置および画像表示装置用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000248367A JP2002062543A (ja) 2000-08-18 2000-08-18 液晶画像表示装置および画像表示装置用半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002062543A true JP2002062543A (ja) 2002-02-28

Family

ID=18738290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000248367A Pending JP2002062543A (ja) 2000-08-18 2000-08-18 液晶画像表示装置および画像表示装置用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002062543A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140497A (ja) * 2004-11-11 2006-06-01 Quanta Display Inc Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法
JP2007179050A (ja) * 2005-12-27 2007-07-12 Lg Philips Lcd Co Ltd 液晶表示装置の製造方法及び液晶表示装置
CN101452893B (zh) * 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
CN112019717A (zh) * 2020-08-19 2020-12-01 福建华佳彩有限公司 一种可兼容屏下摄像头模组的高清显示面板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452893B (zh) * 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
JP2006140497A (ja) * 2004-11-11 2006-06-01 Quanta Display Inc Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法
JP4519759B2 (ja) * 2004-11-11 2010-08-04 友▲達▼光電股▲ふん▼有限公司 Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法
JP2007179050A (ja) * 2005-12-27 2007-07-12 Lg Philips Lcd Co Ltd 液晶表示装置の製造方法及び液晶表示装置
US7763481B2 (en) 2005-12-27 2010-07-27 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
US8482710B2 (en) 2005-12-27 2013-07-09 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
CN112019717A (zh) * 2020-08-19 2020-12-01 福建华佳彩有限公司 一种可兼容屏下摄像头模组的高清显示面板

Similar Documents

Publication Publication Date Title
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
US7400365B2 (en) Method for manufacturing a thin film transistor array substrate for a liquid crystal display device
US7098062B2 (en) Manufacturing method of pixel structure of thin film transistor liquid crystal display
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
WO2014015628A1 (zh) 阵列基板及其制作方法、显示装置
JP2011070194A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US20120094472A1 (en) Methods for fabricating thin film pattern and array substrate
US7563627B2 (en) Method of manufacturing thin film transistor array substrate
WO2013071838A1 (zh) 彩膜基板、tft阵列基板及其制造方法和液晶显示面板
KR100801521B1 (ko) 픽셀 구조체 제조 방법
US7125756B2 (en) Method for fabricating liquid crystal display device
JP2002062543A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
US10429698B2 (en) Method for fabricating array substrate, array substrate and display device
JPH0587029B2 (ja)
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JP2004294804A (ja) 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
JPH04253031A (ja) 液晶表示装置の製造方法
JPH04253033A (ja) 液晶表示装置
WO2024011665A1 (zh) 一种显示面板及其制备方法
JPS62299035A (ja) 半導体装置の製造方法
JPS61145530A (ja) 薄膜トランジスタアレイの製造方法
JPH0553139A (ja) 薄膜トランジスタ素子アレイ
KR100697368B1 (ko) 박막트랜지스터-액정표시패널의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109