JP2637078B2 - 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 - Google Patents
転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法Info
- Publication number
- JP2637078B2 JP2637078B2 JP61180273A JP18027386A JP2637078B2 JP 2637078 B2 JP2637078 B2 JP 2637078B2 JP 61180273 A JP61180273 A JP 61180273A JP 18027386 A JP18027386 A JP 18027386A JP 2637078 B2 JP2637078 B2 JP 2637078B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- plasma
- depositing
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 55
- 238000000151 deposition Methods 0.000 title claims description 30
- 239000010409 thin film Substances 0.000 title claims description 17
- 239000007772 electrode material Substances 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 title claims description 12
- 239000000463 material Substances 0.000 claims description 46
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 32
- 239000010936 titanium Substances 0.000 claims description 32
- 229910052719 titanium Inorganic materials 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 230000008021 deposition Effects 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 60
- 229910021417 amorphous silicon Inorganic materials 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 235000013351 cheese Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/131—Reactive ion etching rie
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 発明の背景 本発明は全般的に転倒薄膜電界効果トランジスタでゲ
ート電極材料を沈積する方法に関する。更に具体的に云
えば、本発明はマトリクス・アドレス形液晶表示装置
（LCD）に使われる電界効果トランジスタ（FET）を製造
する時に特定の材料と方法を用いることに関する。更に
特定すれば、この発明は、アンダカットの問題を軽減す
ると共に、チタンのゲート材料を硬化して、その後のシ
リコンのアイランドを形成するためのエッチング等の処
理による影響を少なくした、ゲートを沈積する簡単にし
た方法を対象とする。
ート電極材料を沈積する方法に関する。更に具体的に云
えば、本発明はマトリクス・アドレス形液晶表示装置
（LCD）に使われる電界効果トランジスタ（FET）を製造
する時に特定の材料と方法を用いることに関する。更に
特定すれば、この発明は、アンダカットの問題を軽減す
ると共に、チタンのゲート材料を硬化して、その後のシ
リコンのアイランドを形成するためのエッチング等の処
理による影響を少なくした、ゲートを沈積する簡単にし
た方法を対象とする。
液晶表示装置は典型的には１対の平坦なパネルの間に
所定量の液晶材料を収容して構成される。こういう液晶
材料は典型的には２種類に大別される。即ちダイクロイ
ック染料とゲスト／ホスト系又は捩りネマチック材料で
ある。一般的に平坦なパネルの内面には予定のパターン
で透明な電極材料が設けられている。一方のパネルは１
個の透明な「大地平面」電極によって完全に覆われる場
合が多い。反対側のパネルには、この明細書で「画素」
電極と呼ぶ透明な電極の配列が設けられる。この為、液
晶表示装置の典型的なセルは、画素電極と大地電極の間
に配置された液晶材料を持ち、事実上、透明な前側及び
後側パネルの間に配置されたキャパシタ形の構造を形成
する。然し、一般的には、２つのパネルの一方とその上
に設けられる電極だけ透明であればよい。
所定量の液晶材料を収容して構成される。こういう液晶
材料は典型的には２種類に大別される。即ちダイクロイ
ック染料とゲスト／ホスト系又は捩りネマチック材料で
ある。一般的に平坦なパネルの内面には予定のパターン
で透明な電極材料が設けられている。一方のパネルは１
個の透明な「大地平面」電極によって完全に覆われる場
合が多い。反対側のパネルには、この明細書で「画素」
電極と呼ぶ透明な電極の配列が設けられる。この為、液
晶表示装置の典型的なセルは、画素電極と大地電極の間
に配置された液晶材料を持ち、事実上、透明な前側及び
後側パネルの間に配置されたキャパシタ形の構造を形成
する。然し、一般的には、２つのパネルの一方とその上
に設けられる電極だけ透明であればよい。
動作について説明すると、液晶材料の両側にある電極
の間に印加された電圧により、液晶材料の配向が影響を
受ける。典型的には、画素電極に印加される電圧が液晶
材料の光学的な性質を変える。この光学的な変化によ
り、液晶表示（LCD）スクリーンの上に情報が表示され
る。普通のディジタル・ウォッチの表示装置及びミニエ
ーチュア・テレビジョン受像機に使われる更に新しい或
るLCDスクリーンでは、可視効果が反射光の変化によっ
て発生されるのが典型的である。然し、透明な前側及び
後側パネルと透明な電極を使うことにより、透過効果に
よって可視効果を発生することが出来る。こういう透過
効果は、螢光形装置を含めて、表示装置に別々に給電さ
れる光源を使うことによって容易にすることが出来る。
画素電極の配列と整合するモザイク形カラー・フィルタ
を用いることにより、LCD表示スクリーンを用いてカラ
ー像を発生することが出来る。或る構造は、可視効果を
強める為又は所望の可視効果を得る為に、偏光フィルタ
を用いるものがある。
の間に印加された電圧により、液晶材料の配向が影響を
受ける。典型的には、画素電極に印加される電圧が液晶
材料の光学的な性質を変える。この光学的な変化によ
り、液晶表示（LCD）スクリーンの上に情報が表示され
る。普通のディジタル・ウォッチの表示装置及びミニエ
ーチュア・テレビジョン受像機に使われる更に新しい或
るLCDスクリーンでは、可視効果が反射光の変化によっ
て発生されるのが典型的である。然し、透明な前側及び
後側パネルと透明な電極を使うことにより、透過効果に
よって可視効果を発生することが出来る。こういう透過
効果は、螢光形装置を含めて、表示装置に別々に給電さ
れる光源を使うことによって容易にすることが出来る。
画素電極の配列と整合するモザイク形カラー・フィルタ
を用いることにより、LCD表示スクリーンを用いてカラ
ー像を発生することが出来る。或る構造は、可視効果を
強める為又は所望の可視効果を得る為に、偏光フィルタ
を用いるものがある。
LCD装置の個々の画素を逐次的にターンオン及びター
ンオフする為に、種々の電気的な機構が用いられてい
る。例えばこの目的の為に金属酸化物バリスタ装置が使
われている。然し、本出願では、薄膜半導体スイッチ素
子を用いることに関する。特に、本発明では、スイッチ
素子が非晶質シリコン層を用いた転倒薄膜電界効果トラ
ンジスタで構成される。こういう装置は、その寸法を小
さくすることが出来ること、消費電力が少ないこと、切
換え速度、作り易さ及び普通のLCD構造との両立点の点
で、LCD装置にとって好ましい。こういう構造の製造
は、沈積、マスク及び材料のエッチングの種々の工程を
用いる集積回路処理方法を用いて行なうのが典型的であ
る。一般的に、処理工程が増加する度に、欠陥が生ずる
確率が高くなるから、工程の数を小さくすることが望ま
しい。特に、マスク工程の数を少なくすることが望まし
い。これは一般的に、方法が複雑になればなる程、その
結果の装置の信頼性並びに製造の歩留りが低くなるから
である。特に本発明は、方法が簡単になるだけでなく、
後の処理工程の為に積極的な利点が得られる様な形で、
この様な装置にゲート電極材料を沈積する方法を対象と
する。
ンオフする為に、種々の電気的な機構が用いられてい
る。例えばこの目的の為に金属酸化物バリスタ装置が使
われている。然し、本出願では、薄膜半導体スイッチ素
子を用いることに関する。特に、本発明では、スイッチ
素子が非晶質シリコン層を用いた転倒薄膜電界効果トラ
ンジスタで構成される。こういう装置は、その寸法を小
さくすることが出来ること、消費電力が少ないこと、切
換え速度、作り易さ及び普通のLCD構造との両立点の点
で、LCD装置にとって好ましい。こういう構造の製造
は、沈積、マスク及び材料のエッチングの種々の工程を
用いる集積回路処理方法を用いて行なうのが典型的であ
る。一般的に、処理工程が増加する度に、欠陥が生ずる
確率が高くなるから、工程の数を小さくすることが望ま
しい。特に、マスク工程の数を少なくすることが望まし
い。これは一般的に、方法が複雑になればなる程、その
結果の装置の信頼性並びに製造の歩留りが低くなるから
である。特に本発明は、方法が簡単になるだけでなく、
後の処理工程の為に積極的な利点が得られる様な形で、
この様な装置にゲート電極材料を沈積する方法を対象と
する。
転倒薄膜FETを製造する時、最初に沈積され且つパタ
ーンが定められる層の１つは、ゲート電極及びゲート線
のパターンを形成するための層である。従来、チタンの
ゲート材料のパターンを定める時、湿式エッチング作業
が用いられていた。然し、湿式エッチングは、チタン自
体よりもエッチングされる速度がずっと遅い酸化チタン
の表面層の為に、制御が困難であった。この結果、アン
ダカットにばらつきが生ずる場合が多く、著しいアンダ
カットが生ずることがあった。例えば、幅10ミクロンの
ゲートで、２ミクロンという程大きなアンダカットが生
じた。更に、チタンの湿式エッチングには、弗化水素を
ベースとしたチタン湿式エッチングによって、その下に
ある二酸化シリコン又はその下にある基板がエッチング
されるのを防止する為に、最初に窒化シリコン層を沈積
することが必要である。ゲートを形成する際の二酸化シ
リコン層のエッチングにより、ゲート絶縁物で被覆しな
ければならない段の高さが高くなる。更に、このエッチ
ングは硝子の表面に悪影響を与え、その光学的な性質を
劣化させる。二酸化シリコン層よりもエッチングされる
速度がずっと遅い窒化シリコン層を更に沈積することに
より、この基板のエッチングを最小限に抑える。然し、
窒化シリコンの沈積工程を利用することも望ましくな
い。と云うのは、その沈積が粒子状物質の影響を受け、
本発明による方法よりもスループットがずっと遅いから
である。
ーンが定められる層の１つは、ゲート電極及びゲート線
のパターンを形成するための層である。従来、チタンの
ゲート材料のパターンを定める時、湿式エッチング作業
が用いられていた。然し、湿式エッチングは、チタン自
体よりもエッチングされる速度がずっと遅い酸化チタン
の表面層の為に、制御が困難であった。この結果、アン
ダカットにばらつきが生ずる場合が多く、著しいアンダ
カットが生ずることがあった。例えば、幅10ミクロンの
ゲートで、２ミクロンという程大きなアンダカットが生
じた。更に、チタンの湿式エッチングには、弗化水素を
ベースとしたチタン湿式エッチングによって、その下に
ある二酸化シリコン又はその下にある基板がエッチング
されるのを防止する為に、最初に窒化シリコン層を沈積
することが必要である。ゲートを形成する際の二酸化シ
リコン層のエッチングにより、ゲート絶縁物で被覆しな
ければならない段の高さが高くなる。更に、このエッチ
ングは硝子の表面に悪影響を与え、その光学的な性質を
劣化させる。二酸化シリコン層よりもエッチングされる
速度がずっと遅い窒化シリコン層を更に沈積することに
より、この基板のエッチングを最小限に抑える。然し、
窒化シリコンの沈積工程を利用することも望ましくな
い。と云うのは、その沈積が粒子状物質の影響を受け、
本発明による方法よりもスループットがずっと遅いから
である。
本出願で対象としている様なLCD装置に使われるFETで
は、特にゲート構造のアンダカットが望ましくない。ゲ
ート構造のアンダカットにより、ソース及びドレイン・
マスクをゲート構造と整合させることが困難になること
がある。この結果、ソース及びドレインの重なりが不良
になり、多くの場合は、全く重なりがなくなって、装置
の性能が失われることがある。この結果、製造の歩留り
が低くなる。この歩留りの低下は、表示装置内の非晶質
シリコンのアイランド区域のエッチング中、ゲート線が
細くなることによっても影響を受ける。シリコン・アイ
ランドのばらつきとエッチ時間の為にチタン・ゲートが
極めて細くなることによって、無用なウェーハができる
ことも判った。処理工程におけるこの様な限界性は、全
体的な歩留りにとって極めて悪影響がある。
は、特にゲート構造のアンダカットが望ましくない。ゲ
ート構造のアンダカットにより、ソース及びドレイン・
マスクをゲート構造と整合させることが困難になること
がある。この結果、ソース及びドレインの重なりが不良
になり、多くの場合は、全く重なりがなくなって、装置
の性能が失われることがある。この結果、製造の歩留り
が低くなる。この歩留りの低下は、表示装置内の非晶質
シリコンのアイランド区域のエッチング中、ゲート線が
細くなることによっても影響を受ける。シリコン・アイ
ランドのばらつきとエッチ時間の為にチタン・ゲートが
極めて細くなることによって、無用なウェーハができる
ことも判った。処理工程におけるこの様な限界性は、全
体的な歩留りにとって極めて悪影響がある。
発明の要約 本発明の好ましい態様では、転倒薄膜電界効果トラン
ジスタでゲート電極材料を沈積する方法として、次の工
程、すなわち、絶縁基板の上に二酸化シリコン層を配置
し、二酸化シリコン層の上にチタン層を配置し、チタン
層をポジ形ホトレジストで被覆し、このホトレジストを
所望のパターン・マスクを介して露光して、露光済みレ
ジスト材料のパターンを作る工程を含む。この材料を普
通の方法に従って現像する。更に具体的に云うと、本発
明では、好ましくは四弗化炭素及び酸素の雰囲気内で、
この後ウェーハをプラズマ・エッチングにかけて、基板
から不所望のチタンを除去する。次にウェーハに対して
酸素雰囲気内でプラズマによる灰化を行って、残ってい
るレジストを除き、またチタン・ゲート材料を硬化させ
て、この後の処理工程に対して一層耐久力を持つ様にす
る。
ジスタでゲート電極材料を沈積する方法として、次の工
程、すなわち、絶縁基板の上に二酸化シリコン層を配置
し、二酸化シリコン層の上にチタン層を配置し、チタン
層をポジ形ホトレジストで被覆し、このホトレジストを
所望のパターン・マスクを介して露光して、露光済みレ
ジスト材料のパターンを作る工程を含む。この材料を普
通の方法に従って現像する。更に具体的に云うと、本発
明では、好ましくは四弗化炭素及び酸素の雰囲気内で、
この後ウェーハをプラズマ・エッチングにかけて、基板
から不所望のチタンを除去する。次にウェーハに対して
酸素雰囲気内でプラズマによる灰化を行って、残ってい
るレジストを除き、またチタン・ゲート材料を硬化させ
て、この後の処理工程に対して一層耐久力を持つ様にす
る。
従って、本発明の目的は、薄膜電界効果トランジスタ
を製造する方法を提供することである。
を製造する方法を提供することである。
本発明の別の目的は、液晶表示装置の製造と関連した
薄膜電界効果トランジスタの構造と製造方法を提供する
ことである。
薄膜電界効果トランジスタの構造と製造方法を提供する
ことである。
本発明の別の目的は、能動マトリクス形LCD表示装置
を提供することである。
を提供することである。
本発明の別の目的は、薄膜FET装置に対するゲート電
極を製造する時にアンダカットの発生を少なくする材
料、構造及び方法を提供することである。
極を製造する時にアンダカットの発生を少なくする材
料、構造及び方法を提供することである。
本発明の別の目的は、チタン・ゲート電極材料を沈積
する乾式エッチ方法を提供することである。
する乾式エッチ方法を提供することである。
本発明の別の目的は、後の処理工程でゲート線が細く
なることを防止する為に、チタン材料を硬化することで
ある。
なることを防止する為に、チタン材料を硬化することで
ある。
最後に、これに限らないが、本発明の目的は、製造上
の歩留りを高くし、回路部品及び表示装置の信頼性を一
層高くするように、薄膜電界効果トランジスタ回路及び
関連したLCD表示装置に於けるゲート電極層を製造する
方法を提供することである。
の歩留りを高くし、回路部品及び表示装置の信頼性を一
層高くするように、薄膜電界効果トランジスタ回路及び
関連したLCD表示装置に於けるゲート電極層を製造する
方法を提供することである。
本発明の要旨は特許請求の範囲に具体的に記載してあ
るが、本発明自体の構成、作用及びその他の目的並びに
利点は、以下図面について説明する所から最もよく理解
されよう。
るが、本発明自体の構成、作用及びその他の目的並びに
利点は、以下図面について説明する所から最もよく理解
されよう。
発明の詳しい説明 第１図はマトリクス・アドレス形液晶表示装置の回路
図である。具体的に云うと、画素電極16のＮ×Ｍ個の配
列が関連したFETスイッチング素子50と共に示されてい
る。行ｉにあるスイッチング素子のゲート電極がゲート
駆動線Giに接続される。同様に、各々の列ｊにあるソー
ス電極がデータ線又はソース線Sjに接続される。この図
では、ｊは１乃至Ｍであり、ｉは１乃至Ｎである。然
し、多くのFET構造はソース及びドレインの性質が対称
的であり、多くの場合、ソース及びドレインの接続を逆
にすることが出来ることを承知されたい。第１図は特に
各々の画素電極16が関連したスイッチング素子すなわち
FETのドレインに接続されることを示している。動作に
ついて説明すると、ｉ番目の行及びｊ番目の列にある画
素が、ゲート線Gi及びデータ線Sjに適当な信号を同時に
印加することによってオンに切換えられる。これによっ
て画素電極に電圧が印加され、この画素電極がこの画素
電極16と大地平面電極又は対向電極（第１図には示して
ない）の間にある液晶材料の光学的な性質を変える。画
素電極16は酸化インジゥム錫の様な透明な導電材料で構
成される。
図である。具体的に云うと、画素電極16のＮ×Ｍ個の配
列が関連したFETスイッチング素子50と共に示されてい
る。行ｉにあるスイッチング素子のゲート電極がゲート
駆動線Giに接続される。同様に、各々の列ｊにあるソー
ス電極がデータ線又はソース線Sjに接続される。この図
では、ｊは１乃至Ｍであり、ｉは１乃至Ｎである。然
し、多くのFET構造はソース及びドレインの性質が対称
的であり、多くの場合、ソース及びドレインの接続を逆
にすることが出来ることを承知されたい。第１図は特に
各々の画素電極16が関連したスイッチング素子すなわち
FETのドレインに接続されることを示している。動作に
ついて説明すると、ｉ番目の行及びｊ番目の列にある画
素が、ゲート線Gi及びデータ線Sjに適当な信号を同時に
印加することによってオンに切換えられる。これによっ
て画素電極に電圧が印加され、この画素電極がこの画素
電極16と大地平面電極又は対向電極（第１図には示して
ない）の間にある液晶材料の光学的な性質を変える。画
素電極16は酸化インジゥム錫の様な透明な導電材料で構
成される。
第２図はこの発明の液晶表示装置の一部分を示す。具
体的に云うと、第２図はLCD表示装置の上側及び下側の
両方のパネルを示す。更にFET構造と画素電極の間の物
理的な関係も示されている。第２図に示す上側LCDパネ
ル70は典型的には硝子の様な材料で構成される。パネル
70の下面の上に酸化インジウム錫76の様な材料の薄い被
覆が配置され、これが透明な対向電極又は大地平面電極
として作用する。大地平面電極76と画素電極16の間に現
われる電位差が、これらの電極の間に配置された液晶材
料60に光学的な変化を生ずる。LCD装置に情報を表示す
る様にするのは、この電位差によって生ずる光学的な効
果である。FET50及び画素電極16が下側LCD表示パネル10
上の絶縁被膜12の上に配置されている。典型的には被覆
12は２酸化シリコンの様な材料で構成される。パネル10
は典型的には硝子の様な材料で構成される。一般的に、
パネル70、大地平面電極76、画素電極16、被覆12及びパ
ネル10は何れも透明な材料で構成することが出来る。こ
れは所望の像を形成する為に後方照明を用いるLCD表示
装置で特に有用である。然し、上側パネル70又は下側パ
ネル10及びそれに付設された電極被覆の一方だけが透明
であることが必要である。
体的に云うと、第２図はLCD表示装置の上側及び下側の
両方のパネルを示す。更にFET構造と画素電極の間の物
理的な関係も示されている。第２図に示す上側LCDパネ
ル70は典型的には硝子の様な材料で構成される。パネル
70の下面の上に酸化インジウム錫76の様な材料の薄い被
覆が配置され、これが透明な対向電極又は大地平面電極
として作用する。大地平面電極76と画素電極16の間に現
われる電位差が、これらの電極の間に配置された液晶材
料60に光学的な変化を生ずる。LCD装置に情報を表示す
る様にするのは、この電位差によって生ずる光学的な効
果である。FET50及び画素電極16が下側LCD表示パネル10
上の絶縁被膜12の上に配置されている。典型的には被覆
12は２酸化シリコンの様な材料で構成される。パネル10
は典型的には硝子の様な材料で構成される。一般的に、
パネル70、大地平面電極76、画素電極16、被覆12及びパ
ネル10は何れも透明な材料で構成することが出来る。こ
れは所望の像を形成する為に後方照明を用いるLCD表示
装置で特に有用である。然し、上側パネル70又は下側パ
ネル10及びそれに付設された電極被覆の一方だけが透明
であることが必要である。
前に述べた様に、LCDパネルの一方の上に画素電極16
が配置されている。各々の画素電極16をそれに関連した
半導体スイッチング素子に接続することが必要である。
本発明では、半導体スイッチング素子が、チタンで構成
されたゲート電極14を含む、非晶質シリコンをベースと
した電界効果トランジスタで構成される。ゲート電極14
の上に、典型的には窒化シリコンの様な材料で構成され
た絶縁層18が配置される。絶縁層18の上に非晶質シリコ
ンの能動層20が配置される。一般的に、ソース及びドレ
イン電極を能動シリコン材料と直接的に接触して配置す
ることが望ましい。然し、ソースおよびドレイン・メタ
ライズ層に用いるモリブデンの様な材料は、特にソース
及びドレイン金属の沈積前にシリコンの表面が種々の処
理工程にさらされる場合、真性非晶質シリコンと良好な
電気的な接触をしないことがある。従って、非晶質シリ
コンとの電気的な接続を容易にすると共に良くする様な
中間接触金属を用いることが望ましく、これはモリブデ
ン又はアルミニゥムにすることが出来る。この為、夫々
ソース及びドレイン電極24a,24bに対するアルミニゥム
被覆22a,22bを夫々用いる。同時に、ドレイン電極24b及
びソース電極24aは、図示の様に、画素電極16と電気的
な接触をする様に形成し且つ配置する。最後に、窒化シ
リコンの様な不活性化材料の層26を下側LCD基板（パネ
ル）の上に配置する。
が配置されている。各々の画素電極16をそれに関連した
半導体スイッチング素子に接続することが必要である。
本発明では、半導体スイッチング素子が、チタンで構成
されたゲート電極14を含む、非晶質シリコンをベースと
した電界効果トランジスタで構成される。ゲート電極14
の上に、典型的には窒化シリコンの様な材料で構成され
た絶縁層18が配置される。絶縁層18の上に非晶質シリコ
ンの能動層20が配置される。一般的に、ソース及びドレ
イン電極を能動シリコン材料と直接的に接触して配置す
ることが望ましい。然し、ソースおよびドレイン・メタ
ライズ層に用いるモリブデンの様な材料は、特にソース
及びドレイン金属の沈積前にシリコンの表面が種々の処
理工程にさらされる場合、真性非晶質シリコンと良好な
電気的な接触をしないことがある。従って、非晶質シリ
コンとの電気的な接続を容易にすると共に良くする様な
中間接触金属を用いることが望ましく、これはモリブデ
ン又はアルミニゥムにすることが出来る。この為、夫々
ソース及びドレイン電極24a,24bに対するアルミニゥム
被覆22a,22bを夫々用いる。同時に、ドレイン電極24b及
びソース電極24aは、図示の様に、画素電極16と電気的
な接触をする様に形成し且つ配置する。最後に、窒化シ
リコンの様な不活性化材料の層26を下側LCD基板（パネ
ル）の上に配置する。
本発明では、薄いアルミニゥム層の代りに、N+非晶質
シリコンが非晶質シリコン層との接触を容易にする為に
用いられる場合をも考慮する。
シリコンが非晶質シリコン層との接触を容易にする為に
用いられる場合をも考慮する。
第２図から、酸化インジゥム錫の画素電極16と、ゲー
ト電極14（及びそれに関連したゲート駆動線）とが共に
絶縁被膜12と接触していることに注意されたい。製造方
法でこれらの電極の層を大体同じ工程で沈積する場合、
これらの層のために選ばれる材料は或る程度の両立性を
持っていなければならない。これは特にこれらの層のパ
ターンを定めるのに用いられるエッチャントについて云
えることである。その為、本発明の構造及び方法は、ゲ
ート電極材料としてチタンを用いると共に、透明な画素
電極材料として酸化インジゥム錫を用いる。然し、こう
いう両立性の問題は、上側パネル70の上に配置される大
地平面電極には及ばないことに注意されたい。
ト電極14（及びそれに関連したゲート駆動線）とが共に
絶縁被膜12と接触していることに注意されたい。製造方
法でこれらの電極の層を大体同じ工程で沈積する場合、
これらの層のために選ばれる材料は或る程度の両立性を
持っていなければならない。これは特にこれらの層のパ
ターンを定めるのに用いられるエッチャントについて云
えることである。その為、本発明の構造及び方法は、ゲ
ート電極材料としてチタンを用いると共に、透明な画素
電極材料として酸化インジゥム錫を用いる。然し、こう
いう両立性の問題は、上側パネル70の上に配置される大
地平面電極には及ばないことに注意されたい。
第3A図はゲート駆動線Gi及びデータ駆動線Sjの交点の
付近にあるスイッチング素子すなわちFET50とそれに関
連した画素電極16の物理的な構造を詳しく示す平面図で
ある。理解を容易にする為、対応する構造が断面図で第
3B図に示されている。特に第3B図は、主に絶縁層18及び
非晶質シリコン層20で構成された絶縁アイランドが存在
することを示している。このアイランドがデータ線Sj及
びゲート線Giの間を絶縁する。データ線Sjが薄膜FETに
対するソース電極（又は逆の場合のドレイン電極）とし
て直接的に作用し得ることが判る。ゲート電極14はゲー
ト駆動線Giの延長部として設けることが好ましいことも
判る。ゲート駆動線及びゲート電極は同じ処理工程で同
じ材料を用いて製造することが最も好ましく、本発明で
は、酸化インジゥム錫の画素電極16との両立性を確保す
る為に、チタンを用いる。
付近にあるスイッチング素子すなわちFET50とそれに関
連した画素電極16の物理的な構造を詳しく示す平面図で
ある。理解を容易にする為、対応する構造が断面図で第
3B図に示されている。特に第3B図は、主に絶縁層18及び
非晶質シリコン層20で構成された絶縁アイランドが存在
することを示している。このアイランドがデータ線Sj及
びゲート線Giの間を絶縁する。データ線Sjが薄膜FETに
対するソース電極（又は逆の場合のドレイン電極）とし
て直接的に作用し得ることが判る。ゲート電極14はゲー
ト駆動線Giの延長部として設けることが好ましいことも
判る。ゲート駆動線及びゲート電極は同じ処理工程で同
じ材料を用いて製造することが最も好ましく、本発明で
は、酸化インジゥム錫の画素電極16との両立性を確保す
る為に、チタンを用いる。
ゲート電極が早い段階の処理工程で形成されて、その
下にある絶縁基板の上に配置されており、且つゲート絶
縁層によりゲート及びソース電極が絶縁されているの
で、第２図及び第3B図に示すFET構造は転倒形FETと呼ば
れる。然し、この言葉は電気的な性質を指すものではな
く、物理的な関係を示すにすぎない。
下にある絶縁基板の上に配置されており、且つゲート絶
縁層によりゲート及びソース電極が絶縁されているの
で、第２図及び第3B図に示すFET構造は転倒形FETと呼ば
れる。然し、この言葉は電気的な性質を指すものではな
く、物理的な関係を示すにすぎない。
第１図、第２図及び第３図に示す構造は容易に作るこ
とが出来る様に見えるが、図示の構造を製造するには、
重要な材料及び材料エッチャントの両立性の問題が関係
していることを承知されたい。本発明の方法は、こうい
う両立性の問題を解決すると同時に、マスク作業の数を
ごく少なくした製造方法になる様な材料と工程を用い
る。一般的に、多数のマスク作業を用いることは、装置
の信頼性及び歩留りの問題がある為に避けるべきであ
る。この為、第4A図乃至第4J図は、第１図乃至第３図に
示した装置を製造する種々の工程を示している。具体的
に云うと、これらの図面に示す製造方法は、透明な電極
材料として酸化インジゥム錫を使うことゝ両立し得る様
な、非晶質シリコンをベースとした薄膜FETスイッチン
グ素子を製造する場合を取上げている。
とが出来る様に見えるが、図示の構造を製造するには、
重要な材料及び材料エッチャントの両立性の問題が関係
していることを承知されたい。本発明の方法は、こうい
う両立性の問題を解決すると同時に、マスク作業の数を
ごく少なくした製造方法になる様な材料と工程を用い
る。一般的に、多数のマスク作業を用いることは、装置
の信頼性及び歩留りの問題がある為に避けるべきであ
る。この為、第4A図乃至第4J図は、第１図乃至第３図に
示した装置を製造する種々の工程を示している。具体的
に云うと、これらの図面に示す製造方法は、透明な電極
材料として酸化インジゥム錫を使うことゝ両立し得る様
な、非晶質シリコンをベースとした薄膜FETスイッチン
グ素子を製造する場合を取上げている。
本発明の好ましい実施例では、第4A図に示すように、
第3A図に示したゲート電極パターンが乾式プラズマ・エ
ッチングによって形成される。この方法では、絶縁基
板、好ましくは硝子を約1200Åの厚さの二酸化シリコン
層で被覆する。基板を二酸化シリコンで被覆する前に、
基板を処理に適した品質にする為に、基板を清浄する。
次に、スパッタリングにより、又はプラズマCVD（Chemi
cal vapor deposition;化学蒸着）法によって二酸化シ
リコン層12を配置することが好ましい。然し、最近の研
究によると、層12は随意選択であることが判った。その
後、基板を清浄し、約800Åの厚さのチタン層を被覆す
る。このチタンの沈積は、電子ビーム蒸着によって行な
うことが好ましい。こうして得られた基板を好ましくは
水で洗浄し、ポジ形ホトレジストを被覆する。このホト
レジストを所望のパターン・マスクを介して露光し、露
光済みレジスト材料のパターンを作る。適当なレシジス
ト材料は例えばシップレー1450Jである。次にこのシジ
ストを現像する。ゲート材料を沈積する為に用いられて
いた従来の方法では、ゲート材料を除去するのに用いる
湿式エッチャントがその下にある酸化シリコン層を侵食
しない様にする為に窒化シリコンの沈積工程が必要であ
ったことを指摘しておきたい。本発明では、この工程と
それに伴なって必要な清浄化工程を共に回避する。本発
明では、前述のように処理した基板を次にプラズマ・エ
ッチングにかけて、露光済みレジスト・パターンの下に
存在するチタンを除去する。このプラズマ・エッチング
は、４％の酸素を含む四弗化炭素の雰囲気内で行なうこ
とが好ましい。チタンのゲート材料をエッチングするこ
の方法を使うと、四弗化炭素のプラズマに対して、窒化
シリコンよりも二酸化シリコンが一層有効なエッチャン
ト・ストッパである為に、前に述べた窒化シリコンの保
護層は要らない。プラズマ・エッチングによって作られ
たゲートでは、定型的に、アンダカットが（湿式エッチ
ングの場合によく生ずる）2.0ミクロンから約0.5ミクロ
ンに減少し、この結果ソース及びドレイン電極の重なり
の制御が改善されて、装置の歩留りが一層高くなる。更
に、本発明の方法では、こうして得られた基板を酸素雰
囲気内でプラズマによって灰化し、残っているホトレジ
スト材料を除去する。灰化は、約0.1乃至約10トルクの
圧力の純粋な酸素の周囲雰囲気内で、約50乃至300ワッ
トのRF電力レベルを用いて、80℃乃至150℃の温度で行
なうことが好ましい。この処理は、チタンのゲート材料
が酸素雰囲気に露出されて、この酸素雰囲気によりゲー
ト材料が硬化され、この後の処理工程、特に後で説明す
る様な窒化物及びシリコンのアイランドを形成する時
に、ゲート材料が侵食を受けにくゝなるという副次的な
利点を有する。最後に、本発明の方法では、残っている
レジスト材料を基板から剥す。
第3A図に示したゲート電極パターンが乾式プラズマ・エ
ッチングによって形成される。この方法では、絶縁基
板、好ましくは硝子を約1200Åの厚さの二酸化シリコン
層で被覆する。基板を二酸化シリコンで被覆する前に、
基板を処理に適した品質にする為に、基板を清浄する。
次に、スパッタリングにより、又はプラズマCVD（Chemi
cal vapor deposition;化学蒸着）法によって二酸化シ
リコン層12を配置することが好ましい。然し、最近の研
究によると、層12は随意選択であることが判った。その
後、基板を清浄し、約800Åの厚さのチタン層を被覆す
る。このチタンの沈積は、電子ビーム蒸着によって行な
うことが好ましい。こうして得られた基板を好ましくは
水で洗浄し、ポジ形ホトレジストを被覆する。このホト
レジストを所望のパターン・マスクを介して露光し、露
光済みレジスト材料のパターンを作る。適当なレシジス
ト材料は例えばシップレー1450Jである。次にこのシジ
ストを現像する。ゲート材料を沈積する為に用いられて
いた従来の方法では、ゲート材料を除去するのに用いる
湿式エッチャントがその下にある酸化シリコン層を侵食
しない様にする為に窒化シリコンの沈積工程が必要であ
ったことを指摘しておきたい。本発明では、この工程と
それに伴なって必要な清浄化工程を共に回避する。本発
明では、前述のように処理した基板を次にプラズマ・エ
ッチングにかけて、露光済みレジスト・パターンの下に
存在するチタンを除去する。このプラズマ・エッチング
は、４％の酸素を含む四弗化炭素の雰囲気内で行なうこ
とが好ましい。チタンのゲート材料をエッチングするこ
の方法を使うと、四弗化炭素のプラズマに対して、窒化
シリコンよりも二酸化シリコンが一層有効なエッチャン
ト・ストッパである為に、前に述べた窒化シリコンの保
護層は要らない。プラズマ・エッチングによって作られ
たゲートでは、定型的に、アンダカットが（湿式エッチ
ングの場合によく生ずる）2.0ミクロンから約0.5ミクロ
ンに減少し、この結果ソース及びドレイン電極の重なり
の制御が改善されて、装置の歩留りが一層高くなる。更
に、本発明の方法では、こうして得られた基板を酸素雰
囲気内でプラズマによって灰化し、残っているホトレジ
スト材料を除去する。灰化は、約0.1乃至約10トルクの
圧力の純粋な酸素の周囲雰囲気内で、約50乃至300ワッ
トのRF電力レベルを用いて、80℃乃至150℃の温度で行
なうことが好ましい。この処理は、チタンのゲート材料
が酸素雰囲気に露出されて、この酸素雰囲気によりゲー
ト材料が硬化され、この後の処理工程、特に後で説明す
る様な窒化物及びシリコンのアイランドを形成する時
に、ゲート材料が侵食を受けにくゝなるという副次的な
利点を有する。最後に、本発明の方法では、残っている
レジスト材料を基板から剥す。
第4B図はこの方法の次の工程を示す。この工程では、
酸化インジゥム錫の画素電極材料をスパッタリングによ
って沈積し、湿式エッチンにかける。従って、第4B図に
示す処理工程は、この方法で用いる２番目のマスク工程
を表わす。ゲート・メタライズ層の短い湿式エッチに対
する露出を避ける為に、画素電極の形式は、ゲート・メ
タライズ層のパターンを形成した後に行なう。画素電極
16の材料は、スパッタリングによる沈積により、約900
Åの厚さに酸化インジゥム錫を沈積することが好まし
い。
酸化インジゥム錫の画素電極材料をスパッタリングによ
って沈積し、湿式エッチンにかける。従って、第4B図に
示す処理工程は、この方法で用いる２番目のマスク工程
を表わす。ゲート・メタライズ層の短い湿式エッチに対
する露出を避ける為に、画素電極の形式は、ゲート・メ
タライズ層のパターンを形成した後に行なう。画素電極
16の材料は、スパッタリングによる沈積により、約900
Åの厚さに酸化インジゥム錫を沈積することが好まし
い。
第4C図は絶縁層18を沈積する次の工程を示す。この層
は窒化シリコンで構成することが好ましく、これはプラ
ズマCVD法によって約1500Åの厚さに形成することが好
ましい。次に、非晶質シリコン層を約2000Åの厚さに同
様に沈積する。窒化シリコン及び非晶質シリコンの各層
の形成が、１回の作業で行なわれること、即ち、真空容
器の封じを破らずに、この内容内で用いるガスを単に変
えることによって、それらが逐次的に沈積されることが
好ましいことに注意されたい。プラズマCVD法の一般的
な説明については、ジャーナル・オブ・バキューム・サ
イエンス・テクノロジー誌、第16巻第420頁（1979年）
所載のM.ランドの論文「無機薄膜のプラズマによって促
進される沈積」を参照されたい。これにより望ましさは
大分劣るが、スパッタリングとその後の水素添加によっ
て非晶質シリコン層を形成することも可能である。この
方法の重要な１面は、確実な接触を達成する為に、非晶
質シリコンの沈積に比較的直ぐ続いて、次のアルミニゥ
ム層が沈積されることである。これは、そうしない場合
に起り得るシリコン表面の酸化並びに汚染を避ける為に
非常に望ましいことである。アルミニゥムの沈積が直ぐ
行なわれることについて云うと、この沈積は他のどの表
面処理よりも前に行なわれることを指摘しておきたい。
例えば、基板の表面が空気に露出している場合、アルミ
ニゥムの沈積を約２時間以上遅らせることは望ましくな
い。不活性雰囲気内に基板を保持しておけば、この期間
の長さが長くなることは勿論である。それでも、非晶質
シリコン材料と良好な接触を確実に得ることが望ましい
から、一般的にはその後の表面処理をせずに、出来るだ
け直ぐにアルミニゥム層を沈積する方がよい。非晶質シ
リコン層20の沈積が第4D図に示されており、電子ビーム
蒸着により設けたアルミニゥム層22が第4E図に示されて
いる。アルミニゥムは典型的には約500Åの厚さに沈積
する。非晶質シリコン層は約2000Åの厚さにプラズマに
よって沈積することが好ましい。この結果得られた構造
が第4E図に示されている。
は窒化シリコンで構成することが好ましく、これはプラ
ズマCVD法によって約1500Åの厚さに形成することが好
ましい。次に、非晶質シリコン層を約2000Åの厚さに同
様に沈積する。窒化シリコン及び非晶質シリコンの各層
の形成が、１回の作業で行なわれること、即ち、真空容
器の封じを破らずに、この内容内で用いるガスを単に変
えることによって、それらが逐次的に沈積されることが
好ましいことに注意されたい。プラズマCVD法の一般的
な説明については、ジャーナル・オブ・バキューム・サ
イエンス・テクノロジー誌、第16巻第420頁（1979年）
所載のM.ランドの論文「無機薄膜のプラズマによって促
進される沈積」を参照されたい。これにより望ましさは
大分劣るが、スパッタリングとその後の水素添加によっ
て非晶質シリコン層を形成することも可能である。この
方法の重要な１面は、確実な接触を達成する為に、非晶
質シリコンの沈積に比較的直ぐ続いて、次のアルミニゥ
ム層が沈積されることである。これは、そうしない場合
に起り得るシリコン表面の酸化並びに汚染を避ける為に
非常に望ましいことである。アルミニゥムの沈積が直ぐ
行なわれることについて云うと、この沈積は他のどの表
面処理よりも前に行なわれることを指摘しておきたい。
例えば、基板の表面が空気に露出している場合、アルミ
ニゥムの沈積を約２時間以上遅らせることは望ましくな
い。不活性雰囲気内に基板を保持しておけば、この期間
の長さが長くなることは勿論である。それでも、非晶質
シリコン材料と良好な接触を確実に得ることが望ましい
から、一般的にはその後の表面処理をせずに、出来るだ
け直ぐにアルミニゥム層を沈積する方がよい。非晶質シ
リコン層20の沈積が第4D図に示されており、電子ビーム
蒸着により設けたアルミニゥム層22が第4E図に示されて
いる。アルミニゥムは典型的には約500Åの厚さに沈積
する。非晶質シリコン層は約2000Åの厚さにプラズマに
よって沈積することが好ましい。この結果得られた構造
が第4E図に示されている。
本発明のゲートを形成する方法を、真性非晶質シリコ
ン層に対する電気接触を容易にする為にアルミニゥム層
を使う場合に関連して具体的に説明したが、本発明の方
法は、アルミニゥムの代りにN+非晶質シリコン層を用い
て同じ作用をする様にする場合にも用いることが出来
る。N+非晶質シリコン層は、単に処理室内の適当なガス
を入れ替えることにより、気密封じを破らずに、窒化シ
リコン及び真性非晶質シリコンの各層と略同じ処理工程
で形成できる。
ン層に対する電気接触を容易にする為にアルミニゥム層
を使う場合に関連して具体的に説明したが、本発明の方
法は、アルミニゥムの代りにN+非晶質シリコン層を用い
て同じ作用をする様にする場合にも用いることが出来
る。N+非晶質シリコン層は、単に処理室内の適当なガス
を入れ替えることにより、気密封じを破らずに、窒化シ
リコン及び真性非晶質シリコンの各層と略同じ処理工程
で形成できる。
第4F図は、アルミニゥム層22のパターンを定める次の
工程を示している。このパターンは、アルミニゥム層が
（この後の処理で更に完全に形成される）所望のアイラ
ンド構造よりも幅が狭くなる様に定められる。アイラン
ド構造は、第3B図に参照数字20及び18によって具体的に
示されている。アルミニゥム層22が存在することにより
接触条件が充たされ、またゲート窒化物によって酸化イ
ンジゥム錫が覆われた状態で、アルミニゥム層がエッチ
ングされるので、画素電極層16が「スイス・チーズ」形
の外観になることはない。
工程を示している。このパターンは、アルミニゥム層が
（この後の処理で更に完全に形成される）所望のアイラ
ンド構造よりも幅が狭くなる様に定められる。アイラン
ド構造は、第3B図に参照数字20及び18によって具体的に
示されている。アルミニゥム層22が存在することにより
接触条件が充たされ、またゲート窒化物によって酸化イ
ンジゥム錫が覆われた状態で、アルミニゥム層がエッチ
ングされるので、画素電極層16が「スイス・チーズ」形
の外観になることはない。
第4G図は非晶質シリコン及び窒化シリコンのアイラン
ドのパターンを定める次の工程を示す。この作業は４番
目のマスク工程を表わす。用いるマスクは、アルミニゥ
ムのアイランドを形成するのに用いたマスクと同じであ
ってよい。同じマスクを用いる為、アルミニゥムの除去
量を確実に一層多くする為に、マスクを同じ対角線方向
に２回前後に移動させる二重露出を行なう。然し、一般
的には、アイランド構造のシリコン及び窒化物部分のパ
ターンを定める為に別個のマスクを用いることが好まし
い。アルミニゥム層をこの様に引込める目的は、アルミ
ニゥム及びアイランドの他の構成要素に対する材料エッ
チ速度が異なる結果として起る惧れのあるアンダカット
を防止することである。窒化シリコン及び非晶質シリコ
ンの各層を除去する為に用いられるプラズマ・エッチャ
ントは、酸化インジゥム錫等を侵食しない。
ドのパターンを定める次の工程を示す。この作業は４番
目のマスク工程を表わす。用いるマスクは、アルミニゥ
ムのアイランドを形成するのに用いたマスクと同じであ
ってよい。同じマスクを用いる為、アルミニゥムの除去
量を確実に一層多くする為に、マスクを同じ対角線方向
に２回前後に移動させる二重露出を行なう。然し、一般
的には、アイランド構造のシリコン及び窒化物部分のパ
ターンを定める為に別個のマスクを用いることが好まし
い。アルミニゥム層をこの様に引込める目的は、アルミ
ニゥム及びアイランドの他の構成要素に対する材料エッ
チ速度が異なる結果として起る惧れのあるアンダカット
を防止することである。窒化シリコン及び非晶質シリコ
ンの各層を除去する為に用いられるプラズマ・エッチャ
ントは、酸化インジゥム錫等を侵食しない。
第4H図は、基板の上にモリブデン層を沈積する次の工
程を示す。例えば、厚さ3000Åのモリブデン層24を沈積
することが出来る。第4I図に示す様に、次に燐酸、酢酸
及び弱硝酸の混合物（PAWN）を用いた湿式エッチによ
り、酸化インジゥム錫材料を全く侵食せずに、この層の
パターンを定める。PAWNエッチは、ソース及びドレイン
電極の間のチャンネルから少量のアルミニゥムをも除去
する。モリブデンのソース及びドレイン電極の沈積によ
り、アイランドの縁に沿って珪化物が形成され、この結
果ゲートとソース・ドレインの漏れが生ずる。然し、露
出したシリコン表面のプラズマ・エッチング（バック・
チャンネル・エッチング）によってこういうことが除か
れ、この後露出したシリコン表面を保護並びに不活性化
する為に装置に低温窒化物26を沈積する（第4J図参
照）。
程を示す。例えば、厚さ3000Åのモリブデン層24を沈積
することが出来る。第4I図に示す様に、次に燐酸、酢酸
及び弱硝酸の混合物（PAWN）を用いた湿式エッチによ
り、酸化インジゥム錫材料を全く侵食せずに、この層の
パターンを定める。PAWNエッチは、ソース及びドレイン
電極の間のチャンネルから少量のアルミニゥムをも除去
する。モリブデンのソース及びドレイン電極の沈積によ
り、アイランドの縁に沿って珪化物が形成され、この結
果ゲートとソース・ドレインの漏れが生ずる。然し、露
出したシリコン表面のプラズマ・エッチング（バック・
チャンネル・エッチング）によってこういうことが除か
れ、この後露出したシリコン表面を保護並びに不活性化
する為に装置に低温窒化物26を沈積する（第4J図参
照）。
以上の説明から本発明のゲート電極を沈積する方法
が、転倒形薄膜電界効果トランジスタの製造方法を簡単
化する方法であることが理解されよう。更に、この方法
の結果、硬化したゲート材料が形成され、これはその後
の処理工程で用いられるエッチャントによる侵食に対し
て一層抵抗力を持つ傾向があることが判る。更に、本発
明の方法により、保護用の窒化シリコン層を設けなくて
もよいことが理解されよう。こゝで説明したゲート電極
を沈積する方法は、もっと普通の湿式エッチング方法の
場合に起るアンダカットの問題が殆んど問題でなくなる
様にすることが理解されよう。然し、こゝで説明した方
法は、一般的に普通のVLSI処理方法と両立性がある。ま
た本発明が、応答のよい、分解能の高い液晶表示装置を
確実に且つ高い歩留りで製造することが出来る様にする
処理方法であることが理解されよう。
が、転倒形薄膜電界効果トランジスタの製造方法を簡単
化する方法であることが理解されよう。更に、この方法
の結果、硬化したゲート材料が形成され、これはその後
の処理工程で用いられるエッチャントによる侵食に対し
て一層抵抗力を持つ傾向があることが判る。更に、本発
明の方法により、保護用の窒化シリコン層を設けなくて
もよいことが理解されよう。こゝで説明したゲート電極
を沈積する方法は、もっと普通の湿式エッチング方法の
場合に起るアンダカットの問題が殆んど問題でなくなる
様にすることが理解されよう。然し、こゝで説明した方
法は、一般的に普通のVLSI処理方法と両立性がある。ま
た本発明が、応答のよい、分解能の高い液晶表示装置を
確実に且つ高い歩留りで製造することが出来る様にする
処理方法であることが理解されよう。
本発明の好ましい実施例について詳しく説明したが、
当業者であれば種々の変更を加えることが出来る。従っ
て、特許請求の範囲は、この発明の範囲内に含まれるこ
の様な全ての変更を包括するものであることを承知され
たい。
当業者であれば種々の変更を加えることが出来る。従っ
て、特許請求の範囲は、この発明の範囲内に含まれるこ
の様な全ての変更を包括するものであることを承知され
たい。
第１図は本発明の薄膜FETを用いる環境を示す回路図、
第２図は本発明によるFET構造を含むLCD画素セルの一部
分の側面断面図、第3A図はこの発明によるFET及び画素
電極の一部分の平面図、第3B図は第3A図の線3B−3Bに沿
って見たFET構造の側面断面図、第4A図は本発明の方法
の結果を示す側面断面図、第4B図乃至第4J図はFET及びL
CD構造を製造するための工程を示す側面断面図である。 （主な符号の説明） 10:基板 12:絶縁層 14:チタンのゲート電極
第２図は本発明によるFET構造を含むLCD画素セルの一部
分の側面断面図、第3A図はこの発明によるFET及び画素
電極の一部分の平面図、第3B図は第3A図の線3B−3Bに沿
って見たFET構造の側面断面図、第4A図は本発明の方法
の結果を示す側面断面図、第4B図乃至第4J図はFET及びL
CD構造を製造するための工程を示す側面断面図である。 （主な符号の説明） 10:基板 12:絶縁層 14:チタンのゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/78 ６１２Ｚ (72)発明者 ジョージ・エドワード・ポッシン アメリカ合衆国、ニューヨーク州、スケ ネクタデイ、アルゴンクイン・ロード、 2361番 (56)参考文献 特開 昭59−125876（ＪＰ，Ａ) 特開 昭56−69864（ＪＰ，Ａ) 特公 昭55−9060（ＪＰ，Ｂ２)
Claims (18)
- 【請求項１】転倒薄膜電界効果トランジスタのゲート電
極材料を沈積する方法に於て、絶縁基板の上にシリコン
酸化物層を配置し、該シリコン酸化物層の上にチタン層
を配置し、該チタン層をポジ形ホトレジストで被覆し、
所望のパターン・マスクを介して前記ホトレジストを露
光して、露光済みレジスト材料のパターンを作り、前記
レジスト層を現像し、前記露光済みレジストの下にある
チタンをプラズマ・エッチングし、残っているレシジス
トの少なくとも幾分かを酸素雰囲気内でプラズマによっ
て灰化することによって、残っているチタンを硬化し、
残っているレジストを剥す工程を含む方法。 - 【請求項２】特許請求の範囲第１項に記載した方法に於
て、前記シリコン酸化物がスパッタリングによる沈積に
よって配置される方法。 - 【請求項３】特許請求の範囲第１項に記載した方法に於
て、前記シリコン酸化物が約1200Åの厚さに配置される
方法。 - 【請求項４】特許請求の範囲第１項に記載した方法に於
て、前記絶縁基板が硝子で構成される方法。 - 【請求項５】特許請求の範囲第１項に記載した方法に於
て、前記シリコン酸化物層を配置する工程が、該シリコ
ン酸化物を沈積する前に前記基板を清浄することを含む
方法。 - 【請求項６】特許請求の範囲第１項に記載した方法に於
て、前記チタンが電子ビーム蒸着によって配置される方
法。 - 【請求項７】特許請求の範囲第１項に記載した方法に於
て、前記チタンが約800Åの厚さに配置される方法。 - 【請求項８】特許請求の範囲第１項に記載した方法に於
て、前記シリコン酸化物を沈積した後の前記基板を清浄
する工程を含む方法。 - 【請求項９】特許請求の範囲第１項に記載した方法に於
て、前記チタン層を沈積した後の前記基板を清浄する工
程を含む方法。 - 【請求項１０】特許請求の範囲第１項に記載した方法に
於て、前記チタンのプラズマ・エッチングが四弗化炭素
及び酸素の雰囲気内で行なわれる方法。 - 【請求項１１】特許請求の範囲第10項に記載した方法に
於て、前記酸素が前記雰囲気の４（容積）パーセントで
ある方法。 - 【請求項１２】特許請求の範囲第１項に記載した方法に
於て、前記プラズマによる灰化が約80℃乃至約150℃の
温度で行なわれる方法。 - 【請求項１３】特許請求の範囲第１項に記載した方法に
於て、前記プラズマによる灰化が約0.1乃至10トルの圧
力で行なわれる方法。 - 【請求項１４】特許請求の範囲第１項に記載した方法に
於て、前記プラズマによる灰化が約50乃至300ワットの
無線周波電力レベルで行なわれる方法。 - 【請求項１５】転倒薄膜電界効果トランジスタのゲート
電極材料を沈積する方法に於て、絶縁基板層の上にチタ
ン層を配置し、該チタン層をポジ形ホトレジストで被覆
し、所望のパターン・マスクを介して前記ホトレジスト
を露光して露光済みレジスト材料のパターンを作り、該
レジスト層を現像し、前記露光済みレジストの下にある
チタンをプラズマ・エッチングし、残っているレジジス
トの少なくとも幾分かを酸素雰囲気内でプラズマによっ
て灰化することによって、残っているチタンを硬化し、
残っているレジストを剥す工程を含む方法。 - 【請求項１６】特許請求の範囲第15項に記載した方法に
於て、前記プラズマによる灰化が約80℃乃至150℃の温
度で行なわれる方法。 - 【請求項１７】特許請求の範囲第15項に記載した方法に
於て、前記プラズマによる灰化が約0.1乃至10トルクの
圧力で行なわれる方法。 - 【請求項１８】特許請求の範囲第15項に記載した方法に
於て、前記プラズマによる灰化が約50乃至300ワットの
無線周波電力レベルで行なわれる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US761937 | 1985-08-02 | ||
| US06/761,937 US4646424A (en) | 1985-08-02 | 1985-08-02 | Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6272167A JPS6272167A (ja) | 1987-04-02 |
| JP2637078B2 true JP2637078B2 (ja) | 1997-08-06 |
Family
ID=25063661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180273A Expired - Lifetime JP2637078B2 (ja) | 1985-08-02 | 1986-08-01 | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4646424A (ja) |
| EP (1) | EP0211370B1 (ja) |
| JP (1) | JP2637078B2 (ja) |
| DE (1) | DE3636220C2 (ja) |
| FR (1) | FR2585879B1 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882295A (en) * | 1985-07-26 | 1989-11-21 | Energy Conversion Devices, Inc. | Method of making a double injection field effect transistor |
| US5648663A (en) * | 1985-08-05 | 1997-07-15 | Canon Kabushiki Kaisha | Semiconductor structure having transistor and other elements on a common substrate and process for producing the same |
| GB2185622B (en) * | 1985-11-27 | 1989-10-11 | Sharp Kk | Thin film transistor array |
| US4704783A (en) * | 1986-05-05 | 1987-11-10 | General Electric Company | Method for passivating the back channel of amorphous silicon field effect transistors |
| JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
| JPH0690372B2 (ja) * | 1987-08-26 | 1994-11-14 | シャープ株式会社 | 液晶表示素子 |
| US5229644A (en) * | 1987-09-09 | 1993-07-20 | Casio Computer Co., Ltd. | Thin film transistor having a transparent electrode and substrate |
| US5327001A (en) * | 1987-09-09 | 1994-07-05 | Casio Computer Co., Ltd. | Thin film transistor array having single light shield layer over transistors and gate and drain lines |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| US5210045A (en) * | 1987-10-06 | 1993-05-11 | General Electric Company | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays |
| FR2631743A1 (fr) * | 1988-05-23 | 1989-11-24 | Gen Electric | Structure a electrodes non coplanaires pour affichage matriciel a cristaux liquides a transistors en couches minces de silicium amorphe et procede de fabrication |
| US5264077A (en) * | 1989-06-15 | 1993-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a conductive oxide pattern |
| JP2508851B2 (ja) * | 1989-08-23 | 1996-06-19 | 日本電気株式会社 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
| US5470769A (en) * | 1990-03-27 | 1995-11-28 | Goldstar Co., Ltd. | Process for the preparation of a thin film transistor |
| JPH07112053B2 (ja) * | 1990-04-13 | 1995-11-29 | 富士ゼロックス株式会社 | 薄膜スイッチング素子アレイ |
| US5821563A (en) * | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
| US7253437B2 (en) | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
| US5633175A (en) * | 1991-12-19 | 1997-05-27 | Hitachi, Ltd. | Process for stripping photoresist while producing liquid crystal display device |
| JPH05243579A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
| JPH0766420A (ja) * | 1993-08-31 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法 |
| JPH07201864A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 突起電極形成方法 |
| US5466618A (en) * | 1993-12-29 | 1995-11-14 | Goldstar Co., Ltd. | Method for fabricating a thin film transistor for a liquid crystal display |
| US5514618A (en) * | 1995-02-23 | 1996-05-07 | Litel Instruments | Process for manufacture of flat panel liquid crystal display using direct laser etch |
| KR100202231B1 (ko) * | 1996-04-08 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 및 액정표시장치의 구조 |
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| US6743700B2 (en) * | 2001-06-01 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor device and method of their production |
| US7199027B2 (en) * | 2001-07-10 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen |
| JP5072157B2 (ja) * | 2001-09-27 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7344825B2 (en) | 2002-04-04 | 2008-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device, and developing apparatus using the method |
| US7875419B2 (en) * | 2002-10-29 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for removing resist pattern and method for manufacturing semiconductor device |
| JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
| US7354865B2 (en) * | 2003-12-31 | 2008-04-08 | Texas Instruments Incorporated | Method for removal of pattern resist over patterned metal having an underlying spacer layer |
| TWI301670B (en) * | 2005-07-21 | 2008-10-01 | Ind Tech Res Inst | Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array |
| US8313994B2 (en) * | 2009-03-26 | 2012-11-20 | Tokyo Electron Limited | Method for forming a high-K gate stack with reduced effective oxide thickness |
| TWI514608B (zh) * | 2010-01-14 | 2015-12-21 | Dow Global Technologies Llc | 具曝露式導電柵格之防溼光伏打裝置 |
| WO2011100085A2 (en) * | 2010-02-09 | 2011-08-18 | Dow Global Technologies Inc. | Moisture resistant photovoltaic devices with improved adhesion of barrier film |
| CN110676265B (zh) * | 2019-09-25 | 2022-02-08 | 南京京东方显示技术有限公司 | 一种显示面板的制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US30505A (en) * | 1860-10-23 | Fukntture-caster | ||
| US3514676A (en) * | 1967-10-25 | 1970-05-26 | North American Rockwell | Insulated gate complementary field effect transistors gate structure |
| US3806365A (en) * | 1971-08-20 | 1974-04-23 | Lee Corp | Process for use in the manufacture of semiconductive devices |
| US3795557A (en) * | 1972-05-12 | 1974-03-05 | Lfe Corp | Process and material for manufacturing semiconductor devices |
| JPS559060A (en) * | 1978-07-07 | 1980-01-22 | Yoshitomi Pharmaceut Ind Ltd | Thia(oxa)zolidinecarboxylic acid derivative and its prepatation |
| JPS5669864A (en) * | 1979-11-09 | 1981-06-11 | Japan Electronic Ind Dev Assoc<Jeida> | Thin-film transistor |
| JPS56122130A (en) * | 1980-02-28 | 1981-09-25 | Sharp Corp | Method for forming pattern of thin film transistor |
| US4333965A (en) * | 1980-09-15 | 1982-06-08 | General Electric Company | Method of making integrated circuits |
| JPS5793542A (en) * | 1980-12-03 | 1982-06-10 | Hitachi Ltd | Semiconductor integrated circuit device |
| US4558340A (en) * | 1983-06-29 | 1985-12-10 | Stauffer Chemical Company | Thin film field effect transistors utilizing a polypnictide semiconductor |
| JPS59121876A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
| US4736229A (en) * | 1983-05-11 | 1988-04-05 | Alphasil Incorporated | Method of manufacturing flat panel backplanes, display transistors and displays made thereby |
| GB2169746B (en) * | 1984-11-13 | 1988-09-14 | Sharp Kk | Thin film transistor |
-
1985
- 1985-08-02 US US06/761,937 patent/US4646424A/en not_active Expired - Fee Related
-
1986
- 1986-07-28 EP EP86110376A patent/EP0211370B1/en not_active Expired
- 1986-08-01 JP JP61180273A patent/JP2637078B2/ja not_active Expired - Lifetime
- 1986-08-01 FR FR868611188A patent/FR2585879B1/fr not_active Expired - Fee Related
- 1986-10-24 DE DE3636220A patent/DE3636220C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2585879A1 (fr) | 1987-02-06 |
| EP0211370A2 (en) | 1987-02-25 |
| EP0211370A3 (en) | 1988-05-18 |
| JPS6272167A (ja) | 1987-04-02 |
| FR2585879B1 (fr) | 1991-04-12 |
| DE3636220A1 (de) | 1988-04-28 |
| DE3636220C2 (de) | 1999-02-11 |
| US4646424A (en) | 1987-03-03 |
| EP0211370B1 (en) | 1991-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| EP0211402B1 (en) | Process and structure for thin film transistor matrix addressed liquid crystal displays | |
| JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS60100173A (ja) | 液晶表示装置の製造方法 | |
| US6261880B1 (en) | Process for manufacturing thin film transistors | |
| US4855806A (en) | Thin film transistor with aluminum contacts and nonaluminum metallization | |
| US4889411A (en) | Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays | |
| US6184069B1 (en) | Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers | |
| JP2737982B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| KR960012270B1 (ko) | 투명 도전성기관 제조방법 | |
| JP3123231B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH01253715A (ja) | 博膜トランジスタの製造方法 | |
| JP2002333845A (ja) | 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置 | |
| JPS61145530A (ja) | 薄膜トランジスタアレイの製造方法 | |
| CA1307062C (en) | Process and structure for thin film transistor matrix addressed liquid crystal displays | |
| KR20050068241A (ko) | 액정표시장치 제조방법 | |
| KR100258413B1 (ko) | 비정질 실리콘 박막 트랜지스터 제조방법 | |
| JPH08106107A (ja) | 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス | |
| JP3230311B2 (ja) | Ｔｆｔマトリクスの製造方法 | |
| JPH04365017A (ja) | アモルファスシリコン薄膜トランジスタアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |