JP2002333845A - 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置 - Google Patents

Abstract

(57)【要約】 【課題】表示パネル用基板を安価に提供する。 【解決手段】本発明によると、少ないマスクを用いて生
産性良く表示パネル用基板を製造することができる。絶
縁基板と、その上に形成された導電層の複数、絶縁層お
よび半導体層を加工して得られた要素とを備えた表示パ
ネル用基板の製造において、導電層の複数のうち最下層
に配された導電層を加工して形成された配線要素に電気
的に接続した他の導電層を形成する。さらに、導電層、
絶縁層または半導体層は、たとえば絶縁基板の周縁部を
選択的に被覆する遮蔽物を用いて所定の領域に選択的に
のみ形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示パネル用基板
に関するものであって、より詳しくは薄膜トランジスタ
（ＴＦＴ）をスイッチング素子に用いたアクティブマト
リックス方式の表示パネルをより安価に安定して製造す
るための方法の改良に関する。

【０００２】

【従来の技術】液晶表示パネル、有機エレクトロルミネ
ッセンス表示パネル等の表示パネルにおいて、画素ごと
にその調光または発光を制御するアクティブマトリクス
型の表示パネルが、表示画像の精彩さ等に優れるとして
期待されている。画素を制御するスイッチング素子に
は、応答速度に優れる薄膜トランジスタ（ＴＦＴ）が広
く用いられている。

【０００３】ＴＦＴは、絶縁性の基板上に導電層、半導
体層および絶縁層を積層して形成しながら、これらを各
構成要素に加工することで得られる。表示パネル用基板
の製造においては、導電層は、ＴＦＴのゲート電極とと
もにそれと一体化された走査信号線（ゲート線）にも加
工される。また、さらに配された導電層は、ソース・ド
レイン電極、画像信号線（ソース線）、調光層（または
発光層）に電圧を印加するための電極等に加工される。
同様に、半導体層は、基板上に一面に形成された後、各
ＴＦＴのチャネル層（活性層）としての形状に加工され
る。また、コンタクト層として不純物を含む半導体層
は、別途形成されるか、あらかじめ形成された半導体層
の所定の領域に不純物を注入して形成される。高まる低
価格化の要請に応える手法として、工程の簡略化が挙げ
られる。とりわけ、各層のエッチング加工に用いるフォ
トマスクの数を減らすことは、有用な手段の一つであ
る。

【０００４】従来の液晶表示パネルの製造方法の例を説
明する。ガラス等の絶縁性の基板１の表面に導電層を形
成し、ついでこの導電層を加工して、図３０に示すよう
に、スイッチング素子としてのＴＦＴのゲート電極２
ａ、対向基板（図示せず）に配される対向電極（図示せ
ず）との間に蓄積容量を形成するための蓄積容量電極２
ｂ、走査信号線（図示せず）等を形成する。ここで、導
電層は、たとえば、クロム、アルミニウム、タンタル、
チタン、銀、銅、パラジウムまたはこれらの多層膜から
なる。導電層は、たとえばスパッタリングで形成したの
ち、フォトレジストをマスクに用いたエッチングにより
所定のパターンに加工される。

【０００５】ついで、これらを覆うように窒化ケイ素、
酸化ケイ素等からなる絶縁層３を形成し、さらにその上
面に非晶質シリコンからなる半導体層および不純物（た
とえばリン）が注入された低抵抗半導体層を形成する。
これらは、たとえばプラズマＣＶＤによって連続して形
成される。形成された半導体層は、図３１（ａ）に示す
ように、エッチングにより所定のパターンに加工され
る。このとき、下層に配された高抵抗の半導体層は、Ｔ
ＦＴの活性層４ａに加工される。補助容量となる部分の
半導体層は、必ずしも図に示すように除去しなくてもよ
い。なお、走査信号線２ｃの外部回路と接続するための
端子を形成しようとする領域の走査信号線２ｃおよび後
工程における各種配線要素の帯電を抑制するためにソー
ス・ドレイン配線に接続しようとする領域のそれは、図
３１の（ｂ）および（ｃ）に示すように絶縁層３により
被覆される。

【０００６】これらを一様の覆うように、クロム、アル
ミニウム、タンタル、チタン、銀、銅、パラジウム等か
らなる導電層がたとえばスパッタリングにより形成さ
れ、さらにこの導電層は、フォトレジストをマスクに用
いたエッチングによって、図３２に示すように、画像信
号線（図示せず）、画像信号線（図示せず）に接続され
たソース電極配線７ａ、ドレイン電極配線７ｂ等に加工
される。また、不純物が注入された低抵抗の半導体層は
一対のコンタクト層５ｂに加工される。このとき、不純
物を添加していない活性層としての半導体層４ａの一部
分も同時にエッチングされる。

【０００７】図３３（ａ）に示すように、露出したソー
ス電極配線７ａ等を保護するためのたとえば窒化ケイ素
からなる絶縁層６を形成したのち、エッチングにより絶
縁層６のドレイン電極配線７ｂ上方の領域にコンタクト
窓６ａを形成する。このとき、図３３の（ｂ）および
（ｃ）に示すように、外部回路と接続するための端子を
形成しようとする領域の走査信号線２ｃの上および後工
程における各種配線要素の帯電を抑制するためにソース
・ドレイン配線と接続しようとする領域の走査信号線２
ｃの上に配された絶縁層６にも、それぞれ開口したコン
タクト窓６ｂおよび６ｃが形成される。

【０００８】その後、これらを覆うように、たとえばイ
ンジウム錫酸化物（ＩＴＯ）等の透明導電体からなる導
電層をスパッタリング等により形成し、さらにフォトエ
ッチングによって画素電極８ａ等の配線要素が形成され
る。この導電層の形成において、コンタクト窓６ａ、６
ｂおよび６ｃに導電材料が充填されることで、ソース電
極配線７ａと走査信号線２ｃが電気的に接続されて、静
電気に起因した両者間の電位差が解消される。この導電
層を所定の形状に加工することにより、図３４（ａ）に
示すようにドレイン電極配線７ｂと電気的に接続した画
素電極８ａが形成される。このとき、図３４（ｂ）に示
すように、ドレイン配線８ｃと走査信号線２ｃとの間に
静電気対策用の接続部が形成される。また、図３４
（ｃ）に示すように、コンタクト窓６ｃに充填された導
電材料がエッチングにより除去されて、走査信号線２ｃ
が露出した接続端子が形成される。以上のようにして、
各種配線、ＴＦＴ、画素電極等を備えた表示パネル用基
板（アレイ基板）が得られる。

【０００９】上記の方法によると、５枚のマスクが用い
られる。製造に用いるマスクの数は、半導体素子や表示
パネル用基板の製造コストに影響を及ぼす。すなわち、
より安価に半導体素子や表示パネル用基板を提供するた
めには、用いるマスクの数を減らすことが有用である。
そこで、いわゆるグレイトーン露光技術によって一つの
フォトレジストを用いて複数の対象物を互いに異なるパ
ターンに加工する方法も用いられている。これにより、
４枚のマスクによる製造が可能になる。たとえば、絶縁
層、半導体層および低抵抗半導体層を同時に加工する。

【００１０】図３５（ａ）に示すように、基板１上に導
電層を形成し、さらにこの導電層を加工してゲート電極
２ａ等を形成した後、絶縁層、半導体層、低抵抗半導体
層および導電層を上記と同様に形成する。図３５（ｂ）
に示すエリア１すなわち薄膜トランジスタのソース・ド
レイン領域を形成しようとする場所がもっとも厚く、エ
リア２すなわちチャネル領域を形成しようとする場所に
は薄く残存させ、それ以外の部分（エリア３）は残らな
いようにフォトレジストを露光／現像する。このような
レジストを用いることで、第１のエッチングでエリア３
の導電層７と不純物を添加していない高抵抗半導体層４
と不純物を添加した低抵抗半導体層５が除去される。Ｏ
₂を用いたアッシングにより、レジスト全体の膜厚を減
少させてエリア２に残存したレジストを完全に除去す
る。その後、エリア２の導電層７と不純物を添加した低
抵抗半導体層５と不純物を添加していない高抵抗半導体
層４の一部分をエッチングすることにより、図３５
（ｂ）に示すようなパターンが形成される。

【００１１】以下、図３５（ｃ）に示すように絶縁層６
を形成し、さらに図３５（ｄ）に示すように導電層８を
形成することにより、表示パネル用基板が得られる。し
かしながら、グレイトーン露光技術を用いた加工は、形
成されるコンタクト層５ｂの間隔、すなわち薄膜トラン
ジスタのチャネル長にばらつきが生じやすい。したがっ
て、形成される素子の特性にばらつきが生じやすい。ま
た、歩留まりが低い。

【００１２】上記の液晶表示パネル用基板の製造におい
て、ドレイン配線とゲート配線の意図的な短絡は、後工
程の液晶配向膜のラビング処理における活性層の静電破
壊を避けることを主な目的とするものであって、その短
絡箇所は、後の導電膜を画素電極に加工する際、または
基板を表示パネルに装着するために所定のサイズに加工
する際に除去される。このように、マスクの数を減らす
には、同時に充分な静電気対策が求められる。すなわ
ち、単純にマスク数を減らすと、静電気対策が不充分に
なる。また、上記の方法においても、この短絡の前段階
ではゲート配線とドレイン配線とは電気的に隔離されて
いるため、ラビング処理以前にも、配線要素が形成され
た後に施される様々な処理によって構成要素が電荷を帯
びて、ＴＦＴの活性層や絶縁層が静電気によって破壊さ
れる場合がある。

【００１３】したがって、エッチングに用いるマスクの
数を減らすとともに、より充分な静電気対策が求められ
ていた。また、工程の簡略化のため、引き出し電極の形
成を容易にすることがさらに求められていた。絶縁層と
しての窒化ケイ素膜や半導体薄膜は、一般に平行平板型
のプラズマＣＶＤ装置によって形成される。ＣＶＤ装置
の基本構成を図３６の（ａ）および（ｂ）に示す。アル
ミニウムを主成分とする真空容器３３内には、外部より
ガスを均一に供給するための機能を有する上部電極（カ
ソード）３１と基板１を支持し、加熱するための機構を
有する下部電極（アノード）３２が設置され、さらに基
板１を固定する目的と、プラズマの発生領域を制限する
目的等のためのフレーム４０が設置されている。

【００１４】真空容器３３内に原料ガス、例えば非晶質
シリコン膜を形成する場合は、ＳｉＨ₄及びＨ₂が外部の
供給装置（図示せず）より上部電極３１内に設けられた
管路を通して基板１上に均一に供給される。両極間に電
圧が印加されると、原料ガスのプラズマが発生して基板
１上に非晶質シリコン膜が形成される。下部電極３２と
基板1とフレーム４０の関係は図３７に示す。図に示す
ように、膜が形成される領域の端部を含めて、フレーム
４０の底面が基板１と密着するように配される。

【００１５】基板１、下部電極３２またはフレーム４０
の加工精度に起因した表面凹凸の影響、さらに熱ストレ
スによる変形等の影響で、基板１とフレーム４０との間
にわずかながら隙間が出来てしまう。このような隙間が
あると、隙間の中にプラズマによって発生した成膜種
（ラジカル、イオン等）が進入し隙間の領域にある基板
上にも膜が形成されてしまう。このような領域に形成さ
れた膜は、ガラス基板上の他の領域に形成された膜と質
等が異なるため、真空容器内ではがれたり、ＴＦＴ（薄
膜トランジスタ）アレイ製造工程の中のフォト工程や洗
浄工程等で膜がはがれてしまう。このようにしてはがれ
た膜が異物（パーティクル、ゴミ等）として基板上に残
り、ＴＦＴのソース／ドレインとゲートが電気的に接触
してしまうというような不良が発生するため、製造歩留
まりを低下する原因になる。

【００１６】

【発明が解決しようとする課題】本発明は、以上の問題
点を解決し、少ないマスクを用いて生産性良く安価に表
示パネル用基板を製造することを目的とする。すなわ
ち、本発明は、マスク数を低減するとともに静電気対策
や引き出し電極の形成を両立する方法を提供する。本発
明は、また、そのような表示パネル基板の製造に適し
た、良質な薄膜を安定して製造することができる薄膜形
成装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明の表示パネル用基
板の製造方法では、絶縁基板と、その上に形成された導
電層の複数、絶縁層および半導体層を加工して得られた
要素とを備えた表示パネル用基板の製造において、導電
層の複数のうち最下層に配された導電層を加工して形成
された配線要素に電気的に接続した他の導電層を形成す
る。本発明では、絶縁要素等の静電破壊を防ぐため、あ
らかじめ形成された配線要素と電気的に接続した導電層
を形成する。

【００１８】一般に最上層に設けられるＩＴＯ等の酸化
物導電材料との間に他の導電層を介在させることで、最
下層の導電層に電食が起こりやすい一方で、安価で導電
性に優れたアルミニウムまたはアルミニウム合金の単層
膜を用いることができる。好ましくは、導電層およびそ
れに積層した絶縁層ならびに半導体層を、単一のフォト
レジストを用いて互いに異なるパターンに加工する。た
とえば、グレイトーン露光技術を用いて、外部回路と走
査信号線とを接続するための接続端子を形成しようとす
る領域の絶縁層の除去および静電気対策のために走査信
号線とソース・ドレイン配線とを接続するための端子を
形成しようとする領域の絶縁層の除去を、走査信号線の
パターニングと同一のフォトレジストを用いて行う。グ
レイトーン技術は、寸法精度、再現性、安定性等に難点
があるものの、これを薄膜トランジスタのチャネル部分
ではなく、上記の接続部、接続端子等の比較的高い精度
が求められず薄膜トランジスタの特性に直接影響しない
要素の形成に用いることによって、安定して歩留まり良
く表示パネル用基板を製造することが可能になる。

【００１９】下層に形成された配線要素の上に、それら
の一部を露出させて絶縁層または半導体層を形成する
と、さらにその上層に形成される導電層は、下層の配線
要素と容易にコンタクトが得られる。導電層、絶縁層ま
たは半導体層は、たとえば絶縁基板の周縁部を選択的に
被覆する遮蔽物を用いて所定の領域に選択的にのみ形成
する。セラミックス等でマスクした状態で成膜を行うこ
とによって、外部回路（液晶表示装置を駆動させるため
の回路）と接続するための端子や工程中の静電気による
要素の破壊を防ぐためのゲート配線とソースドレイン配
線の接続部を形成するためのマスクが不要になり、マス
ク枚数を削減できる。

【００２０】下層に配される配線要素は、たとえば走査
信号線および前記走査信号線と同電位に維持される配線
要素であって、他層に形成された導電層を加工して形成
されたソース・ドレイン配線と電気的に接続される。好
ましくは、導電層を先に形成された配線要素と接続した
まま、配線要素に加工する。各配線要素の接続部は、た
とえば基板の端部に設けられる。たとえば、絶縁層およ
び半導体層は、導電層が形成される領域内の所定の領域
にのみ選択的に形成される。導電層は、絶縁層より露出
した配線部材を含む領域、たとえば先に導電層が形成さ
れた領域に形成される。したがって、形成される導電層
は、先に形成された配線要素と容易に電気的に接続され
る．すなわち、絶縁層および半導体層が形成される領域
は、導電層が形成される領域よりも小さく設定される。
なお、薄膜トランジスタの断面図からわかるように透明
電極（ＩＴＯ）がアレイの最上部に配すると、平坦化膜
によって薄膜トランジスタ等の凹凸を低減してからＩＴ
Ｏを形成することが可能なため、開口率を高くすること
が可能である。

【００２１】

【発明の実施の形態】以下、本発明の好ましい実施例を
図面を用いて詳細に説明する。なお、以下の実施例で
は、特に薄膜トランジスタを用いた液晶表示パネル用基
板を例に説明する。

【００２２】《実施例１》本実施例の表示パネル用基板
の構成の概略を図１に示す。この表示パネル用基板は、
いわゆるアクティブマトリクス型液晶表示パネル用のア
レイ基板であって、対向基板に配された対向電極との間
に電界を形成するための画素電極が配された領域、画素
電極への信号の出力を制御するためのＴＦＴが配された
領域および画素電極への信号が認められない間、両電極
間の電圧を維持するための蓄積容量が配された領域に大
別される。また、端部には、走査信号線の引き出し電極
が形成されている。

【００２３】ゲート電極２ａと補助容量電極２ｂは、同
じ導電層を加工して形成されたものであって、電気的に
も接続されている。ゲート電極２ａの上方には、ゲート
絶縁層３ａを挟んでＴＦＴの活性層としての非晶質シリ
コンからなる半導体層４ａが形成されている。ゲート電
極２ａと一体に形成されている走査信号線２ｃは、基板
１の端部において画素電極８ａと一体化した透明導電体
からなる層と電気的に接続されている。また、ソース配
線もまたこれらと電気的に接続して配されている。絶縁
性の基板１（たとえばコーニング社製＃１７３７）の表
面に、図２に示すようにスパッタリングにより走査信号
線、ゲート電極、蓄積容量電極等に加工される導電層２
を形成する。導電層２は、たとえば図３に示すように、
チタン膜２０ａ、アルミニウム膜２０ｂおよびチタン膜
２０ｃの積層構造（Ｔｉ／Ａｌ／Ｔｉ＝１００ｎｍ／３
００ｎｍ／１００ｎｍ）を有する。そのほか、クロム、
タンタル、銀、銅、パラジウム等が用いられる。その厚
さは、抵抗値を参酌して決定される。

【００２４】形成された導電層２の上に、さらに図４に
示すように、たとえば窒化ケイ素からなる厚さが２００
ｎｍの絶縁層３、不純物を添加していない非晶質シリコ
ンからなる厚さが１００ｎｍの半導体層４、および不純
物としてリンが添加された非晶質シリコンからなる厚さ
が２０ｎｍの低抵抗半導体層５を、化学気相成長法（Ｃ
ＶＤ）によって積層して形成する。ここで、図５の
（ａ）および（ｂ）に示すように、基板１の周縁部の走
査信号線の外部回路と接続するための端子が形成される
領域および静電破壊を防ぐためにソース・ドレイン配線
とゲート電極配線の接続部が形成される領域を覆うよう
に、基板１の表面にセラミックス製のマスク３０を配し
てこれらの膜を形成する。したがって、図４に示すよう
に、これらの領域においては、導電層２の主面が露出し
ている。もちろん先に示したグレイトーン露光技術を用
いてこれらの領域を露出してもよい。絶縁層２には、窒
化ケイ素の他に酸化ケイ素や酸化アルミニウムが用いら
れる。各層の厚さは、求められる薄膜トランジスタの特
性や製造工程のばらつきを考慮した上で決定される。

【００２５】形成された導電層２、絶縁層３、半導体層
４および低抵抗半導体層５は、フォトレジストを用いた
ドライエッチングによって図６の（ａ）、（ｂ）および
（ｃ）に示すパターンに加工される。すなわち、導電層
２は、ゲート電極２ａ、蓄積容量電極２ｂ、走査信号線
２ｃ等に加工され、その上に配された絶縁層３、半導体
層４および低抵抗半導体層５も、図６（ｂ）に示す配線
間の接続部を形成する領域および図６ｃに示す接続端子
を形成する領域を除いて、同様のパターンに加工され
る。たとえば、ＢＣｌ₃ガスを主成分とするエッチング
ガスを用いたＲＩＥ（反応性イオンエッチング）が用い
られる。なお、形成しようとする薄膜トランジスタの大
きさにもよるが液相エッチングを用いてもよい。このほ
か、前述したようにグレイトーン露光技術を用いてもよ
い。すなわち、薄膜トランジスタ部分および補助容量部
分にもっともレジストが厚く残るように露光し、導電層
２上の絶縁層３を除去したい部分すなわち、走査信号線
の外部回路との接続端子を配しようとする場所および走
査信号線とソース・ドレイン配線を接続しようとする場
所にはレジストをある程度残るように露光し、それ以外
の部分はレジストが残らないように露光して、現像す
る。この状態でドライエッチングを行い、レジストが形
成されていない領域において、低抵抗半導体層５、高抵
抗半導体層４、絶縁層３および導電層２を加工する。つ
ぎに走査信号線の外部回路との接続端子を配しようとす
る場所および走査信号線とソース・ドレイン配線を接続
しようとする場所のレジストをＯ₂を用いたアッシング
等で除去し、そこの低抵抗半導体層５、高抵抗半導体層
４および絶縁層３を除去する。これにより先に示したパ
ターンと同機能を有するパターンが形成できる。

【００２６】次に、ＣＶＤにより図７に示すように窒化
ケイ素からなる厚さが５００ｎｍの絶縁層１０を形成す
る。絶縁層１０には、窒化ケイ素以外にも絶縁性を保て
る他の材料、例えば酸化ケイ素や酸化アルミニウムを用
いることもできる。また成膜方法としてもＣＶＤに限っ
たわけではなく、液体ガラス等を用いたスピンコート法
を用いても良い。スピンコート法で形成した膜は平坦性
が高いため好ましい。次に、上部より気相エッチング等
の異方性エッチングを行う。このエッチングの条件を適
正に管理することにより、図８（ａ）に示すように、低
抵抗半導体層５の上部等平坦部の絶縁層１０を除去し、
ゲート電極２ａやゲート絶縁層３ａの側面にのみ絶縁層
１０を残して、これらの側面を覆う絶縁側壁１０ａを形
成する。絶縁側壁１０ａは、図８の（ｂ）および（ｃ）
に示すように、走査信号線２ｃの露出した領域の周縁部
にも形成される。これら絶縁側壁１０ａは、塩素または
フッ素を含有する気体の放電によって膜をエッチングす
る、いわゆるドライエッチングを用いて形成することが
出来る。たとえば、ＢＣｌ₃を主成分とするガスを用い
たＲＩＥでエッチングを行う。一般的に用いられるガス
はＣｌ₂、ＢＣｌ₃、ＳＦ₆、ＣＦ₄、ＮＦ₃、ＣｌＦ₃、Ｃ
ＨＦ₃等である。これ以外のエッチング法としてはＣＰ
Ｍ（化学的機械研磨）等エッチングする方向に異方性を
有する方法であれば良い。

【００２７】次に、図９に示すようにスパッタリングに
よりソース・ドレイン配線に加工するための導電層７と
してＴｉ／Ａｌ／Ｔｉ積層膜を形成する。導電層７とし
ては、Ｃｒ、Ｔａ、Ａｇ、Ｐｄ、Ｃｕ等を用いても良
い。膜厚は各々１００ｎｍ、３００ｎｍおよび１００ｎ
ｍとした。膜厚は、抵抗値に合わせて調整することが出
来る。なお、この導電層７は、基板１の端部において先
に形成された走査信号線２ｃの露出した端部を覆って形
成される。

【００２８】そしてフォトレジストを用いたエッチング
によって、図１０（ａ）に示すようにパターニングを行
って、ソース電極配線７ａ、ドレイン電極配線７ｂ、ソ
ース・ドレイン配線７ｃ等を形成する。したがって、こ
れら配線は、互いに電気的に接続された状態で形成され
る。なお、基板１の端部の静電気対策のための接続部に
は、図１０（ｂ）に示すように、露出した走査信号線２
ｃを覆ってソース・ドレイン配線７ｃが形成される。同
時に、図１０（ｃ）に示すように、外部回路と接続する
ための端子を形成しようとする領域には、他のソース・
ドレイン配線から孤立した露出したカバー層７ｄが、走
査信号線２ｃの露出した端部を覆って形成される。ま
た、低抵抗半導体層５ａをコンタクト層５ｂに加工す
る。ここではＢＣｌ₃ガスを主成分とするエッチングガ
スを用いたＲＩＥを行った。このエッチングの時、薄膜
トランジスタのチャネル領域の高抵抗半導体層４ａの一
部分も同時にエッチングする。ここでチャネル領域の高
抵抗半導体層４ａをエッチングすることなく低抵抗半導
体層５ａのみをエッチングすることが可能であれば、高
抵抗半導体層４ａをエッチングする必要はない。この場
合、高抵抗半導体層４ａの厚さを薄くできるのでトラン
ジスタ特性の向上、均一性の向上等の利点がある。

【００２９】次に、図１１に示すように、薄膜トランジ
スタを水分の吸着等から保護するための保護膜６とし
て、たとえば厚さが３００ｎｍの窒化ケイ素膜を形成す
る。そして、図１２の（ａ）、（ｂ）および（ｃ）に示
すように、フォトレジストを用いたエッチングによって
コンタクト窓６ａ、６ｂおよび６ｃを形成する。なお、
図示していないが、このとき、ゲート電極２ａ、走査信
号線２ｃ等の上にこれらと同様のパターンで配されてい
る高抵抗半導体４ａを、各素子ごとに分離してもよい。
しかしながら、液晶表示装置用アレイ基板としてその特
性を満足できる場合はこのような分離を行う必要はな
い。

【００３０】最後に、図１３（ａ）に示すように、ＩＴ
Ｏ等の透明導電体からなる導電層をスパッタリングによ
って形成し、さらにこれをフォトレジストを用いたエッ
チングによって画素電極８ａ、端子部材８ｂ等に加工す
ることにより液晶表示装置用のアレイ基板が得られる。
図１３（ｂ）に示すように、接続部の周縁には透明導電
体からなる導電層は配されないか、エッチングにより除
去される。一方、図１３（ｃ）に示すように、接続端子
には、コンタクト窓６ｃを封口するように、外部回路
（図示せず）と接触させる端子部材８ｂが配される。

【００３１】ここで、図１３（ｂ）に示すように、走査
信号線とソース・ドレイン配線の接続部では、絶縁基板
１上から走査信号線２ｃおよびソース・ドレイン配線７
ｃが順に積層されていて、図１３（ｃ）に示すように、
走査信号線２ｃの接続端子は、走査信号線２ｃ、ソース
・ドレイン配線７ｃと同時に形成されたカバー層７ｄお
よび画素電極と同時に形成された透明導電体からなる端
子部材８ｂが順に積層されている。接続端子部や静電気
対策用接続部においては、本実施例のように走査信号線
が下方に配され、その表面はソース・ドレイン配線等で
被覆されることから、走査信号線は、ソース・ドレイン
配線を介してＩＴＯと接続される。したがって、電食に
よりＩＴＯ導電層と直接接続することが困難であったア
ルミニウムまたはアルミニウム合金からなる単層の走査
信号線を採用することも可能になる。従来、電食への懸
念から一般的に用いられていたＴｉ／Ａｌ／Ｔｉの３層
構造の走査信号線と比べて電気抵抗に優れかつその形成
が容易な走査信号線を用いることができる。

【００３２】また、これら接続端子部や接続部を形成す
る領域に半導体層等の形成を避けるためのマスクを用い
ることにより、そのコンタクト窓を形成するためには、
ドレイン電極配線にそれを形成する場合と同様にその上
層に配された保護膜にのみ開口部を形成すればよい。す
なわち、接続端子部や接続部のためのコンタクト窓の形
成に要する時間は、ドレイン電極配線へのコンタクト窓
の形成に要する時間と等しい。したがって、これらコン
タクト窓の形成は同時に終了することから、一方のコン
タクト窓の形成が終了した後、他方のコンタクト窓の形
成が終了するまでの間の過剰な処理によって懸念される
スラッジの発生がなくなる。また、スラッジに対する対
策として行われた酸素雰囲気下でのエッチングが不要に
なる。したがって、酸素フリーの雰囲気下でエッチング
を行うことができ、銀、銅、パラジウム等、酸化されや
すい導電材料を用いることが可能になる。

【００３３】《実施例２》本実施例においても、同様に
液晶表示装置用アレイ基板を例に説明する。絶縁性の基
板（たとえばコーニング社製＃１７３７）の表面に、ス
パッタリングにより走査信号線、ゲート電極、蓄積容量
電極等に加工される導電層を形成する。導電層は、たと
えばチタン膜、アルミニウム膜およびチタン膜の積層構
造（Ｔｉ／Ａｌ／Ｔｉ＝１００ｎｍ／３００ｎｍ／１０
０ｎｍ）を有する。そのほか、クロム、タンタル、銀、
銅、パラジウム等が用いられる。その厚さは、抵抗値等
を参酌して決定される。

【００３４】形成された導電層の上にさらに、たとえば
窒化ケイ素からなる厚さが２００ｎｍの絶縁層、および
不純物を添加していない非晶質シリコンからなる厚さが
１００ｎｍの半導体層をＣＶＤによって積層して形成す
る。ここで、基板の周縁部の走査信号線の外部回路と接
続するための端子が配される領域および静電破壊を防ぐ
ためにソース・ドレイン配線とゲート配線の接続部が配
される領域を覆うように、基板の表面にセラミックス製
のマスクを配してこれらの膜を形成する。ついで、フォ
トレジストを用いたドライエッチング工程によって、図
１４の（ａ）、（ｂ）および（ｃ）に示すように、導電
層、絶縁層および高抵抗非晶質シリコンを同時にパター
ニングして導電層を、ゲート電極２ａ、蓄積容量電極２
ｂ、走査信号線２ｃ等に加工する。これにより、絶縁層
は、基板１端部の接続端子等を形成しようとする領域を
除いてゲート電極２ａ等、下層の導電層を加工して得ら
れた要素と同様のパターンのゲート絶縁層３ａに加工さ
れ、半導体層４も同様のパターンに加工される。ここで
はＢＣｌ₃ガスを主成分とするエッチングガスを用いた
ＲＩＥを行った。薄膜トランジスタの大きさにもよる
が、気相エッチングではなくエッチング溶液による液相
エッチングを行っても良い。もちろん、グレイトーン露
光技術を用いて同様のパターンを形成しても良い。

【００３５】次に、実施例１と同様にして異方性エッチ
ングにより、図１５の（ａ）、（ｂ）、および（ｃ）に
示すように、ゲート電極２ａ等の側面を覆う絶縁側壁１
０ａを形成する。その後、図１６に示すように、ＣＶＤ
によって、低抵抗半導体層５として、たとえば不純物と
してのリン添加された厚さ２０ｎｍの非晶質シリコン膜
を形成する。さらにスパッタリング法によりソース・ド
レイン配線に加工するための導電層７としてＴｉ／Ａｌ
／Ｔｉ積層膜を形成する。導電層７としては、Ｃｒ、Ｔ
ａ、Ａｇ、Ｐｄ、Ｃｕ等を用いても良い。膜厚は各々１
００ｎｍ、３００ｎｍおよび１００ｎｍとした。

【００３６】形成された導電層７を、フォトレジストを
用いたエッチングによって図１７の（ａ）、（ｂ）およ
び（ｃ）に示すようにパターニングして、ソース電極配
線７ａ、ドレイン電極配線７ｂ、ソース・ドレイン配線
７ｃおよびカバー層７ｄ等を形成する。また、低抵抗半
導体層５をコンタクト層５ｂに加工する。ここではＢＣ
ｌ₃ガスを主成分とするエッチングガスを用いたＲＩＥ
で気相エッチングを行った。ついで、図１８の（ａ）、
（ｂ）および（ｃ）に示すように、基板１の表面に、Ｔ
ＦＴを水分の吸着等から保護するための保護膜６として
たとえば、厚さが３００ｎｍの窒化ケイ素膜を形成す
る。そしてフォトレジストを用いたエッチングによっ
て、保護膜６は所定のパターンに加工される。このと
き、保護膜６にコンタクト窓６ａ、６ｂおよび６ｃを形
成する。図１８の（ｂ）および（ｃ）に斜線で示す領域
には、保護膜６が形成されていて、図中、中央にそれぞ
れその下方に配されたカバー層７ｄ等が露出するようコ
ンタクト窓６ｃが形成される。また、図示していない
が、このとき高抵抗非晶質シリコン４が走査信号線２ｃ
等の上でつながっているため、これを分離するようにエ
ッチングを同時に行う。しかしながら、液晶表示装置用
アレイの特性を満足できる場合はこのような分離を行う
必要はない。

【００３７】最後に、図１９（ａ）に示すように、画素
電極８ａ等に加工するためのＩＴＯ等の透明導電体から
なる導電層をスパッタリング法によって形成し、フォト
レジストを用いたエッチングによってパターニングを行
うことにより液晶表示装置用のアレイ基板が得られる。
図１９（ｂ）に示すように、走査信号線２ｃとソース・
ドレイン配線７ｃの接続部では、絶縁基板１上から走査
信号線２ｃおよびソース・ドレイン配線７ｃが順に積層
されていて、図１９（ｃ）に示すように、走査信号線２
ｃの接続端子は、走査信号線２ｃ、ソース・ドレイン配
線７ｃと同時に形成されたカバー層７ｄおよび画素電極
と同時に形成された透明導電体からなる端子部材８ｂが
順に積層されている。

【００３８】《実施例３》本実施例では、外部回路への
接続端子や静電気対策の配線間の接続部を、容易に加工
することができる方法の他の例について説明する。本実
施例によると、これらの形成にフォトマスク等を要さな
い。上記実施例と同様にして、絶縁性の基板の表面に走
査信号線、ゲート電極等に加工するための導電層を形成
する。導電層は、たとえばチタン膜、アルミニウム膜お
よびチタン膜の積層構造（Ｔｉ／Ａｌ／Ｔｉ＝１００ｎ
ｍ／３００ｎｍ／１００ｎｍ）を有する。そのほか、ク
ロム、タンタル、銀、銅、パラジウム等が用いられる。
その厚さは、抵抗値等を参酌して決定される。

【００３９】形成された導電層は、フォトマスクを用い
たエッチングにより、図２０（ａ）に示すようにゲート
電極２ａ、蓄積容量電極２ｂ、走査信号線２ｃ等に加工
される。このときの静電気対策のための接続部を形成し
ようとする領域および外部回路との接続端子を形成しよ
うとする領域をそれぞれ図２０の（ｂ）および（ｃ）に
示す。

【００４０】ついで、図２１の（ａ）、（ｂ）および
（ｃ）に示すように、ゲート絶縁層としての厚さが２０
０ｎｍで窒化ケイ素からなる絶縁層３、厚さが１００ｎ
ｍで活性層に加工される水素化非晶質シリコンからなる
高抵抗半導体４、および厚さが２０ｎｍでコンタクト層
に加工されるリンが添加された非晶質シリコンからなる
低抵抗半導体５をプラズマＣＶＤにより形成する。ここ
で、図２２の（ａ）および（ｂ）に示すように、これら
の領域を覆うマスク３０を配し、これらに膜が形成され
ないようにする。また、導電層３の端部をその上層に形
成される各層の側面よりも突出させることで、図２１の
（ｂ）および（ｃ）に示すように、接続部等を形成しよ
うとする領域の走査信号線２ｃの端部を露出させること
ができる。

【００４１】マスク３０は、たとえば酸化アルミニウム
等のセラミックス、ステンレス鋼等の金属、石英、ガラ
ス、ＳｉＣかならなる。さらにスパッタリングによりソ
ース・ドレイン配線に加工するための導電層７としてＴ
ｉ／Ａｌ／Ｔｉ積層膜を形成する。導電層７としては、
Ｃｒ、Ｔａ、Ａｇ、Ｐｄ、Ｃｕ等を用いても良い。膜厚
は各々１００ｎｍ、２００ｎｍおよび１００ｎｍとし
た。そしてフォトマスクを用いたドライエッチングによ
って、図２３の（ａ）、（ｂ）および（ｃ）に示すよう
に、半導体層４ａ等を各ＴＦＴ用の個片に分割する。

【００４２】ついで、これらを覆うように、ＩＴＯ等の
透明導電体からなる導電層をスパッタリング等によって
形成する。このとき、透明導電層を、接続端子等を形成
しようとする領域の露出した走査信号線２ｃの端部を覆
うように配する。これにより、形成されるソース配線お
よびドレイン配線はゲート配線と電気的に接続される。
フォトレジストをマスクに用いたエッチングによって、
図２４の（ａ）、（ｂ）および（ｃ）に示すように透明
導電体からなる膜を画素電極８ａ等に加工するととも
に、導電膜７を加工してソース電極配線７ａ、ドレイン
電極配線７ｂ、ソース・ドレイン配線７ｃおよび７ｅ等
を形成する。また、低抵抗半導体層５を分割してコンタ
クト層５ｂに加工する。ここではＢＣｌ₃ガスを主成分
とするエッチングガスを用いたＲＩＥで気相エッチング
を行った。

【００４３】その後、たとえば窒化ケイ素からなる保護
膜６をプラズマＣＶＤにより形成して、図２５の
（ａ）、（ｂ）および（ｃ）に示すようにアレイ基板が
得られる。なお、このときも上記と同様に不要な部分、
すなわち接続端子等に膜がつかないように、図２５
（ｄ）に示すように、マスク３０でそれらを覆った状態
で保護膜６を形成する。

【００４４】《実施例４》本実施例では、上記のプラズ
マＣＶＤによる薄膜形成に用いる改良された薄膜形成装
置について説明する。本発明の薄膜形成装置において
は、図３６の（ａ）および（ｂ）に示す従来のプラズマ
ＣＶＤ装置において、図２６に示すマスクフレーム４０
を用いる。基板ホルダを兼ねた下部電極３２上に基板１
が置かれ、その上からフレーム４０が基板１を押さえる
ように設置される。フレーム４０の先端側は、図２７
（ａ）に示すように基板１との間に間隙が設けられる。
この空間部はプラズマの発生が制限される。この領域に
おいても、図２７（ｂ）に示すようにフレーム４０の先
端部の下には膜が形成されるものの、フレーム４０の先
端は形成される膜と直接接触しないことから、良質の膜
が得られる。

【００４５】先端部の高さとプラズマ制限領域の長さが
膜はがれの抑制に及ぼす効果を図２８に示す。図より明
らかなように、フレームの先端の下端部の高さが影響を
及ぼす。しかしながら、下端部の高さは、基板やフレー
ムの平滑性を考慮すると、実質的には０．１ｍｍ程度は
確保する必要がある。その場合も、プラズマ制限領域の
長さを１ｍｍ以上確保すると、充分な効果が得られる。
なお、図２９に示す形状のフレームをマスクに用いても
同様の効果が得られる。

【００４６】

【発明の効果】本発明によると、少ないフォトマスク
で、表示パネル用基板を製造することができる。また、
静電気対策に優れ、外部回路との接続端子の形成も容易
である。したがって、表示パネル基板の安価かつ安定し
た生産に大きく寄与する。

【図面の簡単な説明】

【図１】本発明の一実施例の表示パネル用基板の概略し
た縦断面図である。

【図２】同表示パネル用基板の一製造工程後の状態を示
す概略した縦断面図である。

【図３】同表示パネル用基板の要部を示す概略した縦断
面図である。

【図４】同表示パネル用基板の他の製造工程後における
状態を示す概略した縦断面図である。

【図５】（ａ）は、同工程における薄膜形成時の基板と
マスクとの関係を示す概略した縦断面図であって、
（ｂ）は、同要部の概略した縦断面図である。

【図６】（ａ）は、同表示パネル用基板の他の製造工程
後における状態を示す概略した縦断面図であって、
（ｂ）は、同表示パネル用基板の配線接続部の平面図で
あって、（ｃ）は、同表示パネル用基板の接続端子の平
面図である。

【図７】同表示パネル用基板のさらに他の製造工程後に
おける状態を示す概略した縦断面図である。

【図８】（ａ）は、同表示パネル用基板のさらに他の製
造工程後における状態を示す概略した縦断面図であっ
て、（ｂ）は、同表示パネル用基板の配線接続部の平面
図であって、（ｃ）は、同表示パネル用基板の接続端子
の平面図である。

【図９】同表示パネル用基板のさらに他の製造工程後に
おける状態を示す概略した縦断面図である。

【図１０】（ａ）は、同表示パネル用基板のさらに他の
製造工程後における状態を示す概略した縦断面図であっ
て、（ｂ）は、同表示パネル用基板の配線接続部の平面
図であって、（ｃ）は、同表示パネル用基板の接続端子
の平面図である。

【図１１】同表示パネル用基板のさらに他の製造工程後
における状態を示す概略した縦断面図である。

【図１２】（ａ）は、同表示パネル用基板のさらに他の
製造工程後における状態を示す概略した縦断面図であっ
て、（ｂ）は、同表示パネル用基板の配線接続部の平面
図であって、（ｃ）は、同表示パネル用基板の接続端子
の平面図である。

【図１３】（ａ）は、同表示パネル用基板のさらに他の
製造工程後における状態を示す概略した縦断面図であっ
て、（ｂ）は、同表示パネル用基板の配線接続部の平面
図であって、（ｃ）は、同表示パネル用基板の接続端子
の平面図である。

【図１４】（ａ）は、本発明の他の実施例の表示パネル
用基板の一製造工程後の状態を示す概略した縦断面図で
あって、（ｂ）は、同表示パネル用基板の配線接続部の
平面図であって、（ｃ）は、同表示パネル用基板の接続
端子の平面図である。

【図１５】（ａ）は、同表示パネル用基板の他の製造工
程後における状態を示す概略した縦断面図であって、
（ｂ）は、同表示パネル用基板の配線接続部の平面図で
あって、（ｃ）は、同表示パネル用基板の接続端子の平
面図である。

【図１６】同表示パネル用基板のさらに他の製造工程後
における状態を示す概略した縦断面図である。

【図１７】（ａ）は、同表示パネル用基板の他の製造工
程後における状態を示す概略した縦断面図であって、
（ｂ）は、同表示パネル用基板の配線接続部の平面図で
あって、（ｃ）は、同表示パネル用基板の接続端子の平
面図である。

【図１８】（ａ）は、同表示パネル用基板の他の製造工
程後における状態を示す概略した縦断面図であって、
（ｂ）は、同表示パネル用基板の配線接続部の平面図で
あって、（ｃ）は、同表示パネル用基板の接続端子の平
面図である。

【図１９】（ａ）は、同表示パネル用基板の他の製造工
程後における状態を示す概略した縦断面図であって、
（ｂ）は、同表示パネル用基板の配線接続部の平面図で
あって、（ｃ）は、同表示パネル用基板の接続端子の平
面図である。

【図２０】（ａ）は、本発明の他の実施例の表示パネル
用基板の一製造工程後の状態を示す概略した縦断面図で
あって、（ｂ）は、同表示パネル用基板の配線接続部の
縦断面図であって、（ｃ）は、同表示パネル用基板の接
続端子の縦断面図である。

【図２１】（ａ）は、同表示パネル用基板の他の製造工
程後における状態を示す概略した縦断面図であって、
（ｂ）は、同表示パネル用基板の配線接続部の縦断面図
であって、（ｃ）は、同表示パネル用基板の接続端子の
縦断面図である。

【図２２】（ａ）および（ｂ）は、それぞれは、同表示
パネル用基板の一製造工程における薄膜形成時の基板と
マスクとの関係を示す概略した縦断面図である。

【図２３】（ａ）は、同表示パネル用基板の他の製造工
程後における状態を示す概略した縦断面図であって、
（ｂ）は、同表示パネル用基板の配線接続部の縦断面図
であって、（ｃ）は、同表示パネル用基板の接続端子の
縦断面図である。

【図２４】（ａ）は、同表示パネル用基板のさらに他の
製造工程後における状態を示す概略した縦断面図であっ
て、（ｂ）は、同表示パネル用基板の配線接続部の縦断
面図であって、（ｃ）は、同表示パネル用基板の接続端
子の縦断面図である。

【図２５】（ａ）は、同表示パネル用基板のさらに他の
製造工程後における状態を示す概略した縦断面図であっ
て、（ｂ）は、同表示パネル用基板の配線接続部の縦断
面図であって、（ｃ）は、同表示パネル用基板の接続端
子の縦断面図であって、（ｄ）は、同工程における基板
とマスクとの関係を示す縦断面図である。

【図２６】本発明の一実施例の薄膜形成装置に用いるフ
レームを示す要部の縦断面図である。

【図２７】（ａ）は、同フレームと、薄膜を形成しよう
とする基板との関係を示す要部の縦断面図であって、
（ｂ）は、同フレームと、薄膜を形成された薄膜との関
係を示す要部の縦断面図である。

【図２８】膜はがれの発生と、フレームの突出部先端の
位置との関係を示す特性図である。

【図２９】本発明の他の実施例の薄膜形成装置に用いる
フレームを示す要部の縦断面図である。

【図３０】従来の表示パネル用基板の一製造工程後の状
態を示す概略した縦断面図である。

【図３１】（ａ）は、同表示パネル用基板の他の製造工
程後における状態を示す概略した縦断面図であって、
（ｂ）は、同表示パネル用基板の配線接続部の縦断面図
であって、（ｃ）は、同表示パネル用基板の接続端子の
縦断面である。

【図３２】同表示パネル用基板のさらに他の製造工程後
の状態を示す概略した縦断面図である。

【図３３】（ａ）は、同表示パネル用基板のさらに他の
製造工程後における状態を示す概略した縦断面図であっ
て、（ｂ）は、同表示パネル用基板の配線接続部の縦断
面図であって、（ｃ）は、同表示パネル用基板の接続端
子の縦断面図である。

【図３４】（ａ）は、同表示パネル用基板のさらに他の
製造工程後における状態を示す概略した縦断面図であっ
て、（ｂ）は、同表示パネル用基板の配線接続部の縦断
面図であって、（ｃ）は、接続端子の縦断面図である。

【図３５】（ａ）〜（ｄ）は、それぞれ、他の従来の表
示パネル用基板の製造方法における各工程後の状態を示
す概略した縦断面図である。

【図３６】（ａ）は、薄膜形成装置を示す概略した縦断
面図であって、（ｂ）は、同水平断面図である。

【図３７】従来の薄膜形成装置に用いられるフレームと
薄膜を形成しようとする基板との関係を示す要部の縦断
面図である。

【符号の説明】

１ 基板 ２、７、８ 導電層 ２ａ ゲート電極 ２ｂ 蓄積容量電極 ２ｃ 走査信号線 ３、６、１０ 絶縁層 ３ａ ゲート絶縁層 ４、４ａ 半導体層 ５、５ａ 低抵抗半導体層 ５ｂ コンタクト層 ６ 保護膜 ６ａ、６ｂ、６ｃ コンタクト窓 ７ａ ソース電極配線 ７ｂ ドレイン電極配線 ７ｃ、７ｅ ソース・ドレイン配線 ７ｄ カバー層 ８ａ 画素電極 ８ｂ 端子部材 ８ｃ ドレイン配線 １０ａ 絶縁側壁 ２０ａ、２０ｃ チタン膜 ２０ｂ アルミニウム膜 ３０、４０ マスク ３１ 上部電極 ３２ 下部電極 ３３ 真空容器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 幸弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西谷 幹彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 澁谷 宗裕 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA24 GA32 GA40 GA43 JA26 JB66 JB69 KA05 KB04 MA19 5C094 AA42 AA43 AA44 AA48 BA03 BA27 BA43 CA19 DA13 DB02 DB04 EA04 EA05 FA01 FA02 FB12 FB14 FB15 GB10 JA08 5F110 AA16 AA22 BB01 CC07 DD02 EE02 EE03 EE04 EE15 EE32 EE44 FF01 FF02 FF03 FF29 GG02 GG15 GG25 GG35 GG44 HK02 HK03 HK04 HK09 HK16 HK22 HK25 HK33 HK34 HL02 HL03 HL04 HL12 HL23 NN02 NN22 NN23 NN24 NN35 NN36 NN72 NN73

Claims (19)

【特許請求の範囲】
1. 【請求項１】 絶縁基板と、前記絶縁基板上に形成され
   た導電層の複数、絶縁層および半導体層を加工して得ら
   れた要素とを備えた表示パネル用基板の製造方法であっ
   て、前記導電層の複数のうち最下層に配された導電層を
   加工して形成された配線要素に電気的に接続して他の導
   電層を形成する表示パネル用基板の製造方法。
2. 【請求項２】 前記絶縁性基板の表面に前記要素を覆っ
   て形成された絶縁層を異方性エッチングにより前記要素
   の側面に密着した壁状の絶縁要素に加工する請求項１記
   載の表示パネル用基板の製造方法。
3. 【請求項３】 前記最下層に配された導電層がアルミニ
   ウムまたはアルミニウム合金であって、前記最下層に配
   された導電層の露出した表面を覆って他の導電層を形成
   する請求項１記載の表示パネル用基板の製造方法。
4. 【請求項４】 前記最下層に配された導電層およびその
   上層に配された絶縁層および半導体層を、単一のフォト
   レジストを用いてそれぞれ異なるパターンに加工する請
   求項１記載の表示パネル用基板の製造方法。
5. 【請求項５】 前記最下層に配された導電層を、後の製
   造工程において他の配線要素と電位を等しく保つための
   接続端子、または外部回路との接続端子を含むパターン
   に加工する請求項４記載の表示パネル用基板の製造方
   法。
6. 【請求項６】 前記絶縁層または半導体層が、前記配線
   要素よりも上層に前記配線要素の一部を露出して形成す
   る請求項１記載の表示パネル用基板の製造方法。
7. 【請求項７】 前記導電層、絶縁層または半導体層を、
   前記絶縁基板の周縁部を選択的に被覆する遮蔽物を用い
   て所定の領域に選択的に形成する請求項１記載の表示パ
   ネル用基板の製造方法。
8. 【請求項８】 前記遮蔽物が、 酸化アルミニウムを主
   体とする請求項７記載の表示パネル用基板の製造方法。
9. 【請求項９】 前記配線要素が走査信号線および前記走
   査信号線と同電位に維持される配線要素を含む請求項１
   記載の表示パネル用基板の製造方法。
10. 【請求項１０】 絶縁基板と、前記絶縁基板上に形成さ
    れた導電層の複数、絶縁層および半導体層を加工して得
    られた要素とを備え、前記導電層の複数を加工して形成
    された配線要素が互いに電気的に接続された表示パネル
    用基板。
11. 【請求項１１】 前記配線要素を互いに接続する端子
    が、前記絶縁層が形成された領域よりも外側に設けられ
    た請求項１０記載の表示パネル用基板。
12. 【請求項１２】 前記配線要素を互いに接続する端子
    が、表示パネルへの組立の際に切除される領域に配され
    た請求項１０記載の表示パネル用基板。
13. 【請求項１３】 絶縁基板と、前記絶縁基板上に形成さ
    れた導電層の複数、絶縁層および半導体層を加工して得
    られた要素とを備え、前記導電層の複数を加工して形成
    された配線要素を系外の回路と接続するための端子が、
    前記絶縁層が形成された領域よりも外側に設けられた表
    示パネル用基板。
14. 【請求項１４】 前期端子が、走査信号線を構成する導
    電層、映像信号線を構成する導電層および画素電極を構
    成する導電層が積層された多層構造を有する請求項１３
    記載の表示パネル用基板。
15. 【請求項１５】 容器と、前記容器内に原料ガスを供給
    する手段と、前記容器内にプラズマを発生させる手段
    と、前記容器内に収容された基板を加熱する手段と、前
    記基板を所定の箇所に固定する固定部材とを具備し、前
    記固定部材が、前記基板と密着させる固定部と前記固定
    部の側面より突出した突出部を含む薄膜形成装置。
16. 【請求項１６】 前記突出部の先端が、前記固定部の側
    面より０．１ｍｍ以上突出した請求項１５記載の薄膜形
    成装置。
17. 【請求項１７】 前記突出部の先端の下端部と、前記基
    板の表面との距離が１ｍｍ以上である請求項１５記載の
    薄膜形成装置。
18. 【請求項１８】 前記固定部が枠状の形状を有し、前記
    突出部が前記固定部の内側面にフリンジ状に形成された
    １５記載の薄膜形成装置。
19. 【請求項１９】 前記突出部が、前記基板上においてプ
    ラズマが発生する領域を規定する１５記載の薄膜形成装
    置。