JPH0315827A - 薄膜トランジスタ、薄膜トランジスタアレー及び液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジス久　薄膜トランジスタアレー　
およびその薄膜トランジスタアレーを用いたアクティブ
マトリックス型の液晶表示装置に関するものであも 従来の技術 近承　非晶質シリコン（以下ａＳｉと略す）を用いた薄
膜トランジスタアレーは低温で大面積化が可能であり、
安定性も優れていることか板　液晶表示用基板　イメー
ジセンサへの応用が積極的に行なわれている。このａＳ
ｉと良好な界面を形ａｔる絶縁層としてＳｉＯｗ，Ｓｉ
Ｎｘが注目され実用化されていも　また　同時に形戒さ
れる蓄積容量の誘電体は誘電率の小さいＳｉ○，、Ｓｉ
Ｎ−を用いていも ＴＰＴのゲートとソース・ドレーン間のショートを防止
する目的でゲート金属がＴａ．　　ゲート絶縁膜にＴａ
ａＯｓ（陽極酸化膜）／ＳｉＮκ、半導体としてａＳｉ
をもちいた薄膜トランジスタは特開昭５８−１４７０９
号公報に開示されていも　また超ＬＳＩ用の容量として
は高誘電率の’ｌ’ａｔ○６が検討され始めているがそ
のリーク電流が課題であも’ｌ’ａ２０ｓ／ＳｉＮ※の
構造によって安定な容量が実現できることが特開昭５７
−４５９６８号公報に開示されていも　また本発明者ら
は誘電率の大きいＴａＯ−とＳ　ｌ　ｌ’Ｊ　Ｘの２重
層をゲート絶縁層および蓄積容量の誘電体層としたＴＰ
Ｔアレーは明るい液晶表示装置が提供することを示した 発明が解決しようとする課題 しかし　上述した陽極酸化によるＴａｇ．は下地金属が
Ｔａに限定されも　またＴａＯｘ中の残留イオン性不純
物の混入が避けられずｓ膜トランジスタの動作の不安定
性を引き起こす原因となっｔ２　　ま７−，ａＳｉと良
好な界面を形戒するＳｉＮ−を形成するとき、原料ガス
はＮ　Ｈｓ．　Ｓ　ｉＨ＊、Ｈ２等の還元性のガスを用
いるので液晶表示装置へこのＴＰＴアレーを適用する際
必須である透明電極が侵されも具体的には透明電極の透
過率の低下、分解してパターンがくずれて横方向のリー
ク電流の増加等の悪影響がある。従ってＴａゲート金属
上にのみＴａＯ−を形成する陽極酸化法では透明電極は
保護されな（℃　第６図（ａ）、　（ｂ）に示すように
これを防止するにはＳｉＯａ等の酸化物で透明電極をか
保護したのＬ　　ＳｉＮＸを形成する必要があム　この
ように陽極酸化法のＴａＯ※を用いる構成にすると薄膜
トランジスタの特性の信頼性の欠如のみならずアレー構
成及び作或プロセスが複雑になる欠点を有していｔ４ また薄膜トランジスタのソースドレーン金属との良好な
コンタクトを得るためにａＳｉ上のｎａｔ　ｉ−ｖｅ　
ｏｘｉｄｅを除去する工程が必須であるがそのエッチン
グ液で絶縁層であるＳｉＮｙＯ１−　もエッチングされ
るのでレジスト等のマスクにピンホールがあるとそのま
まＳ　ｉＮ　＝Ｏ　Ｉ−にビンホールが発生し短絡の原
因となっていた　ソース・ドレーン金属と透明電極との
コンタクトホールの段差は大きくソース・ドレーン金属
のカバレージの問題をもってい１，　　そこで耐酸性の
Ｔ　ａ　Ｏ　Ｘとの２重層構造が提案されていも　そこ
でＴａ金属またはＴａ　Ｑ　Ｘセラミックをターゲット
とするスパッタ法により形成されるＴａＯ−を本発明者
らは検討しｔラ　　良質のＴａＯｗは２　０　ｍＴｏｒ
ｒ以下の高真空の雰囲気にて形成されるのであるがあま
り高真空のときは下地金属に対するカバレージがよくな
ｔＩｚ　　２　０　ｍＴｏｒｒ以上の低真空の雰囲気で
形成したＴａＯ※はカバレージはよいものの膜質が良く
なく酸に対する耐性が良くなしｔ 本発明者らはかかる点に鑑み、誘電率が高く、酸に対す
る耐性が十分で、下地金属に対するカバレージがよく、
イオン性不純物の少ない材料を検討した結凰　絶縁層と
してＴａＯＩｌＣ＋−が満足していることを見いだしｔ
ら 本発明ではこのＴａＯｘＣｔ−ｘとＳｉＮ，０＋−の２
層絶縁層を採用し構造が簡素で工程の少なく不良発生率
の少ないＴＦＴアレーおよびそのＴＦＴアレーを用いた
明るい液晶表示装置を提供することを目的とすも 課題を解決するための手段 本発明は半導体が非晶質シリコンであって、ゲート絶縁
層がＴ　ａｏ　！−＊　Ｃ　ｗからなる第１の誘電体凰
ＳＩＮｖＱ＋−１からなる第２の誘電体層から構成され
る２重層を構成要素として含む薄膜トランジスタであも
　さらに本発明はこの薄膜トランジスタおよび薄膜トラ
ンジスタのゾース（またはドレーン）電極に接続された
絵素電極を絶縁性基板上に配置した薄膜トランジスタア
レーも示していも　また本発明では薄膜コンデンサを構
威要素として含む薄膜トランジスタアレーにおいて、前
記薄膜コンデンサのＴａＯ＋−Ｃ−からなる第１の誘電
体材料と第２の誘電体層してＳ　Ｉ　Ｎ　ｕ　Ｏ　＋　
−　ｖの２重層を構成要素として含む薄膜トランジスタ
アレーも示していも　さらに上述した薄膜トランジスタ
アレーを液晶表示装置用基板とした液晶表示装置も示し
ていも 薄膜トランジスタのゲート絶縁層が薄膜コンデンサを構
成するＴａ○＋　−　ｍ　Ｃ　ｗとＳｉＮ−０＋−νの
２重層とした方がよもＬ 本発明の絶縁層を用いると同一平面上に分離形成された
ゲート電極と絵素電極上にＴａＯ＋−ｘＣｘ，Ｓ　ｉＮ
　＝０　１−を順次積層して簡単な構成の薄膜トランジ
スタアレーが実現できも　透明電極とＴａＯ※が直接接
触して透明電極が高抵抗化するのを防止するため透明電
極の上にゲート金属を設ける構造にするとよ〜１ ＴａＯ＋−ｘＣ−の膜厚（友　ゲート電極の膜厚より大
きくするとゲート電極をカバーすることができ、さらに
ＳｉＮ，０１−，を１０００Å以上形成すると良要約す
ると、本発明はパターン化されたゲート電極およびパタ
ーン化された絵素電極上に　ＴａＯＩ−，ＩＣ−／Ｓｉ
Ｎ，ＩＯ＋−を積層し、ＴａＯ＋−Ｃ−／ＳｉＮｙＯ１
−上にパターン化したａＳｉ形成し、さらにパターン化
したソースドレーン電極を形成したアクティブマトリッ
クス基板であり、ＴａＯ＋−ｘｘＣｘ／ＳｉＮ，Ｏ＋−
，は薄膜トランジスタ部ではゲート絶縁凰　容量部では
誘電体層として、透明電極の絵素電極上では保護層とし
て機能していも作用 本発明の絶縁層を構成するＳｉＮ，０＋−、ＴａＯ＋−
−Ｃ−　（Ｘ＝Ｑ　〜Ｑ．　　５冫の比誘電率はそれぞ
れ６．４から３．５、２６から１８であり、従来のＳｉ
ＮｙＯ１−単層から構成される絶縁層に比べてに比べて
同一膜厚では容量が大きくできも　たとえばＴａＯ＋−
Ｃ−Ｘ　（２　０　０　０　Ａ）　／ＳｉＮ−　（２　
００ＯＡ）の実効比誘電率は約１０となもこの比誘電率
の高い層がＴＦＴ部においてはゲート絶縁層となり同一
サイズのＴＰＴよりオン電流を大きくできも　更にＳ　
ｉＮ　ｗｏ　Ｉ−ｖ／　ａ　Ｓ　ｉの良好な界面が維持
できも　蓄積容量部においては同一面積で容量値が増加
すも　また’ｌ’ａＱ＋−＋＋ＣｘＸ単層に比べてリー
ク電流が減少し１，　　さらに絵素電極の保護層として
もＴａＯ１−Ｃｘ／ＳｉＮ−０１−，は機能することに
なん　誘電率が高いことから同一膜厚の保護絶縁層でロ
スする電圧が小さくなり液晶を駆動するに必要な電圧は
小さくできもまた、透明電極の上に直接Ｔ　ａｏ　Ｉ−
Ｘ　Ｃ　ｘ／　Ｓ　ｔＮ　ｖＯＩ−，という絶縁層を設
けることが出来るので、透明電極とのコンタクトの段差
が小さくできも　これによりコンタクト不良率が減少し
ｔ４まｆ−ｓ　　Ｔ　ａ　Ｏ　＋　−　ｗ　（：　ｘと
透明電極を直接接触させるとあとの高温プロセスで高抵
抗層ができも　このたべ　コンタクト抵抗が増加するの
で本発明ではゲート金属を介在させることでこの課題を
解決しｔも 実施例 以下紙　本発明の実施例について図面を参照しながら説
明すも （実施例１〉 第４図に示す等価回路の絵素単位（破線内）をもつアク
ティブマトリックス回路を実現するものであ４　　１１
１はゲートライン、　１１２はソースライン（またはド
レーンライン〉、　１１３は前段のゲートライン、　１
１４はトランジス久　１１５は液晶等の負荷容量、　１
１６は前段ゲートラインに接続された補助容量であも　
第１図（ａ）は最終平面は第１図（ｂ）、第１図（Ｃ）
は第１図（ａ）のＡ−Ａ’　線部施　Ｂ−Ｂ’線部分の
断面図であも　以下この図で工程を説明すも（１）ガラ
ス基板１０上にＤＣスバッタ法でＩＴ○を１０００Åを
堆積すも　透明導電層ＩＴＯを第１図（ａ）破線に示す
ＩＴＯ１１．よりなるゲート電＆　　ＩＴＯ１１−より
なる絵素電極の形に残すようにエッチングを施す。

（２）Ｃｒ金属層１０００Ａを堆積すモＣｒを１２．よ
りなるゲート電極として、　１２ｂよりなるコンタクト
ホール部の保護電極を絵素電極１ｌｂの上に残すように
エッチングを施す。第１図（ａ）ハＣ　ｒｔ極１　２　
ａ，　　ｌ　２　ｈのパターンが示されていも（３）ス
バッタ法でＴａＱ　Ｉ　−Ｘ　Ｃ　Ｘ層１５を２０００
Ａを堆積すも　洗浄の後、プラズマＣＶＤ法で絶縁層と
してのＳＩＮｖＯ＋−１１Ｘ層１３を２　０　０　０　
Ａ．半導体層として　ａＳｉ層１４を　５　０　０　Ａ
，　　Ｓ　ｉＮｖＯ　＋−ｖＸＨ　１　８　ヲ１　０　
０　０　Ａ堆積ｔ　Ｚｓ−（４）チャンネル保護層とな
る層ＳｉＮｙＯ１−，Ｘｌ８を第１図（ａ）に示すパタ
ーン１８＝，１８ｍの形に残すようエッチングすも （５）プラズマＣＶＤ法鴬　不純物ドーブｎ＋ａＳｉ層
１６を５０ＯＡ堆積すも （６）第１図（ａ）のパターン５０ｍ、５０ｍに示すパ
ターンにＣＦ４と０２を用いて層ｌ６、　Ｉ４、１３、
　ｌ５をドライエッチングしてコンタクトホールを形成
すも （７）ＤＣスバッタ法でＭｏＳｉ＊ｌ９を５００ＡＳ　
ＡＩｌ７を７　０　０　ＯＡ堆積すも（８）層ｌ７、　
ｌ９を第１図（ａ）に示すパターンのソース（またはド
レーン）電極１７●、ドレーン（またはソース）電極１
７ｂ，　　蓄積容量用電極１７ｏのパターンに残すよう
にエッチングすもＡ１の下のＭｏＳｉ２１９をエッチン
グするとき、ｌ７−，　　ｌ　１ｂ、１　７。のパター
ンにおおわれていない露出している部分のｎ＋ａｓｉｌ
６および１７．、ｌ７レ、１７．，１８．、１８ｂのパ
ターン下以外の領域のａＳｉ層をエッチングすも 図のようにゲート電極と透明電極と２Ｍになっており、
ゲート断線不良は発生しなかっ１，本実施例では５枚の
マスクでアクティブマトリックス基板が形成でき瓜　絵
素電極は透明であるので透過型液晶ディスプレー等に用
いられも工程（３）のＴａＯ＋一翼Ｃｗはターゲットを
Ｔａ金または酸化タンタル上に属カーボン板を配置して
Ａ『とＯｓ雰囲気でスパッタして形戒しｔ４　　組或比
ＸはＴａ金属または酸化タンタル上にカーボン板の面積
比で決定されも　形成されたＴａＱ＋−ｘ（，をイーエ
スシイーエー（エレクトロン　スヘ゜クトロス　コビ−
　７ｔ−　ケミカル　アナリシイス）　　（ＥＳＣＡ（
Ｅｌｅｃｔｒｏｎ　　Ｓｐｅｃｔｒｏｓ　　ｃｏｐｙ　
　ｆｏｒ　　ＣｈｅｍｉｃａｌＡｎａｌｙｓｉｓ））で
調べた　第２図にその結果を示す。

Ｔ　ａｓ　Ｏ　ｓが２１％　　Ｔａｓｋｓが４９ＫＴａ
Ｃが３０％であることがわかん その他の方法としてターゲットをＴａ金属または酸化タ
ンタルとして雰囲気ガスをＡｒとＣＣ）＋雰囲気で形成
してもよも１　またタンタルの有機金属Ｔａ　（ＯＣＨ
＊）５をもちいたＣＶＤ法でも容易に形成できも （実施例２） 第３図（ａ）は最終平面は　第３図（ｂ）、第３図（ｃ
）は第３図（ａ）のｃ−ｃ’線部ｉＤ一Ｄ’線部分の断
面図であも　以下この図で本実施例の工程を説明すも 実施例ｌでは露出しているガラス基板はａＳｉやＳ　ｉ
Ｎ　ｖＯ　Ｉ−のエッチングの際同時にＩＯＯＯＯＡ程
度エッチングされるので液晶の配向ムラ等の不都合が生
じる。このため本実施例では実施例ｌの工程（１）のま
えに下地ガラス基板１０の上にＳｉ０２２０を常圧ＣＶ
Ｄ法で２０００Ａ形成しておく。

ガラス基板に比べてＳｉＯ＊はプロセス中のエッチング
ガスやエッチング液に対して耐性があん　このようにす
ると下地ガラス基板は１０００Åエッチングされただけ
であった　また実施例１の工程（４）において本実施例
では第３図（ａ）に示すようにソースバスラインとゲー
トバスラインの交差するところにチャンネル保護層とな
る層！８を１８−のパターンで残も　このようにすると
ソースバスラインとゲートバスラインの交差する部分で
のショート発生率が減少する。さらに実施例１の工程（
６）に相当する工程において第３図（ａ）のパターン２
０に示すパターンのようにＣＦａと０２を用いて層ｌ６
、　１４、　ｌ３、　１５をドライエッチングすも　こ
のようにすると絵素電極ＩＴＯは露出した構造となり動
作電圧を低下させることができも　絵素電極上にＣｒを
残さないと動作電圧が０．　２Ｖ程度上昇すも 上述した実施例ではゲート電極をＩＴＯ上番ヘＣ『金属
でゲート配線を形成する方法を示したバＩＴＯの代わり
に透明電極としてＳｎｏｗ，ＣｄＯ，ＺｎＯ等があも　
透明電極上の金属は半導体層及び絶縁層のエッチング剤
に耐えられる材料を選択すればよく、Ｃｒ，　　ＭｏＳ
ＴｉＮ、　シリサイド等がある。さらにゲート金属はＡ
ｌとＭ　ｏ　Ｓ　ｉｓ、Ａ　ｌとＴｉＮ等の２種類以上
の層からなっていてもかまわなＬ％（実施例３） 実施例ｌで作戒したＴＰＴアレーを一方の基板として５
．５μｍのギャップをもたせて透明な対向電極を有する
基板を保持して間に液晶を注入することによって液晶パ
ネルを作威すも　この液晶パネルの画像特性は次の通り
であも　第６図（ｂ）に実施例ｌで作威したＴＰＴアレ
ーを従来例（第６図（ｂ））とともに絵素電極部の断面
図を示す。

第６図の（ａ）の従来の場合に比べ　同図（ｂ）の本発
明の場合に｛よ　表示電極上の絶縁膜の誘電率が大きい
たべ　液晶に印加される実効電圧が大きくなん　このた
め駆動電圧はそれぞれ４．ＩＶ、３．　６ｖとなん 画面のちらつきの程度を示すフリッカー威分の大きさは
透過光の３０Ｈｚ振動戒分強度対透過光の直流戊分の比
で従来例では２．０κ　本発明の例では１．　　０％で
あも 蓄積容量部では簡略化のプロセスにおいてはゲート金属
／ＴａＯ　＋−ｗＣ　ｍ／Ｓ　ｉＮ　ｖｏ　Ｉ−ｖ／ａ
Ｓ　ｉ／　ｎ　十ａＳｉ／ソース金属というＭＩＳ構造
となん　このＣ−Ｖ特性は第５図に示す。液晶を挟んで
いる対向の電圧をＶｓｃ一定とし絵素電極の電圧をＶｇ
ｄ＋とＶｇｄ−の間で電圧を保持しながら液晶を交流駆
動るがＴＰＴのオフ抵抗の小さくなりやすいＶｇｄの値
が０に近いＶｇｄ−の電圧の時容量値は大きくなりオフ
抵抗の変動を補償すも 次に　本発明の結果を示す ｌ．電気特性 比誘電率の大きい絶縁層を用いていることから半導体界
面の電界強度が大きくなり、、ＴＰＴのオン電流太　オ
フ電流小となん　第７図に破線はゲート絶縁層がＳ　ｉ
ＮｖＯ＋−ｖ（４　Ｑ　Ｏ　Ｏ　Ａ）、実線はＴａＯ＋
−−Ｃ−　（　２　０　０　Ｏ　Ａ）　／　Ｓ　ｉＮｗ
○＋−ｖ（２０００Ａ）の場合のＴｄ−Ｖｇ特性に示す
６　Ｔ　ａ　Ｏ　＋　−　Ｘ　Ｃｘ（２　０　０　ＯＡ
）　／　ＳｉＮｙＯ１−（２　０　０　ＯＡ）のＴＰＴ
のオンとオフの変化が急峻でありこのＴＰＴを用いたＴ
ＰＴアレー基板で液晶表示装置に画面上下の輝度の差が
大幅に改善されｔラ　　また　同一オン電流を得るＴＰ
ＴのＷ／Ｌは小さくでき、オフ電流は更に小さくできも ２．液晶パネルの画像特性 この絶縁体を用いた容量部の面ａ　　ＴＦＴ部の面積は
小さくてよ〜１　表示電極は大きくでき、明るいＬＣＤ
実現できも ＩＴＯの保護ｌｌ！ＴａＯ＋−ｗＣ翼／ＳｉＮｙＯ１−
ｙの誘電率が大なので印加電圧のほとんどが液晶にかか
り動作電圧が小さくできも まｔ＝　　フリッカーも小さくなん ３．構造 透明電極を保護する絶縁酸化物層は本発明ではＴ　ａ　
Ｏ　＋　−　＊　Ｃ　Ｘ従来例ではＳｉｄｅであも　コ
ンタクトホールの段差はそれぞれ４００ＱＡ，　　６０
００Ａであん　本発明のＴＰＴアレーは透明電極とコン
タクトがとりやすく、接触不良による欠陥の発生率が従
来に比べ半減しら ４．　プロセス ＴａＯ＋−ｘＣ−はＳｉＮ−ＯＬ−，ａＳｉのＨＦ系の
エッチング液でほとんどエッチングされないの玄ＳｉＮ
ｖ○’−’＋　　ａｓｉにピンホールがあってもゲート
金属とソース・ドレーン金属との短絡欠陥がほとんど皆
無となり、且つ容量部のショートによる点欠陥の発生率
も減少した 本発明で歩留まりの良いＴＰＴアレーの構造及び製造方
法を開示し１，　　このＴＰＴアレーを用いた液晶パネ
ルは画像特性も優れていも 発明の効果 以上述べたように　本発明！＆　　ＴａＯｘＣ＋−ｘと
ＳｉＮｉ＋ｙの２層絶縁層を採用し構造が簡素で工程の
少なく不良発生率の少ないＴＰＴ，ＴＰＴアレーおよび
そのＴＰＴアレーを用いた明るい液晶表示装置を提供す
ることが出来も

【図面の簡単な説明】

第１図（ａ）は本発明の実施例１のＴＰＴアレーの平面
楓　同図（ｂ）．　　（ｃ）は同図（ａ）のＡ−Ａ’，
　　Ｂ−Ｂ’線断面医　第２図は実施例１で形成したＴ
　ａ　Ｏ　＋　−　ｘ　（：，　ｍのＥＳＣＡスペクト
ルは第３図（ａ）は本発明の実施例２のＴＦＴアレーの
平面鳳　同図（ｂ），　　（Ｃ）は同図（ａ）のＣ−Ｃ
’，　　Ｄ−Ｄ″線断面阻　第４図は本発明の実施例の
等価回路は　第５図は本発明のＣ−■特性は　第６図（
ａ＞，　　（ｂ）は従来のＴＰＴアレーおよび本発明の
ＴＰＴアレーの１絵素の断面は第７図は従来のＴＰＴア
レーおよび本発明のＴＰＴアレーのトランジスタ特性図
であも １１・・・透明電楓　ｌ２・・・金属層、ｌ２１・・ゲ
ートバスラインパターン、　ｌ２１・・絵素電極上のゲ
ート金属パターン、ｌ５・・・Ｔａ○１一麓ｘＣｘ，１
３・・・ＳｉＮ，０１−，、１７ｏ・・・蓄積容量の一
方の電極パタ　ー　ン。

Claims (12)

【特許請求の範囲】
1. （１）絶縁性基板上に選択的に被着形成された第１の導
   体層が絶縁層を介して非晶質シリコン半導体層と前記第
   １の導体層と一部重なりあうように形成され、第２の導
   体層が前記非晶質シリコン半導体層と一部重なりあうよ
   うに形成された薄膜トランジスタにおいて、前記絶縁層
   がＴａＯ＿１＿−＿ｘＣ＿ｘを含む第１の誘電体層、Ｓ
   ｉＮ＿ｙＯ＿１＿−＿ｙを含む第２の誘電体層を備えた
   ２重層を構成要素として含むことを特徴とする薄膜トラ
   ンジスタ。
2. （２）絶縁基板上に設けた薄膜トランジスタと、前記薄
   膜トランジスタのソース（またはドレーン）電極に接続
   された絵素電極とを構成要素として含む薄膜トランジス
   タアレーにおいて、前記薄膜トランジスタのゲート絶縁
   層としてＴａＯ＿１＿−＿ｘＣ＿ｘを含む第１の誘電体
   層とＳｉＮ＿ｙＯ＿１＿−＿ｙを含む第２の誘電体層を
   備えた２重層を構成要素として含むことを特徴とする薄
   膜トランジスタアレー。
3. （３）絶縁基板上に設けた薄膜トランジスタと、前記薄
   膜トランジスタのソース（またはドレーン）電極に接続
   された絵素電極と、前記絵素電極に接続された薄膜コン
   デンサを構成要素として含む薄膜トランジスタアレーに
   おいて、前記薄膜コンデンサがＴａＯ＿１＿−＿ｘＣ＿
   ｘを舎む第１の誘電体層と、ＳｉＮ＿ｙＯ＿１＿−＿ｙ
   を含む第２の誘電体層を備えた２重層を構成要素として
   含むことを特徴とする薄膜トランジスタアレー。
4. （４）薄膜トランジスタのゲート絶縁層が前記ＴａＯ＿
   １＿−＿ｘＣ＿ｘと前記ＳｉＮ＿ｙＯ＿１＿−＿ｙの２
   重層を構成要素として含むことを特徴とする請求項３記
   載の薄膜トランジスタアレー。
5. （５）薄膜コンデンサの誘電体材料とし、 ＳｉＮ＿ｙＯ＿１＿−＿ｙの一方の主面にＴａＯ＿１＿
   −＿ｘＣ＿ｘ、他方の主面に非晶質シリコンを接してな
   る３重層を構成要素として含むことを特徴とする請求項
   ３記載の薄膜トランジスタアレー。
6. （６）薄膜コンデンサの一方の電極がゲート電極である
   ことを特徴とする請求項３又は４に記載の薄膜トランジ
   スタアレー。
7. （７）ゲート電極と絵素電極が同一平面上に分離形成さ
   れ、前記ゲート電極と前記絵素電極上に前記ＴａＯ＿１
   ＿−＿ｘＣ＿ｘ、前記ＳｉＮ＿ｙＯ＿１＿−＿ｙを順次
   積層してなることを特徴とする請求項２、３、４のいず
   れかに記載の薄膜トランジスタアレー。
8. （８）ゲート電極が絵素電極を構成する材料で少なくと
   も１部を形成されてなることを特徴とする請求項２、３
   、４のいずれかに記載の薄膜トランジスタアレー。
9. （９）絵素電極上の１部にゲート電極を構成する材料を
   形成されてなることを特徴とする請求項２、３、４のい
   ずれかに記載の薄膜トランジスタアレー。
10. （１０）ＴａＯ＿１＿−＿ｘＣ＿ｘの膜厚がゲート層の
    膜厚より大で、ＳｉＮ＿ｙＯ＿１＿−＿ｙの膜厚が１０
    ００Å以上であることを特徴とする請求項１、２、３、
    ４のいずれかに記載の薄膜トランジスタアレー。
11. （１１）基板上にＳｉＯ＿２を被着形成したことを特徴
    とする請求項１、２、３、４のいずれかに記載の薄膜ト
    ランジスタアレー。
12. （１２）絶縁基板上に設けた薄膜トランジスタと、前記
    薄膜トランジスタのソース（またはドレーン）電極に接
    続された絵素電極とを構成要素として含む薄膜トランジ
    スタアレーを用いた液晶表示装置において、前記薄膜ト
    ランジスタのゲート絶縁層としてＴａＯ＿１＿−＿ｘＣ
    ＿ｘを含む第１の誘電体層とＳｉＮ＿ｙＯ＿１＿−＿ｙ
    を含む第２の誘電体層から構成される２重層を構成要素
    として含む薄膜トランジスタアレーを用いたことを特徴
    とする液晶表示装置。