JP2001085698A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 一つのマスクパターンを用いて、多層膜を
一括してパターニングする工程を含む、薄膜トランジス
タその他の半導体装置の製造方法において、段切れの形
成、及びこれに起因する不良の発生を充分に防止するこ
とができるものを提供する。 【解決手段】三層金属膜５（Mo/Al/Mo)、及び、三層非
金属膜６（ｎ^＋ａ-Ｓｉ:Ｈ層、ａ-Ｓｉ:Ｈ層及び窒化シ
リコン膜）を、同一のレジストパターン下で、それぞれ
混酸を用いるウェットエッチング、及び、ＳＦ_６とＨＣ
ｌとの混合ガスを用いたプラズマエッチングにより一括
してパターニングする。三層金属膜５を堆積する際、エ
ッチング速度の大きいボトムのＭｏ層を約１０ｎｍまた
はそれ以下の薄層としておく。また、三層非金属膜６を
エッチングするプラズマエッチングの際、ＳＦ_６／ＨＣ
ｌの流量比を０．１１〜０．２５の範囲内に保つことに
より、ｎ^＋ａ-Ｓｉ:Ｈ層のアンダーカットを抑える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置のスイッチング素子等として用いら
れる半導体装置の製造方法に関する。特には、アレイ基
板上に薄膜トランジスタ（ＴＦＴ）を製造する方法に関
する。

【０００２】

【従来の技術】近年、ＣＲＴディスプレイに代わる表示
装置として、平面型の表示装置が盛んに開発されてお
り、中でも液晶表示装置は、軽量、薄型、低消費電力等
の利点から注目を集めている。特には、各画素電極にス
イッチ素子が電気的に接続されて成るアクティブマトリ
ックス型液晶表示装置は、隣接画素間でクロストークの
ない良好な表示画像を実現できることから、液晶表示装
置の主流となっている。

【０００３】しかし、液晶表示装置の製造コストは、未
だＣＲＴディスプレイに比べてかなり高く、このことが
液晶表示装置をさらに普及させていく上での大きな課題
となっている。

【０００４】液晶表示装置の製造コストにおいてアレイ
基板の製造コストの割合が高く、特には、アレイ基板上
に、スイッチ素子であるＴＦＴを製造するための工程の
コストが大きな部分を占める。そのため、ＴＦＴの製造
工程を簡略化しコスト低減を図ることが重要となる。

【０００５】そこで、ＴＦＴの製造を、より少ない数の
パターニングにより、すなわち、より少ない数のフォト
マスクにより行うことで製造プロセスを短縮し製造コス
トを削減しようとする試みが行われている。このよう
に、ＴＦＴを構成するのに必要なパターンを少ない数の
パターニングによって製造するためには、複数の相異な
る材料から成る多層膜を、一つのフォトマスクを用いて
一括してパターニングすることが必要となる。

【０００６】

【発明が解決しようとする課題】しかし、多層膜を同一
のエッチングによりパターニングする際、下方の膜のエ
ッチング速度がこれに接する上方の膜のエッチング速度
より大きいといった場合には、得られるパターンの端面
に凹部やオーバーハングが生じてしまうことがある。下
方の膜のサイドエッチングが上方の膜のそれより大きい
ために、レジストパターンの端縁から内側に引き込まれ
る寸法が、上方の膜よりも大きいことが原因である。

【０００７】このように、得られる多層膜のパターンの
端面に凹部やオーバーハングといった被覆膜による被覆
が難しい部分が形成されると、この部分で被覆膜に亀裂
が走る、いわゆる「段切れ」という問題が生じる。被覆
膜が導電膜である場合には、段切れの個所で電気的な接
続が不良となる。

【０００８】「段切れ」の形成を、図６に示す例によ
り、さらに説明する。

【０００９】図６の例では、多層膜が、三層金属膜５
（Mo/Al/Mo)と、三層非金属膜６（上からｎ^＋ａ-Ｓｉ:
Ｈ層、ａ-Ｓｉ:Ｈ層及び窒化シリコン膜）とからなり、
三層金属膜のボトムのＭｏ層５１の個所、及び、三層非
金属膜６のトップのｎ^＋ａ-Ｓｉ:Ｈ層６１の個所で、パ
ターンの端面に凹部８を生じている。そして、この凹部
８の個所で、導電性被覆膜４２ａが不連続となり、ソー
ス電極２３と、画素電極４２との導通が不良となってい
る。

【００１０】本発明は、上記問題点に鑑みなされたもの
であり、一つのフォトマスクを用いて、多層膜を一括し
てパターニングする工程を含む、薄膜トランジスタの製
造方法において、段切れの形成、及びこれに起因する不
良の発生を充分に防止することができるものを提供す
る。

【００１１】

【課題を解決するための手段】請求項１の発明は、金属
多層膜をウェットエッチングによりパターニングするウ
ェットエッチング工程と、この工程により得られた金属
多層膜パターンの端面をまたぐ領域に、該端面近傍を直
接被覆する、導電性または絶縁保護性の被覆膜を形成す
る工程と、前記ウェットエッチング工程に先立ち、第１
の金属層、及び、前記ウェットエッチングを受ける速度
が前記第１の金属層よりも小さい第２の金属層をこの順
に堆積させ、これら第１及び第２の金属層を含む前記金
属多層膜を形成する工程とを含む、薄膜トランジスタ等
の半導体装置の製造方法において、前記第１の金属層の
厚さが、前記被覆膜の厚さの１／２以下であることを特
徴とする。

【００１２】上記構成によると、多層金属膜からなるパ
ターンの端面上における被覆膜の段切れを防止すること
ができる。

【００１３】請求項５の発明は、前記金属多層膜を形成
する工程に先立ち、不純物を含む第１非単結晶シリコン
層、及び第２非単結晶シリコン層を含む非金属多層膜を
堆積する工程と、前記ウェットエッチング工程に引き続
き、この工程で用いたレジストパターンの下で、六フッ
化硫黄（ＳＦ_６）及び塩化水素（ＨＣｌ）の混合ガスを
用いるプラズマエッチングにより前記非金属多層膜をパ
ターニングするドライエッチング工程とを含み、前記被
覆膜が、前記金属多層膜及び前記非金属多層膜からなる
パターンの端面を直接被覆するものであり、前記プラズ
マエッチングにおける、ＳＦ_６ガスに対するＨＣｌガス
の混合体積比が０．１１〜０．２５であることを特徴と
する。

【００１４】上記構成によると、リンドープアモルファ
スシリコン層等の、不純物を含む第１非単結晶シリコン
層を含む非金属多層膜と、これを覆う多層金属膜とから
なるパターンの端面上における被覆膜の段切れを防止す
ることができる。

【００１５】請求項６の発明は、不純物を含む第１非単
結晶シリコン層及びその下方の第２非単結晶シリコン層
を含む非金属多層膜を堆積する工程と、この非金属多層
膜を覆う、金属膜を堆積する工程と、前記金属膜をウェ
ットエッチングによりパターニングするウェットエッチ
ング工程と、前記ウェットエッチング工程に引き続き、
この工程で用いたレジストパターンの下で、六フッ化硫
黄（ＳＦ_６）及び塩化水素（ＨＣｌ）の混合ガスを用い
るプラズマエッチングにより前記非金属多層膜をパター
ニングするドライエッチング工程と、前記金属膜及び前
記非金属多層膜からなるパターンの端面をまたぐ領域
に、該端面近傍を直接被覆する、導電性または絶縁保護
性の被覆膜を形成する工程とを含み、前記プラズマエッ
チングにおける、ＳＦ_６ガスに対するＨＣｌガスの混合
体積比が０．１１〜０．２５であることを特徴とする。

【００１６】上記構成によると、リンドープアモルファ
スシリコン層等の、不純物を含む第１非単結晶シリコン
層を含む非金属多層膜と、これを覆う金属膜とからなる
パターンの端面上における被覆膜の段切れを防止するこ
とができる。

【００１７】

【発明の実施の形態】まず、実施例の製造方法により得
られる薄膜トランジスタ（ＴＦＴ）及びこれを含む表示
装置用アレイ基板について、図１〜２を用いて概略を説
明する。

【００１８】図１は、ＴＦＴ形成部及びその付近の構成
を模式的に示す断面斜視図である。図２は、ＴＦＴを含
む、アレイ基板上の各画素の構成を模式的に示す平面図
である。

【００１９】アレイ基板１０には、複数の信号線２１と
複数の走査線１１とが互いに直交するように配列され
る。走査線１１及びゲート電極１１ａを含む下層の金属
配線パターンは、例えばモリブデン−タングステン(Mo-
W)により形成され、全体が第１ゲート絶縁膜１５により
覆われる。

【００２０】信号線２１と走査線１１とにより区画され
る画素開口ごとにおいて、信号線２１と走査線１１との
交差部近傍に、スイッチング素子としてのＴＦＴ７が配
置される。ＴＦＴ７は、図１に示すように、逆スタガ・
バックチャネル型である。すなわち、ガラス基板１８上
のゲート電極１１ａの上方に、ゲート絶縁膜１５，２５
及び半導体膜２６を介して、谷溝状のバックチャネル部
４５が位置し、このバックチャネル部４５を挟んで、ソ
ース電極２３及びドレイン電極２２が配置される。ここ
で、チャネル保護膜は設けられず、半導体膜２６が直
接、バックチャネル部４５に露出している。

【００２１】より詳しく述べると、走査線１１の延在部
がＴＦＴ７のゲート電極１１ａをなしており、このゲー
ト電極１１ａを覆う個所に、第１及び第２ゲート絶縁膜
１５，２５を介して、アモルファスシリコン（ａ-Ｓｉ:
Ｈ）からなる半導体膜２６が配置される。この半導体膜
２６の上には、バックチャネル部４５の底面に相当する
個所を除き、リンドープアモルファスシリコン（ｎ^＋ａ
-Ｓｉ:Ｈ）からなる低抵抗半導体膜２７が積層配置され
る。さらにこの上には、金属アルミニウム(Al)層を上下
の金属モリブデン(Mo)層で挟み込んだ三層金属膜５から
成る、ソース電極２３及びドレイン電極２２が配置され
る。

【００２２】三層金属膜５にあって下方のＭｏ層５１
（ボトムＭｏ層）は、画素電極４２をなすＩＴＯ(Indiu
m Tin Oxide)膜に比べてかなり薄く形成される。下方の
Ｍｏ層５１の厚さは、画素電極４２のＩＴＯ膜の厚さの
１／２以下であり、好ましくは１／３以下、より好まし
くは１／４以下である。

【００２３】画素電極４２をなすＩＴＯ膜の厚さが約４
０ｎｍである場合、下方のＭｏ層５１の厚さは１〜１５
μｍ、好ましくは１〜１２μｍ、より好ましくは２〜１
０μｍである。ＩＴＯ膜の厚さは、典型的には２０〜６
０ｎｍであり、このとき、下方のＭｏ層５１の厚さは、
好ましくは２〜１５ｎｍである。

【００２４】これに対して、Ａｌ層５２は、信号線２１
に充分な導電性を付与すべく充分に厚く形成される。Ａ
ｌ層５２の厚さは、例えば、２００〜５００ｎｍであ
る。

【００２５】一方、図中に示されるように、第２ゲート
絶縁膜２５、半導体膜２６、低抵抗半導体膜２７、及
び、三層金属膜５から成るソース電極２３、ドレイン電
極２２は、バックチャネル部４５以外において、輪郭が
略一致している。また、ドレイン電極２２に連続する信
号線２１も、ソース電極２３及びドレイン電極２２と同
様、三層金属膜５からなり、下方には輪郭の略一致す
る、三層の非金属膜６１，６２，６３が存在する。これ
ら非金属膜６１，６２，６３は、それぞれ、ＴＦＴの第
２ゲート絶縁膜２５、半導体膜２６、及び低抵抗半導体
膜２７をなす膜である。

【００２６】すなわち、これら信号線２１、ドレイン電
極２２及びソース電極２３は、三層金属膜５と、三層非
金属膜６が、一つのレジストパターン（エッチングマス
ク）の下で、一括してパターニングされて形成される。

【００２７】以下に、実施例に係る、三層金属膜５及び
三層非金属膜６についてのパターニングについて説明す
る。

【００２８】まず、三層金属膜５のエッチングは、リン
酸、酢酸及び硝酸、及び水からなる混酸を用いたウェッ
トエッチングにより行われる。好ましい混酸の組成は、
例えば、下記の酸水溶液を下記の範囲で混合したなら
ば、または、さらに適量の水を添加したならば得られる
ものである。

【００２９】 ８５％リン酸水溶液 ７１±２０容量％（v/v％） ７０％硝酸水溶液 １〜２０容量％ ９０％酢酸水溶液 ５〜３０容量％ ウェットエッチングは、ボトムＭｏ層のサイドエッチン
グ（アンダーカット）を少なくすべく、シャワー方式に
より行う。ウェットエッチングにおけるオーバーエッチ
ングの時間は、ジャストエッチングまでの時間を基準と
して、すなわちほぼレジストパターンに沿った形にまで
エッチングされるまでのエッチング時間を基準として、
５０〜１５０％、好ましくは７０〜１３０％、より好ま
しくは９０〜１１０％である。

【００３０】三層金属膜５のエッチングに引き続いて、
三層非金属膜６のエッチングが、六フッ化硫黄（Ｓ
Ｆ_６）及び塩化水素（ＨＣｌ）からなる混合ガスを用い
てプラズマエッチングにより行われる。

【００３１】詳しくは、第２ゲート絶縁膜２５をなす窒
化シリコン(SiONx)膜６１、ＴＦＴの半導体膜２６をな
すアモルファスシリコン(n⁺a-Si:H)層６２、及びＴＦＴ
の低抵抗半導体膜２７をなすリンドープアモルファスシ
リコン(a-Si:H)層６３についてのエッチングが、六フッ
化硫黄（ＳＦ_６）及び塩化水素（ＨＣｌ）を反応性ガス
種とし、ヘリウム（Ｈｅ）を沈着物（デポ）防止用のキ
ャリアガスとしたプラズマエッチングにより行われる。

【００３２】ＳＦ_６ガスに対するＨＣｌガスの流量比、
すなわち、ガス混合の体積比は、好ましくは０．１１〜
０．２５であり、より好ましくは、０．１５〜０．２１
である。反応性ガス種の混合比をこのような範囲に保つ
ことにより、ｎ^＋ａ-Ｓｉ:Ｈ層６２が受けるサイドエッ
チングと、ａ−Ｓｉ：Ｈ層６３及び窒化シリコン膜６１
が受けるサイドエッチングとの差を最小限に抑えること
ができる。すなわち、得られるパターンの端面に、ｎ^＋
ａ-Ｓｉ:Ｈ層６２のところでアンダーカットが入り、凹
部やオーバーハングが形成されることを充分に防止する
ことができる。

【００３３】このプラズマエッチングの際には、エンド
ポイントモニター(End point Monitor)を使用して約１
０％のオーバーエッチングを行う。すなわち、レジスト
パターンの輪郭までエッチングされるジャストエッチン
グの時間を基準として、約１０％だけエッチング時間を
伸ばす。これにより、残留した不所望の膜を充分に除去
できるとともに、過度のサイドエッチングが生じるのを
防止することができる。

【００３４】エンドポイントモニターは反射光量または
透過光量の変化を捕らえて、基板の下地（この場合、第
１ゲート絶縁膜１５）が露出した時点を検出するもので
ある。

【００３５】次に、実施例に係る薄膜トランジスタ及び
アレイ基板の製造方法についての、より詳細な例につい
て図３〜５を用いて説明する。

【００３６】(1) 第１のパターニング ガラス基板１８上に、スパッタ法によりモリブデン−タ
ングステン合金膜（ＭｏＷ膜）を２３０ｎｍ堆積させ
る。そして、第１のマスクパターンを用いるパターニン
グにより、６００本の走査線１１、その延在部からなる
ゲート電極１１ａ、及び、走査線１１と略同数の補助容
量線１２を形成する（図２、及び図５中央部を参照）。
同時に、アレイ基板１０の接続用周縁部１０ａに走査線
接続パッド１１ｂを形成する（図２、及び図５の右部参
照）。

【００３７】(2) 第２のパターニング (2-1) 第１ゲート絶縁膜及び多層膜の堆積 ＣＶＤ法により、第１ゲート絶縁膜１５をなす３５０ｎ
ｍ厚の酸化シリコン膜を堆積し、さらに、第２ゲート絶
縁膜２５をなす５０ｎｍ厚の窒化シリコン膜６３、ＴＦ
Ｔ７の半導体膜２６を作成するための２５０ｎｍ厚のア
モルファスシリコン（ａ-Ｓｉ:Ｈ）層６２、及び、低抵
抗半導体膜２７を作成するための５０ｎｍ厚のリンドー
プアモルファスシリコン（ｎ^＋ａ-Ｓｉ:Ｈ）層６１を、
大気に曝すことなく連続して成膜する。

【００３８】この後、スパッタ法により、１０ｎｍ厚の
Ｍｏ層５１、３５０ｎｍ厚のＡｌ層５２、及び、５０ｎ
ｍ厚のＭｏ層５３からなる三層金属膜５を堆積する。

【００３９】(2-2) 多層膜のパターニング そして、第２のマスクパターンを用いて、レジストを露
光、現像した後、上記の窒化シリコン膜、ａ-Ｓｉ:Ｈ
層、ｎ^＋ａ-Ｓｉ:Ｈ層、及び三層金属膜５を一括してパ
ターニングする。この第２のパターニングにより、８０
０×３本の信号線２１と、各信号線２１から延在するド
レイン電極２２と、未だドレイン電極２２に連続したま
まのソース電極２３とを作成する（図５の左下部参
照）。また、図には示さないが、アレイ基板１０の周縁
接続領域においては、信号線２１から引き出された信号
線パッド（信号線２１からの引き出し線を含む）が同時
に作成される。

【００４０】(2-2-ａ) 第１のエッチング（三層金属膜
５に対するエッチング） まず、三層金属膜５について、硝酸、リン酸、及び酢酸
からなる含水混酸によりエッチングを行った（図３）。

【００４１】含水混酸としては、８５％リン酸水溶液、
７０％硝酸水溶液、９０％酢酸水溶液及び水を、７７／
３／１５／５の体積比で混合したものを用いた。また、
三層金属膜５のパターニングのためには、基板上にこの
ようなエッチング液を吹き付ける操作を、二つのエッチ
ング室にてそれぞれ６０秒間ずつ、連続して行った。す
なわち、シャワー方式によるウェットエッチングを都合
１２０秒間行った。

【００４２】(2-2-ｂ) 第２のエッチング（三層非金属
膜に対するエッチング） 次に、窒化シリコン膜、ａ-Ｓｉ:Ｈ層、ｎ^＋ａ-Ｓｉ:Ｈ
層について、ＳＦ_６、ＨＣｌ、及びＨｅの混合ガスを用
いるプラズマエッチングによりパターニングした（図
４）。

【００４３】エッチングチャンバーに導入する混合ガス
は、流量７５ＳＣＣＭのＳＦ_６、流量４２５ＳＣＣＭの
ＨＣｌ、及び流量３００ＳＣＣＭのＨｅを混合したもの
である。すなわち、導入ガスの混合体積比は、ＳＦ_６／
ＨＣｌ／Ｈｅ＝７５／４２５／３００、ＨＣｌ／ＳＦ_６
＝約０．１８である。

【００４４】プラズマエッチングの際、エッチングチャ
ンバー内の圧力を２６．７Ｐａ、高周波入力電力（パワ
ー）を４００Ｗ、電極間の間隔（ギャップ）を４０ｍｍ
に保った。また、エンドポイントモニターを使用し、ジ
ャストエッチングまでの時間の１０％の時間だけオーバ
ーエッチングを行った。

【００４５】(3) 第３のパターニング 第３のマスクパターンを用いて、走査線パッド部１１ｂ
の上面を露出させるスルーホール３１を作成する（図５
右部参照）。この際、バッファードフッ酸（ＢＨＦ）を
用いるウェットエッチングにより、走査線パッド部１１
ｂ上の第１ゲート絶縁膜１５を除去する。

【００４６】(4) 第４のパターニング スパッタ法により４０ｎｍ厚のアモルファスのＩＴＯ層
を堆積する。

【００４７】第４のマスクパターンを用いるパターニン
グ（図５）により、まず、信号線２１及びドレイン電極
２２の輪郭と略一致する保護ＩＴＯ膜４１と、画素電極
４２及びその延在部４２ａとを作成する。画素電極から
の延在部４２ａは、ソース電極２３、及びその画素電極
側の端面を被覆することにより、ソース電極２３と画素
電極４２との間の導通を行う。

【００４８】このパターニングの際、アレイ基板１０の
周縁接続領域においては、各走査線パッド１１ｂを覆う
パッド部ＩＴＯ膜４３（図５右部）と、各信号線パッド
をそれぞれ覆うパッド部ＩＴＯ膜とが形成される。

【００４９】次いで、ＩＴＯ膜４１，４２，４２ａ，４
３をマスクとして、ＴＦＴのバックチャネル部４５を形
成するためのエッチングを行う。すなわち、ドレイン電
極２２とソース電極２３とを分離してＴＦＴ７を完成す
るように、溝状に、三層金属膜５（Mo/Al/Mo)及びｎ^＋
ａ-Ｓｉ:Ｈ層を除去する。

【００５０】この際、三層金属膜５（Mo/Al/Mo)は、上
記第２のパターニングと同様、リン酸、酢酸及び硝酸か
らなる混酸を用いたウェットエッチングにより除去す
る。一方、ｎ^＋ａ-Ｓｉ:Ｈ層６１は、ＳＦ_６、及び酸素
（Ｏ_２）からなる混合ガスを用いて除去する。

【００５１】レジストの除去の後、加熱によるアニール
を施し、ＩＴＯ膜をアモルファス状態から微結晶状態に
変換する。このアニールにより、同時に、ＴＦＴ特性が
安定化される。

【００５２】以上に説明した実施例の製造方法によれ
ば、４回のみのパターニングにより、表示装置用アレイ
基板を製造することができる。特には、三層金属膜５及
び三層非金属膜６を一括してパターニングする際に、得
られるパターンの端面における凹部やオーバーハングの
形成を充分に防止することができる。そのため、ソース
電極２３のパターンを覆うＩＴＯ膜４２ａが該端面を覆
う個所で段切れを起こすことがなく、ソース電極２３と
画素電極４２との電気的な接続が確実に行われる。

【００５３】上記実施例においては、低抵抗の金属アル
ミニウム(Al)層を上下の金属モリブデン(Mo)層で挟み込
む構成としたが、金属モリブデン(Mo)層に代えて他の高
融点金属層を用いることもできる。この際、金属アルミ
ニウム層の下方に配置する高融点金属層は、リンドープ
アモルファスシリコン（ｎ^＋ａ-Ｓｉ:Ｈ）層等の半導体
層に対する良好なオーミックコンタクトが得られるもの
であれば良い。

【００５４】また、画素電極等を構成する透明導電膜と
して、ＩＴＯ膜に代えてＩＺＯ(Indium Zinc Oxide)等
を用いてもほぼ同様である。

【００５５】さらに、上記実施例においては、半導体の
活性層及びオーミックコンタクト層がそれぞれアモルフ
ァスシリコン層及びリンドープアモルファスシリコン層
であるとして説明したが、半導体の活性層が多結晶シリ
コン層であっても良く、オーミックコンタクト層は、他
の不純物を含むアモルファスシリコン層や、リンその他
の不純物を含む多結晶シリコン層であっても良い。

【００５６】一方、上記実施例においては、得られるパ
ターンの端面が導電膜により被覆される場合について説
明したが、絶縁保護膜により被覆される場合についても
全く同様である。

【００５７】また、液晶表示装置用アレイ基板の場合を
例にとり説明したが、他の用途に用いられる薄膜トラン
ジスタの製造であっても同様の方法により行うことがで
きる。さらには、本発明の製造方法を、薄膜トランジス
タ以外の半導体装置についても適用することが可能であ
る。

【００５８】

【発明の効果】一つのマスクパターンを用いて、多層膜
を一括してパターニングする工程を含む、薄膜トランジ
スタの製造方法において、段切れの形成、及びこれに起
因する不良の発生を充分に防止することができる。

【図面の簡単な説明】

【図１】実施例に係る、アレイ基板上のＴＦＴ形成部及
びその付近の構成を模式的に示す断面斜視図である。

【図２】実施例に係る、アレイ基板上のアレイ基板上の
各画素の構成を模式的に示す平面図である。

【図３】第１のエッチングの後、すなわち、三層金属膜
（Mo/Al/Mo)をエッチングした後の様子を示す模式的な
縦断面図である。

【図４】第２のエッチングの後、すなわち、三層非金属
膜（ｎ^＋ａ-Ｓｉ:Ｈ層、ａ-Ｓｉ:Ｈ層及び窒化シリコン
膜）をエッチングした後の様子を示す、図３に対応する
模式的な縦断面図である。

【図５】アレイ基板の完成時の様子を示す、図３に対応
する模式的な縦断面図である。

【図６】従来の技術により生ずる「段切れ」について説
明するための、アレイ基板上の薄膜トランジスタについ
ての縦断面図である。

【符号の説明】

10 アレイ基板 11 走査線 11a 走査線から延在されたゲート電極 11b 走査線外周部のパッド部 12 補助容量線 21 信号線 22 信号線から延在されたドレイン電極 23 ソース電極 15 第１ゲート絶縁膜 25 第２ゲート絶縁膜 26 ＴＦＴの半導体膜 27 低抵抗半導体膜 41 信号線と輪郭が略一致する保護ＩＴＯ膜 42 画素電極 42a 画素電極から延在してソース電極のパターンを覆
うＩＴＯ膜 43 パッド用ＩＴＯ膜 45 ＴＦＴのバックチャネル部 ５ 三層金属膜（Mo/Al/Mo) ６ 三層非金属膜（ｎ^＋ａ-Ｓｉ:Ｈ層、ａ-Ｓｉ:Ｈ層及
び窒化シリコン膜） ７ ＴＦＴ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 HA28 JA24 KA04 MA18 MA19 NA16 NA29 4M104 AA09 BB02 BB16 BB18 BB36 CC01 DD09 DD37 GG09 GG14 5F043 AA11 AA20 AA24 AA26 AA27 AA35 BB16 DD13 DD15 DD25 EE07 FF01 GG04 GG10 5F110 BB01 CC07 DD02 EE06 EE44 FF02 FF03 FF09 FF29 GG02 GG13 GG14 GG15 GG24 GG44 HK03 HK04 HK07 HK09 HK14 HK16 HK22 HK25 HK33 HM18 NN73 QQ05 QQ09

Claims (7)

【特許請求の範囲】
1. 【請求項１】金属多層膜をウェットエッチングによりパ
   ターニングするウェットエッチング工程と、 この工程により得られた金属多層膜パターンの端面をま
   たぐ領域に、該端面近傍を直接被覆する、導電性または
   絶縁保護性の被覆膜を形成する工程と、 前記ウェットエッチング工程に先立ち、第１の金属層、
   及び、前記ウェットエッチングを受ける速度が前記第１
   の金属層よりも小さい第２の金属層をこの順に堆積さ
   せ、これら第１及び第２の金属層を含む前記金属多層膜
   を形成する工程とを含む、薄膜トランジスタ等の半導体
   装置の製造方法において、 前記第１の金属層の厚さが、前記被覆膜の厚さの１／２
   以下であることを特徴とする半導体装置の製造方法。
2. 【請求項２】前記第１の金属層が高融点金属層であり、
   前記第２の金属層が金属アルミニウム（Ａｌ）層である
   ことを特徴とする請求項１記載の半導体装置の製造方
   法。
3. 【請求項３】前記第１の金属層の厚さが２〜１５ｎｍで
   あり、前記被覆膜が厚さ２０〜６０ｎｍの透明導電膜で
   あることを特徴とする請求項１記載の半導体装置の製造
   方法。
4. 【請求項４】前記ウェットエッチング工程は、エッチン
   グ液を基板に吹き付けるシャワー方式にて行われ、オー
   バーエッチングの時間が、ジャストエッチングまでのエ
   ッチング時間の５０〜１５０％であることを特徴とする
   請求項２記載の半導体装置の製造方法。
5. 【請求項５】前記金属多層膜を形成する工程に先立ち、
   不純物を含む第１非単結晶シリコン層、及び第２非単結
   晶シリコン層を含む非金属多層膜を堆積する工程と、 前記ウェットエッチング工程に引き続き、この工程で用
   いたレジストパターンの下で、六フッ化硫黄（ＳＦ_６）
   及び塩化水素（ＨＣｌ）の混合ガスを用いるプラズマエ
   ッチングにより前記非金属多層膜をパターニングするド
   ライエッチング工程とを含み、 前記被覆膜が、前記金属多層膜及び前記非金属多層膜か
   らなるパターンの端面を直接被覆するものであり、 前記プラズマエッチングにおける、ＳＦ_６ガスに対する
   ＨＣｌガスの混合体積比が０．１１〜０．２５であるこ
   とを特徴とする請求項２記載の半導体装置の製造方法。
6. 【請求項６】不純物を含む第１非単結晶シリコン層及び
   その下方の第２非単結晶シリコン層を含む非金属多層膜
   を堆積する工程と、 この非金属多層膜を覆う、金属膜を堆積する工程と、 前記金属膜をウェットエッチングによりパターニングす
   るウェットエッチング工程と、 前記ウェットエッチング工程に引き続き、この工程で用
   いたレジストパターンの下で、六フッ化硫黄（ＳＦ_６）
   及び塩化水素（ＨＣｌ）の混合ガスを用いるプラズマエ
   ッチングにより前記非金属多層膜をパターニングするド
   ライエッチング工程と、 前記金属膜及び前記非金属多層膜からなるパターンの端
   面をまたぐ領域に、該端面近傍を直接被覆する、導電性
   または絶縁保護性の被覆膜を形成する工程とを含み、 前記プラズマエッチングにおける、ＳＦ_６ガスに対する
   ＨＣｌガスの混合体積比が０．１１〜０．２５であるこ
   とを特徴とする半導体装置の製造方法。
7. 【請求項７】前記ドライエッチング工程におけるオーバ
   ーエッチングの時間が、ジャストエッチングまでのエッ
   チング時間の約１０％であることを特徴とする請求項５
   または６記載の半導体装置の製造方法。