JPH06214245A - アクティブマトリクス表示素子 - Google Patents
アクティブマトリクス表示素子Info
- Publication number
- JPH06214245A JPH06214245A JP796993A JP796993A JPH06214245A JP H06214245 A JPH06214245 A JP H06214245A JP 796993 A JP796993 A JP 796993A JP 796993 A JP796993 A JP 796993A JP H06214245 A JPH06214245 A JP H06214245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ito
- tft
- active matrix
- nitrided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】比抵抗の低い透明導電性膜を用いて配線が形成
された大型高精細の表示素子を提供する。 【構成】ソース配線１２の冗長構造配線１５や絵素電極
１４等の透明導電性膜を下層がＩＴＯ膜１６であり、そ
の上層に窒化ＩＴＯ膜１７が形成された二層構造で形成
する。この構造によれば、ＳｉＮxを用いて形成される
ゲート絶縁膜５が窒化ＩＴＯ膜１７と接しない。従っ
て、窒化ＩＴＯ膜１７に含有されている窒素が、ＳｉＮ
xと反応を起こすことがない。
された大型高精細の表示素子を提供する。 【構成】ソース配線１２の冗長構造配線１５や絵素電極
１４等の透明導電性膜を下層がＩＴＯ膜１６であり、そ
の上層に窒化ＩＴＯ膜１７が形成された二層構造で形成
する。この構造によれば、ＳｉＮxを用いて形成される
ゲート絶縁膜５が窒化ＩＴＯ膜１７と接しない。従っ
て、窒化ＩＴＯ膜１７に含有されている窒素が、ＳｉＮ
xと反応を起こすことがない。
Description
【０００１】
【産業上の利用分野】本発明は、特に表示素子の大型
化、高解像度化に対して要請される低抵抗性と、プロセ
スの簡略化に対して要請される良好なエッチング特性と
を併せもった透明導電性膜と、これを各種デバイスの電
極、配線材料として有するアクティブマトリクス表示素
子に関する。
化、高解像度化に対して要請される低抵抗性と、プロセ
スの簡略化に対して要請される良好なエッチング特性と
を併せもった透明導電性膜と、これを各種デバイスの電
極、配線材料として有するアクティブマトリクス表示素
子に関する。
【０００２】
【従来の技術】液晶表示素子は、一対の基板の間に封じ
込めた液晶層に電圧を印加し、液晶層に電気光学的変化
を起こさせることにより表示を行う。液晶表示素子の
内、個々の絵素を独立した電極で配列し、この絵素電極
のそれぞれにスイッチング素子を接続して選択駆動する
アクティブマトリクス駆動方式がある。
込めた液晶層に電圧を印加し、液晶層に電気光学的変化
を起こさせることにより表示を行う。液晶表示素子の
内、個々の絵素を独立した電極で配列し、この絵素電極
のそれぞれにスイッチング素子を接続して選択駆動する
アクティブマトリクス駆動方式がある。
【０００３】図３に、このようなアクティブマトリクス
駆動方式の液晶表示素子に使用される、薄膜トランジス
タ（以下、ＴＦＴと略称する。）を備えた従来のアクテ
ィブマトリクス表示素子のＴＦＴ部の断面を示す。
駆動方式の液晶表示素子に使用される、薄膜トランジス
タ（以下、ＴＦＴと略称する。）を備えた従来のアクテ
ィブマトリクス表示素子のＴＦＴ部の断面を示す。
【０００４】ガラス基板５１上にはその表面全面にわた
ってＴａ2Ｏ5からなるベース絶縁膜５２が形成されてい
る。このベース絶縁膜５２の上にゲート配線（図示せ
ず）から分岐したゲート電極５３が形成されている。こ
のゲート電極５３は陽極酸化可能な金属であるＴａ膜を
スパッタリング法でベース絶縁膜５２上全面に形成後、
このＴａ膜をパターニングして形成される。
ってＴａ2Ｏ5からなるベース絶縁膜５２が形成されてい
る。このベース絶縁膜５２の上にゲート配線（図示せ
ず）から分岐したゲート電極５３が形成されている。こ
のゲート電極５３は陽極酸化可能な金属であるＴａ膜を
スパッタリング法でベース絶縁膜５２上全面に形成後、
このＴａ膜をパターニングして形成される。
【０００５】このゲート電極５３は電解液にて陽極酸化
処理がなされ、その表層にＴａＯxの陽極酸化膜５４が
ゲート電極５３を覆う形で形成されている。この陽極酸
化処理が施されたゲート電極５３を覆って基板表面全体
にＳｉＮxから成るゲート絶縁膜５５がＣＶＤ法により
形成されている。ゲート絶縁膜５５はゲート電極５３を
覆う部分が上方に盛り上がっており、ゲート電極５３の
両側面のそれぞれに沿って傾斜している。
処理がなされ、その表層にＴａＯxの陽極酸化膜５４が
ゲート電極５３を覆う形で形成されている。この陽極酸
化処理が施されたゲート電極５３を覆って基板表面全体
にＳｉＮxから成るゲート絶縁膜５５がＣＶＤ法により
形成されている。ゲート絶縁膜５５はゲート電極５３を
覆う部分が上方に盛り上がっており、ゲート電極５３の
両側面のそれぞれに沿って傾斜している。
【０００６】このゲート絶縁膜５５の上に接して、ゲー
ト電極５３に交差する形で半導体層５６がパターン形成
されている。この半導体層５６はＣＶＤ法により真性ア
モルファスＳｉから形成される。
ト電極５３に交差する形で半導体層５６がパターン形成
されている。この半導体層５６はＣＶＤ法により真性ア
モルファスＳｉから形成される。
【０００７】この半導体層５６の上に接して、中央にＳ
ｉＮxから成るエッチングストッパー膜５７がＣＶＤ法
で形成されている。半導体層５６上のエッチングストッ
パー膜５７で仕切られた一方の側が半導体層のソース５
８であり、半導体層５６上のエッチングストッパー膜５
７で仕切られたもう一方の側が半導体層のドレイン５９
である。半導体層のソース５８はＴＦＴのソース６０で
覆われている。また、半導体層のドレイン５９はＴＦＴ
のドレイン６１で覆われている。
ｉＮxから成るエッチングストッパー膜５７がＣＶＤ法
で形成されている。半導体層５６上のエッチングストッ
パー膜５７で仕切られた一方の側が半導体層のソース５
８であり、半導体層５６上のエッチングストッパー膜５
７で仕切られたもう一方の側が半導体層のドレイン５９
である。半導体層のソース５８はＴＦＴのソース６０で
覆われている。また、半導体層のドレイン５９はＴＦＴ
のドレイン６１で覆われている。
【０００８】そして、このＴＦＴのソース６０は半導体
層のソース５８を覆い、ゲート絶縁膜５５上に達してい
る。また、ＴＦＴのドレイン６１は半導体層のドレイン
５９を覆い、ゲート絶縁膜５５上に達している。これら
ＴＦＴのソース６０とＴＦＴのドレイン６１はともにリ
ンをドープしてｎ+型にされたアモルファスＳｉから成
る。このＴＦＴのソース６０はＴｉから成るソース配線
６２で覆われている。ソース配線６２はＴＦＴのソース
６０を覆い、ゲート絶縁膜５５上に達している。また、
ＴＦＴのドレイン６１はＴｉから成るドレイン電極６３
で覆われている。ドレイン電極６３はＴＦＴのドレイン
６１を覆いゲート絶縁膜５５上に達している。
層のソース５８を覆い、ゲート絶縁膜５５上に達してい
る。また、ＴＦＴのドレイン６１は半導体層のドレイン
５９を覆い、ゲート絶縁膜５５上に達している。これら
ＴＦＴのソース６０とＴＦＴのドレイン６１はともにリ
ンをドープしてｎ+型にされたアモルファスＳｉから成
る。このＴＦＴのソース６０はＴｉから成るソース配線
６２で覆われている。ソース配線６２はＴＦＴのソース
６０を覆い、ゲート絶縁膜５５上に達している。また、
ＴＦＴのドレイン６１はＴｉから成るドレイン電極６３
で覆われている。ドレイン電極６３はＴＦＴのドレイン
６１を覆いゲート絶縁膜５５上に達している。
【０００９】また、ドレイン電極６３は窒化ＩＴＯ膜か
ら成る絵素電極６４で覆われている。この絵素電極６４
はゲート絶縁膜５５上に達し、さらに各絵素領域に張り
出している。
ら成る絵素電極６４で覆われている。この絵素電極６４
はゲート絶縁膜５５上に達し、さらに各絵素領域に張り
出している。
【００１０】一方、ソース配線６２は窒化ＩＴＯ膜から
成る冗長構造配線６５で覆われており、この冗長構造配
線６５はゲート絶縁膜５５上に達している。
成る冗長構造配線６５で覆われており、この冗長構造配
線６５はゲート絶縁膜５５上に達している。
【００１１】このようなアクティブマトリクス基板で
は、一のゲート配線が選択されて、ゲート信号がこのゲ
ート配線に印加されると、このゲート配線に接続されて
いるＴＦＴの全てがオン状態になり、ゲート信号の印加
と同時にソース配線に印加されたデータ信号がソース配
線６２、ＴＦＴのソース６０、半導体層５６、ＴＦＴの
ドレイン６１、およびドレイン電極６３を経て絵素電極
６４に印加される。
は、一のゲート配線が選択されて、ゲート信号がこのゲ
ート配線に印加されると、このゲート配線に接続されて
いるＴＦＴの全てがオン状態になり、ゲート信号の印加
と同時にソース配線に印加されたデータ信号がソース配
線６２、ＴＦＴのソース６０、半導体層５６、ＴＦＴの
ドレイン６１、およびドレイン電極６３を経て絵素電極
６４に印加される。
【００１２】
【発明が解決しようとする課題】ところで、上記の窒化
ＩＴＯ膜はその比抵抗が３００μΩｃｍと低く、特に、
大型高精細の表示素子のように電極配線に低抵抗性が強
く必要とされる分野には非常に有用である。しかし、窒
化ＩＴＯ膜に含有されている窒素が、この窒化ＩＴＯ膜
の下地となるＳｉＮx膜と反応を起こすので、ＳｉＮx膜
上での窒化ＩＴＯ膜のエッチングが困難であるという問
題がある。また、エッチングの際に窒化ＩＴＯ膜とＳｉ
Ｎx膜との界面に残渣が残るので、パターン形成が難し
いという問題もある。
ＩＴＯ膜はその比抵抗が３００μΩｃｍと低く、特に、
大型高精細の表示素子のように電極配線に低抵抗性が強
く必要とされる分野には非常に有用である。しかし、窒
化ＩＴＯ膜に含有されている窒素が、この窒化ＩＴＯ膜
の下地となるＳｉＮx膜と反応を起こすので、ＳｉＮx膜
上での窒化ＩＴＯ膜のエッチングが困難であるという問
題がある。また、エッチングの際に窒化ＩＴＯ膜とＳｉ
Ｎx膜との界面に残渣が残るので、パターン形成が難し
いという問題もある。
【００１３】本発明はこのような課題を解決するために
なされたものであり、窒化ＩＴＯ膜がＳｉＮx膜上に良
好にパターニングでき、この窒化ＩＴＯ膜で構成され、
窒化ＩＴＯ膜の低抵抗性が生かされた透明導電膜を有す
る表示素子を提供することを目的とする。
なされたものであり、窒化ＩＴＯ膜がＳｉＮx膜上に良
好にパターニングでき、この窒化ＩＴＯ膜で構成され、
窒化ＩＴＯ膜の低抵抗性が生かされた透明導電膜を有す
る表示素子を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明のアクティブマト
リクス表示素子は、スイッチング素子としてＴＦＴを備
えたアクティブマトリクス表示素子において、該ＴＦＴ
のゲート電極を覆うゲート絶縁膜がＳｉＮxで形成さ
れ、ＩＴＯ膜と窒化ＩＴＯ膜との二層構造から成る透明
導電性膜が、ＩＴＯ膜をゲート絶縁膜に接して形成され
たアクティブマトリクス表示素子であり、そのことによ
り上記目的が達成される。
リクス表示素子は、スイッチング素子としてＴＦＴを備
えたアクティブマトリクス表示素子において、該ＴＦＴ
のゲート電極を覆うゲート絶縁膜がＳｉＮxで形成さ
れ、ＩＴＯ膜と窒化ＩＴＯ膜との二層構造から成る透明
導電性膜が、ＩＴＯ膜をゲート絶縁膜に接して形成され
たアクティブマトリクス表示素子であり、そのことによ
り上記目的が達成される。
【００１５】好ましくは、窒化ＩＴＯ膜を、Ｉｎ2Ｏ3に
ＳｎＯ2を添加したＩＴＯターゲットを用い、アルゴン
と窒素の混合ガス中でスパッタリング法により形成す
る。
ＳｎＯ2を添加したＩＴＯターゲットを用い、アルゴン
と窒素の混合ガス中でスパッタリング法により形成す
る。
【００１６】また、好ましくは、窒化ＩＴＯ膜を、Ｉｎ
2Ｏ3にＳｎＯ2を添加し、さらに窒素をドープした窒化
ＩＴＯターゲットを用い、スパッタリング法で形成す
る。
2Ｏ3にＳｎＯ2を添加し、さらに窒素をドープした窒化
ＩＴＯターゲットを用い、スパッタリング法で形成す
る。
【００１７】
【作用】上記の構成によれば、ＳｉＮxで形成されるゲ
ート絶縁膜と、透明導電性膜の窒化ＩＴＯ膜とがＩＴＯ
膜により隔離されている。従って、窒化ＩＴＯ膜に含有
されている窒素がＳｉＮxと反応を起こすことがない。
ート絶縁膜と、透明導電性膜の窒化ＩＴＯ膜とがＩＴＯ
膜により隔離されている。従って、窒化ＩＴＯ膜に含有
されている窒素がＳｉＮxと反応を起こすことがない。
【００１８】
【実施例１】図１にアクティブマトリクス基板のＴＦＴ
を含んだ部分の断面を示す。
を含んだ部分の断面を示す。
【００１９】ガラス基板１上にはその表面全面にわたっ
てＴａ2Ｏ5からなるベース絶縁膜２が形成されている。
このベース絶縁膜２の上にゲート配線（図示せず）から
分岐したゲート電極３が形成されている。このゲート電
極３は陽極酸化可能な金属であるＴａ膜をスパッタリン
グ法でベース絶縁膜２上全面に形成後、このＴａ膜をパ
ターニングして形成される。
てＴａ2Ｏ5からなるベース絶縁膜２が形成されている。
このベース絶縁膜２の上にゲート配線（図示せず）から
分岐したゲート電極３が形成されている。このゲート電
極３は陽極酸化可能な金属であるＴａ膜をスパッタリン
グ法でベース絶縁膜２上全面に形成後、このＴａ膜をパ
ターニングして形成される。
【００２０】このゲート電極３は電解液にて陽極酸化処
理がなされ、その表層にＴａＯxの陽極酸化膜４がゲー
ト電極３を覆う形で形成されている。この陽極酸化処理
が施されたゲート電極３を覆って基板表面全体にＳｉＮ
xから成るゲート絶縁膜５がＣＶＤ法により形成されて
いる。ゲート絶縁膜５はゲート電極３を覆う部分が上方
に盛り上がっており、ゲート電極３の両側面のそれぞれ
に沿って傾斜している。
理がなされ、その表層にＴａＯxの陽極酸化膜４がゲー
ト電極３を覆う形で形成されている。この陽極酸化処理
が施されたゲート電極３を覆って基板表面全体にＳｉＮ
xから成るゲート絶縁膜５がＣＶＤ法により形成されて
いる。ゲート絶縁膜５はゲート電極３を覆う部分が上方
に盛り上がっており、ゲート電極３の両側面のそれぞれ
に沿って傾斜している。
【００２１】このゲート絶縁膜５の上に接して、ゲート
電極３に交差する形で半導体層６がパターン形成されて
いる。この半導体層６はＣＶＤ法により真性アモルファ
スＳｉから形成される。
電極３に交差する形で半導体層６がパターン形成されて
いる。この半導体層６はＣＶＤ法により真性アモルファ
スＳｉから形成される。
【００２２】この半導体層６の上に接して、中央にＳｉ
Ｎxから成るエッチングストッパー膜７がＣＶＤ法で形
成されている。半導体層６上のエッチングストッパー膜
７で仕切られた一方の側が半導体層のソース８であり、
半導体層６上のエッチングストッパー膜７で仕切られた
もう一方の側が半導体層のドレイン９である。半導体層
のソース８はＴＦＴのソース１０で覆われている。ま
た、半導体層のドレイン９はＴＦＴのドレイン１１で覆
われている。
Ｎxから成るエッチングストッパー膜７がＣＶＤ法で形
成されている。半導体層６上のエッチングストッパー膜
７で仕切られた一方の側が半導体層のソース８であり、
半導体層６上のエッチングストッパー膜７で仕切られた
もう一方の側が半導体層のドレイン９である。半導体層
のソース８はＴＦＴのソース１０で覆われている。ま
た、半導体層のドレイン９はＴＦＴのドレイン１１で覆
われている。
【００２３】そして、このＴＦＴのソース１０は半導体
層のソース８を覆い、ゲート絶縁膜５上に達している。
また、ＴＦＴのドレイン１１は半導体層のドレイン９を
覆い、ゲート絶縁膜５上に達している。これらＴＦＴの
ソース１０とＴＦＴのドレイン１１はともにリンをドー
プしてｎ+型としたアモルファスＳｉから成る。
層のソース８を覆い、ゲート絶縁膜５上に達している。
また、ＴＦＴのドレイン１１は半導体層のドレイン９を
覆い、ゲート絶縁膜５上に達している。これらＴＦＴの
ソース１０とＴＦＴのドレイン１１はともにリンをドー
プしてｎ+型としたアモルファスＳｉから成る。
【００２４】このＴＦＴのソース１０はＴｉから成るソ
ース配線１２で覆われている。ソース配線１２はＴＦＴ
のソース１０を覆い、ゲート絶縁膜５上に達している。
ース配線１２で覆われている。ソース配線１２はＴＦＴ
のソース１０を覆い、ゲート絶縁膜５上に達している。
【００２５】また、ＴＦＴのドレイン１１はＴｉから成
るドレイン電極１３で覆われている。このドレイン電極
１３はＴＦＴのドレイン１１を覆いゲート絶縁膜５上に
達している。
るドレイン電極１３で覆われている。このドレイン電極
１３はＴＦＴのドレイン１１を覆いゲート絶縁膜５上に
達している。
【００２６】また、ドレイン電極１３はＩＴＯ膜１６
と、このＩＴＯ膜１６接して上層に形成される窒化ＩＴ
Ｏ膜１７との二層構造から成る絵素電極１４で覆われて
いる。この絵素電極１４はドレイン電極１３を覆い、ゲ
ート絶縁膜５上に達し、さらに各絵素領域に張り出して
いる。
と、このＩＴＯ膜１６接して上層に形成される窒化ＩＴ
Ｏ膜１７との二層構造から成る絵素電極１４で覆われて
いる。この絵素電極１４はドレイン電極１３を覆い、ゲ
ート絶縁膜５上に達し、さらに各絵素領域に張り出して
いる。
【００２７】一方、ソース配線１２を覆って冗長構造配
線１５が形成されている。この冗長構造配線１５はＩＴ
Ｏ膜１６と、このＩＴＯ膜１６に接して上層に形成され
る窒化ＩＴＯ膜１７との二層構造から成り、ソース配線
１２を覆ってゲート絶縁膜５上に達し、さらにこのゲー
ト絶縁膜５に沿って延伸している。
線１５が形成されている。この冗長構造配線１５はＩＴ
Ｏ膜１６と、このＩＴＯ膜１６に接して上層に形成され
る窒化ＩＴＯ膜１７との二層構造から成り、ソース配線
１２を覆ってゲート絶縁膜５上に達し、さらにこのゲー
ト絶縁膜５に沿って延伸している。
【００２８】このようなアクティブマトリクス基板で
は、一のゲート配線が選択されて、ゲート信号がこのゲ
ート配線に印加されると、このゲート配線に接続されて
いるＴＦＴの全てがオン状態になり、ゲート信号の印加
と同時にソース配線に印加されたデータ信号がソース配
線１２、ＴＦＴのソース１０、半導体層６、ＴＦＴのド
レイン１１、およびドレイン電極１３を経て絵素電極１
４に印加される。
は、一のゲート配線が選択されて、ゲート信号がこのゲ
ート配線に印加されると、このゲート配線に接続されて
いるＴＦＴの全てがオン状態になり、ゲート信号の印加
と同時にソース配線に印加されたデータ信号がソース配
線１２、ＴＦＴのソース１０、半導体層６、ＴＦＴのド
レイン１１、およびドレイン電極１３を経て絵素電極１
４に印加される。
【００２９】このようなアクティブマトリクス基板は以
下のようにして作製される。
下のようにして作製される。
【００３０】まず、ベースとなるガラス基板１上全面に
Ｔａ2Ｏ5からなるベース絶縁膜２を形成する。次に、こ
のベース絶縁膜２の上全面にスパッタリング法により、
Ｔａ薄膜を形成する。このＴａ薄膜をパターニングし
て、ゲート配線（図示せず）およびこのゲート配線から
分岐するゲート電極３を形成する。
Ｔａ2Ｏ5からなるベース絶縁膜２を形成する。次に、こ
のベース絶縁膜２の上全面にスパッタリング法により、
Ｔａ薄膜を形成する。このＴａ薄膜をパターニングし
て、ゲート配線（図示せず）およびこのゲート配線から
分岐するゲート電極３を形成する。
【００３１】続いて、このゲート電極３に電解液にて陽
極酸化処理を施し、ゲート電極３の表層部にＴａＯxか
ら成る陽極酸化膜４を形成する。
極酸化処理を施し、ゲート電極３の表層部にＴａＯxか
ら成る陽極酸化膜４を形成する。
【００３２】このゲート絶縁膜５上に接して、ゲート電
極３に交差する位置に真性アモルファスＳｉ薄膜をプラ
ズマＣＶＤ法で形成し、パターニングによって半導体層
６を形成する。さらに、この半導体層６上面に接して、
この半導体層６上面の中央にＳｉＮx膜をプラズマＣＶ
Ｄ法で形成し、パターニングによってエッチングストッ
パー膜７を形成する。この半導体層６のエッチングスト
ッパー膜７で仕切られた両側部の一方が半導体層のソー
ス８であり、他方が半導体層のドレイン９である。
極３に交差する位置に真性アモルファスＳｉ薄膜をプラ
ズマＣＶＤ法で形成し、パターニングによって半導体層
６を形成する。さらに、この半導体層６上面に接して、
この半導体層６上面の中央にＳｉＮx膜をプラズマＣＶ
Ｄ法で形成し、パターニングによってエッチングストッ
パー膜７を形成する。この半導体層６のエッチングスト
ッパー膜７で仕切られた両側部の一方が半導体層のソー
ス８であり、他方が半導体層のドレイン９である。
【００３３】次に、この半導体層６およびエッチングス
トッパー膜７を覆ってアモルファスシリコンにリンをド
ープしたｎ+型のアモルファスシリコンを形成する。
トッパー膜７を覆ってアモルファスシリコンにリンをド
ープしたｎ+型のアモルファスシリコンを形成する。
【００３４】このｎ+型のアモルファスシリコンをパタ
ーン形成し、半導体層のソース８を覆う部がＴＦＴのソ
ース１０となり、半導体層のドレイン９を覆う部分がＴ
ＦＴのドレイン１１となる。
ーン形成し、半導体層のソース８を覆う部がＴＦＴのソ
ース１０となり、半導体層のドレイン９を覆う部分がＴ
ＦＴのドレイン１１となる。
【００３５】これらＴＦＴのソース１０およびＴＦＴの
ドレイン１１を覆って、基板全面にＴｉ膜を形成する。
このＴｉ膜をパターニングし、ＴＦＴのソース１０を覆
ってソース配線１２を形成し、ＴＦＴのドレイン１１を
覆って、ドレイン電極１３を形成する。
ドレイン１１を覆って、基板全面にＴｉ膜を形成する。
このＴｉ膜をパターニングし、ＴＦＴのソース１０を覆
ってソース配線１２を形成し、ＴＦＴのドレイン１１を
覆って、ドレイン電極１３を形成する。
【００３６】続いて、このソース配線１２およびドレイ
ン電極１３を覆って、基板全面にＩＴＯ膜１６を形成す
る。さらに本実施例では、このＩＴＯ膜１６を覆って、
窒化ＩＴＯ膜１７を連続成膜し、従来例では単層膜を形
成していたのに代わって、ＩＴＯ膜１６と窒化ＩＴＯ膜
１７の二層構造の膜を形成する。
ン電極１３を覆って、基板全面にＩＴＯ膜１６を形成す
る。さらに本実施例では、このＩＴＯ膜１６を覆って、
窒化ＩＴＯ膜１７を連続成膜し、従来例では単層膜を形
成していたのに代わって、ＩＴＯ膜１６と窒化ＩＴＯ膜
１７の二層構造の膜を形成する。
【００３７】このＩＴＯ膜１６と窒化ＩＴＯ膜１７の二
層構造の形成はスパッタリング法で行うが、以下に本実
施例に係るスパッタリング法を説明する。図２に、本実
施例で行われるスパッタリング法で稼働するスパッタリ
ング装置を示す。
層構造の形成はスパッタリング法で行うが、以下に本実
施例に係るスパッタリング法を説明する。図２に、本実
施例で行われるスパッタリング法で稼働するスパッタリ
ング装置を示す。
【００３８】スパッタ室２２の一方の側にローディング
ストッカ２３を配置し、スパッタ室２２の他方の側にア
ンローディングストッカ２４を配置している。
ストッカ２３を配置し、スパッタ室２２の他方の側にア
ンローディングストッカ２４を配置している。
【００３９】スパッタリングによりＩＴＯ膜を形成する
基板２５は、スパッタホルダ２６に取り付けられ、一旦
ローディングストッカ２３に収納されてから１枚ずつス
パッタ室２２に供給される。スパッタリングが完了する
とアンローディングストッカ２４に排出されるようにな
っている。
基板２５は、スパッタホルダ２６に取り付けられ、一旦
ローディングストッカ２３に収納されてから１枚ずつス
パッタ室２２に供給される。スパッタリングが完了する
とアンローディングストッカ２４に排出されるようにな
っている。
【００４０】また、これらスパッタ室２２、ローディン
グストッカ２３およびアンローディングストッカ２４
は、それぞれバルブ２７を介して真空ポンプに接続され
ており、内部を真空度の高い状態にすることができるよ
うになっている。
グストッカ２３およびアンローディングストッカ２４
は、それぞれバルブ２７を介して真空ポンプに接続され
ており、内部を真空度の高い状態にすることができるよ
うになっている。
【００４１】上記スパッタ室２２内には、ターゲット電
極２８とヒーター２９が備えられ、ターゲット電極２８
には直流電源３０が接続されている。
極２８とヒーター２９が備えられ、ターゲット電極２８
には直流電源３０が接続されている。
【００４２】また、スパッタ室２２には、スパッタガス
導入管３１が接続されている。このスパッタ室２２内に
はターゲット３２があり、本実施例１では酸化インジウ
ム（Ｉｎ2Ｏ3）に１０ｗｔ％程度の酸化錫（ＳｎＯ2）
を添加したＩＴＯターゲットを用いる。このターゲット
３２は電極２８に磁力によって支持されている。
導入管３１が接続されている。このスパッタ室２２内に
はターゲット３２があり、本実施例１では酸化インジウ
ム（Ｉｎ2Ｏ3）に１０ｗｔ％程度の酸化錫（ＳｎＯ2）
を添加したＩＴＯターゲットを用いる。このターゲット
３２は電極２８に磁力によって支持されている。
【００４３】ローディングストッカ２３からスパッタホ
ルダ２６に取り付けられて供給された基板２５は、ター
ゲット３２の上方に対向配置する。
ルダ２６に取り付けられて供給された基板２５は、ター
ゲット３２の上方に対向配置する。
【００４４】次に、基板２５の温度をヒーターによって
２００℃前後まで上昇させ、この状態を２０分間維持す
ることにより真空加熱を行い、真空ポンプによってスパ
ッタ室２２内をさらに１０-4Ｐａ程度の高真空にする。
２００℃前後まで上昇させ、この状態を２０分間維持す
ることにより真空加熱を行い、真空ポンプによってスパ
ッタ室２２内をさらに１０-4Ｐａ程度の高真空にする。
【００４５】その後、スパッタガス導入管３１から不活
性ガスであるアルゴンガスをスパッタ室２２内に導入
し、スパッタ室２２内のガス圧を０．４Ｐａ程度に調整
する。そして、直流電源３０により５００Ｗの電力をタ
ーゲット電極２８に供給し、ターゲット３２と基板２５
との間に放電を起こさせてスパッタリングを行なう。
性ガスであるアルゴンガスをスパッタ室２２内に導入
し、スパッタ室２２内のガス圧を０．４Ｐａ程度に調整
する。そして、直流電源３０により５００Ｗの電力をタ
ーゲット電極２８に供給し、ターゲット３２と基板２５
との間に放電を起こさせてスパッタリングを行なう。
【００４６】これにより、ターゲット３２から飛散した
インジウム・錫酸化物のスパッタ粒子が、対向する基板
２５の表面に付着してＩＴＯ膜が成膜される。
インジウム・錫酸化物のスパッタ粒子が、対向する基板
２５の表面に付着してＩＴＯ膜が成膜される。
【００４７】その後、窒素ガス導入管３３から窒素ガス
を１５容量％流し、スパッタ室２２内をアルゴンガスか
らアルゴンと窒素の混合ガスに置換してスパッタリング
を行う。こうすると、すでに形成されているＩＴＯ膜の
上に窒化ＩＴＯ膜が成膜され、下層のＩＴＯ膜と上層の
窒化ＩＴＯ膜とが真空を破らずに連続成膜される。
を１５容量％流し、スパッタ室２２内をアルゴンガスか
らアルゴンと窒素の混合ガスに置換してスパッタリング
を行う。こうすると、すでに形成されているＩＴＯ膜の
上に窒化ＩＴＯ膜が成膜され、下層のＩＴＯ膜と上層の
窒化ＩＴＯ膜とが真空を破らずに連続成膜される。
【００４８】窒化ＩＴＯ膜の下層のＩＴＯ膜は、このＩ
ＴＯ膜のさらに下層に形成される絶縁膜ＳｉＮx上での
エッチング特性が良好であり、この絶縁膜ＳｉＮx上で
のパターニングが容易である。よって、ＩＴＯ膜の上層
に形成される、窒化ＩＴＯ膜の低抵抗性が生かされる。
ＴＯ膜のさらに下層に形成される絶縁膜ＳｉＮx上での
エッチング特性が良好であり、この絶縁膜ＳｉＮx上で
のパターニングが容易である。よって、ＩＴＯ膜の上層
に形成される、窒化ＩＴＯ膜の低抵抗性が生かされる。
【００４９】故に、ＩＴＯ膜と窒化ＩＴＯ膜の二層で構
成される本発明の透明導電膜を配線に用いれば、低抵抗
で信号遅延が無いので、大型高精細の表示素子の実現に
寄与できる。
成される本発明の透明導電膜を配線に用いれば、低抵抗
で信号遅延が無いので、大型高精細の表示素子の実現に
寄与できる。
【００５０】
【実施例２】本実施例２においては、窒化ＩＴＯ膜形成
の際のスパッタリングターゲットに窒化ＩＴＯターゲッ
トを用いる。すなわち、ＩＴＯ膜の形成までは実施例１
と同様の条件下、ＩＴＯターゲットを用い、アルゴン雰
囲気中でＩＴＯ膜を形成するが、次の窒化ＩＴＯ膜の形
成時に、雰囲気はアルゴンのまま、ターゲットを窒化Ｉ
ＴＯターゲットに変えて窒化ＩＴＯ膜を形成する。この
窒化ＩＴＯターゲットは、Ｉｎ2Ｏ3にＳｎＯ2を添加
し、さらに窒素をドープしたものを用いる。作製条件は
窒素ガスを流さないこと以外は実施例１と同様である。
の際のスパッタリングターゲットに窒化ＩＴＯターゲッ
トを用いる。すなわち、ＩＴＯ膜の形成までは実施例１
と同様の条件下、ＩＴＯターゲットを用い、アルゴン雰
囲気中でＩＴＯ膜を形成するが、次の窒化ＩＴＯ膜の形
成時に、雰囲気はアルゴンのまま、ターゲットを窒化Ｉ
ＴＯターゲットに変えて窒化ＩＴＯ膜を形成する。この
窒化ＩＴＯターゲットは、Ｉｎ2Ｏ3にＳｎＯ2を添加
し、さらに窒素をドープしたものを用いる。作製条件は
窒素ガスを流さないこと以外は実施例１と同様である。
【００５１】本実施例２においても、実施例１と同様
に、ＩＴＯ膜と窒化ＩＴＯ膜の二層で構成される透明導
電膜を得ることができ、これを配線に用いれば、低抵抗
で信号遅延が無いので、大型高精細の表示素子の実現に
寄与できる。
に、ＩＴＯ膜と窒化ＩＴＯ膜の二層で構成される透明導
電膜を得ることができ、これを配線に用いれば、低抵抗
で信号遅延が無いので、大型高精細の表示素子の実現に
寄与できる。
【００５２】
【発明の効果】以上、本発明によれば、表示装置の配線
用の透明導電性膜として、下層がＩＴＯ膜で上層が窒化
ＩＴＯ膜で構成される二層構造の膜を用いるので、この
配線の下層に形成されるＳｉＮx膜と窒化ＩＴＯ膜とが
接しない。従って、従来のように窒化ＩＴＯ膜を配線に
用いた場合に、この窒化ＩＴＯ膜に含有されている窒素
が、この窒化ＩＴＯ膜の下地となるＳｉＮx膜と反応を
起こし、ＳｉＮx膜上での窒化ＩＴＯ膜のエッチングが
困難であるという問題や、エッチングの際に窒化ＩＴＯ
膜とＳｉＮx膜との界面に残渣が残り、パターン形成が
難しいという問題も解消される。従って、窒化ＩＴＯ膜
の低抵抗性の生かされた透明導電膜を得ることができ
る。このＩＴＯ膜と窒化ＩＴＯ膜で構成される二層構造
の透明導電膜を配線に用いれば、配線の抵抗が低いので
大型高精細の表示素子の実現に寄与できる。
用の透明導電性膜として、下層がＩＴＯ膜で上層が窒化
ＩＴＯ膜で構成される二層構造の膜を用いるので、この
配線の下層に形成されるＳｉＮx膜と窒化ＩＴＯ膜とが
接しない。従って、従来のように窒化ＩＴＯ膜を配線に
用いた場合に、この窒化ＩＴＯ膜に含有されている窒素
が、この窒化ＩＴＯ膜の下地となるＳｉＮx膜と反応を
起こし、ＳｉＮx膜上での窒化ＩＴＯ膜のエッチングが
困難であるという問題や、エッチングの際に窒化ＩＴＯ
膜とＳｉＮx膜との界面に残渣が残り、パターン形成が
難しいという問題も解消される。従って、窒化ＩＴＯ膜
の低抵抗性の生かされた透明導電膜を得ることができ
る。このＩＴＯ膜と窒化ＩＴＯ膜で構成される二層構造
の透明導電膜を配線に用いれば、配線の抵抗が低いので
大型高精細の表示素子の実現に寄与できる。
【図１】本発明によるアクティブマトリクス基板のＴＦ
Ｔ部の断面図。
Ｔ部の断面図。
【図２】スパッタリング装置。
【図３】従来のアクティブマトリクス基板のＴＦＴ部の
断面図。
断面図。
１ ガラス基板 ２ ベース絶縁膜 ３ ゲート電極 ４ 陽極酸化膜 ５ ゲート絶縁膜 ６ 半導体層 ７ エッチングストッパー膜 ８ 半導体層のソース ９ 半導体層のソース １０ ＴＦＴのソース １１ ＴＦＴのドレイン １２ ソース配線 １３ ドレイン電極 １４ 絵素電極 １５ 冗長構造配線 １６ ＩＴＯ膜 １７ 窒化ＩＴＯ膜
フロントページの続き (72)発明者 平田 貢祥 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】スイッチング素子としてＴＦＴを備えたア
クティブマトリクス表示素子において、 該ＴＦＴのゲート電極を覆うゲート絶縁膜がＳｉＮxで
形成され、ＩＴＯ膜と窒化ＩＴＯ膜との二層構造から成
る透明導電性膜が、ＩＴＯ膜をゲート絶縁膜に接して形
成されたアクティブマトリクス表示素子。 - 【請求項２】前記窒化ＩＴＯ膜が、Ｉｎ2Ｏ3にＳｎＯ2
を添加したＩＴＯターゲットを用い、アルゴンと窒素の
混合ガス中でスパッタリング法により形成された請求項
１に記載のアクティブマトリクス表示素子。 - 【請求項３】前記窒化ＩＴＯ膜が、Ｉｎ2Ｏ3にＳｎＯ2
を添加し、さらに窒素をドープした窒化ＩＴＯターゲッ
トを用い、スパッタリングで形成された請求項１に記載
のアクティブマトリクス表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP796993A JP2895700B2 (ja) | 1993-01-20 | 1993-01-20 | アクティブマトリクス表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP796993A JP2895700B2 (ja) | 1993-01-20 | 1993-01-20 | アクティブマトリクス表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06214245A true JPH06214245A (ja) | 1994-08-05 |
| JP2895700B2 JP2895700B2 (ja) | 1999-05-24 |
Family
ID=11680300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP796993A Expired - Fee Related JP2895700B2 (ja) | 1993-01-20 | 1993-01-20 | アクティブマトリクス表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2895700B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828433A (en) * | 1995-08-19 | 1998-10-27 | Lg Electronics Inc. | Liquid crystal display device and a method of manufacturing the same |
| KR100623974B1 (ko) * | 1998-12-08 | 2006-12-05 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2006332604A (ja) * | 2005-04-28 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2007184610A (ja) * | 2005-12-28 | 2007-07-19 | Samsung Electronics Co Ltd | 表示基板、その製造方法及びそれを具備した表示パネル |
| JP2008216490A (ja) * | 2007-03-01 | 2008-09-18 | Kobe Steel Ltd | 表示デバイス用透明電極およびその作製方法 |
-
1993
- 1993-01-20 JP JP796993A patent/JP2895700B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828433A (en) * | 1995-08-19 | 1998-10-27 | Lg Electronics Inc. | Liquid crystal display device and a method of manufacturing the same |
| KR100623974B1 (ko) * | 1998-12-08 | 2006-12-05 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2006332604A (ja) * | 2005-04-28 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2007184610A (ja) * | 2005-12-28 | 2007-07-19 | Samsung Electronics Co Ltd | 表示基板、その製造方法及びそれを具備した表示パネル |
| TWI396910B (zh) * | 2005-12-28 | 2013-05-21 | Samsung Display Co Ltd | 顯示基板、顯示基板製造方法及具有該顯示基板之顯示面板 |
| JP2008216490A (ja) * | 2007-03-01 | 2008-09-18 | Kobe Steel Ltd | 表示デバイス用透明電極およびその作製方法 |
| JP4705062B2 (ja) * | 2007-03-01 | 2011-06-22 | 株式会社神戸製鋼所 | 配線構造およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2895700B2 (ja) | 1999-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| US6545295B2 (en) | Transistor having ammonia free nitride between its gate electrode and gate insulation layers | |
| KR100931875B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| JP2912506B2 (ja) | 透明導電膜の形成方法 | |
| KR100329585B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| KR101136165B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2895700B2 (ja) | アクティブマトリクス表示素子 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0391721A (ja) | アクティブマトリクス基板 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH09153618A (ja) | 液晶表示装置の製造方法 | |
| US7199851B2 (en) | Liquid crystal display device | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JP2776336B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JP2911347B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH07175419A (ja) | 表示装置並びに非線形スイッチング素子及びその製造方法 | |
| JP2664814B2 (ja) | アクティブマトリクス表示装置 | |
| KR910008946B1 (ko) | 평판 디스플레이용 박막트랜지스터 | |
| JPH04360575A (ja) | 表示装置の製造方法 | |
| JPH05303113A (ja) | アクティブマトリクス基板 | |
| JPH0854648A (ja) | 液晶表示装置 | |
| JPH10133230A (ja) | 液晶表示装置の製造方法 | |
| JPH0850303A (ja) | 液晶表示装置用アレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |