JP3167817B2 - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置Info
- Publication number
- JP3167817B2 JP3167817B2 JP2655493A JP2655493A JP3167817B2 JP 3167817 B2 JP3167817 B2 JP 3167817B2 JP 2655493 A JP2655493 A JP 2655493A JP 2655493 A JP2655493 A JP 2655493A JP 3167817 B2 JP3167817 B2 JP 3167817B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- liquid crystal
- crystal display
- active matrix
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶表示装置のゲートバスラインとソースバスライ
ンの構造に関する。
ス型液晶表示装置のゲートバスラインとソースバスライ
ンの構造に関する。
【０００２】
【従来の技術】絶縁基板上に絵素電極をマトリックス状
に配置し、各絵素電極に薄膜トランジスタ素子を接続し
て、この薄膜トランジスタ素子をスイッチング制御する
ことにより各絵素電極を相互に独立して駆動するアクテ
ィブマトリックス方式の液晶を用いた表示装置に採用さ
れている。アクティブマトリックス駆動方式を採用した
表示装置は、液晶テレビジョン、ワードプロセッサ、コ
ンピュータの端末表示装置等に実用化されている。
に配置し、各絵素電極に薄膜トランジスタ素子を接続し
て、この薄膜トランジスタ素子をスイッチング制御する
ことにより各絵素電極を相互に独立して駆動するアクテ
ィブマトリックス方式の液晶を用いた表示装置に採用さ
れている。アクティブマトリックス駆動方式を採用した
表示装置は、液晶テレビジョン、ワードプロセッサ、コ
ンピュータの端末表示装置等に実用化されている。
【０００３】これらのアクティブマトリックス型液晶表
示装置において、スタガ型薄膜トランジスタを用いたア
クティブマトリックス型液晶表示装置の１つの絵素部分
の平面図及びＥ−Ｆにおける断面図を図３（ａ）及び図
３（ｂ）に示す。このアクティブマトリックス型液晶表
示装置は、透明絶縁基板３０１上に遮光板３０２と、絶
縁膜３０３と、透明電極（ＩＴＯ）で形成された絵素電
極３０４と、ソース電極３０５と、ドレイン電極３０６
と、第１のソースバスライン３０７と、チャネルとなる
アモルファスシリコン層３０８と、第１のｎ+シリコン
半導体層３０９と、第２のｎ+シリコン半導体層３１０
と、さらにソースバスラインの低抵抗化のためのクロム
等の第２のソースバスライン３１１と、ＳｉＯ2よりな
るゲート絶縁膜３１２と、ゲート電極３１３と、ゲート
バスライン３１４により構成されている。
示装置において、スタガ型薄膜トランジスタを用いたア
クティブマトリックス型液晶表示装置の１つの絵素部分
の平面図及びＥ−Ｆにおける断面図を図３（ａ）及び図
３（ｂ）に示す。このアクティブマトリックス型液晶表
示装置は、透明絶縁基板３０１上に遮光板３０２と、絶
縁膜３０３と、透明電極（ＩＴＯ）で形成された絵素電
極３０４と、ソース電極３０５と、ドレイン電極３０６
と、第１のソースバスライン３０７と、チャネルとなる
アモルファスシリコン層３０８と、第１のｎ+シリコン
半導体層３０９と、第２のｎ+シリコン半導体層３１０
と、さらにソースバスラインの低抵抗化のためのクロム
等の第２のソースバスライン３１１と、ＳｉＯ2よりな
るゲート絶縁膜３１２と、ゲート電極３１３と、ゲート
バスライン３１４により構成されている。
【０００４】
【発明が解決しようとする課題】近年、アクティブマト
リックス型液晶表示装置の実用化されている液晶テレビ
ジョン、ワードプロセッサ、コンピュータの端末表示装
置等は低価格化され、アクティブマトリックス型液晶表
示装置自体の低価格化が必要となってきており、プロセ
スの簡略化が望まれている。
リックス型液晶表示装置の実用化されている液晶テレビ
ジョン、ワードプロセッサ、コンピュータの端末表示装
置等は低価格化され、アクティブマトリックス型液晶表
示装置自体の低価格化が必要となってきており、プロセ
スの簡略化が望まれている。
【０００５】上記従来のアクティブマトリックス型液晶
表示装置では、ソースバスラインを低抵抗化するため、
透明導電膜（ＩＴＯ）と金属配線の２層構造にする必要
があり、プロセスが複雑になるという欠点があった。ま
たＩＴＯと金属配線を接続する際には、金属配線として
ＩＴＯ上で比較的密着力の高いクロムがよく用いられる
が、クロムは比抵抗が高く、アクティブマトリックス型
液晶表示装置の大型高精細化においては、ソースバスラ
イン抵抗が高くなるという欠点があり、さらにアルミニ
ウムなどの比抵抗の低い金属配線を施す必要があり、プ
ロセスをより複雑にするという欠点があった。
表示装置では、ソースバスラインを低抵抗化するため、
透明導電膜（ＩＴＯ）と金属配線の２層構造にする必要
があり、プロセスが複雑になるという欠点があった。ま
たＩＴＯと金属配線を接続する際には、金属配線として
ＩＴＯ上で比較的密着力の高いクロムがよく用いられる
が、クロムは比抵抗が高く、アクティブマトリックス型
液晶表示装置の大型高精細化においては、ソースバスラ
イン抵抗が高くなるという欠点があり、さらにアルミニ
ウムなどの比抵抗の低い金属配線を施す必要があり、プ
ロセスをより複雑にするという欠点があった。
【０００６】本発明は、このような問題点を解決するも
のであり、その目的はプロセスの簡略化された安価なア
クティブマトリックス型液晶表示装置を提供することで
ある。
のであり、その目的はプロセスの簡略化された安価なア
クティブマトリックス型液晶表示装置を提供することで
ある。
【０００７】
【課題を解決するための手段】本発明は、絶縁基板上に
絵素電極をマトリックス状に配置し、上記絵素電極を独
立に制御するスイッチング素子としてスタガ型薄膜トラ
ンジスタを用いたアクティブマトリックス型液晶表示装
置において、前記絶縁基板上には、透明導電膜からなる
ソースバスラインと、モリブデンからなるゲートバスラ
インとが絶縁膜を介して交差して形成されるとともに、
前記ソースバスラインとゲートバスラインとが交差しな
い領域に堆積された前記絶縁膜には、その少なくとも５
０パーセント以上、好ましくは９０パーセント程度の領
域にコンタクトホールが穿設されてなり、前記コンタク
トホール上には、前記ゲートバスラインと同層に形成さ
れたモリブデンが前記ソースバスラインと接触して形成
されることにより、ソースバスラインの一部に透明導電
膜とモリブデンとの２層構造部分を介在させることを特
徴とするアクティブマトリックス型液晶表示装置であ
る。この液晶表示装置において、ゲート電極及びゲート
バスラインと、ソースバスラインと電気的接続するモリ
ブデンとは、同時に形成される。
絵素電極をマトリックス状に配置し、上記絵素電極を独
立に制御するスイッチング素子としてスタガ型薄膜トラ
ンジスタを用いたアクティブマトリックス型液晶表示装
置において、前記絶縁基板上には、透明導電膜からなる
ソースバスラインと、モリブデンからなるゲートバスラ
インとが絶縁膜を介して交差して形成されるとともに、
前記ソースバスラインとゲートバスラインとが交差しな
い領域に堆積された前記絶縁膜には、その少なくとも５
０パーセント以上、好ましくは９０パーセント程度の領
域にコンタクトホールが穿設されてなり、前記コンタク
トホール上には、前記ゲートバスラインと同層に形成さ
れたモリブデンが前記ソースバスラインと接触して形成
されることにより、ソースバスラインの一部に透明導電
膜とモリブデンとの２層構造部分を介在させることを特
徴とするアクティブマトリックス型液晶表示装置であ
る。この液晶表示装置において、ゲート電極及びゲート
バスラインと、ソースバスラインと電気的接続するモリ
ブデンとは、同時に形成される。
【０００８】また、本発明は、絶縁基板上に絵素電極を
マトリックス状に配置し、上記絵素電極を独立に制御す
るスイッチング素子としてスタガ型薄膜トランジスタを
用いたアクティブマトリックス型液晶表示装置におい
て、前記絶縁基板上には、透明導電膜からなるソースバ
スラインと、下層がモリブデン上層がアルミニウムの２
層配線構造からなるゲートバスラインとが絶縁膜を介し
て交差して形成されるとともに、前記ソースバスライン
とゲートバスラインとが交差しない領域に堆積された前
記絶縁膜には、その少なくとも５０パーセント以上、好
ましくは９０パーセント程度の領域にコンタクトホール
が穿設されてなり、前記コンタクトホール上には、前記
ゲートバスラインと同層に形成されたモリブデンおよび
アルミニウムが前記ソースバスラインと接触して形成さ
れることにより、ソースバスラインの一部に透明導電膜
とモリブデンとアルミニウムとの３層構造部分を介在さ
せることを特徴とするアクティブマトリックス型液晶表
示装置である。
マトリックス状に配置し、上記絵素電極を独立に制御す
るスイッチング素子としてスタガ型薄膜トランジスタを
用いたアクティブマトリックス型液晶表示装置におい
て、前記絶縁基板上には、透明導電膜からなるソースバ
スラインと、下層がモリブデン上層がアルミニウムの２
層配線構造からなるゲートバスラインとが絶縁膜を介し
て交差して形成されるとともに、前記ソースバスライン
とゲートバスラインとが交差しない領域に堆積された前
記絶縁膜には、その少なくとも５０パーセント以上、好
ましくは９０パーセント程度の領域にコンタクトホール
が穿設されてなり、前記コンタクトホール上には、前記
ゲートバスラインと同層に形成されたモリブデンおよび
アルミニウムが前記ソースバスラインと接触して形成さ
れることにより、ソースバスラインの一部に透明導電膜
とモリブデンとアルミニウムとの３層構造部分を介在さ
せることを特徴とするアクティブマトリックス型液晶表
示装置である。
【０００９】
【作用】ゲート電極及びゲートバスラインにモリブデン
の１層、あるいは下層にモリブデン、上層にアルミニウ
ムの２層構造配線を用い、ＩＴＯで形成されたソースバ
スライン上に形成される絶縁膜のゲートバスラインと交
差しない領域にコンタクトホールを穿設し、ゲート電極
及びゲートバスラインの形成と同時に、ＩＴＯとモリブ
デンを接続するように形成することで低抵抗ソースバス
ラインを必要とする大型高精細のアクティブマトリック
ス型液晶表示装置を簡略化されたプロセスで安価に製造
することができる。
の１層、あるいは下層にモリブデン、上層にアルミニウ
ムの２層構造配線を用い、ＩＴＯで形成されたソースバ
スライン上に形成される絶縁膜のゲートバスラインと交
差しない領域にコンタクトホールを穿設し、ゲート電極
及びゲートバスラインの形成と同時に、ＩＴＯとモリブ
デンを接続するように形成することで低抵抗ソースバス
ラインを必要とする大型高精細のアクティブマトリック
ス型液晶表示装置を簡略化されたプロセスで安価に製造
することができる。
【００１０】
【実施例】第１の実施例としてアクティブマトリックス
型液晶表示装置の平面図を図１（ａ）に、そのＡ−Ｂ断
面図を図１（ｂ）に示し、以下に詳細に説明する。
型液晶表示装置の平面図を図１（ａ）に、そのＡ−Ｂ断
面図を図１（ｂ）に示し、以下に詳細に説明する。
【００１１】ガラス基板１０１上にクロムをスパッター
法で５００Å成膜して、ホトリソグラフィ法により遮光
板１０２を形成し、その上面全域に遮光板１０２と薄膜
トランジスタとの絶縁をとるため、酸化シリコンからな
る絶縁膜１０３を４５００Åの厚さに成膜する。次にＩ
ＴＯ膜を６００Å成膜し、ホトリソグラフィ法により絵
素電極１０４、ソース電極１０５、ドレイン電極１０６
及び第１のソースバスライン１０７を形成する。
法で５００Å成膜して、ホトリソグラフィ法により遮光
板１０２を形成し、その上面全域に遮光板１０２と薄膜
トランジスタとの絶縁をとるため、酸化シリコンからな
る絶縁膜１０３を４５００Åの厚さに成膜する。次にＩ
ＴＯ膜を６００Å成膜し、ホトリソグラフィ法により絵
素電極１０４、ソース電極１０５、ドレイン電極１０６
及び第１のソースバスライン１０７を形成する。
【００１２】次にｎ+シリコン膜５００ÅをプラズマＣ
ＶＤ法により形成し、エッチングにより第１のｎ+シリ
コン半導体層１０８と第２のｎ+シリコン半導体層１０
９に電気的に分離し、ソース電極１０５と第１のｎ+シ
リコン半導体層１０８を電気的に接続し、ドレイン電極
１０６と第２のｎ+シリコン半導体層１０９を電気的に
接続する。さらにシリコン半導体層１１０としてアモル
ファスシリコンを３００Åの厚さでプラズマＣＶＤ法に
より成膜して所定形状にエッチングする。この上に窒化
シリコンよりなるゲート絶縁膜１１１を３０００Åの厚
さでプラズマＣＶＤ法により成膜する。
ＶＤ法により形成し、エッチングにより第１のｎ+シリ
コン半導体層１０８と第２のｎ+シリコン半導体層１０
９に電気的に分離し、ソース電極１０５と第１のｎ+シ
リコン半導体層１０８を電気的に接続し、ドレイン電極
１０６と第２のｎ+シリコン半導体層１０９を電気的に
接続する。さらにシリコン半導体層１１０としてアモル
ファスシリコンを３００Åの厚さでプラズマＣＶＤ法に
より成膜して所定形状にエッチングする。この上に窒化
シリコンよりなるゲート絶縁膜１１１を３０００Åの厚
さでプラズマＣＶＤ法により成膜する。
【００１３】次にゲート絶縁膜１１１に、エッチングに
より絵素電極１０４部分の窓開けをすると同時に、第１
のソースバスライン１０７とゲートバスライン１１４が
交差しない領域の大部分（少なくとも５０％以上、好ま
しくは９０％程度）にコンタクトホール１１２を形成
し、その上からモリブデン３０００Åをスパッター法に
より成膜する。このモリブデンをエッチングしてゲート
電極１１３、ゲートバスライン１１４及び第２のソース
バスライン１１５を形成し、第１のソースバスライン１
０７と第２のソースバスライン１１５をコンタクトホー
ル１１２で電気的に接続する。
より絵素電極１０４部分の窓開けをすると同時に、第１
のソースバスライン１０７とゲートバスライン１１４が
交差しない領域の大部分（少なくとも５０％以上、好ま
しくは９０％程度）にコンタクトホール１１２を形成
し、その上からモリブデン３０００Åをスパッター法に
より成膜する。このモリブデンをエッチングしてゲート
電極１１３、ゲートバスライン１１４及び第２のソース
バスライン１１５を形成し、第１のソースバスライン１
０７と第２のソースバスライン１１５をコンタクトホー
ル１１２で電気的に接続する。
【００１４】このようにして作製されたアクティブマト
リックス基板を一方のセル基板とし、対向電極（各絵素
電極に共通して対向配置される電極）の形成された基板
を他方のセル基板とし、その間に液晶層を介在させるこ
とにより本実施例のアクティブマトリックス型液晶表示
装置が得られる。
リックス基板を一方のセル基板とし、対向電極（各絵素
電極に共通して対向配置される電極）の形成された基板
を他方のセル基板とし、その間に液晶層を介在させるこ
とにより本実施例のアクティブマトリックス型液晶表示
装置が得られる。
【００１５】
【実施例２】第２の実施例として、アクティブマトリッ
クス型液晶表示装置の平面図及びＣ−Ｄにおける断面図
を図２（ａ）及び図２（ｂ）に示し、以下に詳細に説明
する。
クス型液晶表示装置の平面図及びＣ−Ｄにおける断面図
を図２（ａ）及び図２（ｂ）に示し、以下に詳細に説明
する。
【００１６】ガラス基板２０１上にスパッター法により
クロム５００Åを成膜し、所定形状にホトリソグラフィ
法により遮光板２０２を形成する。この遮光板２０２上
に薄膜トランジスタとの絶縁を取るための絶縁膜として
酸化シリコン膜を４５００Åの厚さで成膜する。次にＩ
ＴＯ膜６００Åを成膜し、エッチングして絵素電極２０
４、ソース電極２０５、ドレイン電極２０６及び第１の
ソースバスライン２０７を形成する。
クロム５００Åを成膜し、所定形状にホトリソグラフィ
法により遮光板２０２を形成する。この遮光板２０２上
に薄膜トランジスタとの絶縁を取るための絶縁膜として
酸化シリコン膜を４５００Åの厚さで成膜する。次にＩ
ＴＯ膜６００Åを成膜し、エッチングして絵素電極２０
４、ソース電極２０５、ドレイン電極２０６及び第１の
ソースバスライン２０７を形成する。
【００１７】次にｎ+シリコン膜５００ÅをプラズマＣ
ＶＤ法により形成し、第１のｎ+シリコン半導体層２０
８と第２のｎ+シリコン半導体層２０９に電気的に分離
し、ソース電極２０５と第１のｎ+シリコン半導体層２
０８を電気的に接続し、ドレイン電極２０６と第２のｎ
+シリコン半導体層２０９を電気的に接続する。さら
に、シリコン半導体層２１０としてアモルファスシリコ
ンを３００ÅプラズマＣＶＤ法により形成し、ゲート絶
縁膜２１１として窒化シリコンを３０００ÅプラズマＣ
ＶＤ法により成膜する。
ＶＤ法により形成し、第１のｎ+シリコン半導体層２０
８と第２のｎ+シリコン半導体層２０９に電気的に分離
し、ソース電極２０５と第１のｎ+シリコン半導体層２
０８を電気的に接続し、ドレイン電極２０６と第２のｎ
+シリコン半導体層２０９を電気的に接続する。さら
に、シリコン半導体層２１０としてアモルファスシリコ
ンを３００ÅプラズマＣＶＤ法により形成し、ゲート絶
縁膜２１１として窒化シリコンを３０００ÅプラズマＣ
ＶＤ法により成膜する。
【００１８】次にゲート絶縁膜２１１に、エッチングに
より絵素電極２０４部分の窓開けをすると同時に、第１
のソースバスライン２０７とゲートバスライン２１５が
交差しない領域の大部分（少なくとも５０％以上、好ま
しくは９０％程度）にコンタクトホール２１２を形成
し、その上からモリブデン５００Å、アルミニウム２０
００Åをスパッターにより連続成膜し、酢酸・硝酸・リ
ン酸の混酸により一括エッチングを行い、第１のゲート
電極２１３、第２のゲート電極２１４、ゲートバスライ
ン２１５、第２のソースバスライン２１６及び第３のソ
ースバスライン２１７を形成し、第１のソースバスライ
ン２０７と第２のソースバスライン２１６をコンタクト
ホール２１２で電気的に接続する。
より絵素電極２０４部分の窓開けをすると同時に、第１
のソースバスライン２０７とゲートバスライン２１５が
交差しない領域の大部分（少なくとも５０％以上、好ま
しくは９０％程度）にコンタクトホール２１２を形成
し、その上からモリブデン５００Å、アルミニウム２０
００Åをスパッターにより連続成膜し、酢酸・硝酸・リ
ン酸の混酸により一括エッチングを行い、第１のゲート
電極２１３、第２のゲート電極２１４、ゲートバスライ
ン２１５、第２のソースバスライン２１６及び第３のソ
ースバスライン２１７を形成し、第１のソースバスライ
ン２０７と第２のソースバスライン２１６をコンタクト
ホール２１２で電気的に接続する。
【００１９】このようにして作製されたアクティブマト
リックス基板と対向電極の形成された対向基板の間に液
晶層を封入することにより本実施例のアクティブマトリ
ックス型液晶表示装置が得られる。
リックス基板と対向電極の形成された対向基板の間に液
晶層を封入することにより本実施例のアクティブマトリ
ックス型液晶表示装置が得られる。
【００２０】
【発明の効果】本発明は、ゲート電極及びゲートバスラ
インにモリブデンの１層、あるいは下層にモリブデン、
上層にアルミニウムの２層構造配線を用い、ＩＴＯで形
成されたソースバスラインのゲートバスラインと交差し
ない領域で、絶縁膜にコンタクトホールを穿設し、ゲー
ト電極及びゲートバスラインの形成と同時に、モリブデ
ンよりなる金属配線とＩＴＯを接続することにより、低
抵抗ソースバスラインのアクティブマトリックス型液晶
表示装置を簡略化されたプロセスで安価に製造すること
ができる。
インにモリブデンの１層、あるいは下層にモリブデン、
上層にアルミニウムの２層構造配線を用い、ＩＴＯで形
成されたソースバスラインのゲートバスラインと交差し
ない領域で、絶縁膜にコンタクトホールを穿設し、ゲー
ト電極及びゲートバスラインの形成と同時に、モリブデ
ンよりなる金属配線とＩＴＯを接続することにより、低
抵抗ソースバスラインのアクティブマトリックス型液晶
表示装置を簡略化されたプロセスで安価に製造すること
ができる。
【図１】本発明の第１の実施例を示すアクティブマトリ
ックス型液晶表示装置の平面図及びＡ−Ｂ断面図であ
る。
ックス型液晶表示装置の平面図及びＡ−Ｂ断面図であ
る。
【図２】本発明の第２の実施例を示すアクティブマトリ
ックス型液晶表示装置の平面図及びＣ−Ｄ断面図であ
る。
ックス型液晶表示装置の平面図及びＣ−Ｄ断面図であ
る。
【図３】従来のアクティブマトリックス型液晶表示装置
の平面図及びＥ−Ｆ断面図である。
の平面図及びＥ−Ｆ断面図である。
１０１，２０１ ガラス基板 １０２，２０２ 遮光板 １０３，２０３ 絶縁膜 １０４，２０４ 絵素電極 １０５，２０５ ソース電極 １０６，２０６ ドレイン電極 １０７，２０７ 第１のソースバスライン １０８，２０８ 第１のｎ+シリコン半導体層 １０９，２０９ 第２のｎ+シリコン半導体層 １１０，２１０ シリコン半導体層 １１１，２１１ ゲート絶縁膜 １１２，２１２ コンタクトホール １１３ ゲート電極 １１４ ゲートバスライン １１５ 第２のソースバスライン ２１３ 第１のゲート電極 ２１４ 第２のゲート電極 ２１５ ゲートバスライン ２１６ 第２のソースバスライン ２１７ 第３のソースバスライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 直文 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 高濱 学 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 西岡 幸也 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 音琴 秀則 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平２−156226（ＪＰ，Ａ) 特開 平４−365012（ＪＰ，Ａ) 特開 平３−38621（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 絶縁基板上に絵素電極をマトリックス状
に配置し、上記絵素電極を独立に制御するスイッチング
素子としてスタガ型薄膜トランジスタを用いたアクティ
ブマトリックス型液晶表示装置において、前記絶縁基板上には、透明導電膜からなるソースバスラ
インと、モリブデンからなるゲートバスラインとが絶縁
膜を介して交差して形成されるとともに、前記ソースバ
スラインとゲートバスラインとが交差しない領域に堆積
された前記絶縁膜には、その少なくとも５０パーセント
以上、好ましくは９０パーセント程度の領域にコンタク
トホールが穿設されてなり、 前記コンタクトホール上には、前記ゲートバスラインと
同層に形成されたモリブデンが前記ソースバスラインと
接触して形成されることにより、ソースバスラインの一
部に透明導電膜とモリブデンとの２層構造部分を介在さ
せること を特徴とするアクティブマトリックス型液晶表
示装置。 - 【請求項２】 絶縁基板上に絵素電極をマトリックス状
に配置し、上記絵素電極を独立に制御するスイッチング
素子としてスタガ型薄膜トランジスタを用いたアクティ
ブマトリックス型液晶表示装置において、前記絶縁基板上には、透明導電膜からなるソースバスラ
インと、下層がモリブデン上層がアルミニウムの２層配
線構造からなるゲートバスラインとが絶縁膜を介して交
差して形成されるとともに、前記ソースバスラインとゲ
ートバスラインとが交差しない領域に堆積された前記絶
縁膜には、その少なくとも５０パーセント以上、好まし
くは９０パーセント程度の領域にコンタクトホールが穿
設されてなり、 前記コンタクトホール上には、前記ゲートバスラインと
同層に形成されたモリブデンおよびアルミニウムが前記
ソースバスラインと接触して形成されることにより、ソ
ースバスラインの一部に透明導電膜とモリブデンとアル
ミニウムとの３層構造部分を介在させること を特徴とす
るアクティブマトリックス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2655493A JP3167817B2 (ja) | 1993-02-16 | 1993-02-16 | アクティブマトリックス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2655493A JP3167817B2 (ja) | 1993-02-16 | 1993-02-16 | アクティブマトリックス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06242453A JPH06242453A (ja) | 1994-09-02 |
| JP3167817B2 true JP3167817B2 (ja) | 2001-05-21 |
Family
ID=12196754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2655493A Expired - Fee Related JP3167817B2 (ja) | 1993-02-16 | 1993-02-16 | アクティブマトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3167817B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW463068B (en) * | 1995-10-12 | 2001-11-11 | Toshiba Corp | Liquid crystal display device |
| JP3488681B2 (ja) * | 1999-10-26 | 2004-01-19 | シャープ株式会社 | 液晶表示装置 |
| KR100685945B1 (ko) * | 2000-12-29 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| JP3770240B2 (ja) | 2003-02-20 | 2006-04-26 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| KR101944704B1 (ko) * | 2012-03-02 | 2019-04-17 | 엘지디스플레이 주식회사 | 액정표시장치 |
-
1993
- 1993-02-16 JP JP2655493A patent/JP3167817B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06242453A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0376437B1 (en) | An active matrix type liquid crystal display | |
| US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US6566686B2 (en) | Thin-film transistor display devices | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| KR20000022736A (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0570156B2 (ja) | ||
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH0568708B2 (ja) | ||
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04264527A (ja) | アクティブマトリクス基板 | |
| KR100397672B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP3233076B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP3308100B2 (ja) | Ｔｆｔ型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080309 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |