JP3053093B2 - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JP3053093B2 JP3053093B2 JP18844988A JP18844988A JP3053093B2 JP 3053093 B2 JP3053093 B2 JP 3053093B2 JP 18844988 A JP18844988 A JP 18844988A JP 18844988 A JP18844988 A JP 18844988A JP 3053093 B2 JP3053093 B2 JP 3053093B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active matrix
- liquid crystal
- wiring
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Non-Insulated Conductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置に関し、特にアクティブマトリ
クス液晶表示装置に関するものである。
クス液晶表示装置に関するものである。
透明導電膜は、透明絶縁基板は、液晶を用いたフラツ
トパネルデイスプレイ用の基板として、特にこの基板上
に薄膜スイツチング素子を形成したアクテイブマトリク
ス基板として、近年研究開発が盛んである。
トパネルデイスプレイ用の基板として、特にこの基板上
に薄膜スイツチング素子を形成したアクテイブマトリク
ス基板として、近年研究開発が盛んである。
従来アクテイブマトリクス基板においては、特開昭58
-130561号に記載のように、その基板上において、次の
第２図に示す様な構造の部分がある。第２図はアクテイ
ブマトリクス基板上の１部分である、電荷保持用キヤパ
シタの断面図を示す。１は透明絶縁性基板、２は透明導
電膜（酸化スズ，酸化インジウムあるいはインジウムス
ズ酸化物）、３は絶縁膜（SiO2等）、４は透明導電膜を
表す。透明導電膜２と、４と、それらの間の絶縁膜３と
により電荷保持用キヤパシタが形成されている。ここ
で、透明導電膜４は薄膜トランジスタ等の薄膜スイツチ
ング素子に接続される画素電極であり、透明導電膜２
は、一定電位とする共通電極である。
-130561号に記載のように、その基板上において、次の
第２図に示す様な構造の部分がある。第２図はアクテイ
ブマトリクス基板上の１部分である、電荷保持用キヤパ
シタの断面図を示す。１は透明絶縁性基板、２は透明導
電膜（酸化スズ，酸化インジウムあるいはインジウムス
ズ酸化物）、３は絶縁膜（SiO2等）、４は透明導電膜を
表す。透明導電膜２と、４と、それらの間の絶縁膜３と
により電荷保持用キヤパシタが形成されている。ここ
で、透明導電膜４は薄膜トランジスタ等の薄膜スイツチ
ング素子に接続される画素電極であり、透明導電膜２
は、一定電位とする共通電極である。
本構造において導明導電膜２は、絶縁膜３に覆われて
いる。そのため、透明導電膜２に電位を与えるために、
絶縁膜３にコンタクトホールを形成し、この穴と絶縁膜
３の上に配線を形成し、この配線を外側に引き出して、
電源と接続する必要がある。第２図の５はコンタクトホ
ール、６は金属配線、７はコンタクト部を表す。
いる。そのため、透明導電膜２に電位を与えるために、
絶縁膜３にコンタクトホールを形成し、この穴と絶縁膜
３の上に配線を形成し、この配線を外側に引き出して、
電源と接続する必要がある。第２図の５はコンタクトホ
ール、６は金属配線、７はコンタクト部を表す。
従来、この電圧供給用の導電膜６はスパツタ法等によ
りアルミなどの金属を用いて形成していた。
りアルミなどの金属を用いて形成していた。
上記従来技術は、第２図の、透明導電膜２と、アルミ
等の金属配線６とのコンタクト部７において、オーミツ
クコンタクトがとれず、十分な動作が実現出来ないとい
う問題があつた。これを以下詳細に説明する。
等の金属配線６とのコンタクト部７において、オーミツ
クコンタクトがとれず、十分な動作が実現出来ないとい
う問題があつた。これを以下詳細に説明する。
第３図の実線は、第２図の、透明導電膜２と、金属配
線６との間の電圧−電流特性を表す。電圧を印加して
も、1V以下では、電流はほとんど流れず高抵抗であり、
印加電圧が1Vを超えると、電流が流れる、すなわちダイ
オード特性を示す。このため、金属配線６に基板外部か
ら印加された電圧が、このコンタクト部７を介して透明
導電膜２に十分に印加されず、透明導電膜に所望の電圧
を与えることが出来ない。また、一般に、アクテイブマ
トリクス基板においては、交流駆動を行うが、この場
合、第３図の高抵抗部分は、電荷保持用キヤパシタ等の
容量と接続されているため、いわゆるRC回路を形成し
て、動作の遅延を引きおこす。
線６との間の電圧−電流特性を表す。電圧を印加して
も、1V以下では、電流はほとんど流れず高抵抗であり、
印加電圧が1Vを超えると、電流が流れる、すなわちダイ
オード特性を示す。このため、金属配線６に基板外部か
ら印加された電圧が、このコンタクト部７を介して透明
導電膜２に十分に印加されず、透明導電膜に所望の電圧
を与えることが出来ない。また、一般に、アクテイブマ
トリクス基板においては、交流駆動を行うが、この場
合、第３図の高抵抗部分は、電荷保持用キヤパシタ等の
容量と接続されているため、いわゆるRC回路を形成し
て、動作の遅延を引きおこす。
電圧−電流特性が第３図の様なダイオード特性を持つ
理由は、次のとおりである。
理由は、次のとおりである。
第２図の透明導電膜２は、酸化スズ，酸化インジウ
ム、またはインジウムスズ酸化物であるが、これらは、
その膜中に酸素を含んでいる。そのため、アルミ等の金
属配線６と透明導電膜２との間の、コンタクト部７にお
いては、このアルミ等の金属配線が酸化され、絶縁性の
酸化膜が形成される。そのため、高電界を印加しない限
り、このコンタクト部７は電流を通さない。
ム、またはインジウムスズ酸化物であるが、これらは、
その膜中に酸素を含んでいる。そのため、アルミ等の金
属配線６と透明導電膜２との間の、コンタクト部７にお
いては、このアルミ等の金属配線が酸化され、絶縁性の
酸化膜が形成される。そのため、高電界を印加しない限
り、このコンタクト部７は電流を通さない。
また、第２図の製造プロセスにおいて、たとえば、ス
イツチング素子として多結晶シリコンを用いた薄膜トラ
ンジスタを用いたアクテイブマトリクス基板において
は、一般にプロセスの温度が500℃〜1000℃程度と高
い。この様な高温にコンタクト部７がさらされると、ア
ルミ等の金属配線６の酸化が促進され、電圧−電流特性
は第３図の点線に示す様に、高温にさらされない場合に
比べて一層悪くなる。
イツチング素子として多結晶シリコンを用いた薄膜トラ
ンジスタを用いたアクテイブマトリクス基板において
は、一般にプロセスの温度が500℃〜1000℃程度と高
い。この様な高温にコンタクト部７がさらされると、ア
ルミ等の金属配線６の酸化が促進され、電圧−電流特性
は第３図の点線に示す様に、高温にさらされない場合に
比べて一層悪くなる。
本発明の目的はアクティブマトリクス液晶表示装置に
おいて、薄膜トランジスタのドレイン領域若しくはソー
ス領域に接続された電極と、その電極にコンタクトホー
ルを介して接続された電極との接続を安定かつ、すぐれ
たコンタクト特性を示すように形成したアクティブマト
リクス液晶表示装置を提供することにある。
おいて、薄膜トランジスタのドレイン領域若しくはソー
ス領域に接続された電極と、その電極にコンタクトホー
ルを介して接続された電極との接続を安定かつ、すぐれ
たコンタクト特性を示すように形成したアクティブマト
リクス液晶表示装置を提供することにある。
上記目的は、一対の基板と、この一対の基板に挟持さ
れた液晶層と、前記一対の基板の一方には複数の薄膜ト
ランジスタと、複数の電極とを有するアクティブマトリ
クス液晶表示装置であって、前記複数の電極は、前記複
数の薄膜トランジスタのドレイン領域若しくはソース領
域に接続された少なくとも一部がITO膜からなる第１の
電極と、この第１の電極と接続されるITO膜からなる第
２の電極とを含み、前記第１の電極と前記第２の電極と
の間に開口部を有する絶縁膜を有し、この絶縁膜の開口
部を介し前記第１の電極のITO膜で構成された部分と前
記第２の電極とが接続されることを特徴とすることによ
り、達成される。
れた液晶層と、前記一対の基板の一方には複数の薄膜ト
ランジスタと、複数の電極とを有するアクティブマトリ
クス液晶表示装置であって、前記複数の電極は、前記複
数の薄膜トランジスタのドレイン領域若しくはソース領
域に接続された少なくとも一部がITO膜からなる第１の
電極と、この第１の電極と接続されるITO膜からなる第
２の電極とを含み、前記第１の電極と前記第２の電極と
の間に開口部を有する絶縁膜を有し、この絶縁膜の開口
部を介し前記第１の電極のITO膜で構成された部分と前
記第２の電極とが接続されることを特徴とすることによ
り、達成される。
アクティブマトリクス液晶表示装置において、薄膜ト
ランジスタのドレイン領域若しくはソース領域に接続さ
れた電極と、その電極にコンタクトホールを介して接続
された電極との接続部のコンタクト面にはコンタクト不
良の原因となる絶縁膜が形成されることはない。よつ
て、良好なオーミツクコンタクトが得られる。
ランジスタのドレイン領域若しくはソース領域に接続さ
れた電極と、その電極にコンタクトホールを介して接続
された電極との接続部のコンタクト面にはコンタクト不
良の原因となる絶縁膜が形成されることはない。よつ
て、良好なオーミツクコンタクトが得られる。
また、多結晶シリコンを用いたTFTにより構成された
アクテイブマトリクス基板においても、プロセス温度が
高いことによりコンタクト特性の低下がおこらない。
アクテイブマトリクス基板においても、プロセス温度が
高いことによりコンタクト特性の低下がおこらない。
以下、本発明の実施例を第１図，第４図，第５図を用
いて説明する。
いて説明する。
第４図は、アクテイブマトリクス基板の説明図であ
り、等価回路を表す。８は薄膜トランジスタ、９は電荷
保持用キヤパシタ、10は、液晶層の容量、11は、走査
線、12は信号線、13は、走査線と信号線のクロス部、14
は、電荷保持用キヤパシタの、共通電極に電位を与える
ための配線、15は、配線14に電気を印加するための、外
部電源とのコンタクト部分を表す。16の点線で囲まれた
領域は表示部を表す。表示部16はこの様に薄膜トランジ
スタとキヤパシタがマトリクス状に形成されている。
り、等価回路を表す。８は薄膜トランジスタ、９は電荷
保持用キヤパシタ、10は、液晶層の容量、11は、走査
線、12は信号線、13は、走査線と信号線のクロス部、14
は、電荷保持用キヤパシタの、共通電極に電位を与える
ための配線、15は、配線14に電気を印加するための、外
部電源とのコンタクト部分を表す。16の点線で囲まれた
領域は表示部を表す。表示部16はこの様に薄膜トランジ
スタとキヤパシタがマトリクス状に形成されている。
走査線11は走査回路にコンタクト部分17によつて接続
され、また、信号線12は、コンタクト部分18によつて信
号回路に接続される。これら走査回路と信号回路は、ア
クテイブマトリクス基板とは別にLSI等で構成され、基
板に接続する場合や、表示部16と同一基板上に形成され
る場合がある。また、電荷保持用キヤパシタ９は、液晶
層の容量10のみでは、電荷の保持が十分でない場合にこ
の容量10と並列して設ける電荷の保持特性を改善するも
のであり、表示部16の設計によつて必要である場合とそ
うでない場合がある。
され、また、信号線12は、コンタクト部分18によつて信
号回路に接続される。これら走査回路と信号回路は、ア
クテイブマトリクス基板とは別にLSI等で構成され、基
板に接続する場合や、表示部16と同一基板上に形成され
る場合がある。また、電荷保持用キヤパシタ９は、液晶
層の容量10のみでは、電荷の保持が十分でない場合にこ
の容量10と並列して設ける電荷の保持特性を改善するも
のであり、表示部16の設計によつて必要である場合とそ
うでない場合がある。
第１図に、第４図のコンタクト部18に対して本発明を
実施した例を示す。第１図（ａ）は、コンタクト部18、
第１図（ｂ）は表示部の１画素の薄膜トランジスタの断
面図を示す。
実施した例を示す。第１図（ａ）は、コンタクト部18、
第１図（ｂ）は表示部の１画素の薄膜トランジスタの断
面図を示す。
ガラス基板19の上に多結晶シリコン，アモルフアスシ
リコン等の半導体膜20をCVD法等によつて形成し、その
上に、ゲート絶縁膜21を形成し、ゲート電極22を自己整
合的に形成する。イオン打込み法などによりソース領域
23,ドレイン領域24を形成し、この様にしてコプレナー
型の薄鋳トランジスタを形成する。次に、インジウムス
ズ酸化物等の透明導電膜を全面に形成し、パターニング
して第４図の信号線12に相当する信号線25、及び画素電
極26を形成する。ここで信号線25は、ソース領域23に、
また画素電極26はドレイン領域24に接続されている。こ
の上に、SiO2などの絶縁膜をCVD法等によつて形成し、
層間絶縁膜27とする。層間絶縁膜27に対し、コンタクト
ホール28,29を開け、次にこの上に透明導電膜25と同じ
膜を形成し、この膜をパターニングして配線30、及び第
４図の走査線11に対応する走査線31を形成する。配線29
は、走査線と走査回路との接続に用いるための配線であ
り、また第４図の２層配線部13は、第７図において層間
絶縁膜27によつて信号線、走査線を絶縁分離する構造と
なつている。
リコン等の半導体膜20をCVD法等によつて形成し、その
上に、ゲート絶縁膜21を形成し、ゲート電極22を自己整
合的に形成する。イオン打込み法などによりソース領域
23,ドレイン領域24を形成し、この様にしてコプレナー
型の薄鋳トランジスタを形成する。次に、インジウムス
ズ酸化物等の透明導電膜を全面に形成し、パターニング
して第４図の信号線12に相当する信号線25、及び画素電
極26を形成する。ここで信号線25は、ソース領域23に、
また画素電極26はドレイン領域24に接続されている。こ
の上に、SiO2などの絶縁膜をCVD法等によつて形成し、
層間絶縁膜27とする。層間絶縁膜27に対し、コンタクト
ホール28,29を開け、次にこの上に透明導電膜25と同じ
膜を形成し、この膜をパターニングして配線30、及び第
４図の走査線11に対応する走査線31を形成する。配線29
は、走査線と走査回路との接続に用いるための配線であ
り、また第４図の２層配線部13は、第７図において層間
絶縁膜27によつて信号線、走査線を絶縁分離する構造と
なつている。
第１図において、層間絶縁膜27によつて信号線25が覆
われているため、これに信号電圧を印加するためにコン
タクトホール28によつて基板の表面に配線28を設け、信
号回路と接続してこのコンタクトホール28は、第４図の
コンタクト部18に相当する。ここで、配線30は、信号線
25と同じ膜を用いているため、コンタクトホール28にお
いてオーミツクに信号線25と接続される。従来、配線30
は、アルミなどの金属を用いていたが、これに比べ、本
方式では十分にコンタクト抵抗の小さい、良好なオーミ
ツクコンタクトが得られる。そのため動作の遅延などを
引き起こすことがない。
われているため、これに信号電圧を印加するためにコン
タクトホール28によつて基板の表面に配線28を設け、信
号回路と接続してこのコンタクトホール28は、第４図の
コンタクト部18に相当する。ここで、配線30は、信号線
25と同じ膜を用いているため、コンタクトホール28にお
いてオーミツクに信号線25と接続される。従来、配線30
は、アルミなどの金属を用いていたが、これに比べ、本
方式では十分にコンタクト抵抗の小さい、良好なオーミ
ツクコンタクトが得られる。そのため動作の遅延などを
引き起こすことがない。
また、本構造では、走査線，信号線ともに、透明導電
膜を用いている。従来、これらはアルミなどの金属を用
いていたが、この場合は、透過光が光によつて乱反射さ
れ、表示特性を低下させるという問題が生じるが本構造
では、これらが透明膜で形成されているため、その様な
問題はおこらない。
膜を用いている。従来、これらはアルミなどの金属を用
いていたが、この場合は、透過光が光によつて乱反射さ
れ、表示特性を低下させるという問題が生じるが本構造
では、これらが透明膜で形成されているため、その様な
問題はおこらない。
また、本実施例において、薄膜トランジスタの形成法
及び構造は第１図（ｂ）に示した例に限るものではな
く、たとえば、逆スタが構造等の薄膜トランジスタにお
いても、第１図（ａ）に示したコンタクト構造を持つ場
合において、同様に適用可能なものである。
及び構造は第１図（ｂ）に示した例に限るものではな
く、たとえば、逆スタが構造等の薄膜トランジスタにお
いても、第１図（ａ）に示したコンタクト構造を持つ場
合において、同様に適用可能なものである。
また、本実施例は、信号線が絶縁膜に覆われている場
合の実施例であるが、逆に、走査線が層間絶縁膜27によ
つて覆われている場合においても、本発明は走査線と走
査回路との第４図におけるコンタクト部17を第１図
（ａ）と同様の構造とすることによつて適用できる。
合の実施例であるが、逆に、走査線が層間絶縁膜27によ
つて覆われている場合においても、本発明は走査線と走
査回路との第４図におけるコンタクト部17を第１図
（ａ）と同様の構造とすることによつて適用できる。
第５図に、第１図のクロス部13に対して、本発明を実
施した例を示す。第５図（ａ）はクロス部13、第５図
（ｂ）は１画素の薄膜トランジスタのそれぞれ断面を示
す。
施した例を示す。第５図（ａ）はクロス部13、第５図
（ｂ）は１画素の薄膜トランジスタのそれぞれ断面を示
す。
薄膜トランジスタを第１図と同様に形成後、インジウ
ムスズ酸化物等の透明導電膜の配線32を形成する。この
上に、SiO2などの絶縁膜を用いて層間絶縁膜33を形成す
る。次にこの層間絶縁膜に対してコンタクトホール34,3
5を開口し、次にこの上に透明導電膜32と同じ透明導電
膜を形成後、パターニングを行つて、走査線36,信号線3
7,及び画素電極38を形成する。
ムスズ酸化物等の透明導電膜の配線32を形成する。この
上に、SiO2などの絶縁膜を用いて層間絶縁膜33を形成す
る。次にこの層間絶縁膜に対してコンタクトホール34,3
5を開口し、次にこの上に透明導電膜32と同じ透明導電
膜を形成後、パターニングを行つて、走査線36,信号線3
7,及び画素電極38を形成する。
第５図（ｂ）においては、走査線36と、信号線37が同
一平面内にある。そのため、第４図における走査線と信
号線とのクロス部13において、これらがシヨートしない
様に第５図（ａ）に示した２層配線を行う必要がある。
本図の配線32は、信号線37と同じ膜によつて形成されて
いるため、コンタクトホール34における、配線32と、信
号線37とのコンタクトはオーミツクとなり、動作の遅延
を引きおこすことがない。
一平面内にある。そのため、第４図における走査線と信
号線とのクロス部13において、これらがシヨートしない
様に第５図（ａ）に示した２層配線を行う必要がある。
本図の配線32は、信号線37と同じ膜によつて形成されて
いるため、コンタクトホール34における、配線32と、信
号線37とのコンタクトはオーミツクとなり、動作の遅延
を引きおこすことがない。
本実施例は、第４図のクロス部13における実施例であ
るが、表示部16と同一基板上に非線形素子として画素部
と同じ薄膜トランジスタによつて走査回路、及び信号回
路を形成する場合において、その回路の配線クロス部分
にも用いることができる。
るが、表示部16と同一基板上に非線形素子として画素部
と同じ薄膜トランジスタによつて走査回路、及び信号回
路を形成する場合において、その回路の配線クロス部分
にも用いることができる。
第６図は、第１図のコンタクト部15に関する参考例を
示す。第６図（ａ）は、コンタクト部、第６図（ｂ）
は、１画素における薄膜トランジスタ、及び電荷保持用
キヤパシタの断面図を示す。
示す。第６図（ａ）は、コンタクト部、第６図（ｂ）
は、１画素における薄膜トランジスタ、及び電荷保持用
キヤパシタの断面図を示す。
ガラス基板19の上に、第１図（ｂ）と同様にし薄膜ト
ランジスタを形成後、インジウムスズ酸化物等の透明導
電膜39を形成する。この上に、容量用絶縁膜40を形成
後、コンタクトホール41,43を形成して、その上に、透
明導電膜39と同じ透明導電膜を形成後、パターニングし
て配線42、及び画素電極38を形成する。
ランジスタを形成後、インジウムスズ酸化物等の透明導
電膜39を形成する。この上に、容量用絶縁膜40を形成
後、コンタクトホール41,43を形成して、その上に、透
明導電膜39と同じ透明導電膜を形成後、パターニングし
て配線42、及び画素電極38を形成する。
本図において、透明導電膜39のうち、44の部分と画素
電極38によつて、電荷保持用キヤパシタが形成されてい
る。44は、このキヤパシタの片方の電極であり、一定電
位とする共通電極となる。また、この透明導電膜39のう
ち、45の部分は、第４図の共通電極の配線14に対応して
いる。また配線42は、共通電極44に電圧を供給するため
の配線であり、この基板の外部に設けられた電源と接続
される。
電極38によつて、電荷保持用キヤパシタが形成されてい
る。44は、このキヤパシタの片方の電極であり、一定電
位とする共通電極となる。また、この透明導電膜39のう
ち、45の部分は、第４図の共通電極の配線14に対応して
いる。また配線42は、共通電極44に電圧を供給するため
の配線であり、この基板の外部に設けられた電源と接続
される。
本参考例において配線42と、透明導電膜39は同じ膜で
ある。よつてコンタクト部41において、安定かつ良好な
オーミツクコンタクトが得られ、動作の遅延をおこすこ
とがない。
ある。よつてコンタクト部41において、安定かつ良好な
オーミツクコンタクトが得られ、動作の遅延をおこすこ
とがない。
本発明によれば、アクティブマトリクス液晶表示装置
において、薄膜トランジスタのドレイン領域若しくはソ
ース領域に接続された電極と、その電極にコンタクトホ
ールを介して接続された電極との接続を安定かつ、すぐ
れたコンタクト特性を示すようにしたアクティブマトリ
クス液晶表示装置を提供することが出来る。
において、薄膜トランジスタのドレイン領域若しくはソ
ース領域に接続された電極と、その電極にコンタクトホ
ールを介して接続された電極との接続を安定かつ、すぐ
れたコンタクト特性を示すようにしたアクティブマトリ
クス液晶表示装置を提供することが出来る。
第１図はコンタクト部の断面図、第２図は従来技術の断
面図、第３図は透明導電膜と金属配線との電圧電流特性
図、第４図はアクテイブマトリクス基板の説明図、第５
図はクロス部を示す図、第６図はコンタクト部を示す図
である。 19……ガラス基板、25……信号線、27……層間絶縁膜、
28……コンタクトホール、30……配線、32……配線、33
……層間絶縁膜、34……コンタクトホール、37……信号
線、39……透明導電膜、40……容量用絶縁膜、41……コ
ンタクトホール、42……配線。
面図、第３図は透明導電膜と金属配線との電圧電流特性
図、第４図はアクテイブマトリクス基板の説明図、第５
図はクロス部を示す図、第６図はコンタクト部を示す図
である。 19……ガラス基板、25……信号線、27……層間絶縁膜、
28……コンタクトホール、30……配線、32……配線、33
……層間絶縁膜、34……コンタクトホール、37……信号
線、39……透明導電膜、40……容量用絶縁膜、41……コ
ンタクトホール、42……配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 隆 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 木村 悦子 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭62−39821（ＪＰ，Ａ) 特開 昭59−40582（ＪＰ，Ａ)
Claims (1)
- 【請求項１】一対の基板と、この一対の基板に挟持され
た液晶層と、前記一対の基板の一方には複数の薄膜トラ
ンジスタと、複数の電極とを有するアクティブマトリク
ス液晶表示装置であって、 前記複数の電極は、前記複数の薄膜トランジスタのドレ
イン領域若しくはソース領域に接続された少なくとも一
部がITO膜からなる第１の電極と、この第１の電極と接
続されるITO膜からなる第２の電極とを含み、 前記第１の電極と前記第２の電極との間に開口部を有す
る絶縁膜を有し、この絶縁膜の開口部を介し前記第１の
電極のITO膜で構成された部分と前記第２の電極とが接
続されることを特徴とするアクティブマトリクス液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18844988A JP3053093B2 (ja) | 1988-07-29 | 1988-07-29 | アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18844988A JP3053093B2 (ja) | 1988-07-29 | 1988-07-29 | アクティブマトリクス液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23210397A Division JP3233076B2 (ja) | 1997-08-28 | 1997-08-28 | アクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239128A JPH0239128A (ja) | 1990-02-08 |
| JP3053093B2 true JP3053093B2 (ja) | 2000-06-19 |
Family
ID=16223889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18844988A Expired - Lifetime JP3053093B2 (ja) | 1988-07-29 | 1988-07-29 | アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3053093B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| KR940015576A (ko) * | 1992-12-10 | 1994-07-21 | 이헌조 | 액정표시장치 제조방법 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| JP2014016631A (ja) * | 2013-09-05 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール及び電子機器 |
| JP6007216B2 (ja) * | 2014-08-25 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 表示装置、モジュール及び電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940582A (ja) * | 1982-08-30 | 1984-03-06 | Seiko Epson Corp | 半導体装置 |
| JP2773111B2 (ja) * | 1985-08-15 | 1998-07-09 | 凸版印刷株式会社 | 二層配線基板の製造方法 |
-
1988
- 1988-07-29 JP JP18844988A patent/JP3053093B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239128A (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246453B1 (en) | Electro-optical device | |
| US5990491A (en) | Active matrix device utilizing light shielding means for thin film transistors | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| EP2743984A2 (en) | Array substrate and the method for manufacturing the same, and liquid crystal display device | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| KR20000022736A (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| JP2756841B2 (ja) | 表示装置 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3233076B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH05323375A (ja) | 液晶表示装置 | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| JPS61173286A (ja) | 表示装置の製造方法 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JPH01102525A (ja) | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 | |
| JP3151209B2 (ja) | マトリクス型表示装置の製造方法 | |
| JPS613459A (ja) | アクテイブマトリクス表示装置の基板 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JPH0895085A (ja) | 半導体装置，半導体装置の製造方法，表示装置 | |
| KR100255930B1 (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |