KR20000022736A - 박막 트랜지스터 및 액정 표시 장치 - Google Patents

박막 트랜지스터 및 액정 표시 장치 Download PDF

Info

Publication number
KR20000022736A
KR20000022736A KR1019990034250A KR19990034250A KR20000022736A KR 20000022736 A KR20000022736 A KR 20000022736A KR 1019990034250 A KR1019990034250 A KR 1019990034250A KR 19990034250 A KR19990034250 A KR 19990034250A KR 20000022736 A KR20000022736 A KR 20000022736A
Authority
KR
South Korea
Prior art keywords
signal line
layer
film
insulating film
gate
Prior art date
Application number
KR1019990034250A
Other languages
English (en)
Other versions
KR100329585B1 (ko
Inventor
시마따요시노리
가와구찌마사오
이시바시히로시
나까따유끼노부
아까마쯔게이이찌
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20000022736A publication Critical patent/KR20000022736A/ko
Application granted granted Critical
Publication of KR100329585B1 publication Critical patent/KR100329585B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

액티브 매트릭스형의 액정 표시 장치에 이용되는 박막 트랜지스터에 있어서, 게이트 신호선, 소스 신호선, 및 드레인 인출 전극을 3층 구조로 한다. 즉, 이들 각 배선을, 하층에 티타늄막, 중간층에 알루미늄막, 상층에 질소를 함유한 티타늄막으로 이루어지는 구조로 한다. 게이트 절연막이나, 층간 절연막을 구성하는 질화실리콘막에 접하는 상층을, 질화실리콘막과의 밀착성이 우수한, 질소를 함유한 티타늄막으로 구성함으로써, 제조 공정에서의 막 박리 등을 억제할 수 있다. 또한, 알루미늄막의 하층에 티타늄막을 형성함으로써, 알루미늄막의 저저항화를 꾀할 수 있다.

Description

박막 트랜지스터 및 액정 표시 장치{THIN-FILM TRANSISTOR AND LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은, 예를 들면 액티브 매트릭스형의 액정 표시 장치에서의 스위칭 소자로서 이용되는 박막 트랜지스터, 및 이것을 구비한 액정 표시 장치에 관한 것이다.
종래, 네마틱 액정을 이용한 액정 표시 장치는, 시계나 전자 계산기등에 구비된 세그먼트형의 액정 표시 장치로서 널리 이용되고 있다. 최근에도, 박형, 경량, 저소비 전력등의 특징을 살리고, 워드 프로세서, 퍼스널 컴퓨터, 및 내비게이션 시스템등의 표시 수단으로서 보다 널리 그 시장을 확대하고 있다. 특히, TFT(Thin Film Transistor)등의 능동 소자를 스위칭 소자로서 이용하고, 화소를 매트릭스형으로 배치한 액티브 매트릭스형의 액정 표시 장치가 주목받고 있다.
이러한 액정 표시 장치는, 예를 들면 CRT(Cathode Ray Tube)와 비교하여, 두께(깊이)를 각별히 엷게 할 수 있는 것, 풀컬러화가 용이한 것, 소비 전력이 작은 것 등의 이점을 갖기 때문에, 노트형 또는 데스크탑형 퍼스널 컴퓨터의 표시 장치, 휴대 텔레비젼이나 공간 절약 텔레비젼, 디지탈 카메라나 디지탈 비디오 카메라의 표시 장치 등, 더욱 넓은 분야에서 그 수요가 넓어지고 있다.
액티브 매트릭스형 액정 표시 장치는, TFT에 의한 액티브 매트릭스 회로가 형성된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판에 대향하여 배치된, 공통 전극이 형성된 대향 기판과, 액티브 매트릭스 기판과 대향 기판사이에 협지된 액정층을 구비하고 있다. 이 액정층에 대해 인가하는 전압을 제어함에 따라 표시 동작이 행해진다.
액티브 매트릭스 기판 상에는, 복수의 화소 전극이 매트릭스형으로 형성되어 있다. 또한, 대향 기판 상에는 액정층을 통해 화소 전극에 대향하도록, 공통 전극이 형성되어 있고, 화소 전극과 공통 전극에 따라, 액정층에 전압이 인가된다. 또, 공통 전극은, 일반적으로 대향 기판의 대략 전면에 형성된 구성으로 되어 있다.
또한, 상기 화소 전극을 선택 구동하기 위한 스위칭 수단인 능동 소자로서, TFT가 상기 액티브 매트릭스 기판 상에 형성되고, 각 화소 전극에 접속되어 있다. 또한, 컬러 표시를 하기 위해, 대향 기판 또는 액티브 매트릭스 기판등에, 적색, 녹색, 청색 등의 컬러 필터층이 설치되어 있다.
상기 TFT에서의 게이트 전극에는 주사선이, 또한 소스 전극에는 계조 신호선이 각각 접속되어 있다. 상기 주사선을 통해 게이트 신호가 입력됨에 따라, TFT의 온/오프 상태가 제어된다. 또한, TFT가 온 상태시에, 상기 계조 신호선을 통해 데이타 신호가 화소 전극에 입력된다.
액티브 매트릭스 기판에서의 TFT의 구조는 다음과 같다. 투명 절연성 기판 상에, 게이트 전극, 및 주사선으로서의 게이트 신호선이 형성되어 있고, 게이트 전극상 및 그 밖의 투명 절연성 기판상을 덮도록 게이트 절연막이 형성되어 있다. 게이트 전극의 상측에서의 게이트 절연막의 상면에는, 반도체층이 형성되어 있고, 반도체층의 상면에는, 각각 소스 전극 및 드레인 전극이 되는 2개의 n+-Si층이 형성되어 있다. 2개의 n+-Si층의 상면에는, 각각 계조 신호선으로서의 소스 신호선 및 드레인 인출 전극이 형성되고, 이들 상면에는, 층간 절연막이 형성되어 있다. 그리고, 층간 절연막의 상면에, 화소 전극이 형성되어 있다.
액정 표시 장치를 대형화 또는 고해상도화하기 위해서는, 게이트 신호선이나 소스 신호선등의 배선을 낮은 저항을 갖는 재료로 구성해야 한다. 따라서, 게이트 신호선 및 소스 배선의 재료로는, 알루미늄과 같은 저저항으로 또한 가공하기 쉬운 금속이 널리 이용되고 있다.
그러나, 알루미늄에 의해 구성되는 배선은, 배선 형성 후에 행해진 열처리를 수반하는 공정에 따라, 힐록(hil1ocks)을 형성하는 경우가 있다. 이 힐록에 의해, 배선의 상층에 형성되어 있는 절연막 등이 뚫려, 누설 불량이 야기되게 된다.
이러한 힐록의 발생을 방지하는 구성으로서, 일본국 공개 특허 공보「특개평6-148683호 공보(공개일 1994년 5월 27일)」, 「특개평7-128676호 공보(공개일 1995년 5월 19일)」, 「특개평5-158072호 공보(공개일 1993년 6월 25일)」등에, 알루미늄보다 높은 융점을 구비한 금속을 알루미늄의 상층에 형성한 배선을 구비하는 구성이 개시되어 있다. 또한, 일본국 공개 특허 공보「특개평6-104437호 공보(공개일 1994년 4월 15일)」에는, 알루미늄의 표면을 양극 산화시킨 배선을 이용함에 따라 힐록을 방지하는 구성이 개시되고 있다.
또한, 일본국 공개 특허 공보「특개평9-153623호 공보(공개일 1997년 6월 10일)」에는, 알루미늄을 중간층으로 하여, 그 상층 및 하층에 고융점 금속막을 형성한 배선을 이용함에 따라, 힐록 및 보이드(voids)를 동시에 방지하는 구성이 개시되어 있다. 이와 같이, 알루미늄과 고융점 금속과의 적층 구조에 의해 힐록의 발생을 방지하는 것이 가능해지지만, 액정 표시 장치의 비용의 상승을 억제하기 위해서는, 제조 공정을 간략화시킬 필요가 있다. 그래서, 티타늄이나 몰리브덴과 같이, 알루미늄과 동시에 패터닝하는 것이 가능한 고융점 재료를 이용하는 것이 바람직하다.
특히 티타늄은 전기 부식에 강한 재료이므로, 액정 표시 장치에서 게이트 신호선을, 상층에 티타늄, 중간층에 알루미늄, 하층에 티타늄의 3층 구조로서 설치하는 구성도 제안되고 있다. 이 게이트 신호선의 상층에 게이트 절연막이 되는 질화실리콘막을 플라즈마 CVD(Chemical Vapor Deposition)법에 따라 성막하고, 또한 반도체막, 소스 전극, 소스 신호선을 형성해감에 따라, 액티브 매트릭스 기판이 형성된다.
그러나, 상기된 바와 같은 구성인 경우, 게이트 신호선의 상층의 티타늄막과, 이 티타늄막의 상층에 설치된 게이트 절연막으로서의 질화실리콘막은, 밀착성이 약하고, 그 후의 공정에서 막 박리를 야기하고, 수율을 저하시키는 경우가 있었다. 또한, 소스 신호선을 상기된 바와 같이 3층 구조로 한 경우에도, 소스 신호선 상에 형성되는 질화실리콘막으로 이루어지는 층간 절연막사이에서, 동일한 문제가 생기고 있었다.
본 발명의 목적은, 예를 들면 게이트 신호선과 그 상층에 형성된 질화실리콘막으로 구성되는 게이트 절연막과의 밀착성을 양호하게 하고, 염가로 안정된 성질의 박막 트랜지스터 및 이것을 구비한 액정 표시 장치를 제공하는 것에 있다.
상기된 목적을 달성하기 위해, 본 발명에 따른 박막 트랜지스터는, 게이트 신호선과, 상기 게이트 신호선 상에 형성된, 질화실리콘막으로 구성되는 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체층과, 소스 신호선 및/또는 드레인 인출 전극을 구비하고, 상기 게이트 신호선이, 상기 게이트 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 이 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하는 것을 특징으로 한다.
상기된 구성에 따르면, 게이트 신호선이, 게이트 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 이 제1층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하고 있으므로, 예를 들면 게이트 절연막과 접하는 부분에 설치된 층을 티타늄막으로 한 구성과 비교하여, 질화실리콘막과의 밀착성을 향상시킬 수 있다. 따라서, 제조 공정에서의 막 박리가 억제되므로, 수율이 양호하고, 성질의 안정성이 우수한 박막 트랜지스터를 제공할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터는, 게이트 신호선과, 상기 게이트 신호선 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체층과, 소스 신호선 및/또는 드레인 인출 전극과, 상기 소스 신호선 및/또는 드레인 인출 전극 위에 형성된, 질화실리콘막으로 구성되는 층간 절연막을 구비하고, 상기 소스 신호선 및/또는 드레인 인출 전극이, 상기 층간 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 이 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하는 것을 특징으로 한다.
상기된 구성에 따르면, 소스 신호선 및/또는 드레인 인출 전극이, 층간 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 이 제1 층밑에 설치된, 알루미늄을 포함하는 제2층을 구비하고 있으므로, 예를 들면 층간 절연막과 접하는 부분에 설치된 층을 티타늄막으로 한 구성과 비교하여, 질화실리콘막과의 밀착성을 향상시킬 수 있다. 따라서, 제조 공정에서의 막 박리가 억제되므로, 수율이 양호하고, 또한 안정성이 우수한 성질의 박막 트랜지스터를 제공할 수 있다.
또한, 본 발명에 따른 액정 표시 장치는, 복수의 박막 트랜지스터가 형성된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판사이에 간극을 두고 대향하여 배치되는 대향 기판과, 상기 액티브 매트릭스 기판과 상기 대향 기판과의 간극에 협지된 액정층을 구비하고, 상기 박막 트랜지스터가, 게이트 신호선과, 상기 게이트 신호선 상에 형성된, 질화실리콘막으로 구성되는 게이트 절연막과, 상기 게이트 절연막상에 형성된 반도체층과, 소스 신호선 및/또는 드레인 인출 전극을 구비하고, 상기 게이트 신호선이, 상기 게이트 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 이 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하는 것을 특징으로 한다.
상기된 구성에 따르면, 게이트 신호선이, 게이트 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 이 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비한 박막 트랜지스터를 구비하고 있으므로, 예를 들면 게이트 절연막과 접하는 부분에 설치된 층을 티타늄막으로 한 박막 트랜지스터와 비교하여, 질화실리콘막과의 밀착성을 향상시킬 수 있다. 따라서, 제조 공정에서의 막 박리가 억제되므로, 수율이 양호하고, 또한 염가로 성능이 우수한 액정 표시 장치를 제공할 수 있다.
또한, 본 발명에 따른 액정 표시 장치는, 복수의 박막 트랜지스터가 형성된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판사이에 간극을 두고 대향하여 배치되는 대향 기판과, 상기 액티브 매트릭스 기판과 상기 대향 기판과의 간극에 협지된 액정층을 구비하고, 상기 박막 트랜지스터가, 게이트 신호선과, 상기 게이트 신호선 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체층과, 소스 신호선 및/또는 드레인 인출 전극과, 상기 소스 신호선 및/또는 드레인 인출 전극 위에 형성된, 질화실리콘막으로 구성되는 층간 절연막을 구비하고, 상기 소스 신호선 및/또는 드레인 인출 전극이, 상기 층간 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 이 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하는 것을 특징으로 한다.
상기된 구성에 따르면, 소스 신호선 및/또는 드레인 인출 전극이, 층간 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 이 제1 층에 밑에 설치된, 알루미늄을 포함하는 제2 층을 구비한 박막 트랜지스터를 구비하고 있으므로, 예를 들면 층간 절연막과 접하는 부분에 설치된 층을 티타늄막으로 한 박막 트랜지스터와 비교하여, 질화실리콘막과의 밀착성을 향상시킬 수 있다. 따라서, 제조 공정에서의 막 박리가 억제되므로, 수율이 양호하고, 또한 염가로 성능이 우수한 액정 표시 장치를 제공할 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타낸 기재에 의해 충분히 알 수 있는 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음 설명으로 명백해질 것이다.
도 1은 본 발명의 일실시예에 따른 액정 표시 장치에 구비된 액티브 매트릭스 기판의 개략 구성을 나타내는 단면도.
도 2는 상기 액티브 매트릭스 기판의 개략 구성을 나타내는 회로도.
도 3은 상기 액티브 매트릭스 기판의 일부를 상측에서 보았을 때의 평면도.
도 4는 티타늄에 질소 도핑하는 경우, 질소 분압과 비저항과의 관계를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1 : 화소 전극
2 : TFT
3 : 게이트 신호선
4 : 계조 신호선
5 : 투면 절연성 기판
6 : 반도체층
7 : 소스 전극
8 : 드레인 전극
9 : 드레인 인출 전극
10 : 층간 절연막
11 : 게이트 절연막
본 발명의 실시의 일형태에 대해 도 1 내지 도 4에 기초하여 설명하면, 이하와 같다.
본 실시예에 따른 액정 표시 장치는, TFT에 의한 액티브 매트릭스 회로가 형성된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판에 대향하여 배치된, 공통 전극이 형성된 대향 기판과, 액티브 매트릭스 기판과 대향 기판사이에 협지된 액정층을 구비하고 있다. 이 액정층에 대해 인가하는 전압을 제어함으로써 표시 동작이 행해진다.
도 2는, 상기 액티브 매트릭스 기판에서의 액티브 매트릭스 회로의 일례의 개략을 나타낸 회로도이다. 상기 액티브 매트릭스 기판 상에는, 복수의 화소 전극(1)···이 매트릭스형으로 형성되어 있다. 이 화소 전극(1)···은 통상 행방향 및 열방향으로 각각 수백이상씩 나열되어 형성된다.
또한, 도시하지 않은 대향 기판 상에는, 액정층을 통해 화소 전극(1)···에 대향하도록, 공통 전극(도시하지 않음)이 형성되어 있고, 화소 전극(1)···과 공통 전극에 따라, 액정층에 전압이 인가된다. 또, 공통 전극은, 일반적으로 대향 기판의 대략 전면에 형성된 구성으로 되어 있다.
또한, 상기 화소 전극(1)···을 선택 구동하기 위한 스위칭 수단인 능동 소자로서, TFT(2)···가, 상기 액티브 매트릭스 기판 상에 형성되고, 화소 전극(1)···에 접속되어 있다. 또한, 컬러 표시를 행하기 위해, 대향 기판 또는 액티브 매트릭스 기판등에, 적색, 녹색, 청색등의 컬러 필터층(도시하지 않음)이 설치된다.
상기 TFT(2)···에서의 게이트 전극에는 주사선(3)···이, 또한 소스 전극에는 계조 신호선(4)···이 각각 접속되어 있다. 주사선(3)···과 계조 신호선(4)···은, 매트릭스형으로 배열된 화소 전극(1)···의 주위를 통해, 상호 직교하도록 배치되어 있다. 상기 주사선(3)···을 통해 게이트 신호가 입력됨에 따라, TFT(2)···의 온/오프 상태가 제어된다. 또한, TFT(2)···가 온 상태시에, 상기 계조 신호선(4)···을 통해, 데이타 신호가 화소 전극(1)···에 입력된다. 또, 주사선(3)···의 단부에는, 스캐닝 신호 입력 단자(3a)···가 접속되고, 계조 신호선(4)···의 단부에는, 데이타 신호 입력 단자(4a)···가 접속되어 있다.
도 3은, 상기 액티브 매트릭스 기판의 표면의 일부를 확대하여 도시한 평면도이다. 도 3에 도시된 바와 같이 상호 평행해지도록 설치된 주사선(3)···과, 이들 주사선(3)···에 수직이 되는 방향에서, 상호 평행해지도록 설치된 계조 신호선(4)···으로 둘러싸인 영역 내에, 화소 전극(1)··· 및 TFT(2)···가 형성되어 있다.
도 1은, 도 3의 A-A'선에서의 단면도이고, TFT(2)의 단면 구조를 나타내고 있다. 도 1에 도시된 바와 같이, 투명 절연성 기판(5) 상에, TFT(2)의 게이트 전극도 겸한, 주사선으로서의 게이트 신호선(3)이 형성되어 있고, 게이트 신호선(3) 상 및 그 밖의 투명 절연성 기판(5) 상을 덮도록 게이트 절연막(11)이 형성되어 있다. 게이트 신호선(3)의 상측에서의 게이트 절연막(11)의 상면에는, 반도체층(6)이 형성되고, 반도체층(6)의 상면에는, n+-Si층으로 이루어지는 소스 전극(7) 및 드레인 전극(8)이 형성되어 있다. 소스 전극(7) 및 드레인 전극(8)의 상면에는, 각각 계조 신호선으로서의 소스 신호선(4) 및 드레인 인출 전극(9)이 형성되고, 이들 상면에는 층간 절연막(10)이 형성되어 있다. 그리고, 층간 절연막(10) 상면에, 화소 전극(1)이 형성되어 있다.
본 실시예에서 게이트 신호선(3)은, 도 1에 도시된 바와 같이 게이트 신호선 하층부(3a), 게이트 신호선 중간층부(3b), 및 게이트 신호선 상층부(3c)로 이루어지는 3층 구조로 되어 있다. 마찬가지로, 소스 신호선(4), 및 드레인 인출 전극(9)도, 각각 소스 신호선 하층부(4a), 소스 신호선 중간층부(4b), 소스 신호선 상층부(4c), 및 인출 전극 하층부(9a), 인출 전극 중간층부(9b), 인출 전극 상층부(9c)로 이루어지는 3층 구조로 되어 있다. 그리고, 게이트 신호선 하층부(3a), 소스 신호선 하층부(4a), 및 인출 전극 하층부(9a)는 티타늄으로 구성되고, 게이트 신호선 중간층부(3b), 소스 신호선 중간층부(4b), 및 인출 전극 중간층부(9b)는 알루미늄으로 구성되며, 게이트 신호선 상층부(3c), 소스 신호선 상층부(4c), 및 인출 전극 상층부(9c)는 질소를 함유한 티타늄으로 각각 구성되어 있다.
이러한 액티브 매트릭스 기판은, 아래와 같이 형성된다. 우선, 투명 절연성 기판(5) 상에, 스퍼터법(sputtering)을 이용하여, 게이트 신호선 하층부(3a)로서 티타늄막을 30㎚, 다음에 게이트 신호선 중간층부(3b)로서 알루미늄막을 100㎚, 그 다음에 게이트 신호선 상층부(3c)로서 질소를 함유한 티타늄막을 50㎚을 적층시킨다. 그 후, 이들 게이트 신호선 하층부(3a), 게이트 신호선 중간층부(3b), 및 게이트 신호선 상층부(3c)에 대해, 게이트 전극 및 게이트 신호선(3)의 형상이 되도록, 포토리소그래피·드라이 에칭에 의해 패터닝을 행한다.
이어서, 게이트 신호선(3)이 형성된 투명 절연성 기판(5) 상에, 게이트 절연막(11)으로서, 질화실리콘막을 400㎚, 반도체층(6)으로서, 비정질 실리콘층을 130㎚, 소스 전극(7) 및 드레인 전극(8)으로서 n+-Si층을 40㎚를 각각 이 순서대로, 플라즈마 CVD 법에 따라 연속 성막한다. 그 후, 포트리소그래피·드라이 에칭에 의해, 반도체층(6), 소스 전극(7), 및 드레인 전극(8)의 패터닝을 행한다.
이어서, 소스 전극(7), 드레인 전극(8), 및 게이트 절연막(11)의 상층에, 소스 신호선 하층부(4a) 및 인출 전극 하층부(9a)로서 티타늄막을 30㎚, 소스 신호선 중간층부(4b) 및 인출 전극 중간층부(9b)로서 알루미늄막을 100㎚, 소스 신호선 상층부(4c) 및 인출 전극 상층부(9c)로서 질소를 함유한 티타늄막을 50㎚을 각각 이 순서대로, 플라즈마 CVD 법에 따른 스퍼터링에 의해 연속 성막한다. 그 후, 포트리소그래피·드라이 에칭에 의해, 소스 신호선(4), 및 드레인 인출 전극(9)의 패터닝을 행한다.
그 후, 층간 절연막(10)으로서, 질화실리콘막을 플라즈마 CVD 법에 따라 300㎚ 성막한다. 그리고, 이 층간 절연막(10)에 대해, 드레인 인출 전극(9)과 화소 전극(1)을 전기적으로 접속하기 위한 컨택트 홀을 형성하고, 그 후 화소 전극(1)으로서, ITO(Indium Tin Oxide)로 이루어지는 투명 도전막을 스퍼터법에 따라 100㎚ 성막하고, 패터닝을 행한다.
상기된 바와 같이, 본 실시예에서는 질화실리콘막으로 이루어지는 게이트 절연막(11)의 하층에, 질소를 함유하는 티타늄막으로 이루어지는 게이트 신호선 상층부(3c)가 배치되고, 그 하층에 알루미늄막으로 이루어지는 게이트 신호선 중간층부(3b)가 배치된 구성으로 되어 있다. 이에 따라, 게이트 신호선(3)의 상층 표면의 자연 산화를 방지할 수 있음과 동시에, 질화실리콘막으로 이루어지는 게이트 절연막(11)과의 밀착성을 향상시킬 수 있다. 따라서, 경년 열화를 최소한으로 함과 동시에, 제조 공정에서의 막 박리를 억제함에 따른 수율의 향상을 실현하는 것이 가능해지고, 염가로 또한 표시 품위가 우수한 액정 표시 장치를 제공할 수 있다.
여기서, 게이트 신호선 상층부(3c)로서의 질소를 함유하는 티타늄막을 반응성 스퍼터법에 따라 실제로 성막을 행했을 때에, 질소 분압비를 파라메터로서 변화시켰을 때의, 비저항, 및 질화실리콘막에 대한 밀착성의 변화에 대해, 표 1을 참조하면서 설명한다. 또, 성막은 스퍼터 조건으로 하여 기판 온도를 150℃, 가스압을 0.8Pa, 투입 전력 30㎾를 기초로 행하였다.
질소 분압비 비저항(μΩ㎝) 질화 실리콘막에 대한 밀착성
0% 56 ×
20% 80 ×
40% 135 △
60% 499 ○
80% 417 ○
표 1에 나타낸 바와 같이, TiN의 비저항은, 질소 분압비를 올림에 따라 상승하고, 질소 분압비 60% 이상에서 포화하고 있다. 또한, 질화실리콘막에 대한 밀착성은, 질소 분압비 40%를 넘으면 약간 양호해지고, 질소 분압비 60% 이상에서 충분히 양호하게 되었다. 이상의 결과로부터, 질소 분압비를 너무 올리면 성막 속도가 저하한다는 것을 고려하면, 질소 분압비 60%로부터 80% 사이에서 성막을 행하면, 생산효율이 양호하고, 또한 질화실리콘막과의 양호한 밀착성을 구비한 질소를 함유하는 티타늄막을 성막할 수 있다.
도 4는, Ti에 질소 도핑하는 경우의 질소 분압과 비저항의 관계를 나타내는 그래프이다. 도 4에 도시된 바와 같이, TiN의 비저항이 170μΩ㎝ 이상이면 질화실리콘막과의 밀착성이 향상되고, 200μΩ㎝ 이상이면 안정되어 질화실리콘막과의 밀착성이 양호해진다.
이어서, 게이트 신호선 중간층부(3b) 및 게이트 신호선 하층부(3a)에 대해 설명한다. 게이트 신호선 중간층부(3b)로서의 알루미늄층의 하층에, 게이트 신호선 하층부(3a)로서의 티타늄층을 형성한 경우, Ti 위에 형성되는 Al은 <100> 배향이 되고, 저저항의 배선을 얻을 수 있다. 또한, Ti는 TiN에 비교하여 성막 속도가 빠르기 때문에, 상기된 게이트 신호선(3)과 마찬가지로, TiN/Al/Ti 구조로 되어 있는 배선은, TiN/Al/TiN 구조의 배선을 형성하는 것보다도 박막 형성 시간을 단축할 수 있다.
또한, 상기된 바와 같이 소스 신호선(4) 및 드레인 인출 전극(9)도, 게이트 신호선(3)과 동일한 3층 구조로 함에 따라, 질화실리콘막으로 이루어지는 층간 절연막(10)과의 밀착성을 양호하게 하고 있다.
이상과 같이, 본 실시예에 따른 박막 트랜지스터는, 게이트 절연막 및/또는 층간 절연막으로서 형성한 질화실리콘막의 하층에 위치하는 게이트 신호선 및/또는 소스 신호선을, 상층에 질소를 함유하는 티타늄막, 그 하층에 알루미늄막으로 이루어지는 적층 구조로 되어 있다. 이에 따라, 상층을 티타늄막으로 한 구성과 비교하여, 질화실리콘막과의 밀착성이 향상하고, 그 후의 공정에서의 막 박리를 방지할 수 있다. 따라서, 수율이 양호하고, 성질의 안정성이 우수한 박막 트랜지스터를 제공할 수 있다. 또한, 이러한 박막 트랜지스터를 액정 표시 장치에 적용함으로써, 염가로 또한 표시 품위가 우수한 액정 표시 장치를 제공할 수 있다.
또한, 상기된 알루미늄막의 하층에 티타늄막을 설치한 구성으로 함에 따라, 게이트 신호선 및/또는 소스 신호선을 저저항의 배선으로 할 수 있다. 또한, 티타늄막은, 질소를 함유하는 티타늄막과 비교하여 성막 속도가 빠르므로, 상기된 바와 같이, TiN/Al/Ti 구조로 되어 있는 배선은, TiN/Al/TiN 구조의 배선을 형성하는 것보다도 박막 형성 시간을 단축할 수 있다.
또, 상기된 구성으로는 게이트 신호선 중간층부(3b), 소스 신호선 중간층부(4b), 및 인출 전극 중간층부(9b)로서, 알루미늄막을 이용하고 있지만, 더욱 신뢰성을 향상시킬 목적으로, 알루미늄을 주체로 한 알루미늄 합금막을 이용해도 좋다.
또한, 상기된 구성으로는 게이트 신호선 하층부(3a), 소스 신호선 하층부(4a), 및 인출 전극 하층부(9a)로서, 티타늄막을 이용하고 있지만, 티타늄막의 성막 조건의 공통화를 꾀할 목적으로, 게이트 신호선 상층부(3c), 소스 신호선 상층부(4c), 및 인출 전극 상층부(9c)와 동일한, 질소를 함유하는 티타늄막을 이용해도 좋다.
또한, 상기된 구성에서는 게이트 신호선(3), 소스 신호선(4), 및 드레인 인출 전극(9)을, 게이트 절연막(11) 또는 층간 절연막(10)과의 밀착성을 양호로 할 목적으로 상기된 바와 같은 3층 구조의 적층막으로 이루어져 있지만, 게이트 신호선(3)과, 소스 신호선(4) 및 드레인 인출 전극(9) 중 어느 한쪽을, 탄탈이나 크롬등의 다른 금속의 단층막으로 형성해도 좋다.
이상과 같이, 본 실시예에 따른 박막 트랜지스터는 게이트 신호선과, 상기 게이트 신호선 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체층, 소스 신호선 및 드레인 인출 전극을 구비한 박막 트랜지스터에서, 상기 게이트 신호선이 알루미늄막 또는 알루미늄을 주체로 한 알루미늄 합금막으로 이루어지고, 상기 게이트 절연막이 질화실리콘막으로 이루어지고, 상기 게이트 신호선과 상기 게이트 절연막사이에 각각의 막과 접하도록, 질소를 함유하는 비저항 200μΩ㎝ 이상의 티타늄막이 형성되어 있는 구성으로 해도 좋다.
또한, 본 실시예에 따른 박막 트랜지스터는, 게이트 신호선과, 상기 게이트 신호선 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체층, 소스 신호선 및 드레인 인출 전극과, 상기 소스 신호선 상에 형성된 층간 절연막을 구비한 박막 트랜지스터에서, 상기 소스 신호선이 알루미늄막 또는 알루미늄을 주체로 한 알루미늄 합금막으로 이루어지고, 상기 층간 절연막이 질화실리콘막으로 이루어지고, 상기 소스 신호선과 상기 층간 절연막사이에, 각각의 막과 접하도록, 질소를 함유하는 비저항 200μΩ㎝ 이상의 티타늄막이 형성되어 있는 구성으로 해도 좋다.
또한, 상기 알루미늄막 또는 알루미늄을 주체로 한 알루미늄 합금막밑에 티타늄막을 형성하는 구성해도 된다.
또한, 본 실시예에 따른 액정 표시 장치는, 게이트 신호선과, 상기 게이트 신호선 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체층, 소스 신호선 및 드레인 인출 전극을 구비한 박막 트랜지스터를 구비한 액정 표시 장치에서, 상기 게이트 신호선이 알루미늄막 또는 알루미늄을 주체로 한 알루미늄 합금막으로 이루어지고, 상기 게이트 절연막이 질화실리콘막으로 이루어지고, 상기 게이트 신호선과 상기 게이트 절연막사이에, 각각의 막과 접하도록, 질소를 함유하는 비저항 200μΩ㎝ 이상의 티타늄막이 형성되어 있는 구성으로 해도 좋다.
또한, 본 실시예에 따른 액정 표시 장치는, 게이트 신호선과, 상기 게이트 신호선 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체층, 소스 신호선 및 드레인 인출 전극과, 상기 소스 신호선 상에 형성된 층간 절연막을 구비한 박막 트랜지스터를 구비한 액정 표시 장치에서, 상기 소스 신호선이 알루미늄막 또는 알루미늄을 주체로 한 알루미늄 합금막으로 이루어지고, 상기 층간 절연막이 질화실리콘막으로 이루어지고, 상기 소스 신호선과 상기 층간 절연막사이에, 각각의 막과 접하도록, 질소를 함유하는 비저항 200μΩ㎝ 이상의 티타늄막이 형성되어 있는 구성으로 해도 좋다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시 양태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 밝히는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되야 되는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위 내에서, 여러가지로 변경하여 실시할 수 있는 것이다.
본 발명에 따르면, 게이트 절연막 및/또는 층간 절연막으로서 형성한 질화실리콘막의 하층에 위치하는 게이트 신호선 및/또는 소스 신호선을, 상층에 질소를 함유하는 티타늄막, 그 하층에 알루미늄막으로 이루어지는 적층 구조로 함으로써, 질화실리콘막과의 밀착성이 향상하고, 그 후의 공정에서의 막 박리를 방지할 수 있다. 따라서, 수율이 양호하고, 성질의 안정성이 우수한 박막 트랜지스터를 제공할 수 있다. 또한, 이러한 박막 트랜지스터를 액정 표시 장치에 적용함으로써, 염가로 또한 표시 품위가 우수한 액정 표시 장치를 제공할 수 있다.

Claims (16)

  1. 게이트 신호선,
    상기 게이트 신호선 상에 형성된, 질화실리콘막으로 구성되는 게이트 절연막,
    상기 게이트 절연막 상에 형성된 반도체층, 및
    소스 신호선 및/또는 드레인 인출 전극
    을 구비하고,
    상기 게이트 신호선은 상기 게이트 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층과, 상기 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 제1 층을 구성하는 질소를 함유하는 티타늄막은 비저항이 200μΩ㎝ 이상인 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 제2 층은 알루미늄을 주체로 한 알루미늄 합금막으로 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 게이트 신호선은 상기 제2 층밑에 티타늄막으로 구성되는 제3 층을 더 구비하는 것을 특징으로 하는 박막 트랜지스터.
  5. 게이트 신호선,
    상기 게이트 신호선 상에 형성된 게이트 절연막,
    상기 게이트 절연막 상에 형성된 반도체층,
    소스 신호선 및/또는 드레인 인출 전극, 및
    상기 소스 신호선 및/또는 드레인 인출 전극 위에 형성된, 질화실리콘막으로 구성되는 층간 절연막
    을 구비하고,
    상기 소스 신호선 및/또는 드레인 인출 전극은 상기 층간 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층, 및 상기 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  6. 제5항에 있어서,
    상기 제1 층을 구성하는 질소를 함유하는 티타늄막은 비저항이 200μΩ㎝ 이상인 것을 특징으로 하는 박막 트랜지스터.
  7. 제5항에 있어서,
    상기 제2 층은 알루미늄을 주체로 한 알루미늄 합금막으로 구성되는 것을 특징으로 하는 박막 트랜지스터.
  8. 제5항에 있어서,
    상기 소스 신호선 및/또는 드레인 인출 전극은 상기 제2 층밑에 티타늄막으로 구성되는 제3 층을 더 구비하는 것을 특징으로 하는 박막 트랜지스터.
  9. 복수의 박막 트랜지스터가 형성된 액티브 매트릭스 기판,
    상기 액티브 매트릭스 기판과의 사이에 간극을 두고 대향하여 배치되는 대향 기판,
    상기 액티브 매트릭스 기판과 상기 대향 기판과의 간극에 협지된 액정층
    을 구비하고,
    상기 박막 트랜지스터는,
    게이트 신호선,
    상기 게이트 신호선상에 형성된, 질화실리콘막으로 구성되는 게이트 절연막,
    상기 게이트 절연막 상에 형성된 반도체층,
    소스 신호선 및/또는 드레인 인출 전극
    을 구비하며,
    상기 게이트 신호선은 상기 게이트 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층, 및 상기 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하는 것을 특징으로 하는 액정 표시 장치.
  10. 제9항에 있어서,
    상기 제1 층을 구성하는 질소를 함유하는 티타늄막은 비저항이 200μΩ㎝ 이상인 것을 특징으로 하는 액정 트랜지스터.
  11. 제9항에 있어서,
    상기 제2 층은 알루미늄을 주체로 한 알루미늄 합금막으로 구성되는 것을 특징으로 하는 액정 표시 장치.
  12. 제9항에 있어서,
    상기 게이트 신호선은 상기 제2 층밑에 티타늄막으로 구성되는 제3 층을 더 구비하는 것을 특징으로 하는 액정 표시 장치.
  13. 복수의 박막 트랜지스터가 형성된 액티브 매트릭스 기판,
    상기 액티브 매트릭스 기판과의 사이에 간극을 두고 대향하여 배치되는 대향 기판, 및
    상기 액티브 매트릭스 기판과 상기 대향 기판과의 간극에 협지된 액정층을 구비하고,
    상기 박막 트랜지스터는,
    게이트 신호선,
    상기 게이트 신호선 상에 형성된 게이트 절연막,
    상기 게이트 절연막 상에 형성된 반도체층,
    소스 신호선 및/또는 드레인 인출 전극, 및
    상기 소스 신호선 및/또는 드레인 인출 전극 위에 형성된, 질화실리콘막으로 구성되는 층간 절연막
    을 구비하며,
    상기 소스 신호선 및/또는 드레인 인출 전극은 상기 층간 절연막과 접하는 부분에 설치된, 질소를 함유하는 티타늄막으로 구성되는 제1 층, 및 상기 제1 층밑에 설치된, 알루미늄을 포함하는 제2 층을 구비하는 것을 특징으로 하는 액정 표시 장치.
  14. 제13항에 있어서,
    상기 제1 층을 구성하는 질소를 함유하는 티타늄막은 비저항이 200μΩ㎝ 이상인 것을 특징으로 하는 액정 표시 장치.
  15. 제13항에 있어서,
    상기 제2 층은 알루미늄을 주체로 한 알루미늄 합금막으로 구성되는 것을 특징으로 하는 액정 표시 장치.
  16. 제13항에 있어서,
    상기 소스 신호선 및/또는 드레인 인출 전극은 상기 제2 층밑에 티타늄막으로 구성되는 제3 층을 더 구비하는 것을 특징으로 하는 액정 표시 장치.
KR1019990034250A 1998-09-03 1999-08-19 박막 트랜지스터 및 액정 표시 장치 KR100329585B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-249277 1998-09-03
JP24927798A JP3403949B2 (ja) 1998-09-03 1998-09-03 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR20000022736A true KR20000022736A (ko) 2000-04-25
KR100329585B1 KR100329585B1 (ko) 2002-03-23

Family

ID=17190578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990034250A KR100329585B1 (ko) 1998-09-03 1999-08-19 박막 트랜지스터 및 액정 표시 장치

Country Status (4)

Country Link
US (2) US6448578B1 (ko)
JP (1) JP3403949B2 (ko)
KR (1) KR100329585B1 (ko)
TW (1) TW505806B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570577B1 (ko) * 2000-12-28 2006-04-13 엔이씨 엘씨디 테크놀로지스, 엘티디. 액티브 매트릭스 어드레싱 액정 표시 장치
KR100792982B1 (ko) * 2000-03-30 2008-01-08 미츠비시덴키 가부시키가이샤 전기광학소자의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100825317B1 (ko) * 2001-12-31 2008-04-28 엘지디스플레이 주식회사 유기전계발광소자
JP4038485B2 (ja) 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005057240A (ja) 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
CN1914737B (zh) * 2003-11-14 2010-06-16 株式会社半导体能源研究所 半导体元件及其制造方法和液晶显示器及其制造方法
US7598129B2 (en) * 2003-11-14 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP5176217B2 (ja) * 2011-06-02 2013-04-03 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP5411236B2 (ja) * 2011-11-15 2014-02-12 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2024008438A (ja) * 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP2775909B2 (ja) 1989-10-20 1998-07-16 富士通株式会社 薄膜トランジスタマトリクス及びその製造方法
JP3245613B2 (ja) 1991-11-15 2002-01-15 カシオ計算機株式会社 薄膜素子の製造方法
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5912979A (en) * 1990-11-02 1999-06-15 Bell & Howell Mail Processing Systems Co. Method and apparatus for object surveillance along a transport path
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH06275559A (ja) 1993-03-24 1994-09-30 Toshiba Corp 半導体装置の製造方法
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH08248442A (ja) 1995-03-13 1996-09-27 Toshiba Corp 液晶表示装置
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR100190023B1 (ko) 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JPH09265114A (ja) 1996-03-28 1997-10-07 Canon Inc 液晶表示装置
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JPH10197891A (ja) 1997-01-10 1998-07-31 Toshiba Electron Eng Corp 液晶表示素子
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792982B1 (ko) * 2000-03-30 2008-01-08 미츠비시덴키 가부시키가이샤 전기광학소자의 제조방법
KR100570577B1 (ko) * 2000-12-28 2006-04-13 엔이씨 엘씨디 테크놀로지스, 엘티디. 액티브 매트릭스 어드레싱 액정 표시 장치
KR100725566B1 (ko) * 2000-12-28 2007-06-08 엔이씨 엘씨디 테크놀로지스, 엘티디. 액티브 매트릭스 어드레싱 액정 표시 장치
US7663146B2 (en) 2000-12-28 2010-02-16 Nec Lcd Technologies, Ltd. Active matrix addressing liquid-crystal display device

Also Published As

Publication number Publication date
US6448578B1 (en) 2002-09-10
KR100329585B1 (ko) 2002-03-23
JP2000081632A (ja) 2000-03-21
JP3403949B2 (ja) 2003-05-06
US20020190334A1 (en) 2002-12-19
TW505806B (en) 2002-10-11
US6744070B2 (en) 2004-06-01

Similar Documents

Publication Publication Date Title
US5231039A (en) Method of fabricating a liquid crystal display device
KR100329585B1 (ko) 박막 트랜지스터 및 액정 표시 장치
EP0329887B1 (en) Liquid crystal display device
JPH1031235A (ja) 液晶表示装置
JP2002006773A (ja) アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
US6049365A (en) Liquid crystal displaying apparatus with a converter not exposed to liquid crystal
JP2005062802A (ja) 薄膜トランジスタアレイ基板の製法
JPH061314B2 (ja) 薄膜トランジスタアレイ
JP2625585B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
JPH04257826A (ja) アクティブマトリクス基板の製造方法
JP3819590B2 (ja) 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置
JPH0713180A (ja) 液晶表示装置
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP3167817B2 (ja) アクティブマトリックス型液晶表示装置
JP3085305B2 (ja) 液晶表示装置の製造方法
JP3169322B2 (ja) アクティブマトリクス基板およびその製造方法
JP2006126255A (ja) 電気光学装置、液晶表示装置及びそれらの製造方法
KR100361624B1 (ko) 액정표시장치
KR20020092719A (ko) 액정표시소자용 어레이기판 및 그 제조방법
JP2002122883A (ja) 液晶表示装置の製造方法
JPH0675143B2 (ja) アクティブマトリクス基板
JPH0340511B2 (ko)
JPH06252171A (ja) アクティブマトリクスパネルの製造方法
JP2895698B2 (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee