JP2002122883A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2002122883A JP2002122883A JP2000316617A JP2000316617A JP2002122883A JP 2002122883 A JP2002122883 A JP 2002122883A JP 2000316617 A JP2000316617 A JP 2000316617A JP 2000316617 A JP2000316617 A JP 2000316617A JP 2002122883 A JP2002122883 A JP 2002122883A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- liquid crystal
- dielectric layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】本発明は、薄膜トランジスタを備えた液晶表示
装置の製造方法に関し、表示輝度の高い高品質の超高精
細表示が得られる液晶表示装置の製造方法を提供するこ
とを目的とする。 【解決手段】蓄積容量配線６及び画素電極２８の間に誘
電体層７を挟んで構成される蓄積容量を透明ガラス基板
２上に形成する液晶表示装置の製造方法において、全面
に金属層と誘電体形成層とを連続成膜する工程と、金属
層と誘電体形成層とをほぼ同一形状にパターニングして
蓄積容量配線６と誘電体層７とを形成する工程と、画素
電極２８を誘電体層７に直接接続して形成する工程とを
有するように構成する。
装置の製造方法に関し、表示輝度の高い高品質の超高精
細表示が得られる液晶表示装置の製造方法を提供するこ
とを目的とする。 【解決手段】蓄積容量配線６及び画素電極２８の間に誘
電体層７を挟んで構成される蓄積容量を透明ガラス基板
２上に形成する液晶表示装置の製造方法において、全面
に金属層と誘電体形成層とを連続成膜する工程と、金属
層と誘電体形成層とをほぼ同一形状にパターニングして
蓄積容量配線６と誘電体層７とを形成する工程と、画素
電極２８を誘電体層７に直接接続して形成する工程とを
有するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
を備えた液晶表示装置の製造方法に関する。
を備えた液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置の高精細化に伴い、
小型化した各画素内の遮光領域を狭くして開口率を向上
させるために、液晶を駆動する素子の小型化の要求が高
まっている。各画素は、ある走査タイミングで印加され
た信号電圧を次の走査タイミングまで十分保持できるよ
うに、２つの電極で誘電体層を挟んだ蓄積容量を有して
いるが、遮光領域を狭くするためには、この蓄積容量の
電極の面積も縮小する必要がある。所定の容量を確保し
た上で蓄積容量素子の面積を縮小するには、誘電体層を
薄くするか、誘電体層の形成材料を比誘電率の高い材料
に換える必要がある。
小型化した各画素内の遮光領域を狭くして開口率を向上
させるために、液晶を駆動する素子の小型化の要求が高
まっている。各画素は、ある走査タイミングで印加され
た信号電圧を次の走査タイミングまで十分保持できるよ
うに、２つの電極で誘電体層を挟んだ蓄積容量を有して
いるが、遮光領域を狭くするためには、この蓄積容量の
電極の面積も縮小する必要がある。所定の容量を確保し
た上で蓄積容量素子の面積を縮小するには、誘電体層を
薄くするか、誘電体層の形成材料を比誘電率の高い材料
に換える必要がある。
【０００３】ここで、従来の液晶表示装置におけるアレ
イ基板の構造について、図１１を用いて説明する。図１
１は、従来の液晶表示装置におけるアレイ基板の概略の
構造を示す部分断面図である。図１１（ａ）は薄膜トラ
ンジスタ（ＴＦＴ）１５２を示しており、図１１（ｂ）
は蓄積容量１５４を示している。
イ基板の構造について、図１１を用いて説明する。図１
１は、従来の液晶表示装置におけるアレイ基板の概略の
構造を示す部分断面図である。図１１（ａ）は薄膜トラ
ンジスタ（ＴＦＴ）１５２を示しており、図１１（ｂ）
は蓄積容量１５４を示している。
【０００４】図１１（ａ）に示すＴＦＴ１５２は、絶縁
性基板である透明ガラス基板１０２上に、ゲート電極１
０４を有している。ゲート電極１０４上には、ゲート絶
縁膜として機能する絶縁膜１０８が形成されている。絶
縁膜１０８上には、動作半導体膜１１０、ソース／ドレ
イン電極等を形成する際のエッチングから動作半導体膜
１１０を保護するチャネル保護膜１３０、オーミックコ
ンタクト層となるｎ+ａ−Ｓｉ層１１２、ソース電極１
２４及びドレイン電極１２２が形成されている。ソース
電極１２４及びドレイン電極１２２はチタン（Ｔｉ）層
１１４、アルミニウム（Ａｌ）層１１６、Ｔｉ層１１８
の３層で形成されている。ソース電極１２４及びドレイ
ン電極１２２上には保護膜１２６と、保護膜１２６の一
部を開口してソース電極１２４と接続している画素電極
１２８が形成されている。
性基板である透明ガラス基板１０２上に、ゲート電極１
０４を有している。ゲート電極１０４上には、ゲート絶
縁膜として機能する絶縁膜１０８が形成されている。絶
縁膜１０８上には、動作半導体膜１１０、ソース／ドレ
イン電極等を形成する際のエッチングから動作半導体膜
１１０を保護するチャネル保護膜１３０、オーミックコ
ンタクト層となるｎ+ａ−Ｓｉ層１１２、ソース電極１
２４及びドレイン電極１２２が形成されている。ソース
電極１２４及びドレイン電極１２２はチタン（Ｔｉ）層
１１４、アルミニウム（Ａｌ）層１１６、Ｔｉ層１１８
の３層で形成されている。ソース電極１２４及びドレイ
ン電極１２２上には保護膜１２６と、保護膜１２６の一
部を開口してソース電極１２４と接続している画素電極
１２８が形成されている。
【０００５】図１１（ｂ）に示す蓄積容量１５４は、透
明ガラス基板１０２上に、蓄積容量１５４の一方の電極
となる蓄積容量配線１０６を有している。蓄積容量配線
１０６は、ゲート電極１０４を形成する金属層で、ゲー
ト電極１０４の形成と同時に形成されている。蓄積容量
配線１０６上には誘電体層として機能する絶縁膜１０８
が形成されている。絶縁膜１０８上には、動作半導体膜
１１０、ｎ+ａ−Ｓｉ層１１２、蓄積容量１５４の他方
の電極となる中間電極１２０がこの順に積層されて形成
されている。中間電極１２０は、ソース電極１２４及び
ドレイン電極１２２を形成する金属層で、ソース電極１
２４及びドレイン電極１２２の形成と同時に形成され、
Ｔｉ層１１４、Ａｌ層１１６、Ｔｉ層１１８の３層の積
層構造で形成されている。中間電極１２０上には保護膜
１２６と、保護膜１２６の一部を開口して中間電極１２
０と接続する画素電極１２８が形成されている。このよ
うに中間電極１２０を設けることにより、誘電体層を実
質的に絶縁膜１０８だけにして誘電体層厚を薄くするこ
とができ、蓄積容量１５４の電極の面積を縮小すること
ができる。
明ガラス基板１０２上に、蓄積容量１５４の一方の電極
となる蓄積容量配線１０６を有している。蓄積容量配線
１０６は、ゲート電極１０４を形成する金属層で、ゲー
ト電極１０４の形成と同時に形成されている。蓄積容量
配線１０６上には誘電体層として機能する絶縁膜１０８
が形成されている。絶縁膜１０８上には、動作半導体膜
１１０、ｎ+ａ−Ｓｉ層１１２、蓄積容量１５４の他方
の電極となる中間電極１２０がこの順に積層されて形成
されている。中間電極１２０は、ソース電極１２４及び
ドレイン電極１２２を形成する金属層で、ソース電極１
２４及びドレイン電極１２２の形成と同時に形成され、
Ｔｉ層１１４、Ａｌ層１１６、Ｔｉ層１１８の３層の積
層構造で形成されている。中間電極１２０上には保護膜
１２６と、保護膜１２６の一部を開口して中間電極１２
０と接続する画素電極１２８が形成されている。このよ
うに中間電極１２０を設けることにより、誘電体層を実
質的に絶縁膜１０８だけにして誘電体層厚を薄くするこ
とができ、蓄積容量１５４の電極の面積を縮小すること
ができる。
【０００６】
【発明が解決しようとする課題】しかし、このような方
式を採用しても近年の超高精細の液晶表示装置では画素
の開口面積が不足する問題が生じている。さらに、蓄積
容量１５４に所定の容量を確保したまま蓄積容量１５４
の電極の面積を縮小するには、誘電体層として機能して
いる絶縁膜１０８をさらに薄くする必要があるが、絶縁
膜１０８はＴＦＴ１５２においてゲート絶縁膜として機
能しており、あまり薄くしてしまうと絶縁耐圧の劣化を
招くという問題も生ずる。これに対して、ゲート電極１
０４を陽極酸化することにより、ゲート電極１０４表面
を不導体化して絶縁耐圧を向上させることや、あるいは
陽極酸化膜自体を蓄積容量１５４の誘電体層として用い
ることが考えられているが、そのためには新たに陽極酸
化のための装置が必要になり、工程増になってしまうと
いう問題が生ずる。
式を採用しても近年の超高精細の液晶表示装置では画素
の開口面積が不足する問題が生じている。さらに、蓄積
容量１５４に所定の容量を確保したまま蓄積容量１５４
の電極の面積を縮小するには、誘電体層として機能して
いる絶縁膜１０８をさらに薄くする必要があるが、絶縁
膜１０８はＴＦＴ１５２においてゲート絶縁膜として機
能しており、あまり薄くしてしまうと絶縁耐圧の劣化を
招くという問題も生ずる。これに対して、ゲート電極１
０４を陽極酸化することにより、ゲート電極１０４表面
を不導体化して絶縁耐圧を向上させることや、あるいは
陽極酸化膜自体を蓄積容量１５４の誘電体層として用い
ることが考えられているが、そのためには新たに陽極酸
化のための装置が必要になり、工程増になってしまうと
いう問題が生ずる。
【０００７】本発明の目的は、所定の容量を確保した上
で蓄積容量の電極の面積を縮小し、開口率を向上させる
ことにより、表示輝度の高い高品質の超高精細表示が得
られる液晶表示装置の製造方法を提供することにある。
で蓄積容量の電極の面積を縮小し、開口率を向上させる
ことにより、表示輝度の高い高品質の超高精細表示が得
られる液晶表示装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的は、第１及び第
２の電極間に誘電体層を挟んで構成される蓄積容量を絶
縁性基板上に形成する液晶表示装置の製造方法におい
て、全面に金属層と誘電体形成層とを連続成膜する工程
と、前記金属層と前記誘電体形成層とをほぼ同一形状に
パターニングして前記第１の電極と前記誘電体層とを形
成する工程と、前記第２の電極を前記誘電体層に直接接
続して形成する工程とを有することを特徴とする液晶表
示装置の製造方法によって達成される。
２の電極間に誘電体層を挟んで構成される蓄積容量を絶
縁性基板上に形成する液晶表示装置の製造方法におい
て、全面に金属層と誘電体形成層とを連続成膜する工程
と、前記金属層と前記誘電体形成層とをほぼ同一形状に
パターニングして前記第１の電極と前記誘電体層とを形
成する工程と、前記第２の電極を前記誘電体層に直接接
続して形成する工程とを有することを特徴とする液晶表
示装置の製造方法によって達成される。
【０００９】また、上記目的は、第１及び第２の電極間
に誘電体層を挟んで構成される蓄積容量を絶縁性基板上
に形成する液晶表示装置の製造方法において、前記絶縁
性基板上に前記第２の電極を形成する工程と、全面に誘
電体形成層と金属層とをこの順に連続成膜し、前記第２
の電極上に形成された前記誘電体形成層と前記金属層と
をほぼ同一形状にパターニングして、前記第２の電極に
直接接続された前記誘電体層と、前記第１の電極とを形
成する工程とを有することを特徴とする液晶表示装置の
製造方法によって達成される。
に誘電体層を挟んで構成される蓄積容量を絶縁性基板上
に形成する液晶表示装置の製造方法において、前記絶縁
性基板上に前記第２の電極を形成する工程と、全面に誘
電体形成層と金属層とをこの順に連続成膜し、前記第２
の電極上に形成された前記誘電体形成層と前記金属層と
をほぼ同一形状にパターニングして、前記第２の電極に
直接接続された前記誘電体層と、前記第１の電極とを形
成する工程とを有することを特徴とする液晶表示装置の
製造方法によって達成される。
【００１０】上記本発明の液晶表示装置の製造方法であ
って、前記第１の電極は画素電極に接続して形成され、
前記第２の電極は蓄積容量配線であることを特徴とす
る。
って、前記第１の電極は画素電極に接続して形成され、
前記第２の電極は蓄積容量配線であることを特徴とす
る。
【００１１】上記本発明の液晶表示装置の製造方法であ
って、前記誘電体層上に形成された絶縁膜を開口して前
記誘電体層を露出させる工程を有し、前記誘電体層上に
前記第２の電極が直接接続されることを特徴とする。
って、前記誘電体層上に形成された絶縁膜を開口して前
記誘電体層を露出させる工程を有し、前記誘電体層上に
前記第２の電極が直接接続されることを特徴とする。
【００１２】また、上記目的は、絶縁性基板全面に金属
層と誘電体形成層とをこの順に連続成膜する工程と、前
記金属層と前記誘電体形成層とをほぼ同一形状にパター
ニングして、ゲート電極及び蓄積容量配線を形成し、前
記蓄積容量配線上に誘電体層を形成する工程と、全面に
絶縁膜を形成する工程と、前記絶縁膜上に動作半導体膜
を形成する工程と、前記動作半導体膜上にチャネル保護
膜を形成する工程と、前記チャネル保護膜を挟んで前記
動作半導体膜に接続されたソース電極及びドレイン電極
を形成する工程と、全面に保護膜を形成する工程と、前
記ソース電極上及び前記誘電体層上の前記保護膜を開口
し、前記誘電体層上の前記絶縁膜を開口して、前記ソー
ス電極表面及び前記誘電体層表面を露出させる工程と、
前記ソース電極及び前記誘電体層に直接接続される画素
電極を形成する工程とを有することを特徴とする液晶表
示装置の製造方法によって達成される。
層と誘電体形成層とをこの順に連続成膜する工程と、前
記金属層と前記誘電体形成層とをほぼ同一形状にパター
ニングして、ゲート電極及び蓄積容量配線を形成し、前
記蓄積容量配線上に誘電体層を形成する工程と、全面に
絶縁膜を形成する工程と、前記絶縁膜上に動作半導体膜
を形成する工程と、前記動作半導体膜上にチャネル保護
膜を形成する工程と、前記チャネル保護膜を挟んで前記
動作半導体膜に接続されたソース電極及びドレイン電極
を形成する工程と、全面に保護膜を形成する工程と、前
記ソース電極上及び前記誘電体層上の前記保護膜を開口
し、前記誘電体層上の前記絶縁膜を開口して、前記ソー
ス電極表面及び前記誘電体層表面を露出させる工程と、
前記ソース電極及び前記誘電体層に直接接続される画素
電極を形成する工程とを有することを特徴とする液晶表
示装置の製造方法によって達成される。
【００１３】
【発明の実施の形態】本発明の第１の実施の形態による
液晶表示装置について、図１乃至図５を用いて説明す
る。まず、本実施の形態による液晶表示装置の構成につ
いて、図１乃至図３を用いて説明する。図１は、本実施
の形態による液晶表示装置の全体構成を示している。ア
レイ基板８１上には、ＴＦＴ５２と、例えばＩＴＯ（イ
ンジウム・ティン・オキサイド）等の透明電極からなる
画素電極を有する画素領域８４とがマトリクス状に多数
配置された表示領域８６が画定されている。なお、図１
では画素領域８４内に１画素分の液晶表示装置の等価回
路を示している。表示領域８６の周囲には、図中左方に
はゲートバスライン駆動回路８８が配置され、図中上方
にデータバスライン駆動回路９０が配置されている。
液晶表示装置について、図１乃至図５を用いて説明す
る。まず、本実施の形態による液晶表示装置の構成につ
いて、図１乃至図３を用いて説明する。図１は、本実施
の形態による液晶表示装置の全体構成を示している。ア
レイ基板８１上には、ＴＦＴ５２と、例えばＩＴＯ（イ
ンジウム・ティン・オキサイド）等の透明電極からなる
画素電極を有する画素領域８４とがマトリクス状に多数
配置された表示領域８６が画定されている。なお、図１
では画素領域８４内に１画素分の液晶表示装置の等価回
路を示している。表示領域８６の周囲には、図中左方に
はゲートバスライン駆動回路８８が配置され、図中上方
にデータバスライン駆動回路９０が配置されている。
【００１４】また、システム側からのドットクロック
や、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓ
ｙｎｃ）、及びＲＧＢデータが入力する入力端子９２が
図中パネル上方に設けられている。アレイ基板８１は図
示しないシール剤を介して対向基板９４と対向して貼り
合わされている。アレイ基板８１と対向基板９４との間
のセルギャップに液晶ｌｃが封入されている。アレイ基
板８１上の表示電極と対向基板９４上の対向電極、及び
それらに挟まれた液晶ｌｃで液晶容量Ｃｌｃが形成され
ている。一方、アレイ基板８１側で表示電極と蓄積容量
電極が形成されて蓄積容量５４が形成されている。
や、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓ
ｙｎｃ）、及びＲＧＢデータが入力する入力端子９２が
図中パネル上方に設けられている。アレイ基板８１は図
示しないシール剤を介して対向基板９４と対向して貼り
合わされている。アレイ基板８１と対向基板９４との間
のセルギャップに液晶ｌｃが封入されている。アレイ基
板８１上の表示電極と対向基板９４上の対向電極、及び
それらに挟まれた液晶ｌｃで液晶容量Ｃｌｃが形成され
ている。一方、アレイ基板８１側で表示電極と蓄積容量
電極が形成されて蓄積容量５４が形成されている。
【００１５】表示領域８６内には図中上下方向に延びる
データバスライン９６が図中左右方向に平行に複数形成
されている。複数のデータバスライン９６のそれぞれ
は、液晶駆動回路としてのデータバスライン駆動回路９
０に接続されており、データバスライン９６毎に所定の
階調電圧が印加されるようになっている。
データバスライン９６が図中左右方向に平行に複数形成
されている。複数のデータバスライン９６のそれぞれ
は、液晶駆動回路としてのデータバスライン駆動回路９
０に接続されており、データバスライン９６毎に所定の
階調電圧が印加されるようになっている。
【００１６】また、データバスライン９６とほぼ直交す
る方向に延びるゲートバスライン９８が図中上下方向に
平行に複数形成されている。複数のゲートバスライン９
８のそれぞれは、液晶駆動回路としてのゲートバスライ
ン駆動回路８８に接続されている。ゲートバスライン駆
動回路８８は、内蔵したシフトレジスタから出力される
ビット出力に同期して、複数のゲートバスライン９８に
対して順にゲートパルスを出力するようになっている。
る方向に延びるゲートバスライン９８が図中上下方向に
平行に複数形成されている。複数のゲートバスライン９
８のそれぞれは、液晶駆動回路としてのゲートバスライ
ン駆動回路８８に接続されている。ゲートバスライン駆
動回路８８は、内蔵したシフトレジスタから出力される
ビット出力に同期して、複数のゲートバスライン９８に
対して順にゲートパルスを出力するようになっている。
【００１７】ゲートバスライン駆動回路８８により複数
のゲートバスライン９８のいずれか１つにゲートパルス
が出力されると、当該ゲートバスライン９８に接続され
ている複数のＴＦＴ５２がオン状態になる。これによ
り、データバスライン駆動回路９０から複数のデータバ
スライン９６のそれぞれに印加されている階調電圧が各
画素電極に印加される。
のゲートバスライン９８のいずれか１つにゲートパルス
が出力されると、当該ゲートバスライン９８に接続され
ている複数のＴＦＴ５２がオン状態になる。これによ
り、データバスライン駆動回路９０から複数のデータバ
スライン９６のそれぞれに印加されている階調電圧が各
画素電極に印加される。
【００１８】図２は、本実施の形態による液晶表示装置
における蓄積容量の基本構成を説明するアレイ基板の概
略断面図である。透明ガラス基板２上に金属層と誘電体
形成層とを連続成膜し、ほぼ同一形状にパターニングす
ることにより、第１の電極である蓄積容量配線６と誘電
体層７とが形成されている。誘電体層７の上部の絶縁膜
８が開口され、第２の電極として作用する画素電極２８
が直接接続している。
における蓄積容量の基本構成を説明するアレイ基板の概
略断面図である。透明ガラス基板２上に金属層と誘電体
形成層とを連続成膜し、ほぼ同一形状にパターニングす
ることにより、第１の電極である蓄積容量配線６と誘電
体層７とが形成されている。誘電体層７の上部の絶縁膜
８が開口され、第２の電極として作用する画素電極２８
が直接接続している。
【００１９】誘電体層７の上部の絶縁膜８を開口する
際、誘電体層７がエッチングされてしまうと蓄積容量が
形成できない。そのため誘電体層７は、アルミニウムの
窒化物（ＡｌＮ）やＡｌ合金の窒化物、あるいはシリコ
ン酸化物（ＳｉＯX）等の、絶縁膜８の形成材料である
シリコン窒化物（ＳｉＮX）をエッチングする際にエッ
チングされない材料で形成する必要がある。
際、誘電体層７がエッチングされてしまうと蓄積容量が
形成できない。そのため誘電体層７は、アルミニウムの
窒化物（ＡｌＮ）やＡｌ合金の窒化物、あるいはシリコ
ン酸化物（ＳｉＯX）等の、絶縁膜８の形成材料である
シリコン窒化物（ＳｉＮX）をエッチングする際にエッ
チングされない材料で形成する必要がある。
【００２０】ＡｌＮは、誘電体として優れた特性を有し
ている。表１は、誘電体として用いられる材料の比誘電
率を示している。表１に示すように、ＡｌＮの比誘電率
は７〜９であり、ＳｉＯXの３．９、ＳｉＮXの６．７と
比較して高い比誘電率を有している。そのため、他の材
料を誘電体として用いるよりも小さい電極面積で所望の
蓄積容量を確保することができる。なお、ＡｌＮの比誘
電率の値が範囲を有しているのは、窒化の度合いによっ
て値が変化するためである。
ている。表１は、誘電体として用いられる材料の比誘電
率を示している。表１に示すように、ＡｌＮの比誘電率
は７〜９であり、ＳｉＯXの３．９、ＳｉＮXの６．７と
比較して高い比誘電率を有している。そのため、他の材
料を誘電体として用いるよりも小さい電極面積で所望の
蓄積容量を確保することができる。なお、ＡｌＮの比誘
電率の値が範囲を有しているのは、窒化の度合いによっ
て値が変化するためである。
【００２１】
【表１】
【００２２】第１の電極である蓄積容量配線６と誘電体
層７とを、ＡｌとＡｌＮとで、あるいはＡｌ合金とＡｌ
合金の窒化物とで形成すれば、蓄積容量配線６と誘電体
層７とを同一装置を用いて連続成膜することが可能であ
る。また、塩素系ガスを用いたドライエッチング法によ
り一括してエッチングすることが可能である。さらに、
誘電体層７上を開口する工程は、端子部を開口する工程
と兼ねることが可能である。そのため、工程は増加しな
いという利点を有する。
層７とを、ＡｌとＡｌＮとで、あるいはＡｌ合金とＡｌ
合金の窒化物とで形成すれば、蓄積容量配線６と誘電体
層７とを同一装置を用いて連続成膜することが可能であ
る。また、塩素系ガスを用いたドライエッチング法によ
り一括してエッチングすることが可能である。さらに、
誘電体層７上を開口する工程は、端子部を開口する工程
と兼ねることが可能である。そのため、工程は増加しな
いという利点を有する。
【００２３】図３は、本実施の形態による液晶表示装置
におけるアレイ基板の概略断面図である。図中左側にＴ
ＦＴ５２を示し、図中右側が蓄積容量５４を示してい
る。以下、ＴＦＴ５２と蓄積容量５４とに分けて説明す
る。なお、図３は画素領域内のＴＦＴ及び蓄積容量以外
の領域を省略して示している。
におけるアレイ基板の概略断面図である。図中左側にＴ
ＦＴ５２を示し、図中右側が蓄積容量５４を示してい
る。以下、ＴＦＴ５２と蓄積容量５４とに分けて説明す
る。なお、図３は画素領域内のＴＦＴ及び蓄積容量以外
の領域を省略して示している。
【００２４】ＴＦＴ５２は、絶縁性基板である透明ガラ
ス基板２上に、例えば膜厚１５０ｎｍのＡｌ又はＡｌ合
金からなる金属層により形成されたゲート電極４を有し
ている。ゲート電極４上には、ゲート電極４とほぼ同一
形状にパターニングされた誘電体層５が形成されてい
る。ゲート電極４及び誘電体層５上には、ゲート絶縁膜
として機能する絶縁膜８が形成されている。絶縁膜８
は、例えば膜厚４００ｎｍのＳｉＮX層により形成され
る。絶縁膜８上には、例えば膜厚３０ｎｍのアモルファ
スシリコン（ａ−Ｓｉ）層により動作半導体膜１０が形
成されている。
ス基板２上に、例えば膜厚１５０ｎｍのＡｌ又はＡｌ合
金からなる金属層により形成されたゲート電極４を有し
ている。ゲート電極４上には、ゲート電極４とほぼ同一
形状にパターニングされた誘電体層５が形成されてい
る。ゲート電極４及び誘電体層５上には、ゲート絶縁膜
として機能する絶縁膜８が形成されている。絶縁膜８
は、例えば膜厚４００ｎｍのＳｉＮX層により形成され
る。絶縁膜８上には、例えば膜厚３０ｎｍのアモルファ
スシリコン（ａ−Ｓｉ）層により動作半導体膜１０が形
成されている。
【００２５】動作半導体膜１０上には、ソース／ドレイ
ン形成金属層をエッチングする際に動作半導体膜１０を
保護するチャネル保護膜３０が、例えば膜厚１５０ｎｍ
のＳｉＮX層により形成されている。チャネル保護膜３
０上には、所定の間隙で対向する例えば膜厚３０ｎｍの
ｎ+ａ−Ｓｉ層１２が形成されている。ｎ+ａ−Ｓｉ層１
２上には、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍの
Ａｌ層、８０ｎｍのＴｉ層がこの順に積層された３層構
造によりソース電極２４及びドレイン電極２２が形成さ
れている。ソース電極２４及びドレイン電極２２上には
保護膜２６が形成されており、保護膜２６の一部を開口
してソース電極２４と接続している画素電極２８が、例
えばＩＴＯ層により形成されている。
ン形成金属層をエッチングする際に動作半導体膜１０を
保護するチャネル保護膜３０が、例えば膜厚１５０ｎｍ
のＳｉＮX層により形成されている。チャネル保護膜３
０上には、所定の間隙で対向する例えば膜厚３０ｎｍの
ｎ+ａ−Ｓｉ層１２が形成されている。ｎ+ａ−Ｓｉ層１
２上には、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍの
Ａｌ層、８０ｎｍのＴｉ層がこの順に積層された３層構
造によりソース電極２４及びドレイン電極２２が形成さ
れている。ソース電極２４及びドレイン電極２２上には
保護膜２６が形成されており、保護膜２６の一部を開口
してソース電極２４と接続している画素電極２８が、例
えばＩＴＯ層により形成されている。
【００２６】蓄積容量５４は、透明ガラス基板２上に、
蓄積容量５４の第１の電極となる蓄積容量配線６を有し
ている。蓄積容量配線６は、ゲート電極４のと同一の金
属層で、ゲート金属４の形成と同時に形成されており、
例えば膜厚１５０ｎｍのＡｌ層又はＡｌ合金層からな
る。蓄積容量配線６上には、蓄積容量配線６とほぼ同一
形状にパターニングされた誘電体層７が形成されてい
る。誘電体層７は、例えば膜厚１５０ｎｍのＡｌＮ層又
はＡｌ合金の窒化物層で形成されている。誘電体層７上
には絶縁膜８と保護膜２６が形成されており、絶縁膜８
と保護膜２６を開口して、蓄積容量５４の第２の電極と
して作用する画素電極２８が、誘電体層７上面に直接接
続されて形成されている。
蓄積容量５４の第１の電極となる蓄積容量配線６を有し
ている。蓄積容量配線６は、ゲート電極４のと同一の金
属層で、ゲート金属４の形成と同時に形成されており、
例えば膜厚１５０ｎｍのＡｌ層又はＡｌ合金層からな
る。蓄積容量配線６上には、蓄積容量配線６とほぼ同一
形状にパターニングされた誘電体層７が形成されてい
る。誘電体層７は、例えば膜厚１５０ｎｍのＡｌＮ層又
はＡｌ合金の窒化物層で形成されている。誘電体層７上
には絶縁膜８と保護膜２６が形成されており、絶縁膜８
と保護膜２６を開口して、蓄積容量５４の第２の電極と
して作用する画素電極２８が、誘電体層７上面に直接接
続されて形成されている。
【００２７】次に、本実施の形態による液晶表示装置の
製造方法について、図４及び図５を用いて説明する。図
４は、本実施の形態による液晶表示装置におけるアレイ
基板の概略の製造工程を示す工程断面図である。なお、
図４は画素領域内のＴＦＴ及び蓄積容量以外の領域を省
略して示している。まず、透明ガラス基板２全面に、金
属層及び誘電体形成層として、例えばＡｌ層及びＡｌＮ
層、あるいはＡｌ合金層及びＡｌ合金の窒化物層をスパ
ッタ法により連続成膜する。金属層と誘電体形成層の膜
厚は、例えばそれぞれ１５０ｎｍである。誘電体形成層
はアルゴン（Ａｒ）と窒素（Ｎ2）の混合ガス雰囲気中
で成膜され、Ｎ2の混合比は例えば６０％である。図５
は、スパッタ法を用いてＡｌ層（ＡｌＮ層）を成膜する
際のＡｒとＮ2との混合比の変化によるＡｌＮ層の比抵
抗の変化を示している。横軸はＮ2の混合比（％）を表
しており、縦軸はＡｌＮ層の比抵抗（μΩ・ｃｍ）を対
数で表している。図５に示すように、Ｎ2の混合比が約
５０％までは導電性を有しているが、５５％以上になる
とほぼ導電性を失い、成膜される層は透明になる。
製造方法について、図４及び図５を用いて説明する。図
４は、本実施の形態による液晶表示装置におけるアレイ
基板の概略の製造工程を示す工程断面図である。なお、
図４は画素領域内のＴＦＴ及び蓄積容量以外の領域を省
略して示している。まず、透明ガラス基板２全面に、金
属層及び誘電体形成層として、例えばＡｌ層及びＡｌＮ
層、あるいはＡｌ合金層及びＡｌ合金の窒化物層をスパ
ッタ法により連続成膜する。金属層と誘電体形成層の膜
厚は、例えばそれぞれ１５０ｎｍである。誘電体形成層
はアルゴン（Ａｒ）と窒素（Ｎ2）の混合ガス雰囲気中
で成膜され、Ｎ2の混合比は例えば６０％である。図５
は、スパッタ法を用いてＡｌ層（ＡｌＮ層）を成膜する
際のＡｒとＮ2との混合比の変化によるＡｌＮ層の比抵
抗の変化を示している。横軸はＮ2の混合比（％）を表
しており、縦軸はＡｌＮ層の比抵抗（μΩ・ｃｍ）を対
数で表している。図５に示すように、Ｎ2の混合比が約
５０％までは導電性を有しているが、５５％以上になる
とほぼ導電性を失い、成膜される層は透明になる。
【００２８】図４に戻り、誘電体形成層上にレジストを
塗布し、露光工程を経て所定のレジストパターンを形成
する。例えば塩素系ガスを用いたドライエッチングによ
り誘電体形成層と金属層を一括エッチングしてほぼ同一
形状にパターニングし、ゲート電極４及びその上部の誘
電体層５と、蓄積容量を構成する第１の電極となる蓄積
容量配線６及びその上部の誘電体層７とを形成する（図
４（ａ））。
塗布し、露光工程を経て所定のレジストパターンを形成
する。例えば塩素系ガスを用いたドライエッチングによ
り誘電体形成層と金属層を一括エッチングしてほぼ同一
形状にパターニングし、ゲート電極４及びその上部の誘
電体層５と、蓄積容量を構成する第１の電極となる蓄積
容量配線６及びその上部の誘電体層７とを形成する（図
４（ａ））。
【００２９】次に、図４（ｂ）に示すように、全面に例
えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、
例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５
０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成
膜する。次いで、上層のＳｉＮX層を所定の形状にパタ
ーニングしてチャネル保護膜３０を形成する。
えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、
例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５
０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成
膜する。次いで、上層のＳｉＮX層を所定の形状にパタ
ーニングしてチャネル保護膜３０を形成する。
【００３０】次に、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ
層１２と、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍの
Ａｌ層、８０ｎｍのＴｉ層をスパッタ法によりこの順に
全面に形成する。次に、チャネル保護膜３０をエッチン
グストッパとして、ｎ+ａ−Ｓｉ層１２、Ｔｉ／Ａｌ／
Ｔｉ層、及びａ−Ｓｉ層９を一括エッチングして所定の
形状にパターニングし、動作半導体膜１０と、ｎ+ａ−
Ｓｉ層１２と、３層構造のソース電極２４及びドレイン
電極２２とを形成する（図４（ｃ））。
層１２と、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍの
Ａｌ層、８０ｎｍのＴｉ層をスパッタ法によりこの順に
全面に形成する。次に、チャネル保護膜３０をエッチン
グストッパとして、ｎ+ａ−Ｓｉ層１２、Ｔｉ／Ａｌ／
Ｔｉ層、及びａ−Ｓｉ層９を一括エッチングして所定の
形状にパターニングし、動作半導体膜１０と、ｎ+ａ−
Ｓｉ層１２と、３層構造のソース電極２４及びドレイン
電極２２とを形成する（図４（ｃ））。
【００３１】次に、図４（ｄ）に示すように、例えば膜
厚３００ｎｍのＳｉＮX層により保護膜２６を形成す
る。次いで、ソース電極２４及び誘電体層７上の保護膜
２６をフッ素系ガスを用いたドライエッチングにより開
口する。この際、フッ素系ガスを用いることによって、
誘電体層７上のＳｉＮX層で形成された絶縁膜８は除去
されるが、ＡｌＮで形成された誘電体層７は除去されな
い。このため誘電体層７は、成膜時の膜厚を維持するこ
とができる。すなわち、誘電体層７の形成材料を適切に
選択することにより、エッチング分布に左右されない均
一な蓄積容量を透明ガラス基板２上に形成することがで
きる。
厚３００ｎｍのＳｉＮX層により保護膜２６を形成す
る。次いで、ソース電極２４及び誘電体層７上の保護膜
２６をフッ素系ガスを用いたドライエッチングにより開
口する。この際、フッ素系ガスを用いることによって、
誘電体層７上のＳｉＮX層で形成された絶縁膜８は除去
されるが、ＡｌＮで形成された誘電体層７は除去されな
い。このため誘電体層７は、成膜時の膜厚を維持するこ
とができる。すなわち、誘電体層７の形成材料を適切に
選択することにより、エッチング分布に左右されない均
一な蓄積容量を透明ガラス基板２上に形成することがで
きる。
【００３２】次に、例えば膜厚７０ｎｍのＩＴＯ層によ
り画素電極２８を形成する。画素電極２８の一部は誘電
体層７上面に直接接続されて、蓄積容量配線（第１の電
極）６、誘電体層７と共に蓄積容量を構成する第２の電
極として機能する。以上説明した工程を経て、本実施の
形態による液晶表示装置におけるアレイ基板が完成す
る。この後対向基板と貼り合せ、液晶を封止して本実施
の形態による液晶表示装置が完成する。
り画素電極２８を形成する。画素電極２８の一部は誘電
体層７上面に直接接続されて、蓄積容量配線（第１の電
極）６、誘電体層７と共に蓄積容量を構成する第２の電
極として機能する。以上説明した工程を経て、本実施の
形態による液晶表示装置におけるアレイ基板が完成す
る。この後対向基板と貼り合せ、液晶を封止して本実施
の形態による液晶表示装置が完成する。
【００３３】本実施の形態によれば、蓄積容量配線（第
１の電極）６及び画素電極（第２の電極）２８と共に蓄
積容量を構成する誘電体層７は、絶縁膜８と異なる層で
形成されているため、絶縁耐圧を考慮せずに薄くするこ
とができる。また、誘電体層７を形成しているＡｌＮ
は、ＳｉＮX等と比較して高い比誘電率を有するため、
小さい電極面積で蓄積容量を確保することができる。し
たがって、所定の容量を確保した上で蓄積容量の電極の
面積を縮小することが可能である。よって、開口率を向
上させることにより、表示輝度の高い高品質の超高精細
表示が得られる液晶表示装置を製造できる。
１の電極）６及び画素電極（第２の電極）２８と共に蓄
積容量を構成する誘電体層７は、絶縁膜８と異なる層で
形成されているため、絶縁耐圧を考慮せずに薄くするこ
とができる。また、誘電体層７を形成しているＡｌＮ
は、ＳｉＮX等と比較して高い比誘電率を有するため、
小さい電極面積で蓄積容量を確保することができる。し
たがって、所定の容量を確保した上で蓄積容量の電極の
面積を縮小することが可能である。よって、開口率を向
上させることにより、表示輝度の高い高品質の超高精細
表示が得られる液晶表示装置を製造できる。
【００３４】次に、本発明の第２の実施の形態による液
晶表示装置について、図６乃至図８を用いて説明する。
まず、本実施の形態による液晶表示装置の構成について
図６を用いて説明する。本実施の形態による液晶表示装
置の全体構成は、図１に示した第１の実施の形態と同様
の構成を有するので、その説明は省略する。図６は、本
実施の形態による液晶表示装置におけるアレイ基板の概
略断面図である。図３に示した第１の実施の形態におけ
る構成要素と同一の機能作用を有する構成要素について
は、同一の符号を付してその説明は省略又は簡略化す
る。
晶表示装置について、図６乃至図８を用いて説明する。
まず、本実施の形態による液晶表示装置の構成について
図６を用いて説明する。本実施の形態による液晶表示装
置の全体構成は、図１に示した第１の実施の形態と同様
の構成を有するので、その説明は省略する。図６は、本
実施の形態による液晶表示装置におけるアレイ基板の概
略断面図である。図３に示した第１の実施の形態におけ
る構成要素と同一の機能作用を有する構成要素について
は、同一の符号を付してその説明は省略又は簡略化す
る。
【００３５】本実施の形態による液晶表示装置は、画素
電極２８がガラス基板２の直上に形成されている点に特
徴を有している。図６は、ガラス基板２上の隣接する２
つの画素に跨る領域近傍を示しており、ガラス基板２の
直上の図中左右に２つの画素電極２８がそれぞれ形成さ
れている。隣接する２つの画素電極の間隙には、図中右
側の画素を駆動するＴＦＴが形成されている。このＴＦ
Ｔは、ガラス基板２上に形成された誘電体層５と、誘電
体層５上に形成されたゲート電極４とを有している。ゲ
ート電極４は、誘電体層５の成膜に引き続いて連続成膜
された後、誘電体層５とほぼ同一形状にパターニングさ
れている。誘電体層５及びその上のゲート電極４の図中
左方端部は、図中右方にある前段の隣接画素の画素電極
２８の右端部に乗り上げて形成されている。これによ
り、ゲート電極４が第１の電極となり、右方の画素電極
２８の右端部が第２の電極となって誘電体層５を挟んで
蓄積容量が形成されている。このように、本実施の形態
による液晶表示装置の蓄積容量は、ゲート電極（第１の
電極）４及び誘電体層５が画素電極（第２の電極）２８
上に形成されている。
電極２８がガラス基板２の直上に形成されている点に特
徴を有している。図６は、ガラス基板２上の隣接する２
つの画素に跨る領域近傍を示しており、ガラス基板２の
直上の図中左右に２つの画素電極２８がそれぞれ形成さ
れている。隣接する２つの画素電極の間隙には、図中右
側の画素を駆動するＴＦＴが形成されている。このＴＦ
Ｔは、ガラス基板２上に形成された誘電体層５と、誘電
体層５上に形成されたゲート電極４とを有している。ゲ
ート電極４は、誘電体層５の成膜に引き続いて連続成膜
された後、誘電体層５とほぼ同一形状にパターニングさ
れている。誘電体層５及びその上のゲート電極４の図中
左方端部は、図中右方にある前段の隣接画素の画素電極
２８の右端部に乗り上げて形成されている。これによ
り、ゲート電極４が第１の電極となり、右方の画素電極
２８の右端部が第２の電極となって誘電体層５を挟んで
蓄積容量が形成されている。このように、本実施の形態
による液晶表示装置の蓄積容量は、ゲート電極（第１の
電極）４及び誘電体層５が画素電極（第２の電極）２８
上に形成されている。
【００３６】ゲート電極４上にはゲート絶縁膜８を介し
て例えばａ−Ｓｉからなる動作半導体膜１０が形成され
ている。動作半導体膜１０上層にはチャネル保護膜３０
が形成され、チャネル保護膜３０の両端に乗り上げてド
レイン電極２２とソース電極２４とが対向して形成され
ている。ドレイン電極２２とソース電極２４は下層に設
けられたｎ+ａ−Ｓｉ層１２を介して動作半導体膜１０
と電気的に接続されている。また、ＴＦＴの右方には絶
縁膜８を含めて他の層は形成されておらず、ソース電極
２４は、ｎ+ａ−Ｓｉ層１２、動作半導体膜１０、及び
絶縁膜８の側壁を下って画素電極２８端部にまで延びて
画素電極２８と電気的に接続されている。
て例えばａ−Ｓｉからなる動作半導体膜１０が形成され
ている。動作半導体膜１０上層にはチャネル保護膜３０
が形成され、チャネル保護膜３０の両端に乗り上げてド
レイン電極２２とソース電極２４とが対向して形成され
ている。ドレイン電極２２とソース電極２４は下層に設
けられたｎ+ａ−Ｓｉ層１２を介して動作半導体膜１０
と電気的に接続されている。また、ＴＦＴの右方には絶
縁膜８を含めて他の層は形成されておらず、ソース電極
２４は、ｎ+ａ−Ｓｉ層１２、動作半導体膜１０、及び
絶縁膜８の側壁を下って画素電極２８端部にまで延びて
画素電極２８と電気的に接続されている。
【００３７】次に、本実施の形態による液晶表示装置の
製造方法について、図７を用いて説明する。図７は、本
実施の形態による液晶表示装置におけるアレイ基板の概
略の製造工程を示す工程断面図である。図４に示した第
１の実施の形態における構成要素と同一の機能作用を有
する構成要素については、同一の符号を付してその説明
は省略又は簡略化する。まず、透明ガラス基板２全面
に、例えば膜厚７０ｎｍのＩＴＯ層を成膜した後、エッ
チングして所定の形状にパターニングし、図中右端部が
第２の電極となる画素電極２８を形成する。次に、誘電
体形成層及び金属層として、例えばＡｌ層及びＡｌＮ
層、あるいはＡｌ合金層及びＡｌ合金の窒化物層をスパ
ッタ法により連続成膜する。誘電体形成層及び金属層の
膜厚は、例えばそれぞれ１５０ｎｍである。次に、金属
層上にレジストを塗布し、露光工程を経て所定のレジス
トパターンを形成する。例えば塩素系ガスを用いたドラ
イエッチングにより金属層と誘電体形成層とを一括エッ
チングしてほぼ同一形状にパターニングし、第１の電極
となるゲート電極４と誘電体層５とを形成する。このパ
ターニングにおいて、図６（ａ）に示すように、誘電体
層５及びその上層のゲート電極４の一端部は、例えば前
段の画素領域の画素電極２８端部に乗り上げるように形
成する。
製造方法について、図７を用いて説明する。図７は、本
実施の形態による液晶表示装置におけるアレイ基板の概
略の製造工程を示す工程断面図である。図４に示した第
１の実施の形態における構成要素と同一の機能作用を有
する構成要素については、同一の符号を付してその説明
は省略又は簡略化する。まず、透明ガラス基板２全面
に、例えば膜厚７０ｎｍのＩＴＯ層を成膜した後、エッ
チングして所定の形状にパターニングし、図中右端部が
第２の電極となる画素電極２８を形成する。次に、誘電
体形成層及び金属層として、例えばＡｌ層及びＡｌＮ
層、あるいはＡｌ合金層及びＡｌ合金の窒化物層をスパ
ッタ法により連続成膜する。誘電体形成層及び金属層の
膜厚は、例えばそれぞれ１５０ｎｍである。次に、金属
層上にレジストを塗布し、露光工程を経て所定のレジス
トパターンを形成する。例えば塩素系ガスを用いたドラ
イエッチングにより金属層と誘電体形成層とを一括エッ
チングしてほぼ同一形状にパターニングし、第１の電極
となるゲート電極４と誘電体層５とを形成する。このパ
ターニングにおいて、図６（ａ）に示すように、誘電体
層５及びその上層のゲート電極４の一端部は、例えば前
段の画素領域の画素電極２８端部に乗り上げるように形
成する。
【００３８】次に、図７（ｂ）に示すように、全面に例
えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、
例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５
０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成
膜する。次いで、上層のＳｉＮX層を所定の形状にパタ
ーニングしてチャネル保護膜３０を形成する。
えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、
例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５
０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成
膜する。次いで、上層のＳｉＮX層を所定の形状にパタ
ーニングしてチャネル保護膜３０を形成する。
【００３９】次に、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ
層１２をスパッタ法により形成する。次に、ｎ+ａ−Ｓ
ｉ層１２、ａ−Ｓｉ層９、及び絶縁膜８を一括エッチン
グしてパターニングし、画素開口領域の画素電極２８上
面を広く露出させる（図７（ｃ））。
層１２をスパッタ法により形成する。次に、ｎ+ａ−Ｓ
ｉ層１２、ａ−Ｓｉ層９、及び絶縁膜８を一括エッチン
グしてパターニングし、画素開口領域の画素電極２８上
面を広く露出させる（図７（ｃ））。
【００４０】次に、図７（ｄ）に示すように、例えば膜
厚５０ｎｍのＴｉ層、１００ｎｍのＡｌ層をスパッタ法
によりこの順に形成する。次に、チャネル保護膜３０を
エッチングストッパとしてｎ+ａ−Ｓｉ層１２、Ｔｉ／
Ａｌ層、及びａ−Ｓｉ層９を一括エッチングして所定の
形状にパターニングし、動作半導体膜１０と、ｎ+ａ−
Ｓｉ層１２と、２層構造のソース電極２４及びドレイン
電極２２とを形成する。以上説明した工程を経て、本実
施の形態による液晶表示装置におけるアレイ基板が完成
する。この後対向基板と貼り合せ、液晶を封止して本実
施の形態による液晶表示装置が完成する。
厚５０ｎｍのＴｉ層、１００ｎｍのＡｌ層をスパッタ法
によりこの順に形成する。次に、チャネル保護膜３０を
エッチングストッパとしてｎ+ａ−Ｓｉ層１２、Ｔｉ／
Ａｌ層、及びａ−Ｓｉ層９を一括エッチングして所定の
形状にパターニングし、動作半導体膜１０と、ｎ+ａ−
Ｓｉ層１２と、２層構造のソース電極２４及びドレイン
電極２２とを形成する。以上説明した工程を経て、本実
施の形態による液晶表示装置におけるアレイ基板が完成
する。この後対向基板と貼り合せ、液晶を封止して本実
施の形態による液晶表示装置が完成する。
【００４１】本実施の形態によれば、ゲート電極（第１
の電極）４及び画素電極（第２の電極）２８と共に蓄積
容量を構成する誘電体層５は、絶縁膜８と異なる層で形
成されているため、絶縁耐圧を考慮せずに薄くすること
ができる。また、誘電体層５を形成しているＡｌＮは、
ＳｉＮX等と比較して高い比誘電率を有するため、小さ
い電極面積で蓄積容量を確保することができる。したが
って、容量を確保した上で蓄積容量の電極の面積を縮小
することが可能である。よって、開口率を向上させるこ
とにより、表示輝度の高い高品質の超高精細表示が得ら
れる液晶表示装置を製造できる。
の電極）４及び画素電極（第２の電極）２８と共に蓄積
容量を構成する誘電体層５は、絶縁膜８と異なる層で形
成されているため、絶縁耐圧を考慮せずに薄くすること
ができる。また、誘電体層５を形成しているＡｌＮは、
ＳｉＮX等と比較して高い比誘電率を有するため、小さ
い電極面積で蓄積容量を確保することができる。したが
って、容量を確保した上で蓄積容量の電極の面積を縮小
することが可能である。よって、開口率を向上させるこ
とにより、表示輝度の高い高品質の超高精細表示が得ら
れる液晶表示装置を製造できる。
【００４２】ところで、図６及び図７に示した画素電極
２８とゲート電極４のように、複数の導体層を一平面上
で絶縁膜を介さずに順次形成すると、一般に隣接短絡の
懸念が生ずる。これに対し本実施の形態では、画素電極
２８を形成した後、基板全面に誘電体形成層を成膜して
からゲート電極４を形成するので、蓄積容量の形成だけ
でなく画素電極２８とゲート電極４と間の隣接短絡を確
実に防止することができるようになる。特に、蓄積容量
を本方法により形成する場合には、工程を増加させずに
隣接短絡も確実に防止することができる。
２８とゲート電極４のように、複数の導体層を一平面上
で絶縁膜を介さずに順次形成すると、一般に隣接短絡の
懸念が生ずる。これに対し本実施の形態では、画素電極
２８を形成した後、基板全面に誘電体形成層を成膜して
からゲート電極４を形成するので、蓄積容量の形成だけ
でなく画素電極２８とゲート電極４と間の隣接短絡を確
実に防止することができるようになる。特に、蓄積容量
を本方法により形成する場合には、工程を増加させずに
隣接短絡も確実に防止することができる。
【００４３】図８は本実施の形態による液晶表示装置の
変形例におけるアレイ基板の概略断面図である。なお、
図８は画素領域内のＴＦＴ及び蓄積容量以外の領域を省
略して示している。本変形例において、図６に示した上
記実施の形態における構成要素と同一の機能作用を有す
る構成要素については、同一の符号を付してその説明は
省略する。図６及び図７に示した液晶表示装置は、画素
電極２８と隣接する画素領域のゲート電極（図示せず）
との間で蓄積容量を形成しているが、図８に示す液晶表
示装置は、ＴＦＴで駆動される画素に蓄積容量配線６を
形成し、誘電体層７を挟んで画素電極２８との間に蓄積
容量を形成するようにしている。本変形例によっても、
上記実施の形態と同様の効果を得ることができる。
変形例におけるアレイ基板の概略断面図である。なお、
図８は画素領域内のＴＦＴ及び蓄積容量以外の領域を省
略して示している。本変形例において、図６に示した上
記実施の形態における構成要素と同一の機能作用を有す
る構成要素については、同一の符号を付してその説明は
省略する。図６及び図７に示した液晶表示装置は、画素
電極２８と隣接する画素領域のゲート電極（図示せず）
との間で蓄積容量を形成しているが、図８に示す液晶表
示装置は、ＴＦＴで駆動される画素に蓄積容量配線６を
形成し、誘電体層７を挟んで画素電極２８との間に蓄積
容量を形成するようにしている。本変形例によっても、
上記実施の形態と同様の効果を得ることができる。
【００４４】次に、本発明の第３の実施の形態による液
晶表示装置を図９及び図１０を用いて説明する。まず、
本実施の形態による液晶表示装置の構成について図９を
用いて説明する。液晶表示装置の全体構成は、図１に示
した第１の実施の形態とほぼ同様の構成を有するので、
その説明は省略する。図９は、本実施の形態による液晶
表示装置におけるアレイ基板の概略断面図である。な
お、図９は画素領域内のＴＦＴ及び蓄積容量以外の領域
を省略して示している。図３に示した第１の実施の形態
における構成要素と同一の機能作用を有する構成要素に
ついては、同一の符号を付してその説明は省略又は簡略
化する。
晶表示装置を図９及び図１０を用いて説明する。まず、
本実施の形態による液晶表示装置の構成について図９を
用いて説明する。液晶表示装置の全体構成は、図１に示
した第１の実施の形態とほぼ同様の構成を有するので、
その説明は省略する。図９は、本実施の形態による液晶
表示装置におけるアレイ基板の概略断面図である。な
お、図９は画素領域内のＴＦＴ及び蓄積容量以外の領域
を省略して示している。図３に示した第１の実施の形態
における構成要素と同一の機能作用を有する構成要素に
ついては、同一の符号を付してその説明は省略又は簡略
化する。
【００４５】ＴＦＴ５２は、透明ガラス基板２上に、例
えば膜厚１５０ｎｍのＡｌ層からなるゲート電極４を有
している。ゲート電極４上には、絶縁膜８を介して動作
半導体膜１０、チャネル保護膜３０、ｎ+ａ−Ｓｉ層１
２が形成されている。ＴＦＴ５２の左側には、絶縁膜８
上に、例えば膜厚１５０ｎｍのＡｌＮ層からなる誘電体
層５と、例えば膜厚１００ｎｍのＡｌ層３８と例えば膜
厚５０ｎｍのＴｉ層４０からなるソース電極４２とが形
成されている。誘電体層５とソース電極４２は、ほぼ同
一形状にパターニングされて形成されている。ソース電
極４２及びｎ+ａ−Ｓｉ層１２上には画素電極２８が形
成されている。
えば膜厚１５０ｎｍのＡｌ層からなるゲート電極４を有
している。ゲート電極４上には、絶縁膜８を介して動作
半導体膜１０、チャネル保護膜３０、ｎ+ａ−Ｓｉ層１
２が形成されている。ＴＦＴ５２の左側には、絶縁膜８
上に、例えば膜厚１５０ｎｍのＡｌＮ層からなる誘電体
層５と、例えば膜厚１００ｎｍのＡｌ層３８と例えば膜
厚５０ｎｍのＴｉ層４０からなるソース電極４２とが形
成されている。誘電体層５とソース電極４２は、ほぼ同
一形状にパターニングされて形成されている。ソース電
極４２及びｎ+ａ−Ｓｉ層１２上には画素電極２８が形
成されている。
【００４６】蓄積容量５４は、透明ガラス基板２上に、
蓄積容量５４の第２の電極となる蓄積容量配線６を有し
ている。蓄積容量配線６は、ゲート電極４を形成してい
る金属層でゲート電極４の形成と同時に形成されてい
る。蓄積容量配線６上には、例えば膜厚１５０ｎｍのＡ
ｌＮからなる誘電体層４４が形成されている。誘電体層
４４上には、蓄積容量５４の第１の電極となる蓄積容量
電極４６が形成されている。蓄積容量電極４６は、ソー
ス電極４２を形成している金属層でソース電極４２の形
成と同時に形成されている。蓄積容量電極４６上には画
素電極２８が形成されている。
蓄積容量５４の第２の電極となる蓄積容量配線６を有し
ている。蓄積容量配線６は、ゲート電極４を形成してい
る金属層でゲート電極４の形成と同時に形成されてい
る。蓄積容量配線６上には、例えば膜厚１５０ｎｍのＡ
ｌＮからなる誘電体層４４が形成されている。誘電体層
４４上には、蓄積容量５４の第１の電極となる蓄積容量
電極４６が形成されている。蓄積容量電極４６は、ソー
ス電極４２を形成している金属層でソース電極４２の形
成と同時に形成されている。蓄積容量電極４６上には画
素電極２８が形成されている。
【００４７】次に、本実施の形態による液晶表示装置の
製造方法について、図１０を用いて説明する。図１０は
本実施の形態による液晶表示装置におけるアレイ基板の
概略の製造工程を示す工程断面図である。なお、図１０
は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略し
て示している。図４に示した第１の実施の形態における
構成要素と同一の機能作用を有する構成要素について
は、同一の符号を付してその説明は省略又は簡略化す
る。まず、透明ガラス基板２全面に、例えば膜厚１５０
ｎｍのＡｌ層を成膜し、所定の形状にパターニングし
て、ゲート電極４と蓄積容量５４の第２の電極となる蓄
積容量配線６とを形成する。次に、全面に例えば膜厚４
００ｎｍのＳｉＮX層からなる絶縁膜８と、例えば膜厚
３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５０ｎｍのＳ
ｉＮX層とをＣＶＤ法によりこの順に連続成膜する。次
いで、上層のＳｉＮX層を所定の形状にパターニングし
てチャネル保護膜３０を形成する（図１０（ａ））。
製造方法について、図１０を用いて説明する。図１０は
本実施の形態による液晶表示装置におけるアレイ基板の
概略の製造工程を示す工程断面図である。なお、図１０
は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略し
て示している。図４に示した第１の実施の形態における
構成要素と同一の機能作用を有する構成要素について
は、同一の符号を付してその説明は省略又は簡略化す
る。まず、透明ガラス基板２全面に、例えば膜厚１５０
ｎｍのＡｌ層を成膜し、所定の形状にパターニングし
て、ゲート電極４と蓄積容量５４の第２の電極となる蓄
積容量配線６とを形成する。次に、全面に例えば膜厚４
００ｎｍのＳｉＮX層からなる絶縁膜８と、例えば膜厚
３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５０ｎｍのＳ
ｉＮX層とをＣＶＤ法によりこの順に連続成膜する。次
いで、上層のＳｉＮX層を所定の形状にパターニングし
てチャネル保護膜３０を形成する（図１０（ａ））。
【００４８】次に、図１０（ｂ）に示すように、ｎ+ａ
−Ｓｉ層１２を形成し、ｎ+ａ−Ｓｉ層１２と動作半導
体膜１０を所定の形状にパターニングする。次いで、図
１０（ｃ）に示すように、蓄積容量配線６上の絶縁膜８
を開口してコンタクトホールを形成する。
−Ｓｉ層１２を形成し、ｎ+ａ−Ｓｉ層１２と動作半導
体膜１０を所定の形状にパターニングする。次いで、図
１０（ｃ）に示すように、蓄積容量配線６上の絶縁膜８
を開口してコンタクトホールを形成する。
【００４９】次に、誘電体形成層として、例えば膜厚１
５０ｎｍのＡｌＮ層を成膜し、金属層として、例えば膜
厚１００ｎｍのＡｌ層と例えば膜厚５０ｎｍのＴｉ層と
の２層を順に成膜する。次いで、例えば塩素系ガスを用
いたドライエッチング法により誘電体形成層と金属層を
ほぼ同一形状にパターニングし、誘電体層５と、Ａｌ層
３８及びＴｉ層４０からなるソース電極４２と、誘電体
層４４と、蓄積容量５４の第１の電極となる蓄積容量電
極４６とを形成する（図１０（ｄ））。次に、例えば膜
厚７０ｎｍのＩＴＯ層を全面に成膜した後、エッチング
して、画素電極２８及びｎ+ａ−Ｓｉ層１２をパターニ
ングする（図１０（ｅ））。以上説明した工程を経て、
本実施の形態による液晶表示装置におけるアレイ基板が
完成する。この後対向基板と貼り合せ、液晶を封止して
本実施の形態による液晶表示装置が完成する。
５０ｎｍのＡｌＮ層を成膜し、金属層として、例えば膜
厚１００ｎｍのＡｌ層と例えば膜厚５０ｎｍのＴｉ層と
の２層を順に成膜する。次いで、例えば塩素系ガスを用
いたドライエッチング法により誘電体形成層と金属層を
ほぼ同一形状にパターニングし、誘電体層５と、Ａｌ層
３８及びＴｉ層４０からなるソース電極４２と、誘電体
層４４と、蓄積容量５４の第１の電極となる蓄積容量電
極４６とを形成する（図１０（ｄ））。次に、例えば膜
厚７０ｎｍのＩＴＯ層を全面に成膜した後、エッチング
して、画素電極２８及びｎ+ａ−Ｓｉ層１２をパターニ
ングする（図１０（ｅ））。以上説明した工程を経て、
本実施の形態による液晶表示装置におけるアレイ基板が
完成する。この後対向基板と貼り合せ、液晶を封止して
本実施の形態による液晶表示装置が完成する。
【００５０】本実施の形態によれば、蓄積容量電極（第
１の電極）４６及び蓄積容量配線（第２の電極）６と共
に蓄積容量を構成する誘電体層４４は、絶縁膜８と異な
る層で形成されているため、絶縁耐圧を考慮せずに薄く
することができる。また、誘電体層４４を形成している
ＡｌＮは、ＳｉＮX等と比較して高い比誘電率を有する
ため、小さい電極面積で蓄積容量を確保することができ
る。したがって、容量を確保した上で蓄積容量の電極の
面積を縮小することが可能である。よって、開口率を向
上させることにより、表示輝度の高い高品質の超高精細
表示が得られる液晶表示装置を製造できる。
１の電極）４６及び蓄積容量配線（第２の電極）６と共
に蓄積容量を構成する誘電体層４４は、絶縁膜８と異な
る層で形成されているため、絶縁耐圧を考慮せずに薄く
することができる。また、誘電体層４４を形成している
ＡｌＮは、ＳｉＮX等と比較して高い比誘電率を有する
ため、小さい電極面積で蓄積容量を確保することができ
る。したがって、容量を確保した上で蓄積容量の電極の
面積を縮小することが可能である。よって、開口率を向
上させることにより、表示輝度の高い高品質の超高精細
表示が得られる液晶表示装置を製造できる。
【００５１】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態において
は、チャネルプロテクト型のＴＦＴを備えた液晶表示装
置の製造方法を例に挙げて説明したが、本発明はこれに
限らず、チャネルエッチ型のＴＦＴを備えた液晶表示装
置の製造方法にも適用可能である。また、上記実施の形
態においては、透過型の液晶表示装置の製造方法を例に
挙げて説明したが、本発明はこれに限らず、ＩＴＯに代
えて例えばＡｌを画素電極に用いることにより、反射型
の液晶表示装置の製造方法にも適用可能である。
変形が可能である。例えば、上記実施の形態において
は、チャネルプロテクト型のＴＦＴを備えた液晶表示装
置の製造方法を例に挙げて説明したが、本発明はこれに
限らず、チャネルエッチ型のＴＦＴを備えた液晶表示装
置の製造方法にも適用可能である。また、上記実施の形
態においては、透過型の液晶表示装置の製造方法を例に
挙げて説明したが、本発明はこれに限らず、ＩＴＯに代
えて例えばＡｌを画素電極に用いることにより、反射型
の液晶表示装置の製造方法にも適用可能である。
【００５２】以上説明した実施の形態に基づき、本発明
は以下のようにまとめられる。 （付記１）第１及び第２の電極間に誘電体層を挟んで構
成される蓄積容量を絶縁性基板上に形成する液晶表示装
置の製造方法において、全面に金属層と誘電体形成層と
を連続成膜する工程と、前記金属層と前記誘電体形成層
とをほぼ同一形状にパターニングして前記第１の電極と
前記誘電体層とを形成する工程と、前記第２の電極を前
記誘電体層に直接接続して形成する工程とを有すること
を特徴とする液晶表示装置の製造方法。
は以下のようにまとめられる。 （付記１）第１及び第２の電極間に誘電体層を挟んで構
成される蓄積容量を絶縁性基板上に形成する液晶表示装
置の製造方法において、全面に金属層と誘電体形成層と
を連続成膜する工程と、前記金属層と前記誘電体形成層
とをほぼ同一形状にパターニングして前記第１の電極と
前記誘電体層とを形成する工程と、前記第２の電極を前
記誘電体層に直接接続して形成する工程とを有すること
を特徴とする液晶表示装置の製造方法。
【００５３】（付記２）第１及び第２の電極間に誘電体
層を挟んで構成される蓄積容量を絶縁性基板上に形成す
る液晶表示装置の製造方法において、前記絶縁性基板上
に前記第２の電極を形成する工程と、全面に誘電体形成
層と金属層とをこの順に連続成膜し、前記第２の電極上
に形成された前記誘電体形成層と前記金属層とをほぼ同
一形状にパターニングして、前記第２の電極に直接接続
された前記誘電体層と、前記第１の電極とを形成する工
程とを有することを特徴とする液晶表示装置の製造方
法。
層を挟んで構成される蓄積容量を絶縁性基板上に形成す
る液晶表示装置の製造方法において、前記絶縁性基板上
に前記第２の電極を形成する工程と、全面に誘電体形成
層と金属層とをこの順に連続成膜し、前記第２の電極上
に形成された前記誘電体形成層と前記金属層とをほぼ同
一形状にパターニングして、前記第２の電極に直接接続
された前記誘電体層と、前記第１の電極とを形成する工
程とを有することを特徴とする液晶表示装置の製造方
法。
【００５４】（付記３）付記１記載の液晶表示装置の製
造方法において、前記第１の電極は画素電極に接続して
形成され、前記第２の電極は蓄積容量配線であることを
特徴とする液晶表示装置の製造方法。
造方法において、前記第１の電極は画素電極に接続して
形成され、前記第２の電極は蓄積容量配線であることを
特徴とする液晶表示装置の製造方法。
【００５５】（付記４）付記１記載の液晶表示装置の製
造方法において、前記誘電体層上に形成された絶縁膜を
開口して前記誘電体層を露出させる工程を有し、前記誘
電体層上に前記第２の電極が直接接続されることを特徴
とする液晶表示装置の製造方法。
造方法において、前記誘電体層上に形成された絶縁膜を
開口して前記誘電体層を露出させる工程を有し、前記誘
電体層上に前記第２の電極が直接接続されることを特徴
とする液晶表示装置の製造方法。
【００５６】（付記５）絶縁性基板全面に金属層と誘電
体形成層とをこの順に連続成膜する工程と、前記金属層
と前記誘電体形成層とをほぼ同一形状にパターニングし
て、ゲート電極及び蓄積容量配線を形成し、前記蓄積容
量配線上に誘電体層を形成する工程と、全面に絶縁膜を
形成する工程と、前記絶縁膜上に動作半導体膜を形成す
る工程と、前記動作半導体膜上にチャネル保護膜を形成
する工程と、前記チャネル保護膜を挟んで前記動作半導
体膜に接続されたソース電極及びドレイン電極を形成す
る工程と、全面に保護膜を形成する工程と、前記ソース
電極上及び前記誘電体層上の前記保護膜を開口し、前記
誘電体層上の前記絶縁膜を開口して、前記ソース電極表
面及び前記誘電体層表面を露出させる工程と、前記ソー
ス電極及び前記誘電体層に直接接続される画素電極を形
成する工程とを有することを特徴とする液晶表示装置の
製造方法。
体形成層とをこの順に連続成膜する工程と、前記金属層
と前記誘電体形成層とをほぼ同一形状にパターニングし
て、ゲート電極及び蓄積容量配線を形成し、前記蓄積容
量配線上に誘電体層を形成する工程と、全面に絶縁膜を
形成する工程と、前記絶縁膜上に動作半導体膜を形成す
る工程と、前記動作半導体膜上にチャネル保護膜を形成
する工程と、前記チャネル保護膜を挟んで前記動作半導
体膜に接続されたソース電極及びドレイン電極を形成す
る工程と、全面に保護膜を形成する工程と、前記ソース
電極上及び前記誘電体層上の前記保護膜を開口し、前記
誘電体層上の前記絶縁膜を開口して、前記ソース電極表
面及び前記誘電体層表面を露出させる工程と、前記ソー
ス電極及び前記誘電体層に直接接続される画素電極を形
成する工程とを有することを特徴とする液晶表示装置の
製造方法。
【００５７】（付記６）付記１乃至５のいずれか１項に
記載の液晶表示装置の製造方法において、前記金属層は
Ａｌ又はＡｌ合金で形成され、前記誘電体層はＡｌＮ又
はＡｌ合金の窒化物で形成されていることを特徴とする
液晶表示装置の製造方法。
記載の液晶表示装置の製造方法において、前記金属層は
Ａｌ又はＡｌ合金で形成され、前記誘電体層はＡｌＮ又
はＡｌ合金の窒化物で形成されていることを特徴とする
液晶表示装置の製造方法。
【００５８】（付記７）付記６記載の液晶表示装置の製
造方法において、前記ＡｌＮ又はＡｌ合金の窒化物は、
ＡｒとＮ2との混合ガスを用いたスパッタ法により形成
され、前記混合ガスは前記Ｎ2の混合比が５５％以上で
あることを特徴とする液晶表示装置の製造方法。
造方法において、前記ＡｌＮ又はＡｌ合金の窒化物は、
ＡｒとＮ2との混合ガスを用いたスパッタ法により形成
され、前記混合ガスは前記Ｎ2の混合比が５５％以上で
あることを特徴とする液晶表示装置の製造方法。
【００５９】
【発明の効果】以上の通り、本発明によれば、容量を確
保した上で蓄積容量の電極の面積を縮小し、開口率を向
上させることにより、表示輝度の高い高品質の超高精細
表示が得られる液晶表示装置を製造できる。
保した上で蓄積容量の電極の面積を縮小し、開口率を向
上させることにより、表示輝度の高い高品質の超高精細
表示が得られる液晶表示装置を製造できる。
【図１】本発明の第１の実施の形態による液晶表示装置
の全体構成を示す図である。
の全体構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置
における蓄積容量の基本構成を説明するアレイ基板の概
略断面図である。
における蓄積容量の基本構成を説明するアレイ基板の概
略断面図である。
【図３】本発明の第１の実施の形態による液晶表示装置
におけるアレイ基板の構成を示す概略断面図である。
におけるアレイ基板の構成を示す概略断面図である。
【図４】本発明の第１の実施の形態による液晶表示装置
におけるアレイ基板の概略の製造工程を示す工程断面図
である。
におけるアレイ基板の概略の製造工程を示す工程断面図
である。
【図５】スパッタ法を用いてＡｌを成膜する際のＡｒと
Ｎ2との混合比の変化による比抵抗の変化を示すグラフ
である。
Ｎ2との混合比の変化による比抵抗の変化を示すグラフ
である。
【図６】本発明の第２の実施の形態による液晶表示装置
におけるアレイ基板の構成を示す概略断面図である。
におけるアレイ基板の構成を示す概略断面図である。
【図７】本発明の第２の実施の形態による液晶表示装置
におけるアレイ基板の概略の製造工程を示す工程断面図
である。
におけるアレイ基板の概略の製造工程を示す工程断面図
である。
【図８】本発明の第２の実施の形態による液晶表示装置
の変形例におけるアレイ基板の構成を示す概略断面図で
ある。
の変形例におけるアレイ基板の構成を示す概略断面図で
ある。
【図９】本発明の第３の実施の形態による液晶表示装置
におけるアレイ基板の構成を示す概略断面図である。
におけるアレイ基板の構成を示す概略断面図である。
【図１０】本発明の第３の実施の形態による液晶表示装
置におけるアレイ基板の概略の製造工程を示す工程断面
図である。
置におけるアレイ基板の概略の製造工程を示す工程断面
図である。
【図１１】従来の液晶表示装置におけるアレイ基板の構
造を示す概略断面図である。
造を示す概略断面図である。
２ 透明ガラス基板 ４ ゲート電極 ５、７、４４ 誘電体層 ６ 蓄積容量配線 ８ 絶縁膜 ９ ａ−Ｓｉ層 １０ 動作半導体膜 １２ ｎ+ａ−Ｓｉ層 ２２、４２ ドレイン電極 ２４ ソース電極 ２６ 保護膜 ２８ 画素電極 ３０ チャネル保護膜 ３８ Ａｌ層 ４０ Ｔｉ層 ４６ 蓄積容量電極 ５２ ＴＦＴ ５４ 蓄積容量 ８１ アレイ基板 ８４ 画素領域 ８６ 表示領域 ８８ ゲートバスライン駆動回路 ９０ データバスライン駆動回路 ９２ 入力端子 ９４ 対向基板 ９６ データバスライン ９８ ゲートバスライン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JA29 JA38 JA40 JA42 JA44 JB13 JB23 JB24 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA05 KA07 KA16 KA18 KA22 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA01 NA22 NA25 PA02 PA06 QA07 5F110 AA04 BB02 CC07 DD02 EE03 EE06 EE44 FF01 FF02 FF03 FF09 FF12 FF28 FF29 GG02 GG15 GG25 GG44 HK03 HK04 HK09 HK16 HK22 HK33 HL07 NN04 NN14 NN24 NN35 NN73 QQ09
Claims (5)
- 【請求項１】第１及び第２の電極間に誘電体層を挟んで
構成される蓄積容量を絶縁性基板上に形成する液晶表示
装置の製造方法において、 全面に金属層と誘電体形成層とを連続成膜する工程と、 前記金属層と前記誘電体形成層とをほぼ同一形状にパタ
ーニングして前記第１の電極と前記誘電体層とを形成す
る工程と、 前記第２の電極を前記誘電体層に直接接続して形成する
工程とを有することを特徴とする液晶表示装置の製造方
法。 - 【請求項２】第１及び第２の電極間に誘電体層を挟んで
構成される蓄積容量を絶縁性基板上に形成する液晶表示
装置の製造方法において、 前記絶縁性基板上に前記第２の電極を形成する工程と、 全面に誘電体形成層と金属層とをこの順に連続成膜し、
前記第２の電極上に形成された前記誘電体形成層と前記
金属層とをほぼ同一形状にパターニングして、前記第２
の電極に直接接続された前記誘電体層と、前記第１の電
極とを形成する工程とを有することを特徴とする液晶表
示装置の製造方法。 - 【請求項３】請求項１記載の液晶表示装置の製造方法に
おいて、 前記第１の電極は画素電極に接続して形成され、 前記第２の電極は蓄積容量配線であることを特徴とする
液晶表示装置の製造方法。 - 【請求項４】請求項１記載の液晶表示装置の製造方法に
おいて、 前記誘電体層上に形成された絶縁膜を開口して前記誘電
体層を露出させる工程を有し、 前記誘電体層上に前記第２の電極が直接接続されること
を特徴とする液晶表示装置の製造方法。 - 【請求項５】絶縁性基板全面に金属層と誘電体形成層と
をこの順に連続成膜する工程と、 前記金属層と前記誘電体形成層とをほぼ同一形状にパタ
ーニングして、ゲート電極及び蓄積容量配線を形成し、
前記蓄積容量配線上に誘電体層を形成する工程と、 全面に絶縁膜を形成する工程と、 前記絶縁膜上に動作半導体膜を形成する工程と、 前記動作半導体膜上にチャネル保護膜を形成する工程
と、 前記チャネル保護膜を挟んで前記動作半導体膜に接続さ
れたソース電極及びドレイン電極を形成する工程と、 全面に保護膜を形成する工程と、 前記ソース電極上及び前記誘電体層上の前記保護膜を開
口し、前記誘電体層上の前記絶縁膜を開口して、前記ソ
ース電極表面及び前記誘電体層表面を露出させる工程
と、 前記ソース電極及び前記誘電体層に直接接続される画素
電極を形成する工程とを有することを特徴とする液晶表
示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316617A JP4689025B2 (ja) | 2000-10-17 | 2000-10-17 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316617A JP4689025B2 (ja) | 2000-10-17 | 2000-10-17 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002122883A true JP2002122883A (ja) | 2002-04-26 |
| JP4689025B2 JP4689025B2 (ja) | 2011-05-25 |
Family
ID=18795539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000316617A Expired - Lifetime JP4689025B2 (ja) | 2000-10-17 | 2000-10-17 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4689025B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043182A (ja) * | 2006-08-25 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| EP1850386A1 (en) * | 2006-04-26 | 2007-10-31 | Epson Imaging Devices Corporation | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| JP2008046648A (ja) * | 2007-08-31 | 2008-02-28 | Sharp Corp | 表示装置用基板、その製造方法及び表示装置 |
| CN100432080C (zh) * | 2006-09-27 | 2008-11-12 | 宁夏大学 | 一种液相合成有机硅酯的方法 |
-
2000
- 2000-10-17 JP JP2000316617A patent/JP4689025B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1850386A1 (en) * | 2006-04-26 | 2007-10-31 | Epson Imaging Devices Corporation | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| JP2007043182A (ja) * | 2006-08-25 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JP4657173B2 (ja) * | 2006-08-25 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| CN100432080C (zh) * | 2006-09-27 | 2008-11-12 | 宁夏大学 | 一种液相合成有机硅酯的方法 |
| JP2008046648A (ja) * | 2007-08-31 | 2008-02-28 | Sharp Corp | 表示装置用基板、その製造方法及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4689025B2 (ja) | 2011-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980156B2 (ja) | アクティブマトリクス型表示装置 | |
| US7319239B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device | |
| US20020113934A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3402909B2 (ja) | 薄膜トランジスタ装置及び液晶表示装置 | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| KR100329585B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| US7122830B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JPH113938A (ja) | 半導体装置及びその製造方法、及び液晶表示装置 | |
| US7521298B2 (en) | Thin film transistor array panel of active liquid crystal display and fabrication method thereof | |
| JPH05150264A (ja) | ドライバ内蔵型液晶表示パネルおよびその製造方法 | |
| JP3819590B2 (ja) | 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置 | |
| JP2002122883A (ja) | 液晶表示装置の製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH10335671A (ja) | ドライバーモノリシック駆動素子 | |
| JPH0635004A (ja) | 液晶表示装置 | |
| US20200371390A1 (en) | Active device substrate and driving method thereof | |
| JP2585267B2 (ja) | 液晶表示装置 | |
| JP2004347779A (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4689025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |