JPH05150264A - ドライバ内蔵型液晶表示パネルおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 画素領域の微細化に対応可能なドライバ内蔵
型液晶表示パネルおよびその製造方法を実現すること。 【構成】 透明基板９上の駆動回路の配線層１９〜２１
は、３層配線構造になっており、各ピッチが狭い。ここ
で、第１の配線層１９はＴＦＴ８のゲート５と同時形成
された不純物ドープ型の多結晶シリコン層、第２の配線
層２０は第１のデータ線１４と同時形成されたクロム
層、第３の配線層２１は第２のデータ線１５と同時形成
されたアルミニウム層からなる。ここで、第１のデータ
線１４と第２のデータ線１５とは２重の冗長配線構造の
データ線を構成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示パネルおよびそ
の製造方法に関し、特に、その配線層の構造技術に関す
る。

【０００２】

【従来の技術】代表的なフラットパネル型ディスプレイ
である液晶表示パネルは、共通電極が形成された一方側
の透明基板と、多数の画素領域を備えるマトリクスアレ
イが形成された他方側の透明基板との間に液晶が封入さ
れており、共通電極と各画素領域の画素電極との間に印
加される電位を制御して、画素領域毎の液晶の配向状態
を変えるようになっている。その代表的なものがＴＦＴ
（薄膜トランジスタ）を利用して、所定の信号電位を各
画素電極に印加する方式であり、そのマトリクスアレイ
の構造を図６に示す。この図に示すように、透明基板５
１の表面側には、ソース４，ドレイン７およびゲート５
を備えるＴＦＴ８が形成されており、そのソース４には
層間絶縁膜５２の接続孔５２ａを介してデータ線２ａ
（信号線）が導電接続している一方、ゲート５にはゲー
ト線（走査線／図示せず）が導電接続している。また、
ドレイン７には、層間絶縁膜５２の接続孔５２ｂを介し
てＩＴＯからなる画素電極６が導電接続している。この
ような構成のマトリクスアレイの等価回路は、たとえ
ば、図５に示すように表される。この等価回路におい
て、いずれの画素領域においても、データ線Ｄ_i を介し
て所定のデータ信号がＴＦＴ_ijのソースに印加された状
態で、ＴＦＴ_ijのゲートにゲート線Ｇ_j からの駆動電位
が印加されると、画素電極と共通電極とによって構成さ
れた液晶表示素子Ｃ_ijに所定の信号電位が印加される。
これにより、液晶表示素子Ｃ_ijの液晶に電位がかかり、
この液晶の配向状態が変化する。

【０００３】ここで、データ線Ｄ_i にデータ信号を供給
するデータ線駆動回路３１およびゲート線Ｇ_j に駆動信
号を供給するゲート線駆動回路３２は、いずれも、ＴＦ
Ｔ_i ，ＴＦＴ_j などによって構成されており、基板外部
への引出し線数を大幅に削減できることから、マトリク
スアレイが形成された透明基板上に形成されている。

【０００４】そして、これらの駆動回路３１，３２にお
いて、ＴＦＴ_i ，ＴＦＴ_j を回路接続するための配線層
は、図６に示すように、透明基板９上において、第１の
配線層５３と、第２の配線層５４および第３の配線層５
５とが層間絶縁膜５２を介して２層配線構造を構成する
ように形成されている。

【０００５】

【発明が解決しようとする課題】このような構成の液晶
表示パネルに対しては、表示面の大型化や低価格化に加
えて、表示の高精細化も要求されている状況にあって、
この要求に対応するために、各画素領域を微細化して画
素数を増加させていく傾向にある。しかしながら、従来
の液晶表示パネルにおいて、画素領域を微細化するに
は、以下の問題点がある。

【０００６】 各画素領域の微細化に対応するには、
データ線駆動回路３１およびゲート線駆動回路３２を構
成する素子間のピッチを狭める必要がある。それには、
各配線層５３，５４，５５のピッチも、たとえば１０μ
ｍ以下にまで縮小する必要があるが、配線層５３，５
４，５５は、駆動回路を構成するＴＦＴの配置に対応し
て平面的に形成されているため、それらの狭ピッチ化に
は限界がある。

【０００７】 各画素領域の微細化にともなって、デ
ータ線Ｄ_i およびゲート線Ｇ_j に対する制約が増え、従
来の液晶パネルの構造のままでは、それらの信頼性が低
下しやすい。たとえば、データ線Ｄ_i に断線が発生する
と、それに対応する各画素領域はすべて表示欠陥にな
る。そこで、従来の液晶表示パネルに対して、配線層の
冗長設計を採用することが望まれているが、いずれの冗
長設計を採用しても、工程数が大幅に増加して、液晶表
示パネルの低価格化を妨げてしまう。

【０００８】以上の問題点に鑑みて、本発明の課題は、
上記問題点を個別的に対応するのではなく、それらの課
題に対する対策を援用しあって、低価格化を犠牲とする
ことなく、画素領域の微細化に対応可能なドライバ内蔵
型液晶表示パネルおよびその製造方法を実現することに
ある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明のドライバ内蔵型液晶表示パネルにおいて講
じた手段は、薄膜トランジスタのゲートに導電接続する
ゲート線，そのソースに下層側層間絶縁膜の接続孔を介
して導電接続する第１のデータ線およびこのデータ線表
面に導電接続して多重配線の冗長配線構造を構成する第
２のデータ線を備えるマトリクスアレイと、このマトリ
クスアレイを駆動しており、各配線層が下層側層間絶縁
膜および上層側層間絶縁膜によって層間分離された３層
配線構造を備える駆動回路とを同一透明基板上に設ける
と共に、第１および第２のデータ線のうちの少なくとも
１層を、駆動回路側の各配線層のうちのいずれかの層と
同一材料から構成することである。ここで、第１および
第２のデータ線のいずれの層についても、駆動回路側の
各配線層のうちのいずれかの層と同一材料から構成する
場合には、それぞれ上層側同士および下層側同士を対応
させて、それぞれ同一材料から構成する。

【００１０】ここで、駆動回路側の第１の配線層と前記
ゲート線，駆動回路側の第２の配線層と第１のデータ
線，および駆動回路側の第３の配線層と第２のデータ線
のいずれの対応する配線層同士も、それぞれ同一材料と
なるように構成することが好ましい。

【００１１】このような構成の液晶表示パネルの製造方
法においては、駆動回路側の各配線層を形成する各工程
と、マトリクスアレイ側のゲート線，第１のデータ線お
よび第２のデータ線を形成する各工程との間で、同一材
料を用いる工程については、同一工程を援用して同時に
行う。

【００１２】

【作用】本発明においては、マトリクスアレイと同一透
明基板上に形成された駆動回路の配線層が３層配線構造
になっているため、配線層の配置に対する自由度が大き
い。従って、駆動回路用素子間のピッチを狭くできるの
で、駆動回路側はマトリクスアレイの微細化に十分に対
応できる。また、駆動回路が３層配線構造であること、
すなわち、駆動回路の配線層を形成する工程が３回行わ
れるため、そのうち、データ線を形成するのに適した工
程を援用して、第１のデータ線または第２のデータ線を
形成する。それ故、第１のデータ線および第２のデータ
線を個々の工程により形成して、データ線を多重配線構
造とする製造方法と異なり、多重配線構造、すなわち冗
長配線構造を備えたデータ線を、少ない工程数で形成で
きる。

【００１３】

【実施例】次に、本発明の実施例について、添付図面を
参照して説明する。

【００１４】〔実施例１〕図１は本発明の実施例１に係
るドライバ内蔵型液晶表示パネルのマトリックスアレイ
の一部を示す平面図、図２はそのＩ−Ｉ線における断面
図である。ここで、図６に示した従来のマトリクスアレ
イの各部分と同じ機能を有する部分には、同符号を付し
てある。

【００１５】この実施例は、図１に示すように、垂直方
向のデータ線２ａ，２ｂ・・・（信号線）と、水平方向
のゲート線３ａ，３ｂ・・・（走査線）とが格子状に配
線され、それらの間にマトリクスアレイの各画素領域１
ａ，１ｂ・・が形成されている。

【００１６】以下に画素領域１ａを例にとって、その構
造を説明する。この画素領域１ａにおいて、データ線２
ａが導電接続するソース４、ゲート線３ｂが導電接続す
るゲート５、および画素電極６が導電接続するドレイン
７によって、ＴＦＴ８が形成されている。ここで、画素
電極６は、ＩＴＯからなる透明電極であって、画素領域
１ａのほぼ全面にわたって形成されている。また、デー
タ線２ａは、下層側のクロム層（第１のデータ線）およ
び上層側のアルミニウム層（第２のデータ線）からなる
２層構造になっている一方、ゲート線３ｂは、不純物ド
ープ型の多結晶シリコン層から構成されている。

【００１７】このＴＦＴ８の断面構造は、図２に示すよ
うに、液晶表示パネル全体を支持する透明基板９（ガラ
ス基板）の表面側に多結晶シリコン層１０が形成されて
おり、多結晶シリコン層１０には、真性の多結晶シリコ
ン領域であるチャネル領域１１を除いて、ｎ型の不純物
としてのリンが導入されて、ソース４およびドレイン７
が形成されている。ここで、リンの導入は、多結晶シリ
コン層１０の表面側に形成されたゲート酸化膜１２の上
のゲート５をマスクとするイオン注入を利用することに
より、ソース４およびドレイン７がセルフアラインとな
るように行われる。このＴＦＴ８の表面側には、シリコ
ン酸化膜からなる第１の層間絶縁膜１３（下層側層間絶
縁膜）が堆積されており、それには第１の接続孔１３ａ
と第２の接続孔１３ｂとが開口されている。そのうちの
第１の接続孔１３ａを介して、クロム層から構成された
第１のデータ線１４がソース４に導電接続し、さらに、
それらの表面側に形成された第２の層間絶縁膜１７（上
層側層間絶縁膜）の接続孔１７ａを介して、アルミニウ
ム層から構成された第２のデータ線１５が第１のデータ
線１４の表面に導電接続している。このように形成され
た第１および第２のデータ線１４，１５によってデータ
線２ａが構成され、データ線２ａは２重構造からなる冗
長配線構造になっている。一方、第１の層間絶縁膜１３
の第２の接続孔１３ｂを介しては、クロム層から構成さ
れた積み上げ電極層１６が導電接続しており、その表面
側においては、第２の層間絶縁膜１７および第３の層間
絶縁膜１８を貫通する接続孔１８ａを介して、ＩＴＯか
らなる画素電極６が積み上げ電極層１６に導電接続して
いる。これにより、ドレイン７から画素電極６に対して
電位が印加可能になっている。ここで、画素電極６とド
レイン７の接続構造については、積み上げ電極層１６と
して、クロム層などの金属層から構成されているもの、
またはＩＴＯ層から構成されているものなどを利用で
き、その他、画素電極６がドレイン７に対して直接に導
電接続する構造なども採用できる。

【００１８】この液晶表示パネルにおいては、後述のと
おり、データ線２ａは、クロム層１４と、このクロム層
１４とは別工程で形成されたアルミニウム層１５とで構
成されているため、それぞれに断線部分があったと仮定
しても、その断線部分の位置が重ならない限り、データ
線２ａとしては断線状態にはならない。すなわち、一方
側の断線状態を他方側が補完する関係にある冗長配線構
造になっているため、画素領域２ａが微細化され、デー
タ線２ａの幅が狭くなるなどの制約が加わっても、デー
タ線２ａが接続する全ての画素領域に対し、確実にデー
タ信号が印加されるので、この液晶表示パネルには表示
のライン欠陥が極めて発生しにくい。

【００１９】さらに、この透明基板９の表面側には、マ
トリクスアレイを駆動するための駆動回路（図示せず）
も形成されている。この駆動回路は、その等価回路の一
例をマトリクスアレイの等価回路と共に図５に示すよう
に、いずれの画素領域に対しても、データ線Ｄ_i を介し
て所定の信号電位がＴＦＴ_ijのソースに印加可能な状態
になっている。そして、ＴＦＴ_ijのゲートにゲート線Ｇ
_j からの駆動電位が印加されて、所定の信号電位が画素
電極と共通電極とによって構成された液晶表示素子Ｃ_ij
に印加されると、液晶表示素子Ｃ_ijの液晶に電位がかか
り、この液晶の配向状態が変化して、情報を表示する。
ここで、データ線Ｄ_i にデータ信号を供給するデータ線
駆動回路３１およびゲート線Ｇ_j にゲート信号を供給す
るゲート線駆動回路３２は、いずれも透明基板の外周領
域に形成されており、その構成は、たとえば、データ線
駆動回路３１においては、ラインメモリ３１ａを制御す
るためのＴＦＴ_i のソースには画像信号Ｓ_p が印加され
るようになっている一方、垂直同期パルスＳ_v と垂直シ
フトパルスφ₁ ，φ₂ とによって、垂直シフトレジスタ
３１ｂの各段が、図５の左から右に向かって、順次、パ
ルス持続期間だけ導通状態に移行可能になっている。こ
れにより、画像信号Ｓ_p は、１画素毎に区切られてライ
ンメモリ用コンデンサＣ_i に順次蓄えられる。そして、
これらの画像信号は、ラインスイッチＴＦＴ_Liに印加さ
れたラインスイッチ信号Ｓ_L に基づいて各データ線に転
送される。一方、ゲート駆動回路３２の側も略同様な回
路構成であるため、その説明は省略するが、データ線駆
動回路３１およびゲート駆動回路３２は、いずれも所定
の回路構成に配線接続されたＴＦＴなどから構成されて
いる。

【００２０】本例において、これらのデータ線駆動回路
３１およびゲート線駆動回路３２の各ＴＦＴを配線接続
する各配線層は、図２に示すように、透明基板９の表面
上に形成された第１の配線層１９と、その表面側に形成
された第１の層間絶縁膜１３（下層側層間絶縁膜）上の
第２の配線層２０と、その表面側に形成された第２の層
間絶縁膜１７（上層側層間絶縁膜）上の第３の配線層２
１とからなる３層配線構造になっている。従って、デー
タ線２ａ，２ｂ・・・またはゲート線３ａ，３ｂに導電
接続するこれらの配線層１９，２０，２１間のピッチが
狭い。それ故、表示画面の高精細化に向けて画素領域を
微細化した場合であっても、微細化された画素領域のピ
ッチに駆動回路側が十分に対応することができる。しか
も、駆動回路の形成領域自身を狭くできるので、パネル
サイズの縮小化をも実現できる。

【００２１】ここで、第１の配線層１９は、ゲート５お
よびゲート線３ｂと同時形成された不純物ドープ型の多
結晶シリコン層から構成され、第２の配線層２０は、第
１のデータ線１４と同時形成されたクロム層から構成さ
れ、第３の配線層２１は、第２のデータ線１５と同時形
成されたアルミニウム層から構成されている。

【００２２】かかる構造の液晶表示パネルのマトリック
スアレイの製造方法を、図３を参照して説明する。

【００２３】図３は、液晶パネル表示の製造方法の一部
を示す工程断面図である。

【００２４】まず、図３（ａ）に示すように、ガラス基
板９の表面上にＣＶＤ法により、真性の多結晶シリコン
層１０ａを堆積させた後に、熱酸化を施して、ゲート酸
化膜１２を形成する。

【００２５】次に、図３（ｂ）に示すように、これらの
表面側にリンドープの多結晶シリコン層をＣＶＤ法によ
り形成した後、パターニングしてゲート５，ゲート線３
ａ，３ｂ・・・および第１の配線層１９を残す。この後
に、ゲート５をマスクとしてリンをイオン注入して、ソ
ース４およびドレイン７を導電化する。ここで、ゲート
５の直下には真性の多結晶シリコン部分が残され、これ
がチャネル領域１１となる。

【００２６】このようにして、ＴＦＴ８を、駆動回路側
のＴＦＴ（図示せず）と共に形成した後に、これらの表
面側に、図３（ｃ）に示すように、ＣＶＤ法などにより
第１の層間絶縁膜１３を堆積させる。その後に、ソース
４およびドレイン７の上方位置に第１の接続孔１３ａお
よび第２の接続孔１３ｂを形成する。同様に、駆動回路
側にも所定の位置に接続孔が形成される。次に、これら
の表面側にクロム層をスパッタ法により被着して、全面
クロム層を形成した後、所定の領域が窓開けされたレジ
ストマスク層を形成した状態で、第２硝酸セリウムアン
モニウムなどを配合したクロム用エッチング液で、全面
クロム層に化学エッチングを施して第１のデータ線１
４，第２の配線層２０および積み上げ電極層１６を残
す。

【００２７】つぎに、図３（ｄ）に示すように、それら
の表面側に、ＣＶＤ法などにより第２の層間絶縁膜１７
を堆積させた後に、接続孔１７ａを形成する。ここで
も、駆動回路側の所定の位置に接続孔が形成される。さ
らに、これらの表面側にアルミニウム層をスパッタ法に
より被着して、全面アルミニウム層を形成した後に、所
定の領域が窓開けされたレジストマスク層を形成する。
この状態で、燐酸、硝酸などを配合したアルミニウム用
エッチング液で、全面アルミニウム層に化学エッチング
を施して、第２のデータ線１５および第３の配線層２１
を形成する。

【００２８】次に、これらの表面上に、ＣＶＤ法などに
より第３の層間絶縁膜１８を堆積させた後に、接続孔１
８ａを形成する。そして、スパッタ法によりＩＴＯ層を
被着した後、その表面上に所定領域を窓開けしたレジス
トマスク層を形成した状態で、塩酸、硝酸などを配合し
たＩＴＯ用エッチング液により、ＩＴＯ層に化学エッチ
ングを施して、図２に示すように、画素電極層６を残
す。

【００２９】このように、本例においては、データ線２
ａを２重構造とするにあたり、下層側にはクロム層から
なる第１のデータ線１４を、上層側にはクロム層に対し
てエッチング能力がない燐酸、硝酸系のエッチング液で
エッチング可能なアルミニウム層からなる第２のデータ
線１５を採用している。従って、第２のデータ線１５を
形成するためのレジストマスク層に欠陥があって、第２
のデータ線１５に断線部分が発生しても、下層側の第１
のデータ線１４には、断線部分が発生しない。

【００３０】このため、第１および第２のデータ線１
４，１５の同位置に断線部分が発生しない限り、データ
線２ａ自身が断線状態になることがない。従って、本例
の液晶表示パネルにおいては、データ線２ａの断線に起
因する表示のライン欠陥が発生しにくい。しかも、第１
および第２のデータ線１４，１５は、駆動回路を構成す
る配線層のうち、第２の配線層２０および第３の配線層
２１の形成工程を援用して、それらの配線層２０，２１
と同時形成している。さらに、ゲート５およびゲート線
３ａ，３ｂ・・・の形成工程に対しても、第１の配線層
１９の形成工程を援用して、それらを同時に形成してい
る。しかも、いずれの層間絶縁膜１３，１７，１８も駆
動回路側とマトリクスアレイ側とで、同様に配置されて
いるため、それらの形成工程も援用し合っている。この
ため、液晶表示パネルのデータ線２ａ，２ｂ・・・に冗
長配線構造を採用しても、製造工程が増えるのを最小限
に止めているので、コスト対応力をも備える。しかも、
データ線２ａの形成領域は拡張されていないため、開口
率が維持されているので、表示品質が低下しない。

【００３１】〔実施例２〕次に、本発明の実施例２に係
る液晶表示パネルについて、図４を参照して説明する。

【００３２】図４は実施例２に係るドライバ内蔵型液晶
表示パネルのマトリックスアレイの断面図であり、実施
例１に係るドライバ内蔵型液晶表示パネルの各部分と共
通する機能を有する部分については、同符号を付して、
それらの説明を省略する。なお、このマトリクスアレイ
の平面は図１と略同様な構成になっている。

【００３３】本例の液晶表示パネルにおいては、透明基
板９上に形成されたＴＦＴ８の表面側には、第１の層間
絶縁膜１３（下層側層間絶縁膜）が形成されており、そ
の接続孔１３ａを介して、クロム層からなる第１のデー
タ線１４がＴＦＴ８のソース４に導電接続している。そ
して、第１のデータ線１４の表面側には、アルミニウム
層からなる第２のデータ線１５が直接に導電接続してお
り、第２のデータ線１５は層間絶縁膜上には形成されて
いない。ここで、ゲート５およびゲート線３ａ，３ｂ・
・・はいずれも、実施例１と同様に不純物ドープ型の多
結晶シリコン層からなる。

【００３４】一方、駆動回路側においては、第１の配線
層１９は、ゲート５およびゲート線３ａ，３ｂ・・・と
同時形成された不純物ドープ型の多結晶シリコン層から
構成され、その表面側に形成された第１の層間絶縁膜１
３上の第２の配線層２０は、第２のデータ線１５と同時
形成されたアルミニウム層から構成され、その表面側に
形成された第２の層間絶縁膜１７上の第３の配線層２１
は、画素電極６と同時形成されたＩＴＯ層から構成され
ている。すなわち、データ線駆動回路およびゲート線駆
動回路などの駆動回路を構成する各配線層１９，２０，
２１は、３層配線構造になっているため、データ線２
ａ，２ｂ・・・またはゲート線３ａ，３ｂに信号を転送
するための配線層間のピッチが狭い。それ故、表示画面
の高精細化に向けて、画素領域を微細化した場合であっ
ても、微細化された画素領域のサイズに駆動回路側が十
分に対応することができる。しかも、駆動回路の形成領
域が狭いので、パネルサイズの縮小化をも実現できる。
なお、本例において、画素電極６は、第２の層間絶縁膜
１７上に形成されて、その接続孔１７ｂを介して、クロ
ム層またはＩＴＯ層などからなる積み上げ電極層１６に
導電接続しているが、この構造に代えて、画素電極６が
ドレイン７に直接に導電接続する構造も可能である。

【００３５】このような構成の液晶表示パネルにおいて
も、データ線２ａ，２ｂ・・・は、いずれも第１のデー
タ線１４および第２のデータ線１５からなる多重配線か
らなる冗長配線構造になっているため、実施例１と同様
に、いずれか一方に断線が発生しても、データ線２ａ，
２ｂ・・・自身が断線になることがない。

【００３６】なお、本例の液晶表示パネルの製造方法に
おいても、駆動回路側の各配線層１９，２０，２１およ
びマトリクスアレイ側を形成する工程のうち、同一材料
を用いて層を形成する工程同士については、工程を援用
し合う。すなわち、同じ不純物ドープ型多結晶シリコン
を用いる第１の配線層１９の形成工程と、ゲート５およ
びゲート線３ａ，３ｂ・・・の形成工程とを同一工程と
して、同じアルミニウムを用いる第２のデータ線１５の
形成工程と、第２の配線層２０の形成工程とを同一工程
として、同じＩＴＯを用いる画素電極６の形成工程と、
第３の配線層２１の形成工程とを同一工程として行う。

【００３７】このように、本例においても、駆動回路を
形成する工程のうちの３工程を援用して、マトリクスア
レイ側の層を形成することができ、それらのうちの１工
程によって、冗長配線構造を構成する第２のデータ線１
５を形成しているため、製造工程数を不必要に増やすこ
となく、冗長配線構造の信号線２ａ．２ｂ・・・を形成
することができる。

【００３８】なお、実施例１および実施例２に係る液晶
表示パネルに用いた材料の組合せの他に、第１および第
２のデータ線のうちの少なくとも１層が、駆動回路側の
各配線層のうちのいずれかの層と同一材料から構成され
ていれば、たとえば、ゲート５およびゲート線３ａ，３
ｂ・・・に不純物ドープ型の多結晶シリコン層、第１の
データ線１４にクロム層、第２のデータ線１５にアルミ
ニウム層を用いる一方、第１の配線層１９に、ゲート５
およびゲート線３ａ，３ｂ・・・とは異なる種類の不純
物ドープ型の多結晶シリコン層、第２の配線層２０にゲ
ート５およびゲート線３ａ，３ｂ・・・と同じ種類の不
純物ドープ型の多結晶シリコン層、第３の配線層２１に
第２のデータ線１５と同じアルミニウム層を用いてもよ
い。この場合には、第２の配線層２０を形成する工程
と、ゲート５およびゲート線３ａ，３ｂ・・・を形成す
る工程とを同一工程として同時に行い、第３の配線層２
１を形成する工程と、第２のデータ線１５を形成する工
程とを同一工程として同時に行う。

【００３９】また、ゲート５およびゲート線３ａ，３ｂ
・・・に不純物ドープ型の多結晶シリコン層、第１のデ
ータ線１４にアルミニウム層、第２のデータ線１５にも
アルミニウム層を用いる一方、第１の配線層１９に、ゲ
ート５およびゲート線３ａ，３ｂ・・・とは同じ種類の
不純物ドープ型の多結晶シリコン層、第２の配線層２０
に第１のデータ線１４と同じアルミニウム層、第３の配
線層２１に第２のデータ線１５と同じアルミニウム層を
用いてもよい。この場合には、第１の配線層１９を形成
する工程と、ゲート５およびゲート線３ａ，３ｂ・・・
を形成する工程、第２の配線層２０を形成する工程と、
第１のデータ線１４を形成する工程、第３の配線層２１
を形成する工程と、第２のデータ線１５を形成する工程
とを同一工程として同時に行う。

【００４０】さらには、第１のデータ線に対しても、不
純物ドープ型の多結晶シリコン層などを用いることもで
きる。

【００４１】なお、液晶表示パネルの各領域、各層の配
置、形状などは、製造すべき液晶表示パネルのサイズ、
用途などによって、所定の条件に設定されるべき性質の
ものであり、限定のないものである。

【００４２】

【発明の効果】以上のとおり、本発明に係る液晶表示パ
ネルにおいては、同一透明基板上に、第１および第２の
データ線からなる２重配線構造のデータ線を備えるマト
リクスアレイと、３層配線構造の駆動回路とが形成され
ており、第１および第２のデータ線のうちの少なくとも
１層は、駆動回路側の各配線層のうちのいずれかの層と
同時形成されて同一材料から構成されていることに特徴
を有するので、以下の効果を奏する。

【００４３】 駆動回路の配線層が３層配線構造にな
っているため、各配線層間のピッチを狭くできるので、
マトリクスアレイの微細化に十分に対応でき、液晶表示
パネルの高精細化を実現できる。また、駆動回路の形成
領域が狭いので、表示部の面積を狭めることなく、液晶
表示パネルのサイズを縮小できる。

【００４４】 駆動回路が３層配線構造であること、
すなわち、駆動回路の配線層を形成する工程を３回行う
ため、そのうち、２重配線構造のデータ線を形成するの
に適した工程を援用して、第１のデータ線または第２の
データ線を形成することができる。従って、第１のデー
タ線および第２のデータ線を個々の工程により形成する
製造方法と異なり、冗長配線構造のデータ線を少ない工
程数で形成できる。

【００４５】 駆動回路側の配線層とマトリクスアレ
イ側の配線層とが、対応するいずれの配線層同士も同一
材料で同時形成される場合には、最小限の工程数で、駆
動回路の３層配線構造およびデータ線の冗長配線構造を
形成できる。

【図面の簡単な説明】

【図１】本発明の実施例１に係るドライバ内蔵型液晶表
示パネルのマトリックスアレイの一部を示す平面図であ
る。

【図２】図１のＩ−Ｉ線における断面図である。

【図３】（ａ）ないし（ｄ）のいずれも、本発明の実施
例１に係るドライバ内蔵型液晶表示パネルのマトリック
スアレイの製造工程の一部を示す工程断面図である。

【図４】本発明の実施例２に係るドライバ内蔵型液晶表
示パネルのマトリックスアレイの一部を示す断面図であ
る。

【図５】ドライバ内蔵型液晶表示パネルのマトリクスア
レイおよび駆動回路を模式的に示す等価回路図である。

【図６】従来のドライバ内蔵型液晶表示パネルのマトリ
ックスアレイの一部を示す断面図である。

【符号の説明】

１ａ，１ｂ・・・画素領域 ２ａ，２ｂ・・・データ線 ３ａ，３ｂ・・・ゲート線 ４・・・ソース ５・・・ゲート ６・・・画素電極 ７・・・ドレイン ８・・・ＴＦＴ １３・・・第１の層間絶縁膜（下層側層間絶縁膜） １４・・・第１のデータ線 １５・・・第２のデータ線 １７・・・第２の層間絶縁膜（上層側層間絶縁膜） １９・・・第１の配線層 ２０・・・第２の配線層 ２１・・・第３の配線層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 薄膜トランジスタのゲートに導電接続す
   るゲート線，そのソースに下層側層間絶縁膜の接続孔を
   介して導電接続する第１のデータ線およびこのデータ線
   表面に導電接続して多重配線構造を構成する第２のデー
   タ線を備えるマトリクスアレイと、このマトリクスアレ
   イを駆動しており、各配線層が前記下層側層間絶縁膜お
   よび上層側層間絶縁膜によって層間分離された３層配線
   構造を備える駆動回路と、を同一透明基板上に有し、前
   記第１および第２のデータ線のうちの少なくとも１層
   は、前記駆動回路側の各配線層のうちのいずれかの層と
   同一材料から構成されていることを特徴とするドライバ
   内蔵型液晶表示パネル。
2. 【請求項２】 請求項１において、前記駆動回路側の第
   １の配線層と前記ゲート線，前記駆動回路側の第２の配
   線層と前記第１のデータ線，および前記駆動回路側の第
   ３の配線層と前記第２のデータ線は、いずれも対応する
   配線層同士がそれぞれ同一材料から構成されていること
   を特徴とするドライバ内蔵型液晶表示パネル。
3. 【請求項３】 請求項１または請求項２に規定するドラ
   イバ内蔵型液晶表示パネルの製造方法であって、前記駆
   動回路側の各配線層を形成する各工程と、前記マトリク
   スアレイ側のゲート線，第１のデータ線および第２のデ
   ータ線を形成する各工程との間で、同一材料を用いる工
   程については、同一工程を援用して同時に行うことを特
   徴とするドライバ内蔵型液晶表示パネルの製造方法。