TWI489429B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI489429B
TWI489429B TW099122983A TW99122983A TWI489429B TW I489429 B TWI489429 B TW I489429B TW 099122983 A TW099122983 A TW 099122983A TW 99122983 A TW99122983 A TW 99122983A TW I489429 B TWI489429 B TW I489429B
Authority
TW
Taiwan
Prior art keywords
transistor
signal
layer
circuit
wiring
Prior art date
Application number
TW099122983A
Other languages
English (en)
Other versions
TW201117161A (en
Inventor
梅崎敦司
荒澤亮
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201117161A publication Critical patent/TW201117161A/zh
Application granted granted Critical
Publication of TWI489429B publication Critical patent/TWI489429B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Control Of El Displays (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Shift Register Type Memory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Description

半導體裝置
本發明係有關於一種主動型矩陣半導體裝置。
在主動型矩陣顯示裝置中，多條掃描線被引導用以與多條在列方向及在行方向上的訊號線交會，及多個像素被設置在該等交會點處，每一像素都包括一電晶體，一像素電極，及一儲存電容器。該等像素受依序地驅動該等像素之該等多條掃描線及提供顯示訊號至該等像素電極之該等多條訊號線控制。掃描線係連接至用來控制掃描線的掃描線驅動電路。訊號線係連接至用來控制訊號線的訊號線驅動電路。為了要依序地控制多個像素，掃描線驅動電路包括與掃描線數量一樣多的輸出端子。訊號線驅動電路包括與訊號線數量一樣多的輸出端子。
應指出的是，在最近幾年，顯示裝置已具有高解析度且尺寸更大，但功率消耗隨著掃描線及訊號線的數量增加而增加已成為一項問題。同時，極需要降低功率消耗。一項藉由減少外部驅動電路的輸出數量來降低功率消耗的技術被提出。
詳言之，下面的專利文獻中描述了一種技術：多個掃描線切換元件及一包括一掃描線驅動IC的掃描線驅動電路及一掃描線訊號分支電路被製造，藉此，該掃描線驅動IC的輸出端子數可被減少，使得低功率消耗的驅動可被實施且掃描線切換元件的工作比(duty ratio)可被降低，以改善可靠度。
[參考文獻]
[專利文獻]日本公開專利申請案第2002-311879號
在傳統技術中，在使用單極掃描線切換元件的例子中，當掃描線驅動電路的輸出訊號經由掃描線切換元件被提供至掃描線時，掃描線選擇訊號的振幅通常比掃描線驅動電路的輸出訊號的振幅小了該掃描線切換元件的門檻電壓(Vth)(掃描線選擇訊號=掃描線驅動電路的輸出訊號-掃描線切換元件的Vth)。例如，電晶體可被用作為該掃描線切換元件；在此處，該掃描線切換元件被描述為電晶體。
該掃描線驅動電路的輸出訊號被輸入到該電晶體的閘極電極及源極電極與汲極電極中的一者，其將該掃描線驅動電路的輸出訊號的振幅降低該電晶體的Vth(此訊號為掃描線選擇訊號)。例如，該掃描線驅動電路的輸出訊號被輸入至該電晶體的閘極電極及源極電極與汲極電極中的一者，且該電晶體被打開。因為該電晶體被打開，所以該源極電極與汲極電極中的另一者的電位被改變，用以與該掃描線驅動電路的輸出訊號的電位相同。然而，介於該電晶體的閘極電極與源極電極之間的電壓Vgs有時候會在該源極電極與汲極電極中的另一者的電位變成與該掃描線驅動電路的輸出訊號的電位相同之前變成Vth。在此例子中，因為電晶體被關閉，所以該源極電極與汲極電極中的另一者的電位停止改變，造成一被提供至該掃描線的掃描線選擇訊號的振幅比該掃描線驅動電路的輸出訊號的振幅小了該電晶體的Vth。
在另一例子中，該掃描線選擇訊號有時候被變形。又，該掃描線選擇訊號的上升時間及下降時間有時候很長。上述原因造成這些現象。例如，該掃描線驅動電路的輸出訊號被輸入到該電晶體的閘極電極及源極電極與汲極電極中的一者，且該電晶體被打開。因為該電晶體被動，所以該源極電極與汲極電極中的另一者的電位被改變，用以與該掃描線驅動電路的輸出訊號的電位相同。在此時，電晶體的Vgs根據該電晶體的閘極電極與源極電極中的另一者的電位改變有時候會變得很小，使得該掃描線選擇訊號經常被變形且上升時間及下降時間經常變得很長。
為了要解決上述問題，額外地需要一具有振幅高於該掃描線驅動電路的輸出訊號的振幅之訊號或一電源供應電壓，但它會造成功率消耗的增加。
本發明的一個目的是要提供一種半導體裝置其可在功率消耗保持在很小的同時將具有足夠振幅的訊號提供至掃描線。又，本發明的一個目的為提供一種半導體裝置其可在功率消耗保持在很小的同時抑制被提供至訊號線的訊號的變形並縮短上升時間及下降時間。
本發明的實施例為一半導體裝置，其包括一顯示元件，多個像素，每個像素包括至少一電晶體，一掃描線驅動電路其將一用來從該等多個像素中選擇一特定的像素的訊號提供至一掃描線。該顯示元件的一像素電極層，一電晶體的閘極電極層，該電晶體的源極與汲極電極層，及一掃描線係使用一透光的導體層來形成。該掃描線驅動電路包括一電晶體及一用來維持該電晶體的閘極電極層與該電晶體的源極電極層之間的電壓之電容器。該電晶體的源極電極層係連接至該掃描線。
本發明的一實施例為一半導體裝置，其包括一顯示元件，多個像素，每個像素包括至少一第一電晶體，一掃描線驅動電路其將一用來從該等多個像素中選擇一特定的像素的訊號提供至一掃描線。該顯示元件的一像素電極層，該第一電晶體的閘極電極層，該電晶體的源極與汲極電極層，及一掃描線係使用一透光的導體層來形成。一掃描線驅動電路包括一第二電晶體，一用來維持該第二電晶體的閘極電極層與第二電晶體的源極電極層之間的電壓之電容器，及一用來控制該第二電晶體的閘極電極層與一地極電極之間的連接的第三電晶體。該第二電晶體的源極電極層係連接至該掃描線。
本發明的一實施例讓一具有足夠的振幅的訊號能夠藉由靴環式操作(bootstrap operation)而被供應至一掃描線。又，本發明的一實施例可抑制訊號的變形及縮短上升時間及下降時間。再者，本發明的一實施例不需要有一高於輸入訊號的電壓的電源供應電壓，這可產生低功率消耗驅動。
本發明的實施例將參考圖式來加以描述。應指出的是，本發明並不侷限於下面的描述，且熟習此技藝這將可輕易地瞭解的是，各式改變及改良可在沒有偏離本發明的精神及範圍下被實施。因此，本發明不應被解讀為受限於下面的實施例描述。
[實施例1]
一種半導體裝置及該半導體裝置的製造方法將參考圖1A至1F及圖2A，2B-1，2B-2，及2C來描述。圖2A顯示兩個在結構上彼此不同且形成在同一基材上的薄膜電晶體的剖面結構的例子。圖2A顯示一通道蝕刻型的薄膜電晶體1470(其為底部閘極結構的一種)與一(顛倒的共平面型)底部接觸型的薄膜電晶體1460(其為底部閘極結構的一種)。
圖2B-1為設置在一驅動電路中之該通道蝕刻型的薄膜電晶體1470的平面圖。圖2A為沿著圖2B-1的線C1-C2所取的剖面圖。此外，圖2C為沿著圖2B-1的線C3-C4所取的剖面圖。
設置在該驅動電路中的該薄膜電晶體1470為一通道蝕刻型薄膜電晶體且包括一閘極電極層1401；一第一閘極絕緣層1402a；一第二閘極絕緣層1402b；氧化物半導體層其包括至少一通道形成區1434，一第一高光阻(high resist)汲極區1431，及一第二高光阻汲極區1432；一源極電極層1405a；及一汲極電極層1405b於一具有絕緣表面的基材1400上。又，氧化物絕緣層1407被設置來覆蓋該薄膜電晶體1470及與該通道形成區1434接觸。
該第一高光阻汲極區1431係以自對準方式被形成為與該源極電極層1405a的底部表面接觸。又，該第二高光阻汲極區1432係以自對準方式被形成為與該汲極電極層1405b的底部表面接觸。此外，該通道形成區1434與該氧化物絕緣層1407接觸，具有薄的厚度，且是一光阻高於該第一高光阻汲極區1431的光阻及高於該第二高光阻汲極區1432的光阻的區域(I型區域)。
此外，在該薄膜電晶體1470中，一金屬材料被用於該源極電極層1405a及該汲極電極層1405b用以讓布線(wiring)具有低阻值是較佳的。
此外，一像素部分與一驅動電路被形成在該液晶顯示裝置內的同一基材上，在該驅動電路中，只有正極性與負極性中的一者被施加在一用來建構一邏輯閘，譬如像是反向器電路、NAND電路、NOR電路及閂鎖電路的薄膜電晶體或一用來建構類比電路，譬如像是感測放大器、固定電壓產生電路及VCO的薄膜電晶體的源極電極與汲極電極之間。因此，必需承受電壓的該第二高光阻汲極區1432的寬度被設計成大於及該第一高光阻汲極區1431的寬度。又，與該第一高光阻汲極區1431及該第二高光阻汲極區1432重疊的該閘極電極層的寬度可以很大。
又，設置在該驅動電路中的該薄膜電晶體1470係使用單閘薄膜電晶體來描述；然而，一包括多個通道形成區的多閘薄膜電晶體亦可在有需要時被使用。
又，一導體層1406被形成在該通道形成區1434上用以與該通道形成區重疊。該導體層1406被電連接至該閘極電極層1401且具有與該閘極電極層1401相同的電位，使得一閘極電壓可從設置在該閘極電極層1401與該導體層1406之間的氧化物半導體的上及下側被施加。又，當該導體層1406的電位不同於閘極電極層1401的電位且其為例如一固定的電位，GND，及0V時，該薄膜電晶體的電特性，如門檻電壓，可被控制。
此外，一保護絕緣層1408及一平坦化絕緣層1409被堆疊在該導體層1406與該氧化物絕緣層1407之間。
又，用該保護絕緣層1408與設置在該保護絕緣層1408或一作為基底的絕緣層的底下的該第一閘極絕緣層1402a接觸並防止雜質，譬如水氣、氫離子、及OH- ，從側面方向進入該氧化物半導體內的結構是較佳的。詳言之，當與該保護絕緣層1408接觸的該第一閘極絕緣層1402a或作為基底的該絕緣薄膜是氮化矽薄膜時，效果可被加強。
應指出的是，圖2B-2為設置在像素中之底部接觸型薄膜電晶體1460的平面圖。圖2A為沿著圖2B-2的線D1-D2所取的剖面圖。又，圖2C為沿著圖2B-2的線D3-D4所取的剖面圖。
設置在像素中之該薄膜電晶體1460是底部接觸型薄膜電晶體且包括一閘極電極層1451，該第一閘極絕緣層1402a，該第二閘極絕緣層1402b，一包括通道形成區的氧化物半導體層1454，一源極電極層1455a，及一汲極電極層1455b其在具有絕緣表面的基材1400上。又，氧化物絕緣層1407被設置來覆蓋該薄膜電晶體1460及與該氧化物半導體層1454的頂面及側面接觸。
應提出的是，AC驅動被實施於一液晶顯示裝置中以防止液晶劣化。該AC驅動讓施加至一像素電極層的訊號電位的極性以規律的時間間距被反轉為負或正。在一連接至該像素電極層的薄膜電晶體中，一對電極交替地分別作為一源極電極層與一汲極電極層。在本說明書中，一像素的薄膜電晶體中的一者被稱為一源極電極層及另一者為汲極電極層；實際上，在該AC驅動中，該等電極中的一者交替地作為一源極電極層及一汲極電極層。此外，為了降低漏電，設置在像素中的薄膜電晶體1460的閘極電極層1451的寬度可小於驅動電路之薄膜電晶體1470的閘極電極層1401的寬度。此外，為了要減少漏電，設置在該像素中的該薄膜電晶體1460的閘極電極層1451可被設成不與該源極電極層1455a或汲極電極層1455b重疊。
又，設置在該像素中的該薄膜電晶體1460係用單閘薄膜電晶體來描述；然而，一包括多個通道形成區的多閘薄膜電晶體亦可在有需要時被使用。
又，在至少一個氧化物半導體薄膜被形成之後，熱處理(用於脫水及除氫的處理)被實施在該氧化物半導體層1454上用以減少雜質，如水氣。在用於脫水及除氫的熱處理及緩慢冷卻之後，該氧化物絕緣層1407被形成為與該氧化物半導體層1454接觸以減少該氧化物半導體層1454的載體濃度，這可改善該薄膜電晶體1460的電特性及可靠度。
應指出的是，該氧化物半導體層1454被形成在該源極電極層1455a和汲極電極層1455b上且與其部分重疊。又，在該第一閘極絕緣層1402a及第二閘極絕緣層1402b介於該氧化物半導體層1454與該閘極電極層1451之間的情形下，該氧化物半導體層1454與該閘極電極層1451重疊。設置於該像素內之該薄膜電晶體1460的通道形成區是一個該氧化物半導體層1454被夾設在該源極電極層1455a的側表面和該汲極電極層1455b的側表面之間的區域，其面向該源極電極層1455a，亦即，一個與該第二閘極絕緣層1402b接觸且與閘極電極層1451重疊的區域。
此外，為了要用透光的薄膜電晶體作為該薄膜電晶體1460來實施孔徑比很高的顯示裝置，一透光的導體薄膜被用於該源極電極層1455a和汲極電極層1455b。
又，透光的導體薄膜亦被用於該薄膜電晶體1460的閘極電極層1451。
再者，在設有該薄膜電晶體1460的像素中，一相對於可見光具有高透光性的導體薄膜被用作為像素電極層1456，其它電極層(譬如像是電容器電極層)，或其它布線層(譬如像是電容器布線層)；因此，可實施具有高孔徑比的顯示裝置。無需贅言地，相對於可見光具有高透光性的導體薄膜亦被用於該閘極絕緣層1402a，該閘極絕緣層1402b，及氧化物絕緣層1407是較佳的。
在此說明書中，相對於可見光具有高透光性的薄膜是一具有一厚度的薄膜，其相對於可見光的透射性為大於或等於75%且小於或等於100%。當該薄膜是導體時，該薄膜亦被稱為透明的導體薄膜。此外，一相對於可見光是半透射性的導體薄膜可被用於閘極電極層，源極電極層，汲極電極層，像素電極層，其它的電極層，或施用於其它布線層的金屬氧化物。“相對於可見光是半透射性”一詞係質可見光的透射率為大於或等於50%且小於或等於75%。
形成在同一基材上的該薄膜電晶體1470及該薄膜電晶體1460的製程將參考圖1A至1F及圖2A於下文中描述。
首先，一透光的導體薄膜被形成在具有絕緣表面的該基材1400上；然後，該閘極電極層1401及1451藉由第一微影蝕刻(photolithography)處理來形成。此外，一電容器布線層藉由相同的第一微影蝕刻處理使用與閘極電極層1401及1451相同的透光的材料而被形成在像素部分中。又，當該驅動電路需要電容器時，一電容器布線層不只被形成在該像素部分中，其還被形成在該驅動電路中。應指出的是，一光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
雖然對於用作為該具有絕緣表面的基材1400的基材沒有特別限制，但該基材至少要具有足夠的耐熱性來承受稍後實施的熱處理。鋇硼矽酸鹽玻璃基材，鋁硼矽酸鹽玻璃基材，或變形點的溫度為600℃至750℃的玻璃基材可被用作為該具有絕緣表面的基材。
應指出的是，當稍後實施的熱處理在高溫下實施時，變形點溫度為730℃或更高的玻璃基材被用作為該玻璃基材1400是較佳的。又，例如，一像是鋁矽酸鹽玻璃，鋁硼矽酸鹽玻璃，或鋇硼矽酸鹽玻璃的玻璃材料被用於該玻璃基材1400。應指出的是，通常，玻璃基材含有的氧化鋇(BaO)的量大於硼酸的量，因而可獲得一更為實用之耐熱玻璃基材。因此，最好是使用含有BaO及B2 O3 且Ba O的量大於B2 O3 的量的玻璃基材。
應指出的是，用絕緣體形成的基材，譬如陶瓷基材，石英基材，或青玉基材，可被用來取代該玻璃基材1400。或者，可使用結晶化玻璃或類此者。
應指出的是，一作為基底薄膜的絕緣薄膜可設置在基材1400與閘極電極層1401及1451之間。該基底薄膜具有防止雜質元素從基材1400擴散的功能且可被形成為具有使用一或多層氮化矽薄膜，氧化矽薄膜，氮化矽氧化物(silicon nitride oxide)薄膜，及氮氧化矽(silicon oxynitride)薄膜的單層或疊層結構。
一相對於可見光具有透光性的導體材料，譬如以In-Sn-Zn-O為主的金屬氧化物、以In-Al-Zn-O為主的金屬氧化物、以Sn-Ga-Zn-O為主的金屬氧化物、以Al-Ga-Zn-O為主的金屬氧化物、以Sn-Al-Zn-O為主的金屬氧化物、以In-Zn-O為主的金屬氧化物、以Sn-Zn-O為主的金屬氧化物、以Al-Zn-O為主的金屬氧化物、以In-O為主的金屬氧化物、以Sn-O為主的金屬氧化物、及以Zn-O為主的金屬氧化物，可被用作為閘極電極層1401及1451的材料。閘極電極層1401及1451的厚度被適當地選擇在50nm至300nm的範圍內。濺鍍方法、真空蒸鍍方法(電子束蒸鍍方法)、電弧離子電鍍方法、或噴灑方法可被用作為用於閘極電極層1401及1451的金屬氧化物的沉積方法。應指出的是，當使用濺鍍方法時，沉積係使用一包括大於或等於2%重量百分比且小於或等於10%重量百分比的SiO2 的靶材來實施且一透光的導體薄膜被製造成包括可抑制結晶化的SiOx (X>0)，使得結晶化可在稍後的製程中實施用於脫水及除氫的熱處理時被抑制。
接下來，閘極絕緣層被形成在閘極電極層1401及1451上。
該閘極絕緣層可用氧化矽層、氮化矽層、氮氧化矽層、或氮化矽氧化物層的單層或堆疊層，藉由CVD方法或濺鍍方法來形成。例如，氮氧化矽層可使用包含SiH4 、氧氣及氮氣的沉積氣體用電漿CVD方法來形成。
在此實施例中，閘極絕緣層是一由厚度為大於或等於50nm且小於或等於200nm的第一閘極絕緣層1402a與厚度為大於或等於50nm且小於或等於300nm的第二閘極絕緣層1402b構成的堆疊層。一厚度為100nm的氮化矽薄膜或氮化矽氧化物薄膜被用作為該第一閘極絕緣層1402a。又，一厚度為100nm的氧化矽薄膜被用作為該第二閘極絕緣層1402b。
接下來，在透光導體薄膜被形成在第二閘極絕緣層1402b上之後，源極電極層1455a及汲極電極層1455b藉由第二微影蝕刻處理來形成(參見圖1A)。濺鍍方法、真空蒸鍍方法(電子束蒸鍍方法)、電弧離子電鍍方法、或噴灑方法可被用作為該透光導體薄膜的沉積方法。一相對於可見光具有透光性的導體材料，譬如以In-Sn-Zn-O為主的金屬氧化物、以In-Al-Zn-O為主的金屬氧化物、以Sn-Ga-Zn-O為主的金屬氧化物、以Al-Ga-Zn-O為主的金屬氧化物、以Sn-Al-Zn-O為主的金屬氧化物、以In-Zn-O為主的金屬氧化物、以Sn-Zn-O為主的金屬氧化物、以Al-Zn-O為主的金屬氧化物、以In-O為主的金屬氧化物、以Sn-O為主的金屬氧化物、及以Zn-O為主的金屬氧化物，可被用作為該導體薄膜的材料。導體薄膜的厚度被適當地選擇在50nm至300nm的範圍內。應指出的是，當使用濺鍍方法時，沉積係使用一包括大於或等於2%重量百分比且小於或等於10%重量百分比的SiO2 的靶材來實施且一透光的導體薄膜被製造成包括可抑制結晶化的SiOx (X>0)，使得結晶化可在稍後的製程中實施用於脫水及除氫的熱處理時被抑制。
應指出的是，用於形成源極電極層1455a及汲極電極層1455b的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，一厚度為大於或等於2nm且小於或等於200nm的氧化物半導體薄膜被形成在該第二閘極絕緣層1402b、該源極電極層1455a及汲極電極層1455b上。該厚度較佳地為小於或等於50nm，使得即使是在該用於脫水及除氫的熱處理是在該氧化物半導體薄膜被形成之後實施，該氧化物半導體薄膜仍可以是非晶型。該氧化物半導體薄膜之薄的厚度可在用於脫水及除氫的熱處理於該氧化物半導體薄膜被形成之後實施的時候抑制結晶化。
應指出的是，在該氧化物半導體薄膜用濺鍍方法來形成之前，在該第二閘極絕緣層1402b的表面上的灰塵較佳地係用導入氬氣並產生電漿之逆濺鍍(reverse sputtering)來去除。該逆濺鍍指的是一種在沒有施加電壓至靶材側之下，一RF功率源被使用來在氬氣氛圍中施加電壓至基材側用以在基材的附近產生電漿以改變一表面的方法。應指出的是，氮氣、氦氣、氧氣或類此者可被用來取代該該氬氣氛圍。
下列的薄膜被用於該氧化物半導體薄膜：以In-Ga-Zn-O為主的氧化物半導體薄膜、以In-Sn-Zn-O為主的氧化物半導體薄膜、以In-Al-Zn-O為主的氧化物半導體薄膜、以Sn-Ga-Zn-O為主的氧化物半導體薄膜、以Al-Ga-Zn-O為主的氧化物半導體薄膜、以Sn-Al-Zn-O為主的氧化物半導體薄膜、以In-Zn-O為主的氧化物半導體薄膜、以Sn-Zn-O為主的氧化物半導體薄膜、以Al-Zn-O為主的氧化物半導體薄膜、以In-O為主的氧化物半導體薄膜、以Sn-O為主的氧化物半導體薄膜、及以Zn-O為主的氧化物半導體薄膜。在此實施例中，該氧化物半導體薄膜係使用In-Ga-Zn-O為主的氧化物半導體靶材以濺鍍方法來形成。或者，該氧化物半導體薄膜可在稀有氣體(典型地為氬氣)氛圍、氧氣氛圍、或包含稀有氣體(典型地為氬氣)及氧氣的氛圍下用濺鍍方法來形成。應提出的是，當使用濺鍍方法時，沉積係使用一包括大於或等於2%重量百分比且小於或等於10%重量百分比的SiO2 的靶材來實施且該氧化物半導體薄膜被製造成包括可抑制結晶化的SiOx (X>0)，使得結晶化可在稍後的製程中實施用於脫水及除氫的熱處理時被抑制。
接下來，該氧化物半導體薄膜用第三微影蝕刻處理來處理成島型半導體層。應提出的是，為了要獲得與源極電極層1455a和汲極電極層1455b重疊的氧化物半導體層，蝕刻的材料及條件在該源極電極層1455a和汲極電極層1455b必需於該氧化物半導體層的蝕刻中去除的例子中被加以適當地調整。應提出的是，用來形成該島型氧化物半導體層的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，實施氧化物半導體層的脫水及除氫。實施脫水及除氫的第一熱處理的溫度為大於或等於350℃且小於或等於基材的變形點，或更佳地為400℃或更高。在此處，該基材被引入到熱處理裝置的一種的電子爐中且熱處理是在氮氣氛圍下實施於該氧化物半導體層上。然後，藉由不曝露於空氣下來防止水或氫再進入該氧化物半導體中。因此，可獲得氧化物半導體層1403及1453(參見圖1B)。在此實施例中，同一爐子被使用，從實施該氧化物半導體層的脫水及除氫的加熱溫度T至足以防止水再進入的溫度。詳言之，該基材在氮氣氛圍中被緩慢地冷卻直到溫度變成比加熱溫度T低100℃或更多為止。應提出的是，此實施例並不侷限於氮氣氛圍。脫水及除氫可在氦氣、氖氣、氬氣或類此者下或在低壓力下實施。
應提出的是，在該第一熱處理時，氮氣或稀有氣體，譬如像是氦氣、氖氣，或氬氣不包括水、氫或類此者是較佳的。或者，氮氣或稀有氣體，譬如像是氦氣、氖氣，或氬氣，的純度是6N(99.9999%)或更高是較佳的，更佳地為7N(99.9999%)或更高(即，雜質的濃度為1ppm或更低，更佳地為0.1ppm或更低)。
又，該氧化物半導體薄膜被結晶化且可以是微結晶薄膜或多晶型薄膜，其依該第一熱處理的條件或氧化物半導體層的材料而定。
又，該氧化物半導體層的第一熱處理可在該氧化物半導體薄膜被處理成為島型氧化物半導體層之前被實施在該氧化物半導體薄膜上。在此例子中，該基材在該第一熱處理之後從加熱裝置中被取出；然後，實施微影蝕刻處理。
再者，該熱處理(加熱溫度為大於或等於400℃且小於或等於基材的變形點)在鈍氣氛圍(氮氣、氦氣、氖氣、氬氣或類此者)、氧氣氛圍或低壓力下於該氧化物半導體薄膜的沉積之前實施且該氧化物半導體層是一其內的雜質，如氫及水，已被去除的閘極絕緣層是可接受的。
接下來，一金屬導體薄膜被形成在該第二閘極絕緣層1402b上，一光阻罩幕1436藉由第四微影蝕刻處理來形成，及蝕刻被選擇性地實施，使得一金屬電極層1435被形成(參見圖1C)。一選自於Al、Cr、Cu、Ta、Ti、Mo及W、包含這些元素的任何一者作為成份的合金、包含這些元素的組合的合金、及類此者可被用作為該金屬導體薄膜的材料。
使用三層式的堆疊層是較佳的，其中一鋁層被形成在一鈦層上且一鈦層被形成在該鋁層上或一鋁層被形成在一鉬層上及一鉬層被形成在該鋁層上。不待贅言地，單一層、兩層的堆疊層或四層或更多層的堆疊層亦可被用作為該金屬導體薄膜。
應指出的是，為了要選擇性地去除與該氧化物半導體層1453、該源極電極層1455a、及該汲極電極層1455b重疊的金屬導體薄膜，蝕刻的材料及條件在該氧化物半導體層1453、該源極電極層1455a及該汲極電極層1455b必需於該金屬導體薄膜的蝕刻中去除的例子中被加以適當地調整。應提出的是，用來形成該金屬電極層1435的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，該光阻罩幕1436被去除，一光阻罩幕1437藉由第五微影蝕刻處理來形成，及蝕刻被選擇性地實施，使得該源極電極層1405a及該汲極電極層1405b被形成(參見圖1D)。應指出的是，在該第五微影蝕遮處理中，只有部分的氧化物半導體層被蝕刻，以形成具有凹槽(凹陷)的氧化物半導體層1433。又，一用來形成凹槽(凹陷)於該氧化物半導體層中的光阻罩幕可用噴墨方法來形成。當用來形成溝槽於該氧化物半導體層中的光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，該光阻罩幕1437被去除，且該氧化物絕緣層1407被形成作為與該氧化物半導體層1453的頂面及側面及該氧化物半導體層1433的凹槽(凹陷)接觸的保護絕緣薄膜。
該氧化物絕緣層1407具有至少1nm或更大的厚度且可用一種雜質，譬如像是水及氫，不會進入該氧化物絕緣層1407的方法、用濺鍍方法或類此者來形成。在此實施例中，厚度為300nm的氧化矽薄膜係用濺鍍方法來沉積成為該氧化物絕緣層1407。在沉積時，該基材的溫度可以是大於或等於室溫且小於或等於300℃。在此實施例中，基材在沉積時的溫度為100℃。該氧化矽薄膜可在稀有氣體(典型地為氬氣)氛圍、氧氣氛圍、或包含稀有氣體(典型地為氬氣)及氧氣的氛圍下用濺鍍方法來形成。此外，氧化矽靶材或矽靶材可被用作為靶材。例如，該氧化矽薄膜可使用矽靶材藉由濺鍍方法在包括氧氣及氮氣的氛圍下來形成。一不含雜質，譬如像是水氣、氫離子、及OH- ，且可防止雜質從外部進入到該氧化物絕緣層內的無機薄膜被用作為被形成來與一低阻值氧化物半導體層接觸的該氧化物絕緣層1407；典型地，氧化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、氮氧化鋁薄膜，或類此者被使用。
接下來，第二熱處理(例如，在大於或小於200℃且小於或等於400℃，較佳地為大於或小於250℃且小於或等於350℃)在鈍氣氛圍或氧氣氛圍下被實施(參見圖1E)。例如，第二熱處理在250℃於氮氣氛圍下實施1小時。在第二熱處理中，與該氧化物絕緣層1407接觸的該氧化物半導體層1433的凹槽及氧化物半導體層1453的頂面及側面被加熱。
經由上述的處理，用於脫水及除氫的熱處理被實施於該被沉積的氧化物半導體薄膜上以降低阻值，然後，該氧化物半導體薄膜的一部分被選擇性地製造，用以包括過多的氧。因此，與該閘極電極層1401重疊的該通道形成區1434變成I型且與該源極電極層1405a重疊的該第一高光阻汲極區1431及與該汲極電極層1405b重疊的該第二高光阻汲極區1432係以自對準方式來形成。又，與該閘極電極層1451重疊的該氧化物半導體層1453變成該氧化物半導體層1454，其整體為I型。
應提出的是，該第二高光阻汲極區1432(或該第一高光阻汲極區1431)係形成在與該汲極電極層1405b(或該源極電極層1405a)重疊的氧化物半導體層中，使得形成驅動電路的可靠度可獲得改善。詳言之，藉由形成該第二高光阻汲極區1432，導電性可逐漸地從該源極電極層改變至該第二高光阻汲極區1432及該通道形成區。因此，在電晶體是在該汲極電極層1405b連接至一供應高功率電位VDD的布線的狀態被驅動的例子中，即使是在高電場被施加於該閘極電極層1401與該汲極電極層1405b之間時，該高光阻汲極區係如一緩衝器般作用且高電場不是局部地施加，使得該電晶體的承受電壓可獲得改善。
此外，該第二高光阻汲極區1432(或該第一高光阻汲極區1431)係形成在與該汲極電極層1405b(或該源極電極層1405a)重疊的氧化物半導體層中，使得在形成該驅動電路時在該通道形成區1434內的漏電可被減少。
接下來，該保護絕緣層1408被形成在該氧化物絕緣層1407上(參見圖1F)。在此實施例中，氮化矽薄膜係用RF濺鍍方法來形成。RF濺鍍方法因為它數量生產率的關係所以是該保護絕緣層1408的一較佳的沉積方法。一不含雜質，譬如像是水氣、氫離子、及OH- ，且可防止雜質從外部進入到該氧化物絕緣層內的無機薄膜被用作為該保護絕緣層1408：氧化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、氮氧化鋁薄膜，或類此者可被使用。不待贅言地，該保護絕緣層1408為透光的絕緣薄膜。
又，使用該保護絕緣薄膜1408與設置在該保護絕緣薄膜1408底下的第一閘極絕緣層1402a或作為一基底的絕緣層接觸且可防止雜質，譬如像是水氣、氫離子、及OH- ，從其側邊的附近進入該氧化物半導體層內的結構是較佳的。詳言之，當與該保護絕緣層1408接觸的該第一閘極絕緣層1402或該作為基底的絕緣薄膜是氮化矽膜時，效果可被強化。亦即，當氮化矽薄膜被設置在該氧化半導體層的底面、頂面及側面上用以包圍該氧化物半導體層時，可改善顯示裝置的可靠性。
接下來，該平坦化絕緣層1409被形成在該保護絕緣層1408上。該平坦化絕緣層1409可用具有耐熱性的有機材料來形成，譬如像是聚醯亞胺、丙烯酸、苯并環丁烯、聚醯胺或環氧樹脂。除了這些有機材料之外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽酸玻璃)、BPSG(硼磷矽酸玻璃)、或類此者。應指出的是，該平坦化絕緣層1409可藉由堆疊多層這些材料形成的絕緣薄膜來形成。
應指出的是，該矽氧烷基樹脂相當於一包含了使用矽氧烷基材料作為起始材料所形成的Si-O-Si鍵的樹脂。該矽氧烷基樹脂可包括有機基團(如，烷基基團或芳基基團)或氟基團作為取代基。此外，該有機基團可包括一氟基團。
該平坦化絕緣層1409的形成方法並不侷限於一特定的方法且可依據該平坦化絕緣層的材料來使用像是濺鍍方法、SOG方法、旋轉塗佈、浸泡塗佈、噴灑塗佈、滴液排放方法(如，噴墨方法、網版印刷或偏位印刷)，或類此者的方法，及像是刮刀、滾筒塗佈機、布幕塗佈機、刀型塗佈機，或類此者等工具。
接下來，光阻罩幕係用第六微影蝕刻處理形成，且該平坦化絕緣層1409、該保護絕緣層1408及該氧化物絕緣層1407被蝕刻用以形成一到達該汲極電極層1455b的接點孔。此外，到達該閘極電極層1401及1451的接點孔亦被形成。應指出的是，用來形成到達該汲極電極層1455b的接點孔的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，在該光阻罩幕被去除之後，一透光的導體薄膜被形成。該透光的導體薄膜是用氧化銦(In2 O3 )、氧化銦-氧化錫合金(In2 O3 -SnO2 ，縮寫為ITO)或類此者用濺鍍方法、真空蒸鍍方法或類此者來形成。該透光的導體薄膜的其它材料可以是包括氮之以Al-Zn-O為主的非單一結晶薄膜，亦即，以Al-Zn-O-N為主的非單一結晶薄膜、包括氮之以Zn-O為主的非單一結晶薄膜或包括氮之以Sn-Zn-O為主的非單一結晶薄膜。應指出的是，鋅在以Al-Zn-O-N為主的非單一結晶薄膜中的相對比例(原子%)為47原子%或更少，其大於鋁在該非單一結晶薄膜中的相對比例(原子%)。鋁在該非單一結晶薄膜中的相對比例(原子%)大於氮在該非單一結晶薄膜中的相對比例(原子%)。此材料是用氫氯酸基溶液來蝕刻。然而，因為在蝕刻ITO時很容易產生殘留物，所以氧化銦-氧化鋅合金(In2 O3 -ZnO)可被用來改善蝕刻可處理性。
應指出的是，在該透光的導體薄膜中之相對比例的單位是原子百分比，該相對比例是由使用電子探針X光微型分析儀(EPMA)的分析來評估。
接下來，第七微影蝕刻被實施。一光阻罩幕被形成且不必要的部分用蝕刻來去除掉，藉以形成像素電極層1456及導體層1406(參見圖2A)。
經由上述的處理，用七個罩幕，該薄膜電晶體1470及該薄膜電晶體1460可被分別形成在該驅動電路及該像素部分內的同一基材上。又，一使用電容器布線層及一電容器電極層形成且使用作為介電質的該第一閘極絕緣層1402a及該第二閘極絕緣層1402b形成的儲存電容器可被形成在同一基材上。該像素部分係藉由將用於該像素的該等薄膜電晶體1460及該等儲存電容器以矩陣形式提供來形成且一包括該薄膜電晶體1470的驅動電路被設置在該像素部分附近，以形成一用來製造主動型矩陣顯示裝置的基材。在此說明書中，為了方便，此基材被稱為主動型矩陣基材。
應指出的是，該像素電極層1456透過形成在該平坦化絕緣層1409、該保護絕緣層1408及該氧化物絕緣層1407中的接點孔而被電連接至電容器電極層。應指出的是，該電容器電極層可使用與該汲極電極層1455b相同的透光的材及相同的處理來形成。
該導體層1406被設置成與該氧化物半導體層的通道形成區1434重疊，使得在用於檢測薄膜電晶體的可靠度的偏壓-溫度應力測試(下文中稱為BT測試)中，該薄膜電晶體1470的門檻電壓在BT測試之前與之後的改變量可被減小。又，該導體層1406可如第一閘極電極層般作用。該導體層1406的電位可以與該閘極電極層1406的電位相同或不同，或可以是GND，0V，或在浮動狀態。
應指出的是，在此實施例中，用於該驅動電路的該薄膜電晶體1470具有與該通道形成區1434重疊的導體層1406。然而，一用於該驅動電路的薄膜電晶體不一定要具有該導體層1406。具有該導體層1406的該薄膜電晶體1470及一不具有該導體層1401的薄膜電晶體可使用上述的處理被形成在同一基材上。
在一與本發明的實施例有關的半導體裝置中，當一用於像素的薄膜電晶體的閘極電極層、源極電極層及汲極電極層、顯示元件的像素電極層及譬如像是掃描線及訊號線的布線層是用透光的導體薄膜來形成時，就可提高該像素的孔徑比。應指出的是，用於該驅動電路的薄膜電晶體不一定要是氧化物半導體。應指出的是，當用於該驅動電路的該薄膜電晶體1470如此實施例所示地被形成在用於該像素之薄膜電晶體1460將會形成於其上的基材上時，使用氧化物半導體來將該薄膜電晶體1470與該薄膜電晶體1460形成在一起是較佳的，因為可減少步驟數目。在此例子中，用於該驅動電路的該薄膜電晶體1470及用於該像素的該薄膜電晶體1460兩者皆為單極電晶體。
應指出的是，用於形成像素電極層1456的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，圖19顯示一主動型矩陣的剖面結構的例子，其中電容器及薄膜電晶體係用上述處理來製造。
圖19顯示在同一基材上之除了用於該驅動電路的薄膜電晶體1470及用於該像素部分的薄膜電晶體1460之外之用於該像素的電容器1502及用於該驅動電路的電容器1505。該電容器可藉由上述處理與該薄膜電容器一起製造而無需增加罩幕及步驟的數目。又，一訊號線及一電容器布線層藉由使用透光的導體薄膜而被形成在是該像素部分的顯示部分的部分中，這可實現高孔徑比。再者，一金屬布線可被形成在一不是在該顯示部分的區域內的驅動電路中，用以降低布線電阻。
在圖19中，該薄膜電晶體1470是一設啻在該驅動電路中之通道蝕刻式薄膜電晶體及該被電連接至像素電極層1456的薄膜電晶體1460是一設啻在該像素部分中之底部接觸式薄膜電晶體。
使用與薄膜電晶體1460的閘極電極1451相同的透光材料且相同的處理形成的電容器布線層1500以該第一閘極絕緣層1402a及第二閘極絕緣層1402b作為介電質與電容器電極層1501重疊並形成一像素的電容器1502於它們之間。應指出的是，該電容器電極層1501是用與薄膜電晶體1460的源極電極層1455a或汲極電極層1455b相同的材料及相同的處理來形成。因此，一像素的薄膜電晶體1460及電容器1502具有透光的特性，使得孔徑比可被增加。
電容器1502的透光特性對於提高孔徑比是很重要的。詳言之，在螢幕尺寸小於或等於10英吋的小型液晶顯示面板中，即使是在像素尺寸被小型化時高孔徑比仍可被實現，使得顯示影像的高解析度可藉由增加掃描線數量來達成。又，透光薄膜被用作為該薄膜電晶體1460及該電容器1502的構件，使得即使是一個像素被分割成多個子像素以實現大視角時仍可實現高孔徑比。亦即，孔徑比即使是在設置有緻密的薄膜電晶體組群時仍可以是很大，使得一足夠的顯示區域面積得以被確保。例如，當一個像素包括兩個或四個子像素及電容器1502時，因為電容器1502及薄膜電晶體具有透光特性，所以孔徑比可被提高。
應指出的是，電容器1502被設置在該像素電極層1456底下且該電容器電極層1501被電連接至該像素電極層1456。
在此實施例中，用該電容器電極層1501及該電容器布線層1500形成的該電容器1502被顯示。然而，用於像素的電容器結構並不侷限於此。例如，在沒有電容器布線層時，電容器可如下所示地來形成：像素電極層與相鄰的像素的掃描線重疊，它們之間有有平坦化絕緣層、保護絕緣層、第一閘極電極層及第二閘極電極層。
又，在製造主動型矩陣液晶顯示裝置時，一主動型矩陣基材及一具有相反電極之相反基材彼此結合在一起，它們之間及設一液晶層。應指出的是，一電連接至該相反基材的相反電極的共同電極被設置在該主動型矩陣基材上，且一電連接至該共同電極的端子電極被設置在該端子部分中。該端子電極被設置成該共同電極被設定至一固定的電位，譬如像是GND或0V。該端子電極可用與該像素電極1456相同的透光材料來形成。
再者，一用與該薄膜電晶體1470的閘極電極層1401相同的透光材料及相同的處理形成的電容器布線層1503以該第一閘極絕緣層1402a及第二閘極絕緣層1402b作為介電質與電容器電極層1504重疊並形成一驅動電路的電容器1505於它們之間。應指出的是，該電容器電極層1504是用與薄膜電晶體1470的源極電極層1405a或汲極電極層1405b相同的材料及相同的處理來形成。
[實施例2]
一種半導體裝置及該半導體裝置的製造方法將參考圖3A-1、3A-2、3B及3C，圖4A-4E及圖5A至5E來描述。
圖3A-1、3A-2、3B及3C顯示兩個在結構上彼此不同且形成在同一基材上的薄膜電晶體的平面圖及剖面圖的例子。圖3A-1、3A-2、3B及3C顯示一通道蝕刻型的薄膜電晶體2410(其為底部閘極結構的一種)與一通道保護型(亦被稱為通道停止型)的薄膜電晶體2420(其為底部閘極結構的一種)。薄膜電晶體2410及薄膜電晶體2420可被稱為顛倒交錯(inverted-staggered)式薄膜電晶體。
圖3A-1為設置在驅動電路中之通道蝕刻型薄膜電晶體2410的平面圖。圖3B為沿著圖3A-1的線C1-C2所取的剖面圖圖3C為沿著圖3A-1中的線C3-C4所取的剖面圖。
設置在該驅動電路中的該薄膜電晶體2410為一通道蝕刻型薄膜電晶體且包括一閘極電極層2411；一第一閘極絕緣層2402a；一第二閘極絕緣層2402b；氧化物半導體層2412其包括至少一通道形成區2413，一第一高光阻汲極區2414a，及一第二高光阻汲極區2414b；一源極電極層2415a；及一汲極電極層2415b於一具有絕緣表面的基材2400上。又，氧化物絕緣層2416被設置來覆蓋該薄膜電晶體2410及與該通道形成區2413接觸。
該第一高光阻汲極區2414a係以自對準方式被形成為與該源極電極層2415a的底部表面接觸。又，該第二高光阻汲極區2414b係以自對準方式被形成為與該汲極電極層2415b的底部表面接觸。此外，該通道形成區2413與該氧化物絕緣層2416接觸，具有薄的厚度，且是一光阻高於該第一高光阻汲極區2414a的光阻及高於該第二高光阻汲極區2414b的光阻的區域(I型區域)。
此外，在該薄膜電晶體2410中，一金屬材料被用於該源極電極層2415a及該汲極電極層2415b用以讓布線(wiring)具有低阻值是較佳的。
此外，一像素部分與一驅動電路被形成在該液晶顯示裝置內的同一基材上，在該驅動電路中，只有正極性與負極性中的一者被施加在一用來建構一邏輯閘，譬如像是反向器電路、NAND電路、NOR電路及閂鎖電路的薄膜電晶體或一用來建構類比電路，譬如像是感測放大器、固定電壓產生電路及VCO的薄膜電晶體的源極電極與汲極電極之間。因此，必需承受電壓的該第二高光阻汲極區2414b的寬度被設計成大於及該第一高光阻汲極區2414a的寬度。又，與該第一高光阻汲極區2414a及該第二高光阻汲極區2414b重疊的該閘極電極層的寬度可以很大。
又，設置在該驅動電路中的該薄膜電晶體2410係使用單閘薄膜電晶體來描述；然而，一包括多個通道形成區的多閘薄膜電晶體亦可在有需要時被使用。
又，一導體層2417被形成在該通道形成區2413上用以與該通道形成區重疊。該導體層2417被電連接至該閘極電極層2411且具有與該閘極電極層2411相同的電位，使得一閘極電壓可從設置在該閘極電極層2411與該導體層2417之間的氧化物半導體的上及下側被施加。又，當該導體層2417的電位不同於閘極電極層2411的電位且其為例如一固定的電位，GND，及0V時，該薄膜電晶體的電特性，如門檻電壓，可被控制。
此外，一保護絕緣層2403及一平坦化絕緣層2404被堆疊在該導體層2417與該氧化物絕緣層2416之間。
又，用該保護絕緣層2403與設置在該保護絕緣層2403或一作為基底的絕緣層的底下的該第一閘極絕緣層2402a接觸並防止雜質，譬如水氣、氫離子、及OH- ，從側面方向進入該氧化物半導體內的結構是較佳的。詳言之，當與該保護絕緣層2403接觸的該第一閘極絕緣層2402或作為基底的該絕緣薄膜是氮化矽薄膜時，效果可被加強。
應指出的是，圖3A-2為設置在像素中之通道保護型薄膜電晶體2420的平面圖。圖3B為沿著圖3A-2的線D1-D2所取的剖面圖。又，圖3C為沿著圖3A-2的線D3-D4所取的剖面圖。
設置在像素中之該薄膜電晶體2420是通道保護型薄膜電晶體且包括一閘極電極層2421，該第一閘極絕緣層2402a，該第二閘極絕緣層2402b，一包括通道形成區的氧化物半導體層2422，一作為通道保護層的氧化物緣層2426，一源極電極層2425a，及一汲極電極層2425b其在具有絕緣表面的基材2400上。又，該保護絕緣層2403與該平坦化絕緣層2404的一堆疊層被設置來覆蓋該薄膜電晶體2420及與該氧化物絕緣層2426、該源極電極層2425a及汲極電極層2425b接觸。與該汲極電極層2425b接觸的該像素電極層2427被設置在該平坦化絕緣層2404上且電連接至該薄膜電晶體2420。
又，在至少一個氧化物半導體薄膜被形成之後，熱處理(用於脫水及除氫的處理)被實施在該氧化物半導體層2422上用以減少雜質，如水氣。在用於脫水及除氫的熱處理及緩慢冷卻之後，該氧化物絕緣層2426被形成為與該氧化物半導體層2422接觸以減少該氧化物半導體層2422的載體濃度，這可改善該薄膜電晶體2420的電特性及可靠度。
設置在該像素中之該薄膜電晶體2420的通道形成區是該氧化物半導體層2422的一部分。該薄膜電晶體2420的通道形成區與該閘極電極層2421重疊且與該氧化物絕緣層2426(其為一通道保護層)接觸。因為該薄膜電晶體2420受到該氧化物絕緣層2426的保護，所以該氧化物半導體層2422在形成該源極電極層2425a及汲極電極層2425b的蝕刻處理中沒有被蝕刻。
此外，為了要用透光的薄膜電晶體作為該薄膜電晶體2420來實施孔徑比很高的顯示裝置，一透光的導體薄膜被用於該源極電極層2425a和汲極電極層2425b。
又，透光的導體薄膜亦被用於該薄膜電晶體2420的閘極電極層2421。
再者，在設有該薄膜電晶體2420的像素中，一相對於可見光具有高透光性的導體薄膜被用作為像素電極層2427，其它電極層(譬如像是電容器電極層)，或其它布線層(譬如像是電容器布線層)；因此，可實現具有高孔徑比的顯示裝置。無需贅言地，相對於可見光具有高透光性的導體薄膜亦被用於該閘極絕緣層2402a，該閘極絕緣層2402b，及氧化物絕緣層2426是較佳的。
在此說明書中，相對於可見光具有高透光性的薄膜是一具有一厚度的薄膜，其相對於可見光的透射性為大於或等於75%且小於或等於100%。當該薄膜是導體時，該薄膜亦被稱為透明的導體薄膜。此外，一相對於可見光是半透射性的導體薄膜可被用於閘極電極層，源極電極層，汲極電極層，像素電極層，其它的電極層，或施用於其它布線層的金屬氧化物。“相對於可見光是半透射性”一詞係質可見光的透射率為大於或等於50%且小於或等於75%。
形成在同一基材上的該薄膜電晶體2410及該薄膜電晶體2420的製程將參考圖4A至4E及圖5A至5E於下文中描述。
首先，一透光的導體薄膜被形成在具有絕緣表面的該基材2400上；然後，該閘極電極層2411及2412藉由第一微影蝕刻處理來形成。此外，一電容器布線層藉由相同的第一微影蝕刻處理使用與閘極電極層2411及2412相同的透光的材料而被形成在像素部分中。又，當該驅動電路需要電容器時，一電容器布線層不只被形成在該像素部分中，其還被形成在該驅動電路中。應指出的是，一光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
雖然對於用作為該具有絕緣表面的基材2400的基材沒有特別限制，但該基材至少要具有足夠的耐熱性來承受稍後實施的熱處理。與實施例1中所用之玻璃基材相類似的基材可被用作為具有絕緣表面的基材2400。
應指出的是，用絕緣體形成的基材，譬如陶瓷基材，石英基材，或青玉基材，可被用來取代該玻璃基材。或者，可使用結晶化玻璃或類此者。
應指出的是，一作為基底薄膜的絕緣薄膜可設置在基材2400與閘極電極層2411及2421之間。該基底薄膜具有防止雜質元素從基材2400擴散的功能且可被形成為具有使用一或多層氮化矽薄膜，氧化矽薄膜，氮化矽氧化物薄膜，及氮氧化矽薄膜的單層或疊層結構。
一相對於可見光具有透光性的導體材料，譬如以In-Sn-Zn-O為主的金屬氧化物、以In-Al-Zn-O為主的金屬氧化物、以Sn-Ga-Zn-O為主的金屬氧化物、以Al-Ga-Zn-O為主的金屬氧化物、以Sn-Al-Zn-O為主的金屬氧化物、以In-Zn-O為主的金屬氧化物、以Sn-Zn-O為主的金屬氧化物、以Al-Zn-O為主的金屬氧化物、以In-O為主的金屬氧化物、以Sn-O為主的金屬氧化物、及以Zn-O為主的金屬氧化物，可被用作為閘極電極層2411及2421的材料。閘極電極層2411及2421的厚度被適當地選擇在50nm至300nm的範圍內。濺鍍方法、真空蒸鍍方法(電子束蒸鍍方法)、電弧離子電鍍方法、或噴灑方法可被用作為用於閘極電極層2411及2421的金屬氧化物的沉積方法。應指出的是，當使用濺鍍方法時，係使用一包括大於或等於2%重量百分比且小於或等於10%重量百分比的SiO2 的靶材來實施沉積，且一透光的導體薄膜被製造成包括可抑制結晶化的SiOx (X>0)，使得結晶化可在稍後的製程中實施用於脫水及除氫的熱處理時被抑制。
接下來，閘極絕緣層被形成在閘極電極層2411及2421上。
該閘極絕緣層可用氧化矽層、氮化矽層、氮氧化矽層、或氮化矽氧化物層的單層或堆疊層，藉由CVD方法或濺鍍方法來形成。例如，氮氧化矽層可使用包含SiH4 、氧氣及氮氣的沉積氣體用電漿CVD方法來形成。
在此實施例中，閘極絕緣層是一由厚度為大於或等於50nm且小於或等於200nm的第一閘極絕緣層2402a與厚度為大於或等於50nm且小於或等於300nm的第二閘極絕緣層2402b構成的堆疊層。一厚度為100nm的氮化矽薄膜或氮化矽氧化物薄膜被用作為該第一閘極絕緣層2402a。又，一厚度為100nm的氧化矽薄膜被用作為該第二閘極絕緣層2402b。
一厚度為大於或等於2nm且小於或等於200nm的氧化物半導體薄膜2430被形成在該第二閘極絕緣層2402b上。該厚度較佳地為小於或等於50nm，使得即使是在該用於脫水及除氫的熱處理是在該氧化物半導體薄膜2430被形成之後實施，該氧化物半導體薄膜仍可以是非晶型。該氧化物半導體薄膜之薄的厚度可在用於脫水及除氫的熱處理於該氧化物半導體薄膜被形成之後實施的時候抑制結晶化。
應指出的是，在該氧化物半導體薄膜2430用濺鍍方法來形成之前，在該第二閘極絕緣層2402b的表面上的灰塵較佳地係用導入氬氣並產生電漿之逆濺鍍(reverse sputtering)來去除。該逆濺鍍指的是一種在沒有施加電壓至靶材側之下，一RF功率源被使用來在氬氣氛圍中施加電壓至基材側用以在基材的附近產生電漿以改變一表面的方法。應指出的是，氮氣、氦氣、氧氣或類此者可被用來取代該氬氣氛圍。
下列的薄膜被用於該氧化物半導體薄膜2430：以In-Ga-Zn-O為主的氧化物半導體薄膜、以In-Sn-Zn-O為主的氧化物半導體薄膜、以In-Al-Zn-O為主的氧化物半導體薄膜、以Sn-Ga-Zn-O為主的氧化物半導體薄膜、以Al-Ga-Zn-O為主的氧化物半導體薄膜、以Sn-Al-Zn-O為主的氧化物半導體薄膜、以In-Zn-O為主的氧化物半導體薄膜、以Sn-Zn-O為主的氧化物半導體薄膜、以Al-Zn-O為主的氧化物半導體薄膜、以In-O為主的氧化物半導體薄膜、以Sn-O為主的氧化物半導體薄膜、及以Zn-O為主的氧化物半導體薄膜。在此實施例中，該氧化物半導體薄膜係使用In-Ga-Zn-O為主的氧化物半導體靶材以濺鍍方法來形成。或者，該氧化物半導體薄膜2430可在稀有氣體(典型地為氬氣)氛圍、氧氣氛圍、或包含稀有氣體(典型地為氬氣)及氧氣的氛圍下用濺鍍方法來形成。應提出的是，當使用濺鍍方法時，沉積係使用一包括大於或等於2%重量百分比且小於或等於10%重量百分比的SiO2 的靶材來實施且該氧化物半導體薄膜2430被製造成包括可抑制結晶化的SiOx (X>0)，使得結晶化可在稍後的製程中實施用於脫水及除氫的熱處理時被抑制。
接下來，該氧化物半導體薄膜2430用第二微影蝕刻處理來處理成島型半導體層。應提出的是，用來形成該島型氧化物半導體層的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，實施氧化物半導體層的脫水及除氫。實施脫水及除氫的第一熱處理的溫度為大於或等於350℃且小於或等於基材的變形點，或更佳地為400℃或更高。在此處，該基材被引入到熱處理裝置的一種的電子爐中且熱處理是在氮氣氛圍下實施於該氧化物半導體層上。然後，藉由不曝露於空氣下來防止水或氫再進入該氧化物半導體中。因此，可獲得氧化物半導體層2431及2432(參見圖4B)。在此實施例中，同一爐子被使用，從實施該氧化物半導體層的脫水及除氫的加熱溫度T至足以防止水再進入的溫度。詳言之，該基材被緩慢地冷卻直到溫度變成比加熱溫度T低100℃或更多為止。應提出的是，此實施例並不侷限於氮氣氛圍。脫水及除氫可在氦氣、氖氣、氬氣或類此者下或在低壓力下實施。
應提出的是，在該第一熱處理時，氮氣或稀有氣體，譬如像是氦氣、氖氣，或氬氣不包括水、氫或類此者是較佳的。或者，氮氣或稀有氣體，譬如像是氦氣、氖氣，或氬氣，的純度是6N(99.9999%)或更高是較佳的，更佳地為7N(99.9999%)或更高(即，雜質的濃度為1ppm或更低，更佳地為0.1ppm或更低)。
又，該氧化物半導體薄膜被結晶化且可以是微結晶薄膜或多晶型薄膜，其依該第一熱處理的條件或氧化物半導體層的材料而定。
又，該氧化物半導體層2430的第一熱處理可在該氧化物半導體薄膜被處理成為島型氧化物半導體層之前被實施在該氧化物半導體薄膜上。在此例子中，該基材在該第一熱處理之後從加熱裝置中被取出；然後，實施微影蝕刻處理。
再者，該熱處理(加熱溫度為大於或等於400℃且小於或等於基材的變形點)在鈍氣氛圍(氮氣、氦氣、氖氣、氬氣或類此者)、氧氣氛圍或低壓力下於該氧化物半導體薄膜2430的沉積之前實施且該氧化物半導體層是一其內的雜質，如氫及水，已被去除的閘極絕緣層是可接受的。
接下來，一金屬導體薄膜被形成在該第二閘極絕緣層2402b上，該氧化物半導層2431及該氧化物半導體層2432，光阻罩幕2433a及2433b藉由第三微影蝕刻處理來形成，及蝕刻被選擇性地實施，使得金屬電極層2434及2435被形成(參見圖4C)。一選自於Al、Cr、Cu、Ta、Ti、Mo及W、包含這些元素的任何一者作為成份的合金、包含這些元素的組合的合金、及類此者可被用作為該金屬導體薄膜的材料。
使用三層式的堆疊層是較佳的，其中一鋁層被形成在一鈦層上且一鈦層被形成在該鋁層上或一鋁層被形成在一鉬層上及一鉬層被形成在該鋁層上。不待贅言地，單一層、兩層的堆疊層或四層或更多層的堆疊層亦可被用作為該金屬導體薄膜。
應指出的是，用來形成金屬電極層2434及2435的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，該光阻罩幕2433a及2433b被去除，光阻罩幕2436a及2436b藉由第四微影蝕刻處理來形成，及蝕刻被選擇性地實施，使得該源極電極層2415a及該汲極電極層2415b被形成(參見圖4D)。應指出的是，在該第四微影蝕遮處理中，只有部分的氧化物半導體層2431被蝕刻，以形成具有凹槽(凹陷)的氧化物半導體層2437。又，用來形成凹槽(凹陷)於該氧化物半導體層2431中的光阻罩幕2436a及2436b可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，該光阻罩幕2436a及2436b被去除，一覆蓋該氧化物半導體層2437的光阻罩幕2438藉由第五微影蝕刻處理來形成，且在該氧化物半導體層2432上的金屬電極層2435被去除掉(參見圖4E)。
應指出的是，為了要用第五微影蝕刻處理來去除與該氧化物半導體層2432重疊的金屬導體層2435，在該氧化物半導體層2432應於金屬電極層2435的蝕刻中被去除的例子中，材料及蝕刻條件被適當地調整。
該氧化物絕緣層2439被形成作為與該氧化物半導體層2432的頂面及側面及該氧化物半導體層2437的凹槽(凹陷)接觸的保護絕緣薄膜。
該氧化物絕緣層2439具有至少1nm或更大的厚度且可使用雜質，譬如像是水及氫，不會進入該氧化物絕緣層2439的方法，來形成。在此實施例中，厚度為300nm的氧化矽薄膜係用濺鍍方法來沉積成為該氧化物絕緣層2439。在沉積時，該基材的溫度可以是大於或等於室溫且小於或等於300℃。在此實施例中，基材在沉積時的溫度為100℃。該氧化矽薄膜可在稀有氣體(典型地為氬氣)氛圍、氧氣氛圍、或包含稀有氣體(典型地為氬氣)及氧氣的氛圍下用濺鍍方法來形成。此外，氧化矽靶材或矽靶材可被用作為靶材。例如，該氧化矽薄膜可使用矽靶材藉由濺鍍方法在包括氧氣及氮氣的氛圍下來形成。一不含譬如像是水氣、氫離子、及OH- 之雜質，且可防止雜質從外部進入到該氧化物絕緣層內的無機薄膜被用作為被形成來與一低阻值氧化物半導體層接觸的該氧化物絕緣層2439；典型地，氧化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、氮氧化鋁薄膜，或類此者被使用。
接下來，第二熱處理(例如，在大於或小於200℃且小於或等於400℃，較佳地為大於或小於250℃且小於或等於350℃)在鈍氣氛圍或氧氣氛圍下被實施(參見圖5A)。例如，第二熱處理在250℃於氮氣氛圍下實施1小時。在第二熱處理中，與該氧化物絕緣層2439接觸的該氧化物半導體層2437的凹槽及氧化物半導體層2432的頂面及側面被加熱。
經由上述的處理，用於脫水及除氫的熱處理被實施於該被沉積的氧化物半導體薄膜上以降低阻值，然後，該氧化物半導體薄膜的一部分被選擇性地製造，用以包括過多的氧。因此，與該閘極電極層2411重疊的該通道形成區2413變成I型且與該源極電極層2415a重疊的該第一高光阻汲極區2414a及與該汲極電極層2415b重疊的該第二高光阻汲極區2414b係以自對準方式來形成。又，當與該閘極電極層2421重疊的該氧化物半導體層2432的整體變成為I型時，與該閘極電極層2421重疊的該氧化物半導體層2432變成該氧化物半導體層2422。
然而，當熱處理是在氮氣氛圍下實施，該被作成具有高光阻(其為I型)的該氧化物半導體層2422被曝露在鈍氣氛圍下或低壓下時，該被作成具有高光阻(其為I型)的該氧化物半導體層2422阻值被降低。因此，當該氧化物半導體層2422被外露時，熱處理是在氧氣氛圍、N2 O氣氛圍、或超乾空氣(其在空氣壓力下的露點為-40℃或更低，較佳地為-60℃或更低)下實施。
應指出的是，該第二高光阻汲極區2414b(或該第一高光阻汲極區2414a)係形成在與該汲極電極層2415b(或該源極電極層2415a)重疊的氧化物半導體層中，使得形成驅動電路的可靠度可獲得改善。詳言之，藉由形成該第二高光阻汲極區2414b，導電性可逐漸地從該源極電極層2415b改變至該第二高光阻汲極區2414b及該通道形成區2413。因此，在電晶體是在該汲極電極層2415b連接至一供應高功率電位VDD的布線的狀態被驅動的例子中，即使是在高電場被施加於該閘極電極層2411與該汲極電極層2415b之間時，該高光阻汲極區係如一緩衝器般作用且高電場不是局部地施加，使得該電晶體的承受電壓可獲得改善。
此外，該第二高光阻汲極區2414b(或該第一高光阻汲極區2414a)係形成在與該汲極電極層2415b(或該源極電極層2415a)重疊的氧化物半導體層中，使得在形成該驅動電路時在該通道形成區2413內的漏電可被減少。
接下來，光阻罩幕2400a及2400b藉由第六微影蝕刻來形成，且氧化物絕緣層2416及2426係由被選擇性地蝕刻的氧化物絕緣層2439來形成(參見圖5B)。該氧化物絕緣層2426被設置在該氧化物半導體層2422的通道形成區上且當作一通道保護層。應指出的是，當氧化物絕緣層如此實施例般地被用作為該閘極絕緣層2402b時，該氧化物絕緣層的薄膜厚度有時候被減小，因為該氧化物絕緣層2402b的一部分被該氧化物絕緣層2439的蝕刻處理給蝕刻掉了。當一相對於該氧化物絕緣層2439的選擇比(selective ratio)很高的氮化物絕緣層被用作為該氧化物絕緣層2402b時，該氧化物絕緣層2402b就不會被部分地蝕刻掉。
接下來，在一透光的導體薄膜被形成在該氧化物半導體層2422及該氧化物半導體層2426上之後，該源極電極層2425a及汲極電極層2425b用第七蝕刻處理來形成(參見圖5C)。濺鍍方法、真空蒸鍍方法(電子束蒸鍍方法)、電弧離子電鍍方法、或噴灑方法可被用作為該透光的導體薄膜的沉積方法。一相對於可見光具有透光性的導體材料，譬如以In-Sn-Zn-O為主的金屬氧化物、以In-Al-Zn-O為主的金屬氧化物、以Sn-Ga-Zn-O為主的金屬氧化物、以Al-Ga-Zn-O為主的金屬氧化物、以Sn-Al-Zn-O為主的金屬氧化物、以In-Zn-O為主的金屬氧化物、以Sn-Zn-O為主的金屬氧化物、以Al-Zn-O為主的金屬氧化物、以In-O為主的金屬氧化物、以Sn-O為主的金屬氧化物、及以Zn-O為主的金屬氧化物，可被用作為該導體薄膜的材料。該厚度被適當地選擇在50nm至300nm的範圍內。應指出的是，當使用濺鍍方法時，沉積係使用一包括大於或等於2%重量百分比且小於或等於10%重量百分比的SiO2 的靶材來實施且一透光的導體薄膜被製造成包括可抑制結晶化的SiOx (X>0)，使得結晶化可在稍後的製程中實施用於脫水及除氫的熱處理時被抑制。
應指出的是，用來形成該源極電極層2425a及汲極電極層2425b的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，該保護絕緣層2403被形成在該氧化物絕緣層2416、該氧化物絕緣層2426、該源極電極層2425a、及該汲極電極層2425b上。在此實施例中，氮化矽薄膜係用RF濺鍍方法來形成。RF濺鍍方法因為它數量生產率的關係所以是該保護絕緣層2403的一較佳的沉積方法。一不含雜質，譬如像是水氣、氫離子、及OH- ，且可防止雜質從外部進入到該氧化物絕緣層內的無機薄膜被用作為該保護絕緣層2403：氧化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、氮氧化鋁薄膜，或類此者可被使用。不待贅言地，該保護絕緣層2403是透光的絕緣薄膜。
又，使用該保護絕緣薄膜2403與設置在該保護絕緣薄膜2403底下的第一閘極絕緣層2402a或作為一基底的絕緣層接觸且可防止雜質，譬如像是水氣、氫離子、及OH- ，從其側邊的附近進入該氧化物半導體層內的結構是較佳的。詳言之，當與該保護絕緣層2403接觸的該第一閘極絕緣層2402或該作為基底的絕緣薄膜是氮化矽膜時，效果可被強化。亦即，當氮化矽薄膜被設置在該氧化半導體層的底面、頂面及側面上用以包圍該氧化物半導體層時，可改善顯示裝置的可靠性。
接下來，該平坦化絕緣層2404被形成在該保護絕緣層2403上。該平坦化絕緣層2404可用具有耐熱性的有機材料來形成，譬如像是聚醯亞胺、丙烯酸、苯并環丁烯、聚醯胺或環氧樹脂。除了這些有機材料之外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽酸玻璃)、BPSG(硼磷矽酸玻璃)、或類此者。應指出的是，該平坦化絕緣層2404可藉由堆疊多層這些層料形成的絕緣薄膜來形成。
應指出的是，該矽氧烷基樹脂相當於一包含了使用矽氧烷基材料作為起始材料所形成的Si-O-Si鍵的樹脂。該矽氧烷基樹脂可包括有機基團(如，烷基基團或芳基基團)或氟基團作為取代基。此外，該有機基團可包括一氟基團。
該平坦化絕緣層2404的形成方法並不侷限於一特定的方法且可依據該平坦化絕緣層的材料來使用像是濺鍍方法、SOG方法、旋轉塗佈、浸泡塗佈、噴灑塗佈、滴液排放方法(如，噴墨方法、網版印刷或偏位印刷)，或類此者的方法，及像是刮刀、滾筒塗佈機、布幕塗佈機、刀型塗佈機，或類此者等工具。
接下來，光阻罩幕係用第八微影蝕刻處理形成，且該平坦化絕緣層2404及該保護絕緣層2403被蝕刻用以形成一到達該汲極電極層2425b的接點孔2441(參見圖5D)。此外，到達該閘極電極層2411及2421的接點孔亦被形成。應指出的是，用來形成到達該汲極電極層2425b的接點孔的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
接下來，在該光阻罩幕被去除之後，一透光的導體薄膜被形成。該透光的導體薄膜是用氧化銦(In2 O3 )、氧化銦-氧化錫合金(In2 O3 -SnO2 ，縮寫為ITO)或類此者用濺鍍方法、真空蒸鍍方法或類此者來形成。該透光的導體薄膜的其它材料可以是包括氮之以Al-Zn-O為主的非單一結晶薄膜，亦即，以Al-Zn-O-N為主的非單一結晶薄膜、包括氮之以Zn-O為主的非單一結晶薄膜或包括氮之以Sn-Zn-O為主的非單一結晶薄膜。應指出的是，鋅在以Al-Zn-O-N為主的非單一結晶薄膜中的相對比例(原子%)為47原子%或更少，其大於鋁在該非單一結晶薄膜中的相對比例(原子%)。鋁在該非單一結晶薄膜中的相對比例(原子%)大於氮在該非單一結晶薄膜中的相對比例(原子%)。此材料是用氫氯酸基溶液來蝕刻。然而，因為在蝕刻ITO時很容易產生殘留物，所以氧化銦-氧化鋅合金(In2 O3 -ZnO)可被用來改善蝕刻可處理性。
應指出的是，在該透光的導體薄膜中之相對比例的單位是原子百分比，該相對比例是由使用電子探針X光微型分析儀(EPMA)的分析來評估。
接下來，第九微影蝕刻被實施。一光阻罩幕被形成且不必要的部分用蝕刻來去除掉，藉以形成像素電極層2427及導體層2417(參見圖5E)。
經由上述的處理，用九個罩幕，該薄膜電晶體2410及該薄膜電晶體2420可被分別形成在該驅動電路及該像素部分內的同一基材上。用於驅動電路的該薄膜電晶體2410是一通道蝕刻型薄膜電晶體其包括具有該第一高光阻汲極區2141a，該第二高光阻汲極區2414b，及該通道形成區2413的氧化物半導體層2412。用於該像素的薄膜電晶體2420是一通道保護型薄膜電晶體其具有該氧化物半導體層2422，其整體變成為I型。
又，一使用電容器布線層及一電容器電極層形成且使用作為介電質的該第一閘極絕緣層2402a及該第二閘極絕緣層2402b形成的儲存電容器可被形成在同一基材上。該像素部分係藉由將用於像素的該等薄膜電晶體2420及該等儲存電容器以矩陣形式提供來形成且一包括該薄膜電晶體2410的驅動電路被設置在該像素部分附近，以形成一用來製造主動型矩陣顯示裝置的基材。在此說明書中，為了方便，此基材被稱為主動型矩陣基材。
應指出的是，該像素電極層2427透過形成在該平坦化絕緣層2404及該保護絕緣層2403中的接點孔而被電連接至電容器電極層。應指出的是，該電容器電極層可使用與該源極電極層2425a及該汲極電極層2425b相同的透光的材及相同的處理來形成。
該導體層2417被設置成與該氧化物半導體層2412的通道形成區2413重疊，使得在用於檢測薄膜電晶體的可靠度的偏壓-溫度應力測試(下文中稱為BT測試)中，該薄膜電晶體2410的門檻電壓在BT測試之前與之後的改變量可被減小。又，該導體層2417可當作一第二閘極電極層。該導體層2417的電位可以與該閘極電極層2411的電位相同或不同，或可以是GND，0V，或在浮動狀態。
應指出的是，在此實施例中，用於該驅動電路的該薄膜電晶體2410具有與該通道形成區2413重疊的導體層2417。然而，一用於該驅動電路的薄膜電晶體不一定要具有該導體層2417。具有該導體層2417的該薄膜電晶體2410及一不具有該導體層2417的薄膜電晶體可使用上述的處理被形成在同一基材上。
又，用於該驅動電路的薄膜電晶體不一定要是氧化物半導體。應指出的是，當用於該驅動電路的該薄膜電晶體2410如此實施例所示地被形成在用於該像素之薄膜電晶體2420將會形成於其上的基材上時，使用氧化物半導體來將該薄膜電晶體2410與該薄膜電晶體2420形成在一起是較佳的，因為可減少步驟數目。在此例子中，用於該驅動電路的該薄膜電晶體2410及用於該像素的該薄膜電晶體2420兩者皆為單極電晶體。
應指出的是，用於形成像素電極層2427的光阻罩幕可用噴墨方法來形成。當光阻罩幕可用噴墨方法來形成時，就不需要光罩；因此，可降低製造成本。
[實施例3]
此實施例描述可從一個訊號獲得多個訊號之半導體裝置的例子。在此處，可從一個訊號獲三個訊號的例子將被描述，此實施例並不侷限於此。各式例子都是可接受的，只要可從一個訊號獲得兩個或更多個訊號。
首先，此實施例的半導體裝置的結構將參考圖6A加以描述。
電路100包括電路110，電路120及電路130。電路110包括一對應於掃描線切換元件的電晶體111，一電路112，及一電容器114。電路120包括一對應於掃描線切換元件的電晶體121，一電路122，及一電容器124。電路130包括一對應於掃描線切換元件的電晶體131，一電路132，及一電容器134。訊號IN，訊號CK1，訊號CK2，訊號CK3，訊號OUT1，訊號OUT2，及訊號OUT3分別被傳送通過布線140，布線141，布線142，布線143，布線151，布線152，及布線153。
接下來，將描述連接關係。
電路100被連接至布線140，布線141，布線142，及布線143。電路110被連接至布線140，布線141，及布線151。電路120被連接至布線140，布線142，及布線152。電路130被連接至布線140，布線143，及布線153。亦即，布線140被連接至電路110，電路120及電路130的每一者。
接下來，圖6A中的半導體裝置的操作將參考圖6B的時序圖來描述。
圖6B的時序圖具有週期T1，週期T2及週期T3。訊號IN為電路100的輸入訊號。訊號CK1，訊號CK2，及訊號CK3分別為送至電路110，電路120及電路130的輸入訊號。訊號OUT1，訊號OUT2及訊號OUT3分別為來自電路110，電路120及電路130的輸出訊號。
首先，將描述圖6A中的半導體裝置在週期T1的操作。在週期T1中，訊號IN是在H位準，訊號CK1是在H位準，訊號CK2是在L位準，及訊號CK3是在L位準。然後，包括在該電路110內的電晶體111被打開；因此，訊號OUT1是在H位準，訊號OUT2是在L位準及訊號OUT3是在L位準。
接下來，在週期T2中，訊號IN是在H位準，訊號CK1是在L位準，訊號CK2是在H位準，及訊號CK3是在L位準。然後，包括在該電路120內的電晶體121被打開；因此，訊號OUT1是在L位準，訊號OUT2是在H位準及訊號OUT3是在L位準。
然後，在週期T3中，訊號IN是在H位準，訊號CK1是在L位準，訊號CK2是在L位準，及訊號CK3是在H位準。然後，包括在該電路130內的電晶體131被打開；因此，訊號OUT1是在L位準，訊號OUT2是在L位準及訊號OUT3是在H位準。
然後，分別從電路110，電路120及電路130輸出的訊號OUT1，訊號OUT2及訊號OUT3被當作掃描線選擇訊號從掃描線驅動電路被輸入至對應的掃描線。
以此方式，可從該訊號IN獲得多個訊號。在此時，分別包括在電路110，電路120及電路130中之電容器114，電容器124及電容器134的電容式耦接讓訊號OUT1，訊號OUT2及訊號OUT3的振幅分別與訊號CK1，訊號CK2，及訊號CK3的振幅相同。
又，電晶體111，電晶體121及電晶體131各自的閘極電極的電位依據各自的訊號OUT1，訊號OUT2及訊號OUT3藉由靴環式操作(bootstrap operation)而被提高。亦即，電晶體的Vgs可被提高或保持在很大，使得訊號OUT1至OUT3的變形被減小。或者，訊號OUT1至OUT3的上升時間或下降時間可被縮短。
此外，因為訊號的振幅大於訊號IN或沒有額外需要電源供應電壓，所以可以降低電力消耗。
[實施例4]
在此實施例中，將描述實施例3的特定例子。
首先，此實施例的半導體裝置的結構將參考圖7A來加以描述。
該電路100包括電路110，電路120及電路130。該電路110包括電晶體111，電晶體113，電晶體115及電容器114。該電路120包括電晶體121，電晶體123，電晶體125及電容器124。該電路130包括電晶體131，電晶體133，電晶體135及電容器134。訊號IN1，訊號CK1，訊號CK2，訊號CK3，訊號IN2，訊號OUT1，訊號OUT2，及訊號OUT3分別被傳送通過布線140，布線141，布線142，布線143，布線240，布線151，布線152，及布線153。
接下來，將描述連接關係。
電路100被連接至布線140，布線141，布線142，布線143，及布線240。電路110被連接至布線140，布線141，布線240，及布線151。電路120被連接至布線140，布線142，布線240，及布線152。電路130被連接至布線140，布線143，布線240，及布線153。亦即，布線140及布線240被連接至電路110，電路120及電路130的每一者。
包括在電路110中的電晶體111的閘極電極被連接至該電晶體115的源極電極與汲極電極中的一者及該電容器114的諸電極的一者。該電晶體111的源極電極與汲極電極中的一者被連接至該布線141。該電晶體111的源極電極與汲極電極中的另一者被連接至該布線151及該電容器114的諸電極的另一者。該電晶體115的閘極電極被連接至布線140及該電晶體115的源極電極與汲極電極中的另一者。該電晶體115的源極電極與汲極電極中的一者被連接至電晶體111的閘極電極及該電容器114的諸電極的一者。該電晶體113的閘極電極被連接至布線240。該電晶體113的源極電極與汲極電極中的一者被連接至電晶體111的閘極電極、該電晶體115的源極電極與汲極電極中的一者及該電容器114的諸電極的一者。該電晶體113的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
包括在電路120中的電晶體121的閘極電極被連接至該電晶體125的源極電極與汲極電極中的一者及該電容器124的諸電極的一者。該電晶體121的源極電極與汲極電極中的一者被連接至該布線142。該電晶體121的源極電極與汲極電極中的另一者被連接至該布線152及該電容器124的諸電極的另一者。該電晶體125的閘極電極被連接至布線140及該電晶體125的源極電極與汲極電極中的另一者。該電晶體125的源極電極與汲極電極中的一者被連接至電晶體121的閘極電極及該電容器124的諸電極的一者。該電晶體123的閘極電極被連接至布線240。該電晶體123的源極電極與汲極電極中的一者被連接至電晶體121的閘極電極、該電晶體125的源極電極與汲極雷極中的一者及該電容器124的諸電極的一者。該電晶體123的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
包括在電路130中的電晶體131的閘極電極被連接至該電晶體135的源極電極與汲極電極中的一者及該電容器134的諸電極的一者。該電晶體131的源極電極與汲極電極中的一者被連接至該布線143。該電晶體131的源極電極與汲極電極中的另一者被連接至該布線153及該電容器134的諸電極的另一者。該電晶體135的閘極電極被連接至布線140及該電晶體135的源極電極與汲極電極中的另一者。該電晶體135的源極電極與汲極電極中的一者被連接至電晶體131的閘極電極及該電容器134的諸電極的一者。該電晶體133的閘極電極被連接至布線240。該電晶體133的源極電極與汲極電極中的一者被連接至電晶體131的閘極電極、該電晶體135的源極電極與汲極電極中的一者及該電容器134的諸電極的一者。該電晶體133的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
接下來，將參考圖7B的時序圖來描述圖7A中的半導體裝置的操作。
圖7B的時序圖具有週期T1，週期T2，週期T3，週期T4，週期T5及週期T6。訊號IN1為電路100在第一階段的輸入訊號。訊號IN2為電路100在第二階段的輸入訊號。訊號CK1，訊號CK2及訊號CK3分別為包括在電路100內之電路110，電路120及電路130在第一階段及第二階段的輸入訊號。訊號OUT1，訊號OUT2及訊號OUT3分別為來自包括在電路100內之電路110，電路120及電路130在第一階段的輸出訊號。訊號OUT1，訊號OUT2及訊號OUT3被當作掃描線訊選擇訊號從掃描線驅動電路被輸入至相應的掃描線。
首先，將描述圖7A中的半導體裝置在週期T1的操作。在週期T1中，訊號IN1是在H位準，訊號IN2是在L位準，訊號CK1是在H位準，訊號CK2是在L位準，及訊號CK3是在L位準。然後，包括在電路110內的電晶體111被打開；因此，訊號OUT1是在H位準，訊號OUT2是在L位準，及訊號OUT3是在L位準。
接下來，在週期T2中，訊號IN1是在H位準，IN2是在L位準，訊號CK1是在L位準，訊號CK2是在H位準，及訊號CK3是在L位準。然後，包括在該電路120內的電晶體121被打開；因此，訊號OUT1是在L位準，訊號OUT2是在H位準及訊號OUT3是在L位準。在當時，包括在電路110內的電晶體111被保持在ON的狀態。
然後，在週期T3中，訊號IN1是在H位準，訊號IN2是在L位準，訊號CK1是在L位準，訊號CK2是在L位準，及訊號CK3是在H位準。然後，包括在該電路130內的電晶體131被打開；因此，訊號OUT1是在L位準，訊號OUT2是在L位準及訊號OUT3是在H位準。在當時，包括在電路110內的電晶體111及包括在電路120內的電晶體121都被保持在ON的狀態。
亦即，在週期T3中，電晶體111，電晶體121及電晶體131都被保持在ON狀態。如果此狀態被持續的話，則在週期T3結束之後，訊號OUT1，訊號OUT2及訊號OUT3會在訊號CK1，訊號CK2及訊號CK3進入H位準時進入位準H。
接下來，在週期T4中，訊號IN1是在L位準，訊號IN2是在H位準，訊號CK1是在H位準，訊號CK2是在L位準，及訊號CK3是在L位準。當訊號IN2進入H位準時，包括在該電路110內的電晶體113，包括在電路120內的電晶體123及包括在電路130內的電晶體133被打開。這些電晶體的每一電晶體的汲極電極與源極電極的另一者被連接至GND電極，使得這些電晶體的每一電晶體的汲極電極與源極電極的一者的電位進入L位準。因此，連接至電晶體113，123，133的源極電極及汲極電極的一者的電晶體111，電晶體121及電晶體131的閘極電極分別進入L位準，電晶體111，121及131藉以被關閉。因此，在週期T4中，即使是在訊號CK1在H位準時，訊號OUT1仍可被保持來L位準。
在週期T5及週期T6中，與在週期T4中時一樣，在訊號IN2是在H位準的例子中，因為電晶體111，電晶體121及電晶體131是關閉(OFF)的，所以即使是在訊號CK2及訊號CK3是在H位準時，訊號OUT2及訊號OUT3仍可被保持在L位準。此外，在當時，從電路100輸出的訊號OUT4，訊號OUT5及訊號OUT6在第二階段依序地進入H位準，就像在第一階段中訊號IN1被輸入到該電路100中的例子一樣。
在電晶體111，電晶體121及電晶體131未被關閉的結構被使用例子中，訊號OUT1，訊號OUT2及訊號OUT3進入H位準的時間與訊號CK1，訊號CK2及訊號CK3進入H位準的時間相同，這有時候會造成掃描線選擇上的缺陷。
[實施例5]
在此實施例中，將描述實施例3的另一特定的例子。
首先，將參考圖8描述此實施例的半導體裝置的結構。
電路100包括電路110，電路120及電路130。電路110包括電晶體111，電晶體113，電晶體115，電晶體116及電容器114。該電路120包括電晶體121，電晶體123，電晶體125，電晶體126及電容器124。該電路130包括電晶體131，電晶體133，電晶體135，電晶體136及電容器134。訊號IN1，訊號CK1，訊號CK2，訊號CK3，訊號IN2，訊號OUT1，訊號OUT2，及訊號OUT3分別被傳送通過布線140，布線141，布線142，布線143，布線240，布線151，布線152，及布線153。
接下來，將描述連接關係。
電路100被連接至布線140，布線141，布線142，布線143，及布線240。電路110被連接至布線140，布線141，布線240，及布線151。電路120被連接至布線140，布線142，布線240，及布線152。電路130被連接至布線140，布線143，布線240，及布線153。亦即，布線140及布線240被連接至電路110，電路120及電路130的每一者。
包括在電路110中的電晶體111的閘極電極被連接至該電晶體115的源極電極與汲極電極中的一者及該電容器114的諸電極的一者。該電晶體111的源極電極與汲極電極中的一者被連接至該布線141。該電晶體111的源極電極與汲極電極中的另一者被連接至該布線151，電晶體116的源極電極與汲極電極中的一者及該電容器114的諸電極的另一者。該電晶體115的閘極電極被連接至布線140及該電晶體115的源極電極與汲極電極中的另一者。該電晶體115的源極電極與汲極電極中的一者被連接至電晶體111的閘極電極及該電容器114的諸電極的一者。該電晶體113的閘極電極被連接至布線240。該電晶體113的源極電極與汲極電極中的一者被連接至電晶體111的閘極電極、該電晶體115的源極電極與汲極電極中的一者及該電容器114的諸電極的一者。該電晶體113的源極電極與汲極電極中的另一者被連接至GND(地極)電極。電晶體116的閘極電極被連接至布線143。電晶體116的源極電極與汲極電極中的一者被連接至布線151、該電晶體111的源極電極與汲極電極中的另一者及該電容器114的諸電極的另一者。該電晶體116的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
包括在電路120中的電晶體121的閘極電極被連接至該電晶體125的源極電極與汲極電極中的一者及該電容器124的諸電極的一者。該電晶體121的源極電極與汲極電極中的一者被連接至該布線142。該電晶體121的源極電極與汲極電極中的另一者被連接至該布線152，電晶體126的源極電極與汲極電極中的一者及該電容器124的諸電極的另一者。該電晶體125的閘極電極被連接至布線140及該電晶體125的源極電極與汲極電極中的另一者。該電晶體125的源極電極與汲極電極中的一者被連接至電晶體121的閘極電極及該電容器124的諸電極的一者。該電晶體123的閘極電極被連接至布線240。該電晶體123的源極電極與汲極電極中的一者被連接至電晶體121的閘極電極、該電晶體125的源極電極與汲極電極中的一者及該電容器124的諸電極的一者。該電晶體123的源極電極與汲極電極中的另一者被連接至GND(地極)電極。電晶體126的閘極電極被連接至布線141。電晶體126的源極電極與汲極電極中的一者被連接至布線152、該電晶體121的源極電極與汲極電極中的另一者及該電容器124的諸電極的另一者。該電晶體126的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
包括在電路130中的電晶體131的閘極電極被連接至該電晶體135的源極電極與汲極電極中的一者及該電容器134的諸電極的一者。該電晶體131的源極電極與汲極電極中的一者被連接至該布線143。該電晶體131的源極電極與汲極電極中的另一者被連接至該布線153，電晶體136的源極電極與汲極電極中的一者及該電容器134的諸電極的另一者。該電晶體135的閘極電極被連接至布線140及該電晶體135的源極電極與汲極電極中的另一者。該電晶體135的源極電極與汲極電極中的一者被連接至電晶體131的閘極電極及該電容器134的諸電極的一者。該電晶體133的閘極電極被連接至布線240。該電晶體133的源極電極與汲極電極中的一者被連接至電晶體131的閘極電極、該電晶體135的源極電極與汲極電極中的一者及該電容器134的諸電極的一者。該電晶體133的源極電極與汲極電極中的另一者被連接至GND(地極)電極。電晶體136的閘極電極被連接至布線142。電晶體136的源極電極與汲極電極中的一者被連接至布線153、該電晶體131的源極電極與汲極電極中的另一者及該電容器134的諸電極的另一者。該電晶體136的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
接下來，將參考圖7B的時序圖來描述圖8中的半導體裝置的操作。
圖7B的時序圖具有週期T1，週期T2，週期T3，週期T4，週期T5及週期T6。訊號IN1為電路100在第一階段的輸入訊號。訊號IN2為電路100在第二階段的輸入訊號。訊號CK1，訊號CK2及訊號CK3分別為包括在電路100內之電路110，電路120及電路130在第一階段及第二階段的輸入訊號。訊號OUT1，訊號OUT2及訊號OUT3分別為來自包括在電路100內之電路110，電路120及電路130在第一階段的輸出訊號。然後，訊號OUT1，訊號OUT2及訊號OUT3被當作掃描線訊選擇訊號從掃描線驅動電路被輸入至對應的掃描線。
首先，將描述圖8中的半導體裝置在週期T1的操作。在週期T1中，訊號IN1是在H位準，訊號IN2是在L位準，訊號CK1是在H位準，訊號CK2是在L位準，及訊號CK3是在L位準。然後，包括在電路110內的電晶體111被打開；因此，訊號OUT1是在H位準，訊號OUT2是在L位準，及訊號OUT3是在L位準。在當時，包括在電路120中的電晶體126被打開且訊號OUT2進入L位準。
接下來，在週期T2中，訊號IN1是在H位準，IN2是在L位準，訊號CK1是在L位準，訊號CK2是在H位準，及訊號CK3是在L位準。然後，包括在該電路120內的電晶體121被打開；因此，訊號OUT1是在L位準，訊號OUT2是在H位準及訊號OUT3是在L位準。在當時，包括在電路110內的電晶體111被保持在ON的狀態。又，包括在電路130中的電晶體136被打開且訊號OUT3進入L位準。
然後，在週期T3中，訊號IN1是在H位準，訊號IN2是在L位準，訊號CK1是在L位準，訊號CK2是在L位準，及訊號CK3是在H位準。然後，包括在該電路130內的電晶體131被打開；因此，訊號OUT1是在L位準，訊號OUT2是在L位準及訊號OUT3是在H位準。在當時，包括在電路110內的電晶體111及包括在電路120內的電晶體121都被保持在ON的狀態。又，包括在電路110中的電晶體116被打開且訊號OUT1進入L位準。
接下來，在週期T4中，訊號IN1是在L位準，訊號IN2是在H位準，訊號CK1是在H位準，訊號CK2是在L位準，及訊號CK3是在L位準。當訊號IN2進入H位準時，包括在電路110中的電晶體113，包括在電路120中的電晶體123，及包括在電路130中的電晶體133被打開。這些電晶體的每一者的汲極電極與源極電極中的另一者被連接至GND電極，使得這些電晶體的每一者的汲極電極與源極電極中的一者的電位進入L位準。因此，連接至電晶體111，121，131的源極電極及汲極電極的一者的電晶體111，電晶體121及電晶體131的閘極電極進入L位準，這些電晶體藉以被關閉。因此，在週期T4中，即使是在訊號CK1進入H位準時，訊號OUT1仍可被保持來L位準。又，在週期T1時，因為訊號CK1是在H位準，包括在電路120中的電晶體126是ON狀態，所以訊號OUT2是在L位準。
在週期T5及週期T6時，與在週期T4中時一樣，在訊號IN2是在H位準的例子中，因為電晶體111，電晶體121及電晶體131是關閉(OFF)的，所以即使是在訊號CK2及訊號CK3是在H位準時，訊號OUT2及訊號OUT3仍可被保持在L位準。此外，在當時，從電路100輸出的訊號OUT4，訊號OUT5及訊號OUT6在第二階段依序地進入H位準，就像在第一階段中訊號IN1被輸入到該電路100中的例子一樣。又，包括在電路130中的電晶體136在週期T5中是在ON狀態且包括在電路110中的電晶體116在週期T6中是在ON狀態，使得訊號OUT3及訊號OUT1進入L位準。
如上文所述，訊號OUT1，訊號OUT2及訊號OUT3藉由將包括在電路110中的電晶體116，包括在電路120中的電晶體126及包括在電路130中的電晶體136打開而進入L位準；使得在掃描線選擇上的缺陷可被抑制。
[實施例6]
此實施例描述可從一個訊號獲得多個訊號之半導體裝置的另一個例子。在此實施例中，實施例3中之電晶體與訊號IN之間的連接關係及電晶體與訊號CK的連接關係被改變。
首先，此實施例的半導體裝置的結構將參考圖9加以描述。
電路100包括電路110、電路120及電路130。電路110包括電晶體111，電路112，及電容器114。電路120包括電晶體121，電路122，及電容器124。電路130包括電晶體131，電路132，及電容器134。訊號IN，訊號CK1，訊號CK2，訊號CK3，訊號OUT1，訊號OUT2，及訊號OUT3分別被傳送通過布線140，布線141，布線142，布線143，布線151，布線152，及布線153。
接下來，將描述連接關係。
電路100被連接至布線140，布線141，布線142，及布線143。電路110被連接至布線140，布線141，及布線151。電路120被連接至布線140，布線142，及布線152。電路130被連接至布線140，布線143，及布線153。亦即，布線140被連接至電路110，電路120及電路130的每一者。
接下來，圖9中的半導體裝置的操作將參考圖6B的時序圖來描述。
圖6B的時序圖具有週期T1，週期T2及週期T3。訊號IN為電路100的輸入訊號。訊號CK1，訊號CK2，及訊號CK3分別為送至電路110，電路120及電路130的輸入訊號。訊號OUT1，訊號OUT2及訊號OUT3分別為來自電路110，電路120及電路130的輸出訊號。
首先，將描述圖9中的半導體裝置在週期T1的操作。在週期T1中，訊號IN是在H位準，訊號CK1是在H位準，訊號CK2是在L位準，及訊號CK3是在L位準。然後，包括在該電路110內的電晶體111被打開；因此，訊號OUT1是在H位準，訊號OUT2是在L位準及訊號OUT3是在L位準。
接下來，在週期T2中，訊號IN是在H位準，訊號CK1是在L位準，訊號CK2是在H位準，及訊號CK3是在L位準。然後，包括在該電路120內的電晶體121被打開；因此，訊號OUT1是在L位準，訊號OUT2是在H位準及訊號OUT3是在L位準。
然後，在週期T3中，訊號IN是在H位準，訊號CK1是在L位準，訊號CK2是在L位準，及訊號CK3是在H位準。然後，包括在該電路130內的電晶體131被打開；因此，訊號OUT1是在L位準，訊號OUT2是在L位準及訊號OUT3是在H位準。
然後，分別從電路110，電路120及電路130輸出的訊號OUT1，訊號OUT2及訊號OUT3被當作掃描線選擇訊號從掃描線驅動電路被輸入至對應的掃描線。
以此方式，可從該訊號IN獲得多個訊號。在此時，分別包括在電路110，電路120及電路130中之電容器114，電容器124及電容器134的電容式耦接讓訊號OUT1，訊號OUT2及訊號OUT3的振幅分別與訊號CK1，訊號CK2，及訊號CK3的振幅相同。
又，電晶體111，電晶體121及電晶體131各自的閘極電極的電位依據各自的訊號OUT1，訊號OUT2及訊號OUT3藉由靴環式操作(bootstrap operation)而被提高。亦即，電晶體的Vgs可被提高或保持在很大，使得訊號OUT1至OUT3的變形被減小。或者，訊號OUT1至OUT3的上升時間或下降時間可被縮短。
此外，因為訊號的振幅大於訊號IN或沒有額外需要電源供應電壓，所以可以降低電力消耗。
[實施例7]
在此實施例中，將描述實施例4的特定例子。
首先，此實施例的半導體裝置的結構將參考圖10來加以描述。
該電路100包括電路110，電路120及電路130。該電路110包括電晶體111，電晶體113，電晶體115及電容器114。該電路120包括電晶體121，電晶體123，電晶體125及電容器124。該電路130包括電晶體131，電晶體133，電晶體135及電容器134。訊號IN，訊號CK1，訊號CK2，訊號CK3，訊號OUT1，訊號OUT2，及訊號OUT3分別被傳送通過布線140，布線141，布線142，布線143，布線151，布線152，及布線153。
接下來，將描述連接關係。
電路100被連接至布線140，布線141，布線142，及布線143。電路110被連接至布線140，布線141，及布線151。電路120被連接至布線140，布線142，及布線152。電路130被連接至布線140，布線143，及布線153。亦即，布線140被連接至電路110，電路120及電路130的每一者。
包括在電路110中的電晶體111的閘極電極被連接至該電晶體115的源極電極與汲極電極中的一者及該電容器114的諸電極的一者。該電晶體111的源極電極與汲極電極中的一者被連接至該布線140。該電晶體111的源極電極與汲極電極中的另一者被連接至該布線151及該電容器114的諸電極的另一者。該電晶體115的閘極電極被連接至布線141及該電晶體115的源極電極與汲極電極中的另一者。該電晶體115的源極電極與汲極電極中的一者被連接至電晶體111的閘極電極及該電容器114的諸電極的一者。該電晶體113的閘極電極被連接至布線142。該電晶體113的源極電極與汲極電極中的一者被連接至電晶體111的閘極電極、該電晶體115的源極電極與汲極電極中的一者及該電容器114的諸電極的一者。該電晶體113的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
包括在電路120中的電晶體121的閘極電極被連接至該電晶體125的源極電極與汲極電極中的一者及該電容器124的諸電極的一者。該電晶體121的源極電極與汲極電極中的一者被連接至該布線140。該電晶體121的源極電極與汲極電極中的另一者被連接至該布線152及該電容器124的諸電極的另一者。該電晶體125的閘極電極被連接至布線142及該電晶體125的源極電極與汲極電極中的另一者。該電晶體125的源極電極與汲極電極中的一者被連接至電晶體121的閘極電極及該電容器124的諸電極的一者。該電晶體123的閘極電極被連接至布線143。該電晶體123的源極電極與汲極電極中的一者被連接至電晶體121的閘極電極、該電晶體125的源極電極與汲極電極中的一者及該電容器124的諸電極的一者。該電晶體123的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
包括在電路130中的電晶體131的閘極電極被連接至該電晶體135的源極電極與汲極電極中的一者及該電容器134的諸電極的一者。該電晶體131的源極電極與汲極電極中的一者被連接至該布線140。該電晶體131的源極電極與汲極電極中的另一者被連接至該布線153及該電容器134的諸電極的另一者。該電晶體135的閘極電極被連接至布線143及該電晶體135的源極電極與汲極電極中的另一者。該電晶體135的源極電極與汲極電極中的一者被連接至電晶體131的閘極電極及該電容器134的諸電極的一者。該電晶體133的閘極電極被連接至布線141。該電晶體133的源極電極與汲極電極中的一者被連接至電晶體131的閘極電極、該電晶體135的源極電極與汲極電極中的一者及該電容器134的諸電極的一者。該電晶體133的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
接下來，將參考圖6B的時序圖來描述圖10中的半導體裝置的操作。
圖6B的時序圖具有週期T1，週期T2，及週期T3。訊號IN為電路100的輸入訊號。訊號CK1，訊號CK2及訊號CK3分別為輸入至電路110，電路120及電路130的輸入訊號。訊號OUT1，訊號OUT2及訊號OUT3分別為來自電路110，電路120及電路130的輸出訊號。訊號OUT1，訊號OUT2及訊號OUT3被當作掃描線訊選擇訊號從掃描線驅動電路被輸入至對應的掃描線。
首先，將描述圖10中的半導體裝置在週期T1的操作。在週期T1中，訊號IN是在H位準，訊號CK1是在H位準，訊號CK2是在L位準，及訊號CK3是在L位準。然後，包括在電路110內的電晶體111被打開；因此，訊號OUT1是在H位準，訊號OUT2是在L位準，及訊號OUT3是在L位準。
接下來，在週期T2中，訊號IN1是在H位準，訊號CK1是在L位準，訊號CK2是在H位準，及訊號CK3是在L位準。然後，包括在該電路120內的電晶體121被打開；因此，訊號OUT1是在L位準，訊號OUT2是在H位準及訊號OUT3是在L位準。在當時，包括在電路110內的電晶體113被保持在ON的狀態。因為該電晶體113的源極電極與汲極電極中的另一者被連接至GND(地極)電極，所以該電晶體113的源極電極與汲極電極中的一者的電位進入L位準。因此，連接至該電晶體113的源極電極與汲極電極中的一者的該電晶111的閘極電極進入L位準，電晶體111藉此被關閉。因此，即使是訊號IN在週期T2中是在H位準，訊號OUT1仍可被保持在L位準。又，包括在電路120中的電晶體121被保持在ON狀態。
然後，在週期T3中，訊號IN是在H位準，訊號CK1是在L位準，訊號CK2是在L位準，及訊號CK3是在H位準。然後，包括在該電路130內的電晶體131被打開；因此，訊號OUT1是在L位準，訊號OUT2是在L位準及訊號OUT3是在H位準。在當時，包括在電路120內的電晶體123被打開。因為該電晶體123的源極電極與汲極電極中的另一者被連接至GND(地極)電極，所以該電晶體123的源極電極與汲極電極中的一者的電位進入L位準。因此，連接至該電晶體123的源極電極與汲極電極中的一者的該電晶體121的閘極電極進入L位準，電晶體121藉此被關閉。因此，即使是訊號IN在週期T3中是在H位準，訊號OUT2仍可被保持在L位準。又，包括在電路130中的電晶體131被保持在ON狀態。
相同地，當週期前進至下一個週期時，係用訊號CK1來將電晶體131關閉，使得訊號OUT3可被保持在L位準。
在電晶體111，電晶體121及電晶體131未被關閉的結構被使用例子中，在訊號IN是在H為準的期間，訊號OUT1，訊號OUT2及訊號OUT3是在H位準，這有時候會造成掃描線選擇上的缺陷。
[實施例8]
在此實施例中，將描述實施例4的另一特定的例子。
首先，將參考圖11描述此實施例的半導體裝置的結構。
電路100包括電路110，電路120及電路130。電路110包括電晶體111，電晶體113，電晶體115，電晶體116及電容器114。該電路120包括電晶體121，電晶體123，電晶體125，電晶體126及電容器124。該電路130包括電晶體131，電晶體133，電晶體135，電晶體136及電容器134。訊號IN，訊號CK1，訊號CK2，訊號CK3，訊號OUT1，訊號OUT2，及訊號OUT3分別被傳送通過布線140，布線141，布線142，布線143，布線151，布線152，及布線153。
接下來，將描述連接關係。
電路100被連接至布線140，布線141，布線142，及布線143。電路110被連接至布線140，布線141，及布線151。電路120被連接至布線140，布線142，及布線152。電路130被連接至布線140，布線143，及布線153。亦即，布線140被連接至電路110，電路120及電路130的每一者。
包括在電路110中的電晶體111的閘極電極被連接至該電晶體115的源極電極與汲極電極中的一者及該電容器114的諸電極的一者。該電晶體111的源極電極與汲極電極中的一者被連接至該布線140。該電晶體111的源極電極與汲極電極中的另一者被連接至該布線151，電晶體116的源極電極與汲極電極中的一者及該電容器114的諸電極的另一者。該電晶體115的閘極電極被連接至布線141及該電晶體115的源極電極與汲極電極中的另一者。該電晶體115的源極電極與汲極電極中的一者被連接至電晶體111的閘極電極及該電容器114的諸電極的一者。該電晶體113的閘極電極被連接至布線142。該電晶體113的源極電極與汲極電極中的一者被連接至電晶體111的閘極電極、該電晶體115的源極電極與汲極電極中的一者及該電容器114的諸電極的一者。該電晶體113的源極電極與汲極電極中的另一者被連接至GND(地極)電極。電晶體116的閘極電極被連接至布線143。電晶體116的源極電極與汲極電極中的一者被連接至布線151、該電晶體111的源極電極與汲極電極中的另一者及該電容器114的諸電極的另一者。該電晶體116的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
包括在電路120中的電晶體121的閘極電極被連接至該電晶體125的源極電極與汲極電極中的一者及該電容器124的諸電極的一者。該電晶體121的源極電極與汲極電極中的一者被連接至該布線140。該電晶體121的源極電極與汲極電極中的另一者被連接至該布線152，電晶體126的源極電極與汲極電極中的一者及該電容器124的諸電極的另一者。該電晶體125的閘極電極被連接至布線142及該電晶體125的源極電極與汲極電極中的另一者。該電晶體125的源極電極與汲極電極中的一者被連接至電晶體121的閘極電極及該電容器124的諸電極的一者。該電晶體123的閘極電極被連接至布線143。該電晶體123的源極電極與汲極電極中的一者被連接至電晶體121的閘極電極、該電晶體125的源極電極與汲極電極中的一者及該電容器124的諸電極的一者。該電晶體123的源極電極與汲極電極中的另一者被連接至GND(地極)電極。電晶體126的閘極電極被連接至布線141。電晶體126的源極電極與汲極電極中的一者被連接至布線152、該電晶體121的源極電極與汲極電極中的另一者及該電容器124的諸電極的另一者。該電晶體126的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
包括在電路130中的電晶體131的閘極電極被連接至該電晶體135的源極電極與汲極電極中的一者及該電容器134的諸電極的一者。該電晶體131的源極電極與汲極電極中的一者被連接至該布線140。該電晶體131的源極電極與汲極電極中的另一者被連接至該布線153，電晶體136的源極電極與汲極電極中的一者及該電容器134的諸電極的另一者。該電晶體135的閘極電極被連接至布線143及該電晶體135的源極電極與汲極電極中的另一者。該電晶體135的源極電極與汲極電極中的一者被連接至電晶體131的閘極電極及該電容器134的諸電極的一者。該電晶體133的閘極電極被連接至布線141。該電晶體133的源極電極與汲極電極中的一者被連接至電晶體131的閘極電極、該電晶體135的源極電極與汲極電極中的一者及該電容器134的諸電極的一者。該電晶體133的源極電極與汲極電極中的另一者被連接至GND(地極)電極。電晶體136的閘極電極被連接至布線142。電晶體136的源極電極與汲極電極中的一者被連接至布線153、該電晶體131的源極電極與汲極電極中的另一者及該電容器134的諸電極的另一者。該電晶體136的源極電極與汲極電極中的另一者被連接至GND(地極)電極。
接下來，將參考圖6B的時序圖來描述圖11中的半導體裝置的操作。
圖6B的時序圖具有週期T1，週期T2，及週期T3。訊號IN為電路100的輸入訊號。訊號CK1，訊號CK2及訊號CK3分別為輸入至電路110，電路120及電路130的輸入訊號。訊號OUT1，訊號OUT2及訊號OUT3分別為來自電路110，電路120及電路130的輸出訊號。
首先，將描述圖11中的半導體裝置在週期T1的操作。在週期T1中，訊號IN是在H位準，訊號CK1是在H位準，訊號CK2是在L位準，及訊號CK3是在L位準。然後，包括在電路110內的電晶體111被打開且訊號OUT1進入H位準，訊號OUT2進入L位準，及訊號OUT3進入L位準。在當時，包括在電路120中的電晶體126被打開且訊號OUT2進入L位準。
接下來，在週期T2中，訊號IN1是在H位準，訊號CK1是在L位準，訊號CK2是在H位準，及訊號CK3是在L位準。然後，包括在該電路120內的電晶體121被打開且訊號OUT1進入L位準，訊號OUT2進入H位準及訊號OUT3進入L位準。在當時，包括在電路110內的電晶體113被打開。因為該電晶體113的源極電極與汲極電極中的另一者被連接至GND(地極)電極，所以該電晶體113的源極電極與汲極電極中的一者的電位進入L位準。因此，連接至該電晶體113的源極電極與汲極電極中的一者的該電晶111的閘極電極進入L位準，電晶體111藉此被關閉。因此，即使是訊號IN在週期T2中是在H位準，訊號OUT1仍可被保持在L位準。又，包括在電路130中的電晶體136被打開，使得訊號OUT3進入L位準。
然後，在週期T3中，訊號IN是在H位準，訊號CK1是在L位準，訊號CK2是在L位準，及訊號CK3是在H位準。然後，包括在該電路130內的電晶體131被打開且訊號OUT1進入L位準，訊號OUT2進入L位準及訊號OUT3進入H位準。在當時，包括在電路120內的電晶體123都打開。因為該電晶體123的源極電極與汲極電極中的另一者被連接至GND(地極)電極，所以該電晶體123的源極電極與汲極電極中的一者的電位進入L位準。因此，連接至該電晶體123的源極電極與汲極電極中的一者的該電晶121的閘極電極進入L位準，電晶體121藉此被關閉。因此，即使是訊號IN在週期T3中是在H位準，訊號OUT2仍可被保持在L位準。又，包括在電路110中的電晶體116被打開，使得訊號OUT1進入L位準。
相同地，當週期前進至下一個週期時，係用訊號CK1來將電晶體131關閉，使得訊號OUT3可被保持在L位準。
如上文所述，訊號OUT1，訊號OUT2及訊號OUT3係藉由將包括在電路110中的電晶體116，包括在電路120中的電晶體126及包括在電路130中的電晶體136打開而進入L位準；使得在掃描線選擇上的缺陷可被抑制。
[實施例9]
此實施例描述一驅動電路，一與本發明的實施例相關的結構採用此驅動電路。
首先，此實施例中的半導體裝置的結構係以圖6A的電路100為例子且參考圖12來描述。
一移位暫存器(shift register)2000依序地輸出多個訊號。在第一階段至第n階段的電路100是一與本發明的實施例相關的電路且在此處，每一階段輸出可從單一個訊號獲得的三個訊號。又，來自移位暫存器2000的輸出訊號在第一階段至第n階段經由布線140被傳送至電路100。訊號OUT1至OUT3被傳送通過n組個別的布線151至153。
接下來，將描述連接關係。
該移位暫存器2000被連接至布線140。電路100被連接至布線140、布線151、布線152及布線153。
接下來，參考圖13的時訊圖來描述圖12中的半導體裝置的操作。
圖13的時序圖顯示驅動電路的一個訊框週期(frame period)。訊號SRout1是電路100在第一階段的輸入訊號。訊號SRout2是電路100在第二階段的輸入訊號。訊號SRoutN是電路100在第n階段的輸入訊號。一具有這些訊號SRout1至SroutN的脈衝的週期代表一子訊框週期。訊號CK1，訊號CK2，及訊號CK3為每一電路100在第一階段至第n階段時的輸入訊號。一具有這些訊號CK1至CK3的脈衝的週期代表一掃描線選擇週期。訊號OUT1至OUT3n為每一電路100在第一階段至第n階段時的輸出訊號。
訊號OUT只有在被依序地輸入的訊號SRout及訊號CK兩只進入H位準時才會進入H位準。亦即，當訊號SRout1至SroutN在一個訊框週期中被輸入時，訊號OUT1至OUT3n被輸出。因此，掃描線1至3n可在一個訊框週期中被控制。又，在第二訊框中及在後續的訊框中，SRout及訊號CK亦被輸入且訊號OUT亦被輸出。大體上，移動的影像藉由以每秒60個訊框來處理而被顯示。
應指出的是，在此實施例中，一個被設置在掃描線驅動電路內的該移位暫存器的輸出側上的電路結構係以圖6A的電路100例子來加以說明。然而，示於圖7A，圖8，圖9，圖10及圖11中的電路100亦可被用作為與本發明的實施例有關的半導體裝置。
[實施例10]
此實施例描述顯示裝置的剖面結構的例子。
圖14A顯示該顯示裝置的頂視圖。驅動電路部分5392及像素部分5393被形成在基材5391上。驅動電路部分5392的一個例子為掃描線驅動電路、訊號線驅動電路、或類此者。
圖14B顯示驅動電路部分5392的剖面圖(沿圖14A的線A-B所取的剖面)的例子。例如，圖14B顯示基材5401，導體層5402a，導體層5402b，絕緣層5403，導體層5404a，導體層5404b，半導體層5405，絕緣層5406，導體層5407，液晶層5408，絕緣層5409，導體層5410，及基材5411。例如，導體層5402a被形成在基材5401上。例如，導體層5402b被形成在導體層5402a上。例如，絕緣層5403被形成在基材5401、導體層5402a、及導體層5402b上。例如，導體層5404a被形成在絕緣層5403上。例如，導體層5404b被形成在導體層5404a上。例如，絕緣層5405被形成在絕緣層5403上。例如，絕緣層5406被形成在絕緣層5403、導體層5404a、導體層5404b、及半導層5405上。例如，導體層5407被形成在絕緣層5406的開孔部分內及在絕緣層5406上。例如，液晶層5408被形成在絕緣層5406上。例如，絕緣層5409被形成在絕緣層5406及導體層5407上。例如，導體層5410被形成在液晶層5408及絕緣層5409上。例如，基材5411被形成在絕緣層5410上。
圖14C顯示像素部分5393的剖面圖(沿著圖14A的C-D線所取的剖面)的例子。例如，圖14C顯示基材5401，導體層5402a，絕緣層5403，導體層5404a，半導體層5405，絕緣層5406，導體層5407，液晶層5408，導體層5410，及基材5411。例如，導體層5402a被形成在基材5401上。例如，絕緣層5403被形成在基材5401及導體層5402a上。例如，導體層5404a被形成在絕緣層5403上。例如，絕緣層5405被形成在絕緣層5403上。例如，絕緣層5406被形成在絕緣層5403、導體層5404a、及半導層5405上。例如，導體層5407被形成在絕緣層5406的開孔部分內及在絕緣層5406上。例如，液晶層5408被形成在絕緣層5406及導體層5407上。例如，導體層5410被形成在液晶層5408上。例如，基材5411被形成在絕緣層5410上。
例如，導體層5402a及導體層5402b可當作閘極電極或閘極布線。例如，絕緣層5403可當作閘極絕緣層。例如，導體層5404a及導體層5404b可當作布線、電晶體的電極、電容器的電極，或類此者。例如，絕緣層5406可當作介層薄膜(interlayer film)或平坦化薄膜。例如，導體層5407可當作布線、像素電極、透光的電極、或反射性電極。例如，絕緣層5409可當作密封材料。例如，導體層5410可當作反電極、共同電極、或反射性電極。
在此處，例如，導體層5402a及導體層5404a可用透光性材料來形成。例如，導體層5402b及導體層5404b可用導電率比用來形成導體層5402a及導體層5404a的詞矮料的導電率高的材料來形成。例如，導體層5402b及導體層5404b可用阻擋光線的材料來形成。以此方式，可降低在驅動電路部分5392中之布線的電阻。因此，可降低驅動電路的功率消耗，驅動頻率可以很高，或驅動電壓可以很低。同時，在驅動電路部分5392中的布線、電晶體電極、儲存電容器的電極、及/或類此者可透射光線。亦即，透光區域(像素的開孔部分)可以更大。因此，可降低功率消耗或可提高像素的解析度。然而，此實施例的例子並不侷限於此。例如，導體層5402a及導體層5404a可用阻擋光線的材料來形成。或者，在像素部分5393中，閘極布線可具有導體層5402a及導體層5402b的一層疊式結構，就像該驅動電路部分5392的布線一樣。再者，例如，源極布線可具有導體層5404a及導體層5404b的一層疊式結構。以此方式，被輸入至像素的訊號(如，視訊訊號或掃描線選擇訊號)的延遲或變形可以很小。在另一例子中，導體層5402a或導體層5402b及導體層5404a或導體層5404b的一者或兩者可被省略。在另一例子中，在驅動電路部分5392的電晶體部分及像素部分5393的電晶體部分的一者或兩者中，閘極電極可具有導體層5402a及導體層5402b的一層疊式結構。在另一例子中，導體層5402b可被形成在導體層5402a底下。在另一例子中，導體層5404b可被形成在導體層5404a底下。在另一例子中，半導體層5405可被形成在絕緣層5403上且導體層5402a可被形成在該絕緣層5403及半導體層5405上。
應指出的是，例如，氧化物半導體可被用於半導體層。例如，氧化物半導體通常具有透光特性。當氧化物半導體在此實施例中與顯示裝置結合時，可改善像素的孔徑比。然而，此實施例的例子並不侷限於此。例如，單晶體半導體、多晶型半導體、微晶型(微晶體或奈米晶體)半導體、非晶型半導體、各式非單晶體的半導體、或類此者可被用作為半導體層。
應指出的是，例如，發光元件(如，EL元件)可被用作為顯示元件。圖15A顯示在一顯示裝置中驅動電路部分5392的剖面圖的例子，在該顯示裝置中，一發光元件被用作為顯示元件。圖15A與圖14B不同之處在於，一絕緣層5412被形成在絕緣層5406及導體層5407上，絕緣層5409及濾光片5414被形成在該絕緣層5412上。圖15B顯示在一顯示裝置中像素部分5393的剖面圖的例子，在該顯示裝置中，一發光元件被用作為顯示元件。圖15B與圖14C不同之處在於，絕緣層5412被形成在絕緣層5406及導體層5407上，一發光層5413被形成在該絕緣層5412的一開孔部分上，絕緣層5410被形成在該絕緣層5412及發光層5413上，該濾光片5414被形成在該導體層5410上。例如，絕緣層5412可當作分隔壁。然而，此實施例的例子並不侷限於此。
應指出的是，一種粒子運動以實施顯示的元件(如，電泳元件，粒子運動元件，及電子液體粉末)可被用作為顯示元件。以此方式，可以製造電子紙。圖16A顯示在一顯示裝置中驅動電路部分5392的剖面圖的例子，在該顯示裝置中，一電泳元件被用作為顯示元件。在該驅動電路部分5392的一部分中，一電泳元件被設置在該絕緣層5406與該導體層5410之間。此外，該絕緣層5409被形成來覆蓋該電泳元件。圖16B顯示在一顯示裝置中像素部分5393的剖面圖的例子，在該顯示裝置中，一電泳元件被用作為顯示元件。該電泳元件被設置在導體層5407與導體元件5410之間。應指出的是，例如，該電泳元件包括膠囊5415，液體5416，粒子5417，粒子5418。例如，液體5416、粒子5417及粒子5418是在該膠囊5415內。例如，液體5416通常具有絕緣特性及透光特性。在序多例子中，粒子5417及粒子5418中的一者帶正電荷及其另一者帶負電荷。在許多例子中，粒子5417及粒子5418中的一者是白色及其另一者是黑色。然而，此實施例例的例子並不侷限於此。例如，粒子5417及粒子5418的顏色並不侷限於白色或黑色，其它顏色亦可被使用(如，紅色、綠色、藍色、洋紅色、黃色，及青綠色)。
在此實施例的顯示裝置中，像素的孔徑比可在改善驅動電路的效能的同時亦被改善。又，當描述於實施例3至9中的結構被用於驅動電路時，可降低功率消耗、改善驅動頻率及提高像素部分的解析度。
[實施例11]
此實施例描述電子裝置的例子。
圖17A至17H及圖18A至18D顯示電子裝置。這些電子裝置可包括外殼5000，顯示部分5001，揚聲器5003，LED燈5004，操作鍵5005(包括電源開關或操作開關)，連接端子5006，感測器5007(具有測量力量、位移、位置、速率、加速度、角速度、轉動頻率、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流率、濕度、梯度、振動、氣味、或紅外線功能的感測器)，麥克風，及類此者。
圖17A顯示一行動電腦，其除了上述物件之外還包括開關5009、紅外線埠5010、及類此者。圖17B顯示一設置有記憶媒體的可攜式影像再生裝置(如，DVD再生裝置)，其除了上述物件之外還可包括第二顯示部分5002、記憶媒體讀取部分5011、及類此者。圖17C顯示一護目鏡式顯示器，其除了上述物件之外還可包括第二顯示部分5002、支撐部分5012、耳機5013、及類此者。圖17D顯示一可攜式遊戲機，其除了上述物件之外還可包括記憶媒體讀取部分5011及類此者。圖17E顯示一投影機，其除了上述物件之外還可包括光源5033、投影鏡片5034、及類者。圖17F顯示一可攜式遊戲機，其除了上述物件之外還可包括第二顯示部分5002、記憶媒體讀取部分5011、及類此者。圖17G顯示一接收器，其除了上述物件之外還可包括調諧器、影像處理部分、及類此者。圖17H顯示一可攜式電視接收器，其除了上述物件之外還可包括一可傳送及接收訊號的充電器5017，及類此者。圖18A顯示一顯示器，其除了上述物件之外還包括支撐板5018及類此者。圖18B顯示一照相機，其除了上述物件之外還可包括外部連接埠5019、快門按鈕5015、影像接收部分5016及類此者。圖18C顯示一電腦，其除了上述物件之外還可包括指向裝置5020、外部連接埠5019、讀取器/寫入器5021及類此者。圖18D顯示一行動電話，其除了上述物件之外還可包括天線5014、1seg(用於行動電話及行動終端器的一個段落部分接收服務)的調諧器，及類此者。
圖17A至17H及圖18A至18D顯示的電子裝置具有各式的功能。例如，在顯示部分上顯示各式資訊(靜態影像、動態影像、文字影像及類此者)的功能、觸控面板的功能、顯示日曆、日期、時間等等的功能、用來控制具有許多軟體(程式)的處理的功能、無線通信功能、以無線通功能連接至各式電腦網絡的功能、以無線通信功能傳送及接收各式數據的功能、讀取儲存在記憶媒體中的程式或數據並將該程式或數據顯示在顯示部分上的功能、及類此者可被提供。又，包含多個顯示部分的電子裝置可具有將影像資訊找要顯示在一個顯示部分上同時將文字資訊顯示在另一顯示部分上的功能、藉由將視差被考量的影像資訊顯示在多個顯示部分來顯示3維度影像的功能、或類此者。再者，包括影像接收器部分的電子裝置可具有拍攝靜態影像的功能、自動或手動修正拍攝的影像的功能、將拍攝的影像儲存在記憶媒體(外部記憶媒體或結合在該照相機內的記憶媒體)中的功能、將拍攝的影像顯示在該顯示部分上的功能、或類此者。應指出的是，圖17A至17H及圖18A至18D所示之電子裝置可包括的這些功能並不侷限於此，且這些電子裝置可具有各式功能。
描述於此實施例中的電子裝置每一者都包括用來顯示資訊的顯示部分。藉由將此實施例的電子裝置與半導體裝置、移位暫存器或實施例1至4的顯示裝置結合，就可達成可靠度的改善、良率的改善、降低成本、加大顯示部分的尺寸、提高顯示部分的解析度，等等功效。
接下來，將描述半導體裝置的應用。
圖18E顯示一半導體裝置被提供來與一建築物整合的例子。圖18E顯示外殼5022、顯示部分5023、遙控器裝置5024其為一操作部分，揚聲器5025、及類此者。該半導體裝置被結合在該建築物中當作一壁掛式裝置，使得該半導體裝置可以無需大空間就可被設置。
圖18F顯示一半導體裝置被提供來與一建築物整合的另一例子。顯示面板5026與一預製的浴缸5027整合在一起，使得洗澡者能夠觀看該顯示板5026。
應指出的是，雖然此實施例以牆壁及預製的浴缸作為建築物的例子，但此實施例並不侷限於此，且半導體裝置可被設置在各式的建築物中。
接下來，將描述半導體裝置被設置來與移動的物體整合的例子。
圖18G顯示半導體裝置被設置在車輛中的例子。顯示面板5028被設置在車輛的一本體5029中且可在被要求時顯示用操作該本體輸入的資訊或從本體外輸入的資訊。
圖18H顯示該半導體裝置被設置來與客機整合的例子。圖18H顯示當顯示面板5031被設置在客機的座位上方的天花板5030上時的使用模式。顯示面板5031經由鉸鏈部分5032與天花板5030整合，且乘客可藉由伸展及收縮該鉸鏈部分5032來觀看該顯示面板5031。當乘客操作該顯示面板5031時，顯示面板5031具有顯示資訊的功能。
應指出的是，雖然此實施例提供車輛的本體及飛機的本體作為移動的物體的例子，但此實施例並不侷限於這些例子。該顯示裝置可提供給各式的移動物體，譬如像是兩輪的動力車輛、四輪的車輛(包括汽車、巴士及類此者)、列車(包括單軌、鐵軌及類此者)及船隻。
此申請案係以2009年7月24日向日本專利局提中的日本專利申請案第2009-172949號為根據，該案的全部內容藉由參照而被併於本文中。
100．．．電路
110．．．電路
111．．．電晶體
112．．．電路
113．．．電晶體
114．．．電容器
115．．．電晶體
116．．．電晶體
120．．．電路
121．．．電晶體
122．．．電路
123．．．電晶體
124．．．電容器
125．．．電晶體
126．．．電晶體
130．．．電路
131．．．電晶體
132．．．電路
133．．．電晶體
134．．．電容器
135．．．電晶體
136．．．電晶體
140．．．布線
141．．．布線
142．．．布線
143．．．布線
151．．．布線
152．．．布線
153．．．布線
240．．．布線
1400．．．基材
1401．．．閘極電極層
1402a．．．閘極絕緣層
1402b．．．閘極絕緣層
1043．．．氧化物半導體層
1405a．．．源極絕緣層
1405b．．．汲極絕緣層
1406．．．導體層
1407．．．氧化物絕緣層
1408．．．保護絕緣層
1409．．．平坦化絕緣層
1431．．．第一高光阻汲極區
1432．．．第二高光阻汲極區
1433．．．氧化物半導體層
1434．．．通道形成區
1435．．．金屬電極層
1436．．．光阻罩幕
1437．．．光阻罩幕
1451．．．閘極電極
1453．．．氧化物半導體層
1454．．．氧化物半導體層
1455a．．．源極絕緣層
1455b．．．汲極絕緣層
1456．．．像素電極層
1460．．．薄膜電晶體
1470．．．薄膜電晶體
1500．．．電容器布線層
1501．．．電容器電極層
1502．．．電容器
1503．．．電容器布線層
1504．．．電容器電極層
1505．．．電容器
2000．．．移位暫存器
2400．．．基材
2402a．．．閘極絕緣層
2402b．．．閘極絕緣層
2405b．．．汲極電極層
2403．．．保護絕緣層
2404．．．平坦化絕緣層
2410．．．薄膜電晶體
2411．．．閘極電極層
2412．．．氧化物半導體層
2413．．．通道形成區
2414a．．．第一高光阻汲極區
2414b．．．第二高光阻汲極區
2415a．．．源極絕緣層
2415b．．．汲極絕緣層
2416．．．氧化物絕緣層
2417．．．導體層
2420．．．薄膜電晶體
2421．．．閘極電極層
2422．．．氧化物半導體層
2425a．．．源極絕緣層
2425b．．．汲極絕緣層
2426．．．氧化物絕緣層
2427．．．像素電極層
2430．．．氧化物半導體薄膜
2431．．．氧化物半導體層
2432．．．氧化物半導體層
2433a．．．光阻罩幕
2434．．．金屬電極層
2435．．．金屬電極層
2436a．．．光阻罩幕
2437．．．氧化物半導體層
2438．．．光阻罩幕
2439．．．氧化物絕緣層
2440a．．．光阻罩幕
2441．．．接點孔
5000．．．外殼
5001．．．顯示部分
5002．．．顯示部分
5003．．．揚聲器
5004．．．LED燈
5005．．．操作鍵
5006．．．連接端子
5007．．．感測器
5008．．．麥克風
5009．．．開關
5010．．．紅外線埠
5011．．．記憶媒體讀取部分
5012．．．支撐部分
5013．．．耳機
5015．．．快門按鈕
5016．．．影像接收部分
5017．．．充電器
5018．．．支撐板
5019．．．外部連接埠
5020．．．指向裝置
5021．．．讀取器/寫入器
5022．．．外殼
5023．．．顯示部分
5024．．．遙控器裝置
5025．．．揚聲器
5026．．．顯示面板
5027．．．預製的浴缸
5028．．．顯示面板
5029．．．物體
5030．．．天花板
5031．．．顯示面板
5032．．．鉸鏈部分
5033．．．光源
5034．．．投影鏡片
5391．．．基材
5392．．．驅動電路部分
5393．．．像素部分
5401．．．基材
5403．．．絕緣層
5405．．．半導體層
5406．．．絕緣層
5407．．．導體層
5408．．．液晶層
5409．．．絕緣層
5410．．．導體層
5411．．．基材
5412．．．絕緣層
5413．．．發光層
5414．．．濾光片
5415．．．膠囊
5416．．．液體
5417．．．粒子
5418．．．粒子
5402a．．．導體層
5402b．．．導體層
5404a．．．導體層
5404b．．．導體層
在附圖中：
圖1A至1F為顯示實施例1的剖面圖；
圖2A及2C為顯示實施例1的剖面圖及圖2B-1及2B-2為平面圖；
圖3A-1及3A-2為顯示實施例1的平面圖及圖3B與3C為剖面圖；
圖4A至4E為顯示實施例2的剖面圖；
圖5A至5E為顯示實施例2的剖面圖；
圖6A為顯示實施例3的電路圖及圖6B為時序圖；
圖7A為顯示實施例4的電路圖及圖7B為時序圖；
圖8為顯示實施例5的電路圖；
圖9為顯示實施例6的電路圖；
圖10為顯示實施例7的電路圖；
圖11為顯示實施例8的電路圖；
圖12為顯示實施例9的電路圖；
圖13為顯示實施例9的時序圖；
圖14A為一液晶顯示裝置的頂視圖及圖14B及14C為該液晶顯示裝置的剖面圖；
圖15A及15B為一發光元件顯示裝置的剖面圖；
圖16A及16B為電子紙的剖面圖；
圖17A至17H為顯示實際產品的例子的圖式；
圖18A至18H為顯示實際產品的例子的圖式；及
圖19為顯示實施例1的剖面圖。
100、110、112、120、122、130、132．．．電路
111、121、131．．．電晶體
114、124、134．．．電容器
140～143、151～153．．．布線
CK1～CK3、IN、OUT1～OUT3．．．訊號

Claims (10)

  1. 一種驅動電路，包含：第一電晶體；電容器；及第二電晶體，其中該電容器的電極之一者係電連接至該第一電晶體的閘極，其中該電容器的該等電極之另一者係電連接至該第一電晶體的源極，其中該第二電晶體的源極與汲極之一者係電連接至該第一電晶體的該閘極，其中該第二電晶體的該源極與該汲極之另一者係電連接至地極，其中第一信號係輸入至該第一電晶體的該閘極，及其中第二信號係輸入至該第二電晶體的閘極。
  2. 如申請專利範圍第1項之驅動電路，其中該第一電晶體的該源極係電連接至包含透光的導體薄膜之掃描線，及其中該透光的導體薄膜係使用包含金屬氧化物的濺鍍靶材來形成。
  3. 如申請專利範圍第1項之驅動電路，其中該第一電晶體及該第二電晶體之各者包括氧化物半導體層。
  4. 如申請專利範圍第1項之驅動電路，其中該第一及該第二電晶體的各者包含透光的導體薄膜，及其中該第一 電晶體及該第二電晶體之各者包括氧化物半導體層。
  5. 如申請專利範圍第1項之驅動電路，其中該驅動電路被結合在選自於由顯示裝置、電腦、影像再生裝置、護目鏡式顯示器、遊戲機、投影機、電視接收器、照相機及行動電話所組成的組群中之其一。
  6. 一種半導體裝置，包含：多個像素，每一像素包括顯示元件及第一電晶體；及掃描線驅動電路，其提供用來選擇該等多個像素的訊號至掃描線，其中該顯示元件的像素電極層、該第一電晶體的閘極電極層、該第一電晶體的源極電極層、該第一電晶體的汲極電極層、及該掃描線包含透光的導體薄膜，其中該掃描線驅動電路包括第二電晶體、用來保持電壓於該第二電晶體的閘極與該第二電晶體的源極之間的電容器、及用來控制該第二電晶體的該閘極與地極之間的連接的第三電晶體，其中該第二電晶體的該源極被電連接至該掃描線，其中該第三電晶體的源極與汲極之一者係電連接至該地極，其中第一信號係輸入至該第二電晶體的該閘極，及其中第二信號係輸入至該第三電晶體的閘極。
  7. 如申請專利範圍第6項之半導體裝置，其中該透光的導體薄膜係使用包含金屬氧化物的濺鍍靶材來形成。
  8. 如申請專利範圍第6項之半導體裝置，其中該第一 電晶體包括氧化物半導體層。
  9. 如申請專利範圍第6項之半導體裝置，其中該第二電晶體包含該透光的導體薄膜，及其中該第二電晶體包括氧化物半導體層。
  10. 如申請專利範圍第6項之半導體裝置，其中該半導體裝置被結合在選自於由顯示裝置、電腦、影像再生裝置、護目鏡式顯示器、遊戲機、投影機、電視接收器、照相機及行動電話所組成的組群中之其一。
TW099122983A 2009-07-24 2010-07-13 半導體裝置 TWI489429B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009172949 2009-07-24

Publications (2)

Publication Number Publication Date
TW201117161A TW201117161A (en) 2011-05-16
TWI489429B true TWI489429B (zh) 2015-06-21

Family

ID=43496904

Family Applications (8)

Application Number Title Priority Date Filing Date
TW099122983A TWI489429B (zh) 2009-07-24 2010-07-13 半導體裝置
TW113103818A TW202422525A (zh) 2009-07-24 2010-07-13 半導體裝置
TW108104606A TWI698854B (zh) 2009-07-24 2010-07-13 半導體裝置
TW105137654A TWI622975B (zh) 2009-07-24 2010-07-13 半導體裝置
TW111122063A TWI834193B (zh) 2009-07-24 2010-07-13 半導體裝置
TW109116743A TWI768348B (zh) 2009-07-24 2010-07-13 半導體裝置
TW104110677A TWI570697B (zh) 2009-07-24 2010-07-13 半導體裝置
TW107105639A TWI658455B (zh) 2009-07-24 2010-07-13 半導體裝置

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW113103818A TW202422525A (zh) 2009-07-24 2010-07-13 半導體裝置
TW108104606A TWI698854B (zh) 2009-07-24 2010-07-13 半導體裝置
TW105137654A TWI622975B (zh) 2009-07-24 2010-07-13 半導體裝置
TW111122063A TWI834193B (zh) 2009-07-24 2010-07-13 半導體裝置
TW109116743A TWI768348B (zh) 2009-07-24 2010-07-13 半導體裝置
TW104110677A TWI570697B (zh) 2009-07-24 2010-07-13 半導體裝置
TW107105639A TWI658455B (zh) 2009-07-24 2010-07-13 半導體裝置

Country Status (5)

Country Link
US (6) US9779679B2 (zh)
JP (8) JP2011044701A (zh)
KR (2) KR101904811B1 (zh)
TW (8) TWI489429B (zh)
WO (1) WO2011010546A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101817926B1 (ko) 2010-03-02 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그
JP6126775B2 (ja) 2010-06-25 2017-05-10 株式会社半導体エネルギー研究所 表示装置
KR101320787B1 (ko) * 2010-07-21 2013-10-23 샤프 가부시키가이샤 기판 및 그 제조방법, 표시장치
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI501226B (zh) 2011-05-20 2015-09-21 Semiconductor Energy Lab 記憶體裝置及驅動記憶體裝置的方法
WO2013182940A1 (en) 2012-06-04 2013-12-12 Koninklijke Philips N.V. Liob based hair cutting device
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102018114B1 (ko) * 2013-01-22 2019-09-04 엘지디스플레이 주식회사 표시장치
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
CN105517253B (zh) * 2016-01-27 2017-06-06 福州大学 一种复合辅助绕组TiBuck‑Flyback单级LED驱动电路
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10597158B2 (en) * 2017-08-02 2020-03-24 Panasonic Avionics Corporation Device for use in vehicle
CN107863057B (zh) * 2017-10-31 2020-12-18 上海天马微电子有限公司 一种移位寄存器、其驱动方法、驱动控制电路及相关装置
JP7516039B2 (ja) * 2019-12-19 2024-07-16 株式会社ジャパンディスプレイ 表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
TW200818215A (en) * 2006-06-02 2008-04-16 Semiconductor Energy Lab Liquid crystal display device and electronic device
JP2008287134A (ja) * 2007-05-21 2008-11-27 Seiko Epson Corp パルス出力回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
TW200917490A (en) * 2007-07-13 2009-04-16 Sony Corp Semiconductor device, semiconductor device manufacturing method, display device and display device manufacturing method
TW200919432A (en) * 2007-06-29 2009-05-01 Epson Imaging Devices Corp Liquid crystal device and electronic apparatus

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5125580B1 (zh) 1970-08-18 1976-07-31
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2550684B2 (ja) 1988-11-04 1996-11-06 日本電気株式会社 半導体装置
JPH04298895A (ja) 1991-03-26 1992-10-22 Nec Ic Microcomput Syst Ltd 半導体記憶回路
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07235678A (ja) 1994-02-22 1995-09-05 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5612228A (en) 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
JPH1186586A (ja) 1997-09-03 1999-03-30 Furontetsuku:Kk シフトレジスタ装置および表示装置
JP3972270B2 (ja) 1998-04-07 2007-09-05 ソニー株式会社 画素駆動回路および駆動回路一体型画素集積装置
KR100393324B1 (ko) 1998-06-19 2003-07-31 띤 필름 일렉트로닉스 에이에스에이 집적 무기/유기 보상 박막 트랜지스터 회로 및 그 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
KR100698239B1 (ko) * 2000-08-30 2007-03-21 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002311879A (ja) 2001-04-09 2002-10-25 Sharp Corp 走査信号分岐回路およびアクティブマトリクス基板
KR100776768B1 (ko) 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003243658A (ja) 2002-02-12 2003-08-29 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273361A (ja) 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4413573B2 (ja) 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100970958B1 (ko) * 2003-11-04 2010-07-20 삼성전자주식회사 터치 스크린 기능을 갖는 액정 표시 장치 및 그의 제조 방법
JP4474262B2 (ja) 2003-12-05 2010-06-02 株式会社日立製作所 走査線選択回路及びそれを用いた表示装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
TW200600916A (en) * 2004-05-27 2006-01-01 Alps Electric Co Ltd Color liquid crystal display device
JP2005352147A (ja) 2004-06-10 2005-12-22 Tohoku Pioneer Corp アクティブマトリクス型発光表示パネル
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4895538B2 (ja) 2004-06-30 2012-03-14 三星電子株式会社 シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR101074402B1 (ko) * 2004-09-23 2011-10-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP2006278621A (ja) 2005-03-29 2006-10-12 Toppan Printing Co Ltd トランジスタ論理回路の製造方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7623097B2 (en) * 2005-08-17 2009-11-24 Samsung Mobile Display Co., Ltd. Emission control driver and organic light emitting display device having the same and a logical or circuit for an emission control driver for outputting an emission control signal
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR100786467B1 (ko) * 2006-03-29 2007-12-17 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4241850B2 (ja) 2006-07-03 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置、液晶装置の駆動方法、および電子機器
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5079425B2 (ja) 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TW202429692A (zh) 2006-09-29 2024-07-16 日商半導體能源研究所股份有限公司 半導體裝置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP4990034B2 (ja) 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI341505B (en) * 2006-11-27 2011-05-01 Chimei Innolux Corp Liquid crystal panel and driving method thereof
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI453711B (zh) 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
US8552948B2 (en) 2007-04-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device comprising threshold control circuit
JP5042077B2 (ja) 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
TWI346391B (en) * 2007-08-20 2011-08-01 Au Optronics Corp Liquid crystal display device and the manufacturing method thereof
EP2189988B1 (en) 2007-09-12 2012-12-12 Sharp Kabushiki Kaisha Shift register
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP4444325B2 (ja) 2007-10-19 2010-03-31 シャープ株式会社 画像表示装置
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5412444B2 (ja) * 2008-02-08 2014-02-12 エイディシィ・テレコミュニケーションズ・インコーポレイテッド ライセンスを取得した無線周波数スペクトルおよびセッション開始プロトコルを使用してセルラーワイヤレスサービスを提供するための企業モバイルネットワーク
US20100321372A1 (en) * 2008-02-19 2010-12-23 Akihisa Iwamoto Display device and method for driving display
TWI380274B (en) * 2008-02-21 2012-12-21 Chunghwa Picture Tubes Ltd Shift register and liquid crystal display (lcd)
TWI328788B (en) * 2008-03-11 2010-08-11 Au Optronics Corp Gate driver-on-array and method of making the same
KR100941836B1 (ko) * 2008-05-19 2010-02-11 삼성모바일디스플레이주식회사 유기 전계 발광표시장치
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
CN104103242B (zh) 2008-11-28 2016-09-14 株式会社半导体能源研究所 显示器件以及包含显示器件的电子器件
KR101073301B1 (ko) 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
TW200818215A (en) * 2006-06-02 2008-04-16 Semiconductor Energy Lab Liquid crystal display device and electronic device
JP2008287134A (ja) * 2007-05-21 2008-11-27 Seiko Epson Corp パルス出力回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
TW200919432A (en) * 2007-06-29 2009-05-01 Epson Imaging Devices Corp Liquid crystal device and electronic apparatus
TW200917490A (en) * 2007-07-13 2009-04-16 Sony Corp Semiconductor device, semiconductor device manufacturing method, display device and display device manufacturing method

Also Published As

Publication number Publication date
US9779679B2 (en) 2017-10-03
TW202422525A (zh) 2024-06-01
JP2014013391A (ja) 2014-01-23
US20170132985A1 (en) 2017-05-11
TWI658455B (zh) 2019-05-01
JP2020017744A (ja) 2020-01-30
TW201117161A (en) 2011-05-16
TW202242843A (zh) 2022-11-01
JP2015181165A (ja) 2015-10-15
TW201528245A (zh) 2015-07-16
TWI622975B (zh) 2018-05-01
US11373615B2 (en) 2022-06-28
KR20120040716A (ko) 2012-04-27
TWI768348B (zh) 2022-06-21
JP2021119380A (ja) 2021-08-12
TW201832212A (zh) 2018-09-01
KR101904811B1 (ko) 2018-10-05
WO2011010546A1 (en) 2011-01-27
TW202036528A (zh) 2020-10-01
TWI570697B (zh) 2017-02-11
TW201937475A (zh) 2019-09-16
KR101785992B1 (ko) 2017-10-18
US20210118392A1 (en) 2021-04-22
JP2023081905A (ja) 2023-06-13
JP2011044701A (ja) 2011-03-03
JP6084997B2 (ja) 2017-02-22
TW201709193A (zh) 2017-03-01
US9875713B2 (en) 2018-01-23
TWI834193B (zh) 2024-03-01
US20230290317A1 (en) 2023-09-14
US20180226040A1 (en) 2018-08-09
US20220406268A1 (en) 2022-12-22
KR20170117233A (ko) 2017-10-20
JP7237107B2 (ja) 2023-03-10
US20110018915A1 (en) 2011-01-27
JP2018152569A (ja) 2018-09-27
JP2017085121A (ja) 2017-05-18
US10810961B2 (en) 2020-10-20
TWI698854B (zh) 2020-07-11
US11663989B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
TWI489429B (zh) 半導體裝置
KR102251729B1 (ko) 반도체 디바이스 및 그 형성 방법
JP2024123065A (ja) 半導体装置
KR101761108B1 (ko) 반도체 장치