JP2006278621A - トランジスタ論理回路の製造方法 - Google Patents
トランジスタ論理回路の製造方法 Download PDFInfo
- Publication number
- JP2006278621A JP2006278621A JP2005094033A JP2005094033A JP2006278621A JP 2006278621 A JP2006278621 A JP 2006278621A JP 2005094033 A JP2005094033 A JP 2005094033A JP 2005094033 A JP2005094033 A JP 2005094033A JP 2006278621 A JP2006278621 A JP 2006278621A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- insulating film
- gate
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】
汎用プラスチック基板上に、論理振幅が大きく消費電力が小さい相補形論理回路を簡便かつ安価に製造する方法を提供すること。
【解決手段】
少なくとも、絶縁基板上に第一電極(ゲート電極)を形成する工程と、開口を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体パターンを形成する工程と、前記ゲート絶縁膜の開口の位置にゲート接続電極、前記酸化物半導体パターン上にソース電極とドレイン電極を対向するように形成する工程を有する第二電極形成工程と、有機半導体パターンを形成する工程と、開口を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の開口位置に第三電極(配線電極)を形成する工程を有することで、論理振幅が大きく消費電力が小さい相補形論理回路を汎用プラスチック基板上に簡便かつ安価に製造することを可能とした。
【選択図】 図1
汎用プラスチック基板上に、論理振幅が大きく消費電力が小さい相補形論理回路を簡便かつ安価に製造する方法を提供すること。
【解決手段】
少なくとも、絶縁基板上に第一電極(ゲート電極)を形成する工程と、開口を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体パターンを形成する工程と、前記ゲート絶縁膜の開口の位置にゲート接続電極、前記酸化物半導体パターン上にソース電極とドレイン電極を対向するように形成する工程を有する第二電極形成工程と、有機半導体パターンを形成する工程と、開口を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の開口位置に第三電極(配線電極)を形成する工程を有することで、論理振幅が大きく消費電力が小さい相補形論理回路を汎用プラスチック基板上に簡便かつ安価に製造することを可能とした。
【選択図】 図1
Description
本発明は、トランジスタを用いた論理回路に関する。
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスSiやポリSiの薄膜トランジスタ(TFT)が、成膜温度を400〜500℃程度で、製造されており、画像表示素子やその駆動回路等に応用されている。
近年、酸化物半導体や有機半導体を用いたTFTが登場し、成膜温度を室温〜200℃程度に低減できることから、プラスチック基板を用いることが可能になり、軽量かつフレキシブルな論理回路が期待されている。
有機半導体ではp形で良好な特性が得られているが、n形は不安定で不十分な特性しか得られていない。また、しきい値制御も難しいので、駆動トランジスタ、負荷トランジスタともエンハンスメント形を用いるE/E形論理回路が用いられる。しかしE/E形論理回路は出力電圧の差(論理振幅)が小さい、消費電力が大きいという問題があった。
一方、酸化物半導体ではn形で良好な特性を示すものが多い。p形を示すものもあるが、薄膜トランジスタに用いられるほどキャリア濃度の低いものは得られていない。従って、酸化物半導体を用いた論理回路においても、E/E形にならざるをえない。
このような各々の欠点を補うために、n形に無機半導体、p形に有機半導体を用いることが開示されている(特許文献1)。これによって、相補形論理回路ができる。しかし、特許文献1に記載の無機材料(a−Si、他結晶Si、CdSe、TiO2、ZnO、Cu2S)では、製造するにあたり、250℃程度の基板温度が必要であり、プラスチック基板としてはポリイミド等の耐熱性の高いものしか使用できなかった。
また、n形FET上を絶縁膜(アイソレータ)で覆ってから、全面に有機半導体を塗布する構造であるため、有機半導体の消費量が多く、工程が複雑である等の課題を有していた。
特開平9−199732号公報
本発明の目的は、耐熱温度200℃以下の汎用プラスチック基板上に、論理振幅が大きく消費電力が小さい相補形論理回路を簡便かつ安価に製造する方法を提供することである。
請求項1に記載の発明は、少なくとも、絶縁基板上に第一電極(ゲート電極)を形成する工程と、開口を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体パターンを形成する工程と、前記ゲート絶縁膜の開口の位置にゲート接続電極、前記酸化物半導体パターン上にソース電極とドレイン電極を対向するように形成する工程を有する第二電極形成工程と、有機半導体パターンを形成する工程と、開口を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の開口位置に第三電極(配線電極)を形成する工程を有することを特徴とするトランジスタ論理回路の製造方法である。
請求項2に記載の発明は、前記第二電極を形成する工程がスクリーン印刷、フレキソ印刷、インクジェット印刷またはディスペンサであることを特徴とする請求項1に記載のトランジスタ論理回路の製造方法である。
請求項3に記載の発明は、前記有機半導体パターンを形成する工程がインクジェット印刷またはディスペンサであることを特徴とする請求項1乃至請求項2の何れかに記載のトランジスタ論理回路の製造方法である。
請求項4の発明は、上記開口を有する層間絶縁膜を形成する工程がスクリーン印刷であることを特徴とする請求項1乃至請求項3の何れかに記載のトランジスタ論理回路の製造方法である。
請求項5の発明は、上記第三電極を形成する工程がスクリーン印刷であることを特徴とする請求項1乃至請求項4の何れかに記載のトランジスタ論理回路の製造方法である。
n形活性層にInGaZnO系材料、p形活性層に有機半導体を用いることにより、150℃以下の低温で成膜することができる。
また、有機半導体をパターニングすることにより、有機半導体材料の消費量を低減できるとともに、n形FET直上のアイソレータが不要になり、工程を簡便にすることができる。
本発明について、その実施形態の一例を図1に基づいて説明するが、これに限定されるものではない。
まず、前記の絶縁基板1に第一電極(ゲート電極)2を形成する。
前記の絶縁基板1の材料としては、耐熱性プラスチック(ポリイミド(PI)、ポリエーテルイミド(PEI)等)が使用できるだけでなく、汎用プラスチック(ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン等)などを用いることができる。
前記の第一電極2の材料としては、Al、Cr、Au、Ag、Cu、Ti、Ni等の金属や、ITOなどを用いることができる。
前記の第一電極2の製造方法としては、絶縁基板1上に前記電極材料を全面成膜しフォトリソ・エッチングを用いてパターニングする方法、絶縁基板1上に前記電極材料をマスク蒸着で形成する方法、または、絶縁基板1上に前記電極材料を全面成膜後にレジストをスクリーン印刷でパターニングし、エッチングする方法などを用いることができる。
次に、第一電極2を形成した絶縁基板1上にゲート絶縁膜3を形成する。
前記のゲート絶縁膜3の材料としては、SiO2、Al2O3、SiN等の無機絶縁膜や、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜を用いることができるが、平坦化作用のある有機絶縁膜が望ましい。
前記の有機絶縁膜の製造方法としては、スピンコートやダイコート後に焼成する方法を用いることができる。有機絶縁膜の開口部3o形成には、レーザー照射や、フォトリソおよびドライエッチングが使用できる。さらに好ましくは、感光性有機物を用いて直接露光・現像による形成が可能である。
次に、ゲート絶縁膜3上に酸化物半導体4を形成する。
前記のn形酸化物半導体4の材料としては、InGaZnO系が好適である。この材料は、室温で成膜した非結晶状態でも良好な半導体特性を示す。
前記のn形酸化物半導体4の製造方法としては、スパッタ法、レーザアブレーション法や、有機金属化学気相成長法などを用いることができる。パターニングは、メタルマスクを介しての成膜でもよいし、前面成膜後にフォトリソおよびエッチングによって行ってもよい。
次に、ゲート絶縁膜3およびn型酸化物半導体4上に、第二電極5(ソース電極・ドレイン電極・ゲート接続電極)を形成する。
前記の第二電極5の材料としては、AgペーストやNiペーストのような金属ペーストや、ITOペースト、金属ナノ粒子を有する液体などを用いることができる。
前記の第二電極5の製造方法としては、スクリーン印刷後に焼成する方法や、フレキソ印刷後に焼成する方法、またはインクジェット印刷(あるいはディスペンサ)後に焼成する方法などを用いることができる。これらの方法は、従来の全面成膜後にフォトリソおよびエッチングをする工程に比べて、以下の利点がある。
スクリーン印刷を用いた場合には、電極パターンを1工程で簡単に形成できる。また、スクリーン印刷、フレキソ印刷、インクジェット印刷とも、原料使用量を少なくすることができる。
次に、有機半導体6パターンを形成する。
前記のp形有機半導体6の材料としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等を用いることができる。
前記のp形有機半導体6のパターニング法としては、インクジェット印刷やディスペンサ法などが好適である。有機半導体をパターニングすることにより、従来技術のアイソレータが不要になり、工程が簡単になるとともに、有機半導体材料の使用量も少なくなる。
次に、層間絶縁膜7を形成する。
前記の層間絶縁膜7の材料としては、エポキシ、ポリイミド等の有機物を用いることができる。
前記の層間絶縁膜7の製造方法としては、第三電極8を設置するための開口を有するパターンをスクリーン印刷する方法、層間絶縁膜材料を全面に塗布後してレーザ等によって開口する方法を用いることができる。特にスクリーン印刷は、1工程で済むので優れている。
次に、第三電極8(配線電極)を形成する。
前記の第三電極(配線電極)8の材料としては、AgペーストやNiペーストのような金属ペーストや、ITOペースト等を用いることができる。
前記の第三電極(配線電極)8の製造方法としては、スクリーン印刷後に焼成する方法を用いることができる。これも、通常の全面成膜した後にフォトリソ・エッチングする方法に比べて工程を簡略化できる利点がある。
絶縁基板1として、厚さ125μmのポリエチレンナフタレート(PEN)を用いた。
前記の絶縁基板1上に、厚さ300nmのAl層をスパッタ法により成膜し、フォトリソおよびエッチングによって第一電極2(ゲート電極)を形成した(図1(a))。
次に、第一電極2(ゲート電極)を形成した絶縁基板1上に、ポリイミド溶液をスピンコートした後に焼成して1μm厚のゲート絶縁膜3を形成した。そしてSi含有レジストパターンをフォトリソで形成し、O2の反応性イオンエッチングによって開口部3oを形成した。レジストは剥離液で除去した(図1(b))。
次に、ゲート絶縁膜3上に、InGaZnO4をメタルマスクを介して室温スパッタ成膜して厚さ500nmのn形活性層(酸化物半導体)4を形成した(図1(c))。
次に、Agペーストをスクリーン印刷した後に焼成して第二電極5(ソース電極・ドレイン電極、ゲート接続電極)を形成した(図1(d))。
次に、ポリチオフェン溶液をインクジェット印刷後に焼成してp形活性層6を形成した(図1(e))。
次に、エポキシをスクリーン印刷後に焼成して、厚さ50μmの層間絶縁膜7を形成した(図1(f))。
最後に、Agペーストをスクリーン印刷した後に焼成して第三電極8(配線電極)を形成した(図1(g))。
このようにして作製した論理回路のn形ソースを接地し、p形ソースに電源電圧(+40V)を印加し、ゲートに+5Vまたは+35Vを印加すると、出力は+35Vまたは、+5Vが得られ、インバータとして作用することを確認した。NANDやNORについても同様に作製し、正常に動作することがわかった。
絶縁基板1として、厚さ100μmのポリエチレンテレフタレート(PET)を用いた。
前記の絶縁基板1上に、厚さ300nmのAl層をスパッタ法により成膜し、フォトリソおよびエッチングによって第一電極2(ゲート電極)を形成した(図1(a))。
次に、第一電極2(ゲート電極)を形成した絶縁基板1上に、ポリイミド溶液をスピンコートした後に焼成して1μm厚のゲート絶縁膜3を形成した。そしてSi含有レジストパターンをフォトリソで形成し、O2の反応性イオンエッチングによって開口部3oを形成した。レジストは剥離液で除去した(図1(b))。
次に、ゲート絶縁膜3上に、InGaZnO4をメタルマスクを介してスパッタ成膜して厚さ500nmのn形活性層(酸化物半導体)4を形成した(図1(c))。
次に、チャネル形状のレジストをフォトリソによって形成した後、Ag微粒子を含有する液体をフレキソ印刷した後に仮焼成、レジスト除去後に本焼成して第二電極5(ソース電極・ドレイン電極、ゲート接続電極)を形成した(図1(d))。
次に、ポリチオフェン溶液をディスペンス後に焼成してp形活性層6を形成した(図1(e))
次に、エポキシをスクリーン印刷後に焼成して、厚さ50μmの層間絶縁膜7を形成した(図1(f))。
最後に、Agペーストをスクリーン印刷した後に焼成して第三電極8(配線電極)を形成した(図1(g))。
このようにして作製した論理回路のn形ソースを接地し、p形ソースに電源電圧(+40V)を印加し、ゲートに+5Vまたは+35Vを印加すると、出力は+35Vまたは、+5Vが得られ、インバータとして作用することを確認した。NANDやNORについても同様に作製し、正常に動作することがわかった。
絶縁基板1として、厚さ100μmのポリエチレンテレフタレート(PET)を用いた。
前記の絶縁基板1上に、厚さ300nmのAl層をスパッタ法により成膜し、フォトリソおよびエッチングによって第一電極2(ゲート電極)を形成した(図1(a))。
次に、第一電極2(ゲート電極)を形成した絶縁基板1上に、感光性エポキシ溶液を塗布、露光・現像後に本焼成して開口部を有する1μm厚のゲート絶縁膜3を形成した(図1(b))。
次に、ゲート絶縁膜3上に、InGaZnO4をメタルマスクを介してスパッタ成膜して厚さ500nmのn形活性層(酸化物半導体)4を形成した(図1(c))。
次に、チャネル形状のレジストをフォトリソによって形成した後、Ag微粒子を含有する液体をインクジェット印刷した後に仮焼成、レジスト除去後に本焼成して第二電極5(ソース電極・ドレイン電極、ゲート接続電極)を形成した(図1(d))。
次に、ポリチオフェン溶液をディスペンス後に焼成してp形活性層6を形成した(図1(e))
次に、エポキシをディップコート後に焼成して、厚さ50μmの層間絶縁膜7を形成し、UV−YAGレーザーによって開口部7oを形成した(図1(f))。
最後に、Agペーストをスクリーン印刷した後に焼成して第三電極8(配線電極)を形成した(図1(g))。
このようにして作製した論理回路のn形ソースを接地し、p形ソースに電源電圧(+40V)を印加し、ゲートに+5Vまたは+35Vを印加すると、出力は+35Vまたは、+5Vが得られ、インバータとして作用することを確認した。NANDやNORについても同様に作製し、正常に動作することがわかった。
本発明は、安価かつ軽量、フレキシブルな論理回路を提供することにより、家電製品、ディスプレイの駆動部、RFIDタグ、おもちゃ等に利用できる。
1 … 絶縁基板
2 … 第一電極
3 … ゲート絶縁膜
3o … ゲート絶縁膜開口部
4 … n形活性層(酸化物半導体)
5 … 第二電極(ソース電極・ドレイン電極、ゲート接続電極)
5s … ソース電極
5d … ドレイン電極
5g … ゲート接続電極
6 … p形活性層(有機半導体)
7 … 層間絶縁膜
7o … 層間絶縁膜開口部
8 … 第三電極(配線電極)
2 … 第一電極
3 … ゲート絶縁膜
3o … ゲート絶縁膜開口部
4 … n形活性層(酸化物半導体)
5 … 第二電極(ソース電極・ドレイン電極、ゲート接続電極)
5s … ソース電極
5d … ドレイン電極
5g … ゲート接続電極
6 … p形活性層(有機半導体)
7 … 層間絶縁膜
7o … 層間絶縁膜開口部
8 … 第三電極(配線電極)
Claims (5)
- 少なくとも、絶縁基板上に第一電極(ゲート電極)を形成する工程と、開口を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体パターンを形成する工程と、前記ゲート絶縁膜の開口の位置にゲート接続電極、前記酸化物半導体パターン上にソース電極とドレイン電極を対向するように形成する工程を有する第二電極形成工程と、有機半導体パターンを形成する工程と、開口を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の開口位置に第三電極(配線電極)を形成する工程を有することを特徴とするトランジスタ論理回路の製造方法。
- 前記第二電極を形成する工程がスクリーン印刷、フレキソ印刷、インクジェット印刷またはディスペンサであることを特徴とする請求項1記載のトランジスタ論理回路の製造方法。
- 前記有機半導体パターンを形成する工程がインクジェット印刷またはディスペンサであることを特徴とする請求項1乃至請求項2の何れかに記載のトランジスタ論理回路の製造方法。
- 前記層間絶縁膜を形成する工程がスクリーン印刷であることを特徴とする請求項1乃至請求項3の何れかに記載のトランジスタ論理回路の製造方法。
- 前記第三電極を形成する工程がスクリーン印刷であることを特徴とする請求項1乃至請求項4の何れかに記載のトランジスタ論理回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094033A JP2006278621A (ja) | 2005-03-29 | 2005-03-29 | トランジスタ論理回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094033A JP2006278621A (ja) | 2005-03-29 | 2005-03-29 | トランジスタ論理回路の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006278621A true JP2006278621A (ja) | 2006-10-12 |
Family
ID=37213080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005094033A Pending JP2006278621A (ja) | 2005-03-29 | 2005-03-29 | トランジスタ論理回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006278621A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
JP2013165274A (ja) * | 2007-06-29 | 2013-08-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8643114B2 (en) | 2009-06-25 | 2014-02-04 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
JP2015181165A (ja) * | 2009-07-24 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2005
- 2005-03-29 JP JP2005094033A patent/JP2006278621A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
JP2013165274A (ja) * | 2007-06-29 | 2013-08-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2015111706A (ja) * | 2007-06-29 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8643114B2 (en) | 2009-06-25 | 2014-02-04 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
JP2015181165A (ja) * | 2009-07-24 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9779679B2 (en) | 2009-07-24 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9875713B2 (en) | 2009-07-24 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2018152569A (ja) * | 2009-07-24 | 2018-09-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10810961B2 (en) | 2009-07-24 | 2020-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11373615B2 (en) | 2009-07-24 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11663989B2 (en) | 2009-07-24 | 2023-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8963147B2 (en) | Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor | |
JP5365007B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
US7727797B2 (en) | Method for manufacturing organic thin film transistor substrate | |
WO2010026798A1 (ja) | 酸化物薄膜トランジスタ、及びその製造方法 | |
TW200908222A (en) | Inverter manufacturing method and inverter | |
US8963141B2 (en) | Thin-film transistor, fabrication method thereof, and image display device | |
JP2011205017A (ja) | 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法 | |
JP2010003723A (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置 | |
CN104347813A (zh) | 晶体管、制造晶体管的方法和包括晶体管的电子装置 | |
CN112435962A (zh) | 显示基板的制备方法、显示基板和显示装置 | |
WO2009150886A1 (ja) | 酸化物薄膜トランジスタ、及びその製造方法 | |
JP2006278621A (ja) | トランジスタ論理回路の製造方法 | |
EP1903609A2 (en) | Method for manufacturing a thin film transistor array panel | |
TW201624730A (zh) | 薄膜電晶體及其製造方法 | |
JP5729055B2 (ja) | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム | |
JP5272280B2 (ja) | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 | |
US20100270563A1 (en) | Method of manufacturing semiconductor device, semiconductor device, active matrix device, electro-optical device, and electronic apparatus | |
WO2005122233A1 (ja) | ショットキーゲート有機電界効果トランジスタおよびその製造方法 | |
JP2010034343A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009239033A (ja) | 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ | |
JP7163772B2 (ja) | 有機薄膜トランジスタとその製造方法および画像表示装置 | |
JP2012068573A (ja) | 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法 | |
CN104737284A (zh) | 层叠构造体、薄膜晶体管阵列以及它们的制造方法 | |
KR20080097056A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 | |
JP5375058B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 |