JP2006278621A - トランジスタ論理回路の製造方法 - Google Patents

Abstract

【課題】
汎用プラスチック基板上に、論理振幅が大きく消費電力が小さい相補形論理回路を簡便かつ安価に製造する方法を提供すること。
【解決手段】
少なくとも、絶縁基板上に第一電極（ゲート電極）を形成する工程と、開口を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体パターンを形成する工程と、前記ゲート絶縁膜の開口の位置にゲート接続電極、前記酸化物半導体パターン上にソース電極とドレイン電極を対向するように形成する工程を有する第二電極形成工程と、有機半導体パターンを形成する工程と、開口を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の開口位置に第三電極（配線電極）を形成する工程を有することで、論理振幅が大きく消費電力が小さい相補形論理回路を汎用プラスチック基板上に簡便かつ安価に製造することを可能とした。
【選択図】 図１

Description

本発明は、トランジスタを用いた論理回路に関する。

半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスＳｉやポリＳｉの薄膜トランジスタ（ＴＦＴ）が、成膜温度を４００〜５００℃程度で、製造されており、画像表示素子やその駆動回路等に応用されている。

近年、酸化物半導体や有機半導体を用いたＴＦＴが登場し、成膜温度を室温〜２００℃程度に低減できることから、プラスチック基板を用いることが可能になり、軽量かつフレキシブルな論理回路が期待されている。

有機半導体ではｐ形で良好な特性が得られているが、ｎ形は不安定で不十分な特性しか得られていない。また、しきい値制御も難しいので、駆動トランジスタ、負荷トランジスタともエンハンスメント形を用いるＥ／Ｅ形論理回路が用いられる。しかしＥ／Ｅ形論理回路は出力電圧の差（論理振幅）が小さい、消費電力が大きいという問題があった。

一方、酸化物半導体ではｎ形で良好な特性を示すものが多い。ｐ形を示すものもあるが、薄膜トランジスタに用いられるほどキャリア濃度の低いものは得られていない。従って、酸化物半導体を用いた論理回路においても、Ｅ／Ｅ形にならざるをえない。

このような各々の欠点を補うために、ｎ形に無機半導体、ｐ形に有機半導体を用いることが開示されている（特許文献１）。これによって、相補形論理回路ができる。しかし、特許文献１に記載の無機材料（ａ−Ｓｉ、他結晶Ｓｉ、ＣｄＳｅ、ＴｉＯ２、ＺｎＯ、Ｃｕ２Ｓ）では、製造するにあたり、２５０℃程度の基板温度が必要であり、プラスチック基板としてはポリイミド等の耐熱性の高いものしか使用できなかった。

また、ｎ形ＦＥＴ上を絶縁膜（アイソレータ）で覆ってから、全面に有機半導体を塗布する構造であるため、有機半導体の消費量が多く、工程が複雑である等の課題を有していた。
特開平９−１９９７３２号公報

本発明の目的は、耐熱温度２００℃以下の汎用プラスチック基板上に、論理振幅が大きく消費電力が小さい相補形論理回路を簡便かつ安価に製造する方法を提供することである。

請求項１に記載の発明は、少なくとも、絶縁基板上に第一電極（ゲート電極）を形成する工程と、開口を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体パターンを形成する工程と、前記ゲート絶縁膜の開口の位置にゲート接続電極、前記酸化物半導体パターン上にソース電極とドレイン電極を対向するように形成する工程を有する第二電極形成工程と、有機半導体パターンを形成する工程と、開口を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の開口位置に第三電極（配線電極）を形成する工程を有することを特徴とするトランジスタ論理回路の製造方法である。

請求項２に記載の発明は、前記第二電極を形成する工程がスクリーン印刷、フレキソ印刷、インクジェット印刷またはディスペンサであることを特徴とする請求項１に記載のトランジスタ論理回路の製造方法である。

請求項３に記載の発明は、前記有機半導体パターンを形成する工程がインクジェット印刷またはディスペンサであることを特徴とする請求項１乃至請求項２の何れかに記載のトランジスタ論理回路の製造方法である。

請求項４の発明は、上記開口を有する層間絶縁膜を形成する工程がスクリーン印刷であることを特徴とする請求項１乃至請求項３の何れかに記載のトランジスタ論理回路の製造方法である。

請求項５の発明は、上記第三電極を形成する工程がスクリーン印刷であることを特徴とする請求項１乃至請求項４の何れかに記載のトランジスタ論理回路の製造方法である。

ｎ形活性層にＩｎＧａＺｎＯ系材料、ｐ形活性層に有機半導体を用いることにより、１５０℃以下の低温で成膜することができる。

また、有機半導体をパターニングすることにより、有機半導体材料の消費量を低減できるとともに、ｎ形ＦＥＴ直上のアイソレータが不要になり、工程を簡便にすることができる。

本発明について、その実施形態の一例を図１に基づいて説明するが、これに限定されるものではない。

まず、前記の絶縁基板１に第一電極（ゲート電極）２を形成する。

前記の絶縁基板１の材料としては、耐熱性プラスチック（ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）等）が使用できるだけでなく、汎用プラスチック（ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン等）などを用いることができる。

前記の第一電極２の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ等の金属や、ＩＴＯなどを用いることができる。

前記の第一電極２の製造方法としては、絶縁基板１上に前記電極材料を全面成膜しフォトリソ・エッチングを用いてパターニングする方法、絶縁基板１上に前記電極材料をマスク蒸着で形成する方法、または、絶縁基板１上に前記電極材料を全面成膜後にレジストをスクリーン印刷でパターニングし、エッチングする方法などを用いることができる。

次に、第一電極２を形成した絶縁基板１上にゲート絶縁膜３を形成する。

前記のゲート絶縁膜３の材料としては、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ等の無機絶縁膜や、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜を用いることができるが、平坦化作用のある有機絶縁膜が望ましい。

前記の有機絶縁膜の製造方法としては、スピンコートやダイコート後に焼成する方法を用いることができる。有機絶縁膜の開口部３ｏ形成には、レーザー照射や、フォトリソおよびドライエッチングが使用できる。さらに好ましくは、感光性有機物を用いて直接露光・現像による形成が可能である。

次に、ゲート絶縁膜３上に酸化物半導体４を形成する。

前記のｎ形酸化物半導体４の材料としては、ＩｎＧａＺｎＯ系が好適である。この材料は、室温で成膜した非結晶状態でも良好な半導体特性を示す。

前記のｎ形酸化物半導体４の製造方法としては、スパッタ法、レーザアブレーション法や、有機金属化学気相成長法などを用いることができる。パターニングは、メタルマスクを介しての成膜でもよいし、前面成膜後にフォトリソおよびエッチングによって行ってもよい。

次に、ゲート絶縁膜３およびｎ型酸化物半導体４上に、第二電極５（ソース電極・ドレイン電極・ゲート接続電極）を形成する。

前記の第二電極５の材料としては、ＡｇペーストやＮｉペーストのような金属ペーストや、ＩＴＯペースト、金属ナノ粒子を有する液体などを用いることができる。

前記の第二電極５の製造方法としては、スクリーン印刷後に焼成する方法や、フレキソ印刷後に焼成する方法、またはインクジェット印刷（あるいはディスペンサ）後に焼成する方法などを用いることができる。これらの方法は、従来の全面成膜後にフォトリソおよびエッチングをする工程に比べて、以下の利点がある。

スクリーン印刷を用いた場合には、電極パターンを１工程で簡単に形成できる。また、スクリーン印刷、フレキソ印刷、インクジェット印刷とも、原料使用量を少なくすることができる。

次に、有機半導体６パターンを形成する。

前記のｐ形有機半導体６の材料としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等を用いることができる。

前記のｐ形有機半導体６のパターニング法としては、インクジェット印刷やディスペンサ法などが好適である。有機半導体をパターニングすることにより、従来技術のアイソレータが不要になり、工程が簡単になるとともに、有機半導体材料の使用量も少なくなる。

次に、層間絶縁膜７を形成する。

前記の層間絶縁膜７の材料としては、エポキシ、ポリイミド等の有機物を用いることができる。

前記の層間絶縁膜７の製造方法としては、第三電極８を設置するための開口を有するパターンをスクリーン印刷する方法、層間絶縁膜材料を全面に塗布後してレーザ等によって開口する方法を用いることができる。特にスクリーン印刷は、１工程で済むので優れている。

次に、第三電極８（配線電極）を形成する。

前記の第三電極（配線電極）８の材料としては、ＡｇペーストやＮｉペーストのような金属ペーストや、ＩＴＯペースト等を用いることができる。

前記の第三電極（配線電極）８の製造方法としては、スクリーン印刷後に焼成する方法を用いることができる。これも、通常の全面成膜した後にフォトリソ・エッチングする方法に比べて工程を簡略化できる利点がある。

絶縁基板１として、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用いた。

前記の絶縁基板１上に、厚さ３００ｎｍのＡｌ層をスパッタ法により成膜し、フォトリソおよびエッチングによって第一電極２（ゲート電極）を形成した（図１（ａ））。

次に、第一電極２（ゲート電極）を形成した絶縁基板１上に、ポリイミド溶液をスピンコートした後に焼成して１μｍ厚のゲート絶縁膜３を形成した。そしてＳｉ含有レジストパターンをフォトリソで形成し、Ｏ２の反応性イオンエッチングによって開口部３ｏを形成した。レジストは剥離液で除去した（図１（ｂ））。

次に、ゲート絶縁膜３上に、ＩｎＧａＺｎＯ４をメタルマスクを介して室温スパッタ成膜して厚さ５００ｎｍのｎ形活性層（酸化物半導体）４を形成した（図１（ｃ））。

次に、Ａｇペーストをスクリーン印刷した後に焼成して第二電極５（ソース電極・ドレイン電極、ゲート接続電極）を形成した（図１（ｄ））。

次に、ポリチオフェン溶液をインクジェット印刷後に焼成してｐ形活性層６を形成した（図１（ｅ））。

次に、エポキシをスクリーン印刷後に焼成して、厚さ５０μｍの層間絶縁膜７を形成した（図１（ｆ））。

最後に、Ａｇペーストをスクリーン印刷した後に焼成して第三電極８（配線電極）を形成した（図１（ｇ））。

このようにして作製した論理回路のｎ形ソースを接地し、ｐ形ソースに電源電圧（＋４０Ｖ）を印加し、ゲートに＋５Ｖまたは＋３５Ｖを印加すると、出力は＋３５Ｖまたは、＋５Ｖが得られ、インバータとして作用することを確認した。ＮＡＮＤやＮＯＲについても同様に作製し、正常に動作することがわかった。

絶縁基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用いた。

前記の絶縁基板１上に、厚さ３００ｎｍのＡｌ層をスパッタ法により成膜し、フォトリソおよびエッチングによって第一電極２（ゲート電極）を形成した（図１（ａ））。

次に、第一電極２（ゲート電極）を形成した絶縁基板１上に、ポリイミド溶液をスピンコートした後に焼成して１μｍ厚のゲート絶縁膜３を形成した。そしてＳｉ含有レジストパターンをフォトリソで形成し、Ｏ２の反応性イオンエッチングによって開口部３ｏを形成した。レジストは剥離液で除去した（図１（ｂ））。

次に、ゲート絶縁膜３上に、ＩｎＧａＺｎＯ４をメタルマスクを介してスパッタ成膜して厚さ５００ｎｍのｎ形活性層（酸化物半導体）４を形成した（図１（ｃ））。

次に、チャネル形状のレジストをフォトリソによって形成した後、Ａｇ微粒子を含有する液体をフレキソ印刷した後に仮焼成、レジスト除去後に本焼成して第二電極５（ソース電極・ドレイン電極、ゲート接続電極）を形成した（図１（ｄ））。

次に、ポリチオフェン溶液をディスペンス後に焼成してｐ形活性層６を形成した（図１（ｅ））

次に、エポキシをスクリーン印刷後に焼成して、厚さ５０μｍの層間絶縁膜７を形成した（図１（ｆ））。

最後に、Ａｇペーストをスクリーン印刷した後に焼成して第三電極８（配線電極）を形成した（図１（ｇ））。

このようにして作製した論理回路のｎ形ソースを接地し、ｐ形ソースに電源電圧（＋４０Ｖ）を印加し、ゲートに＋５Ｖまたは＋３５Ｖを印加すると、出力は＋３５Ｖまたは、＋５Ｖが得られ、インバータとして作用することを確認した。ＮＡＮＤやＮＯＲについても同様に作製し、正常に動作することがわかった。

絶縁基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用いた。

前記の絶縁基板１上に、厚さ３００ｎｍのＡｌ層をスパッタ法により成膜し、フォトリソおよびエッチングによって第一電極２（ゲート電極）を形成した（図１（ａ））。

次に、第一電極２（ゲート電極）を形成した絶縁基板１上に、感光性エポキシ溶液を塗布、露光・現像後に本焼成して開口部を有する１μｍ厚のゲート絶縁膜３を形成した（図１（ｂ））。

次に、ゲート絶縁膜３上に、ＩｎＧａＺｎＯ４をメタルマスクを介してスパッタ成膜して厚さ５００ｎｍのｎ形活性層（酸化物半導体）４を形成した（図１（ｃ））。

次に、チャネル形状のレジストをフォトリソによって形成した後、Ａｇ微粒子を含有する液体をインクジェット印刷した後に仮焼成、レジスト除去後に本焼成して第二電極５（ソース電極・ドレイン電極、ゲート接続電極）を形成した（図１（ｄ））。

次に、ポリチオフェン溶液をディスペンス後に焼成してｐ形活性層６を形成した（図１（ｅ））

次に、エポキシをディップコート後に焼成して、厚さ５０μｍの層間絶縁膜７を形成し、ＵＶ−ＹＡＧレーザーによって開口部７ｏを形成した（図１（ｆ））。

最後に、Ａｇペーストをスクリーン印刷した後に焼成して第三電極８（配線電極）を形成した（図１（ｇ））。

このようにして作製した論理回路のｎ形ソースを接地し、ｐ形ソースに電源電圧（＋４０Ｖ）を印加し、ゲートに＋５Ｖまたは＋３５Ｖを印加すると、出力は＋３５Ｖまたは、＋５Ｖが得られ、インバータとして作用することを確認した。ＮＡＮＤやＮＯＲについても同様に作製し、正常に動作することがわかった。

本発明は、安価かつ軽量、フレキシブルな論理回路を提供することにより、家電製品、ディスプレイの駆動部、ＲＦＩＤタグ、おもちゃ等に利用できる。

本発明の論理回路の製造工程の一例を示す断面図と上面図である。

符号の説明

１ … 絶縁基板
２ … 第一電極
３ … ゲート絶縁膜
３ｏ … ゲート絶縁膜開口部
４ … ｎ形活性層（酸化物半導体）
５ … 第二電極（ソース電極・ドレイン電極、ゲート接続電極）
５ｓ … ソース電極
５ｄ … ドレイン電極
５ｇ … ゲート接続電極
６ … ｐ形活性層（有機半導体）
７ … 層間絶縁膜
７ｏ … 層間絶縁膜開口部
８ … 第三電極（配線電極）

Claims (5)

1. 少なくとも、絶縁基板上に第一電極（ゲート電極）を形成する工程と、開口を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体パターンを形成する工程と、前記ゲート絶縁膜の開口の位置にゲート接続電極、前記酸化物半導体パターン上にソース電極とドレイン電極を対向するように形成する工程を有する第二電極形成工程と、有機半導体パターンを形成する工程と、開口を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の開口位置に第三電極（配線電極）を形成する工程を有することを特徴とするトランジスタ論理回路の製造方法。
2. 前記第二電極を形成する工程がスクリーン印刷、フレキソ印刷、インクジェット印刷またはディスペンサであることを特徴とする請求項１記載のトランジスタ論理回路の製造方法。
3. 前記有機半導体パターンを形成する工程がインクジェット印刷またはディスペンサであることを特徴とする請求項１乃至請求項２の何れかに記載のトランジスタ論理回路の製造方法。
4. 前記層間絶縁膜を形成する工程がスクリーン印刷であることを特徴とする請求項１乃至請求項３の何れかに記載のトランジスタ論理回路の製造方法。
5. 前記第三電極を形成する工程がスクリーン印刷であることを特徴とする請求項１乃至請求項４の何れかに記載のトランジスタ論理回路の製造方法。
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   

Images