JP5272280B2 - 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 - Google Patents
薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 Download PDFInfo
- Publication number
- JP5272280B2 JP5272280B2 JP2005188003A JP2005188003A JP5272280B2 JP 5272280 B2 JP5272280 B2 JP 5272280B2 JP 2005188003 A JP2005188003 A JP 2005188003A JP 2005188003 A JP2005188003 A JP 2005188003A JP 5272280 B2 JP5272280 B2 JP 5272280B2
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- electrode
- transistor array
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、ディスプレイ等に使用する薄膜トランジスタアレイに関する。
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスＳｉやポリＳｉの薄膜トランジスタ（ＴＦＴ）アレイが製造され、画像表示素子やその駆動回路等に応用されている。
成膜温度を４００〜５００℃程度に低減できたことにより、石英よりも安価なガラスが使用されている。
成膜温度を４００〜５００℃程度に低減できたことにより、石英よりも安価なガラスが使用されている。
近年、有機半導体を用いた薄膜トランジスタが登場し、成膜温度を室温〜２００℃程度に低減できることから、プラスチック基板を用いることが可能になり、軽量かつフレキシブルなディスプレイや論理回路が期待されている。
従来の薄膜トランジスタアレイの一例を、図９に示す（図９はアレイの１要素のみを表記しており、実際のアレイはこれがマトリクス状に並んでいる。）。
これは、従来のアモルファスシリコン薄膜トランジスタ（非特許文献１参照）を元に、チャネル幅Ｗを大きくすべく、チャネルをミアンダ状にしたもの（特許文献１参照）である。
絶縁基板１上に、絶縁基板１に対して垂直方向から見てほぼ長方形のゲート電極２が形成され、その上に、ゲート絶縁膜３が形成され、その上に、絶縁基板１に対して垂直方向から見てほぼ長方形の領域にソース電極４およびドレイン電極５と、ソース電極４とドレイン電極５を接続する半導体層６が形成されている。
ここで半導体層６をディスペンサ等の液滴塗布法で形成すると、液滴は円形に広がるため、絶縁基板１に対して垂直方向から見てほぼ長方形のチャネル領域を大きく越えて形成される。
また、チャネル領域はマトリクス内の画素領域の端に形成されているため、半導体がソース電極４およびドレイン配線５’間（その下にはゲート電極が存在しない）を繋いでｏｆｆ電流を大きくすることがあった。
これは、従来のアモルファスシリコン薄膜トランジスタ（非特許文献１参照）を元に、チャネル幅Ｗを大きくすべく、チャネルをミアンダ状にしたもの（特許文献１参照）である。
絶縁基板１上に、絶縁基板１に対して垂直方向から見てほぼ長方形のゲート電極２が形成され、その上に、ゲート絶縁膜３が形成され、その上に、絶縁基板１に対して垂直方向から見てほぼ長方形の領域にソース電極４およびドレイン電極５と、ソース電極４とドレイン電極５を接続する半導体層６が形成されている。
ここで半導体層６をディスペンサ等の液滴塗布法で形成すると、液滴は円形に広がるため、絶縁基板１に対して垂直方向から見てほぼ長方形のチャネル領域を大きく越えて形成される。
また、チャネル領域はマトリクス内の画素領域の端に形成されているため、半導体がソース電極４およびドレイン配線５’間（その下にはゲート電極が存在しない）を繋いでｏｆｆ電流を大きくすることがあった。
このように、従来の薄膜トランジスタでは必要最低限よりも大きな領域に半導体が塗布され、半導体材料の過剰な消費があった。
また、チャネル以外の部分でリーク電流が流れ、ｏｆｆ電流を大きくする原因になっていた。
また、チャネル以外の部分でリーク電流が流れ、ｏｆｆ電流を大きくする原因になっていた。
また、有機半導体は年々改良が進み、移動度が向上しつつあるものの、まだアモルファスシリコン（１ｃｍ２／Ｖｓ程度）より小さいものがほとんどである。
松本正一編著：「液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−」（ｐ．５５の図２．１）
特開平５−１５２５６０号公報。
本発明の課題は、半導体材料を有効に利用し、安価な薄膜トランジスタを提供するものである。
また、ｏｆｆ電流が小さく、ｏｎ電流の大きい良好な特性の薄膜トランジスタを提供するものである。
また、ｏｆｆ電流が小さく、ｏｎ電流の大きい良好な特性の薄膜トランジスタを提供するものである。
請求項１に記載の発明は、少なくとも、絶縁基板上に形成されたゲート電極と、その上に形成されたゲート絶縁膜と、その上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極を接続する半導体層とを有する薄膜トランジスタセル素子が複数個マトリクス状に配置された薄膜トランジスタアレイであって、前記ソース電極とドレイン電極を、絶縁基板に対して垂直方向から見て同心円状に形成することで、半径方向がチャネル長方向、円周方向がチャネル幅方向となる同心円状のチャネル部を形成しており、前記の半導体層は、円形であり、絶縁基板に対して垂直方向から見た外周が前記円に納まる形状のチャネル部を覆っており、高移動度配向している半導体からなり、前記半導体が、放射方向に高移動度配向していることを特徴とする薄膜トランジスタアレイである。
請求項２に記載の発明は、少なくとも、絶縁基板上に形成されたゲート電極と、その上に形成されたゲート絶縁膜と、その上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極を接続する半導体層とを有する薄膜トランジスタセル素子が複数個マトリクス状に配置された薄膜トランジスタアレイであって、前記ソース電極を、絶縁基板に対して垂直方向から見て放射状に形成し、前記ソース電極を囲うように前記ドレイン電極を形成することで、半径方向がチャネル幅方向、円周方向がチャネル長方向となる放射状のチャネル部を形成しており、前記の半導体層は、円形であり、絶縁基板に対して垂直方向から見た外周が前記円に納まる形状のチャネル部を覆っており、高移動度配向している半導体からなり、前記半導体が、円周方向に高移動度配向していることを特徴とする薄膜トランジスタアレイである。
請求項３に記載の発明は、請求項１または２のいずれかに記載の薄膜トランジスタアレイの上に、層間絶縁膜と、その上に上部画素電極と、該上部画素電極とソース電極を接続する導電ビアを有することを特徴とする薄膜トランジスタアレイである。
請求項４に記載の発明は、前記の半導体層が、有機半導体層であることを特徴とする請求項１乃至請求項３のいずれかに記載の薄膜トランジスタアレイである。
請求項５に記載の発明は、請求項１乃至請求項４のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とするディスプレイである。
請求項６に記載の発明は、少なくとも、絶縁基板上にゲート電極およびゲート配線を形成する工程と、その上にゲート絶縁膜を形成する工程と、その上にソース電極、ドレイン電極およびドレイン配線を形成する工程と、ソース電極とドレイン電極を接続する半導体層を形成する工程とを有する請求項１乃至請求項４のいずれかに記載の薄膜トランジスタの製造方法であって、該半導体層を形成する工程が前記半導体層を液滴塗布により形成する工程であることを特徴とする薄膜トランジスタアレイの製造方法である。
液滴内の流動による半導体材料の移動度異方性を利用することにより、ｏｎ電流を大きくでき特性を改善できる。
また、チャネルの外周が円であることにより、円形塗布された半導体層を有効に使える（チャネル幅を大きくとれる）。
また、チャネル領域が画素の中央付近にあることにより、ソース電極およびドレイン配線間を半導体が繋ぐことを防止できる。
また、チャネルの外周が円であることにより、円形塗布された半導体層を有効に使える（チャネル幅を大きくとれる）。
また、チャネル領域が画素の中央付近にあることにより、ソース電極およびドレイン配線間を半導体が繋ぐことを防止できる。
本発明の薄膜トランジスタアレイの製造方法について、図７、図８を用いて説明する。
まず、絶縁基板１上にゲート電極２およびゲート配線２‘を形成する（図７（ａ）参照：上面図で基板１は非表示）。
まず、絶縁基板１上にゲート電極２およびゲート配線２‘を形成する（図７（ａ）参照：上面図で基板１は非表示）。
半導体層６として有機半導体を用いると、室温あるいは２００℃以下での低温成膜が可能なので、絶縁基板１の材料としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等のプラスチックを用いることができる。
ゲート電極２の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ等の金属や、ＩＴＯ等の透明電極を用いることができる。
次に、ゲート絶縁膜３を形成する（図７（ｂ）参照：上面図でゲート絶縁膜３は非表示）。
ゲート絶縁膜３の材料としては、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ等の無機物や、ポリビニルフェノール、エポキシ、ポリイミド等の有機物を用いることができる。
ゲート絶縁膜３を形成する方法としては、有機絶縁性物質を、スピンコート法、ダイコート法などで塗布した後に焼成する方法を用いることができる。
次に、チャネルの外周が円に納まる形状のソース電極４およびドレイン電極５、およびドレイン配線５’を形成する（図８（ｃ）参照）。
ソース電極４、ドレイン電極５の材料としては、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｐｔ、ＩＴＯ等を用いることができる。
ゲート電極２およびゲート配線２‘の形成や、ソース電極４、ドレイン電極５、ドレイン配線５’の形成には、導電膜をゲート絶縁膜３上全面に形成後、フォトリソおよびウェットエッチングする方法を用いることができる。
また、ゲート絶縁膜３上フォトレジストパターンを形成した後、導電膜を成膜しリフトオフしてもよい。
あるいは、他の方法でもよい。
また、ゲート絶縁膜３上フォトレジストパターンを形成した後、導電膜を成膜しリフトオフしてもよい。
あるいは、他の方法でもよい。
次に、液滴塗布によって円形の半導体層６を形成する（図８（ｄ）参照）。
半導体層６の材料としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体などの有機半導体を用いることができる。
これらは、原料溶液を液滴塗布した後に焼成することによって得られる。
あるいは、無機材料でも、液滴塗布できるものであれば使用可能である。
例えば、酸化物半導体のゾルゲル材料や、Ｓｉナノワイヤ等が挙げられる。
これらは、原料溶液を液滴塗布した後に焼成することによって得られる。
あるいは、無機材料でも、液滴塗布できるものであれば使用可能である。
例えば、酸化物半導体のゾルゲル材料や、Ｓｉナノワイヤ等が挙げられる。
半導体層６を液滴塗布する方法としては、ディスペンサ、インクジェット等の方法を用いることができる。
ただしインクジェットの場合でも、チャネル中央付近に集中的に塗布して球状の液滴にすることが、本発明の特徴である。
ただしインクジェットの場合でも、チャネル中央付近に集中的に塗布して球状の液滴にすることが、本発明の特徴である。
最後に、層間絶縁膜７を積層した後、導電ビア９を形成し、その後、上部画素電極８を形成し、薄膜トランジスタアレイを得る（図８（ｅ）参照：上面図で層間絶縁膜７は非表示）。
層間絶縁膜７の材料としては、エポキシ、ポリイミド等の有機物を用いることができる。
層間絶縁膜７の形成方法としては、塗布した後に焼成する方法を用いることができる。
導電ビア９の材料としては、Ａｇペーストを用いることができる。
導電ビア９の製造方法としては、層間絶縁膜７にＵＶ−ＹＡＧレーザでビアホールを開け、
そのビアホールに導電性ペーストをドクターブレードによって埋め込んだ後に焼成する方法を用いることができる。
そのビアホールに導電性ペーストをドクターブレードによって埋め込んだ後に焼成する方法を用いることができる。
上部画素電極８の材料としては、Ａｌ、ＩＴＯ等を用いることができる。
上部画素電極８の形成方法としては、層間絶縁膜７上に金属を全面成膜し、フォトリソ・ウェットエッチングする方法を用いることができる。
本発明の薄膜トランジスタアレイの一例を、図１に示す（図１はアレイの１要素のみを表記しており、実際のアレイはこれがマトリクス状に並んでいる）。
絶縁基板１上に、ゲート電極２が形成され、その上がゲート絶縁膜３で覆われている。
その上にソース電極４、ドレイン電極５が形成され、その上が半導体層６で覆われている。
ソース電極４とドレイン電極５の間隙が半導体層６で接続された部分がチャネルとなる。本発明では、チャネル領域が各マトリクス領域（当該薄膜トランジスタに対応するソース電極およびドレイン電極領域）のほぼ中央に位置する（少なくとも各マトリクス領域の中心がチャネル外周内に位置する）ことと、チャネル領域の外周が円形である（チャネル領域全体がちょうど円に納まる）ことを特徴とする。
絶縁基板１上に、ゲート電極２が形成され、その上がゲート絶縁膜３で覆われている。
その上にソース電極４、ドレイン電極５が形成され、その上が半導体層６で覆われている。
ソース電極４とドレイン電極５の間隙が半導体層６で接続された部分がチャネルとなる。本発明では、チャネル領域が各マトリクス領域（当該薄膜トランジスタに対応するソース電極およびドレイン電極領域）のほぼ中央に位置する（少なくとも各マトリクス領域の中心がチャネル外周内に位置する）ことと、チャネル領域の外周が円形である（チャネル領域全体がちょうど円に納まる）ことを特徴とする。
チャネル領域が各マトリクス領域のほぼ中央に位置することにより、適切な量で円形に塗布された半導体層６を画素内に留めることができ、ソース電極４からドレイン配線５’へのリーク電流を防止できる。
また、チャネル領域の外周が円形であることにより、円形に塗布された半導体層６が有効に働くことになる。
チャネル領域が長方形である従来例（図９）に比べて、同じ半導体塗布量、同じチャネル長において、大きなチャネル幅にでき、大きなｏｎ電流が得られる。
チャネル領域が長方形である従来例（図９）に比べて、同じ半導体塗布量、同じチャネル長において、大きなチャネル幅にでき、大きなｏｎ電流が得られる。
本発明の他の一例を、図２に示す（図２はアレイの１要素のみを表記しており、実際のアレイはこれがマトリクス状に並んでいる。）。
チャネルの外周が円形であることは図１と同様であるが、チャネルの大部分が同心円状に形成されている。
この構造は、半導体層６が放射方向に高移動度配向する場合に、ｏｎ電流の大きい良好な特性をもたらす。
チャネルの外周が円形であることは図１と同様であるが、チャネルの大部分が同心円状に形成されている。
この構造は、半導体層６が放射方向に高移動度配向する場合に、ｏｎ電流の大きい良好な特性をもたらす。
半導体層６が配向する原理について、図３に示す。
滴下された液滴１１は球面状であるが、周囲で溶媒が急速に蒸発するため、中心から周囲に向かって液体の流動１２が起こる。
この流動１２に伴って、半導体層６の配向が生じ、移動度の異方性をもたらす。
滴下された液滴１１は球面状であるが、周囲で溶媒が急速に蒸発するため、中心から周囲に向かって液体の流動１２が起こる。
この流動１２に伴って、半導体層６の配向が生じ、移動度の異方性をもたらす。
放射方向が高移動度になるか、円周方向が高移動度になるかは、半導体層６の材料によって異なる。
半導体層６が半径方向に高移動度になる場合、図２のようにチャネルの大部分が同心円状に形成されていると、ｏｎ電流の大きい良好な特性が得られる。
半導体層６が半径方向に高移動度になる場合、図２のようにチャネルの大部分が同心円状に形成されていると、ｏｎ電流の大きい良好な特性が得られる。
また、半導体層６が円周方向に高移動度になる場合、図４のようにチャネルの大部分が放射状に形成されていると、ｏｎ電流の大きい良好な特性が得られる（図４もアレイの１要素のみを表記しており、実際のアレイはこれがマトリクス状に並んでいる）。
図１、２、４の薄膜トランジスタアレイにおいて、ソース電極４を画素電極としてディスプレイに用いることもできるが、図５のように、さらに層間絶縁膜７および上部画素電極８を形成し、上部画素電極８およびソース電極４間を導電ビア９によって接続することが望ましい（図５もアレイの１要素のみを表記しており、実際のアレイはこれがマトリクス状に並んでいる）。
ゲート電極２、ソース電極４、ドレイン電極５由来の電界を上部画素電極８で遮断し、ゲート電極２、ソース電極４、ドレイン電極５に対して上部画素電極８の反対側への電界の影響を無くすことができるためである。
ゲート電極２、ソース電極４、ドレイン電極５由来の電界を上部画素電極８で遮断し、ゲート電極２、ソース電極４、ドレイン電極５に対して上部画素電極８の反対側への電界の影響を無くすことができるためである。
また、ディスプレイに用いる場合、画素電位安定化のために保持容量を設けることが一般に使われており、本発明においても適用できる。
例えば図６のように、ゲート電極２およびゲート配線２’と同時に、キャパシタ下部電極１０、キャパシタ配線１０’を設ける。
ソース電極４／ゲート絶縁膜３／キャパシタ下部電極１０が保持容量をなし、電荷を蓄積することにより、薄膜トランジスタのｏｆｆ電流による電位変動を低減する。
例えば図６のように、ゲート電極２およびゲート配線２’と同時に、キャパシタ下部電極１０、キャパシタ配線１０’を設ける。
ソース電極４／ゲート絶縁膜３／キャパシタ下部電極１０が保持容量をなし、電荷を蓄積することにより、薄膜トランジスタのｏｆｆ電流による電位変動を低減する。
図７、図８を用いて説明する。
絶縁基板１として、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、その絶縁基板１上にＡｌをスパッタ成膜し、フォトリソおよびエッチングによって、厚さが１００ｎｍのゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’を作製した。
絶縁基板１として、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、その絶縁基板１上にＡｌをスパッタ成膜し、フォトリソおよびエッチングによって、厚さが１００ｎｍのゲート電極２、ゲート配線２’、キャパシタ下部電極１０、キャパシタ配線１０’を作製した。
次に、エポキシ溶液をスピンコートし、焼成して、厚さ１μｍのゲート絶縁膜３を形成した。
次に、ＣｒおよびＡｕを連続蒸着し、フォトリソおよびエッチングによってソース電極４、ドレイン電極５、ドレイン配線５’を形成した。
厚さはＣｒが５ｎｍ、Ａｕが３０ｎｍ、チャネルの外周は直径３００μｍの円形であった。
厚さはＣｒが５ｎｍ、Ａｕが３０ｎｍ、チャネルの外周は直径３００μｍの円形であった。
次に、ポリチオフェン溶液をディスペンサによって、チャネルを包含するように、直径３５０μｍの円形に塗布した後、焼成によって半導体層６を形成した。
最後に、層間絶縁膜７を、エポキシを塗布した後に焼成して形成し、ＵＶ−ＹＡＧレーザによって層間絶縁膜７に直径５０μｍの穴を形成し、ドクターブレードによってＡｇペーストを埋め込んでから焼成した後、Ａｌを全面成膜し、フォトリソ・ウェットエッチングして上部画素電極８を形成して薄膜トランジスタアレイを得た。
作製した薄膜トランジスタアレイは、チャネル長５μｍ／チャネル幅２．５ｍｍであり、Ｖｄ（ドレイン電極の電圧）＝Ｖｇ（ゲート電極の電圧）＝２０ＶにおいてＩｄ（ドレイン電極の電流）＝１．５μＡが得られた（ｏｎ電流）。
また、Ｖｄ＝２０Ｖ、Ｖｇ＝０ＶにおいてＩｄ＝１ｐＡ程度であった（ｏｆｆ電流）。
また、Ｖｄ＝２０Ｖ、Ｖｇ＝０ＶにおいてＩｄ＝１ｐＡ程度であった（ｏｆｆ電流）。
実施例１と同等の工程によって、図２のチャネル領域の外周が円形の薄膜トランジスタアレイを作製した。
チャネル長５μｍ／チャネル幅２．５ｍｍであり、Ｖｄ＝Ｖｇ＝２０ＶにおいてＩｄ＝５μＡが得られた（ｏｎ電流）。
また、Ｖｄ＝２０Ｖ、Ｖｇ＝０ＶにおいてＩｄ＝１ｐＡ程度であった（ｏｆｆ電流）。
ｏｎ電流の改善は、移動度の異方性によるものである。
チャネル長５μｍ／チャネル幅２．５ｍｍであり、Ｖｄ＝Ｖｇ＝２０ＶにおいてＩｄ＝５μＡが得られた（ｏｎ電流）。
また、Ｖｄ＝２０Ｖ、Ｖｇ＝０ＶにおいてＩｄ＝１ｐＡ程度であった（ｏｆｆ電流）。
ｏｎ電流の改善は、移動度の異方性によるものである。
＜比較例＞
実施例１と同等の工程によって、図９のチャネル領域の外周が長方形でチャネル部はマトリクス内の画素領域の端に形成されている薄膜トランジスタアレイを作製した。
チャネル長５μｍ／チャネル幅１ｍｍであり、Ｖｄ＝Ｖｇ＝２０ＶにおいてＩｄ＝０．６μＡであった（ｏｎ電流）。
また、Ｖｄ＝２０Ｖ、Ｖｇ＝０ＶにおいてＩｄ＝１ｎＡ程度であった（ｏｆｆ電流）。
ｏｎ電流が小さいのは、チャネル領域が長方形なのでチャネル幅を大きくできなかったため、ｏｆｆ電流が大きいのはゲート電極２が無い部分においてソース電極４とドレイン配線５’間を半導体層６が繋いだためである。
実施例１と同等の工程によって、図９のチャネル領域の外周が長方形でチャネル部はマトリクス内の画素領域の端に形成されている薄膜トランジスタアレイを作製した。
チャネル長５μｍ／チャネル幅１ｍｍであり、Ｖｄ＝Ｖｇ＝２０ＶにおいてＩｄ＝０．６μＡであった（ｏｎ電流）。
また、Ｖｄ＝２０Ｖ、Ｖｇ＝０ＶにおいてＩｄ＝１ｎＡ程度であった（ｏｆｆ電流）。
ｏｎ電流が小さいのは、チャネル領域が長方形なのでチャネル幅を大きくできなかったため、ｏｆｆ電流が大きいのはゲート電極２が無い部分においてソース電極４とドレイン配線５’間を半導体層６が繋いだためである。
本発明は、安価、軽量、フレキシブルな薄膜トランジスタアレイを提供することにより、液晶ディスプレイ等に利用できる。
１ … 絶縁基板
２ … ゲート電極
２’ … ゲート配線
３ … ゲート絶縁膜
４ … ソース電極
５ … ドレイン電極
５’ … ドレイン配線
６ … 半導体層
７ … 層間絶縁膜
８ … 上部画素電極
９ … 導電ビア
１０ … キャパシタ下部電極
１０’… キャパシタ配線
１１ … 液滴
１２ … 液の流動方向
２ … ゲート電極
２’ … ゲート配線
３ … ゲート絶縁膜
４ … ソース電極
５ … ドレイン電極
５’ … ドレイン配線
６ … 半導体層
７ … 層間絶縁膜
８ … 上部画素電極
９ … 導電ビア
１０ … キャパシタ下部電極
１０’… キャパシタ配線
１１ … 液滴
１２ … 液の流動方向
Claims (6)
- 少なくとも、絶縁基板上に形成されたゲート電極と、その上に形成されたゲート絶縁膜と、その上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極を接続する半導体層とを有する薄膜トランジスタセル素子が複数個マトリクス状に配置された薄膜トランジスタアレイであって、
前記ソース電極とドレイン電極を、絶縁基板に対して垂直方向から見て同心円状に形成することで、半径方向がチャネル長方向、円周方向がチャネル幅方向となる同心円状のチャネル部を形成しており、
前記の半導体層は、円形であり、絶縁基板に対して垂直方向から見た外周が前記円に納まる形状のチャネル部を覆っており、高移動度配向している半導体からなり、
前記半導体が、放射方向に高移動度配向していることを特徴とする薄膜トランジスタアレイ。 - 少なくとも、絶縁基板上に形成されたゲート電極と、その上に形成されたゲート絶縁膜と、その上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極を接続する半導体層とを有する薄膜トランジスタセル素子が複数個マトリクス状に配置された薄膜トランジスタアレイであって、
前記ソース電極を、絶縁基板に対して垂直方向から見て放射状に形成し、前記ソース電極を囲うように前記ドレイン電極を形成することで、半径方向がチャネル幅方向、円周方向がチャネル長方向となる放射状のチャネル部を形成しており、
前記の半導体層は、円形であり、絶縁基板に対して垂直方向から見た外周が前記円に納まる形状のチャネル部を覆っており、高移動度配向している半導体からなり、
前記半導体が、円周方向に高移動度配向していることを特徴とする薄膜トランジスタアレイ。 - 請求項１または２のいずれかに記載の薄膜トランジスタアレイの上に、層間絶縁膜と、その上に上部画素電極と、該上部画素電極とソース電極を接続する導電ビアを有することを特徴とする薄膜トランジスタアレイ。
- 前記の半導体層が、有機半導体層であることを特徴とする請求項１乃至請求項３のいずれかに記載の薄膜トランジスタアレイ。
- 請求項１乃至請求項４のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とするディスプレイ。
- 少なくとも、絶縁基板上にゲート電極およびゲート配線を形成する工程と、その上にゲート絶縁膜を形成する工程と、その上にソース電極、ドレイン電極およびドレイン配線を形成する工程と、ソース電極とドレイン電極を接続する半導体層を形成する工程とを有する請求項１乃至請求項４のいずれかに記載の薄膜トランジスタの製造方法であって、該半導体層を形成する工程が前記半導体層を液滴塗布により形成する工程であることを特徴とする薄膜トランジスタアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005188003A JP5272280B2 (ja) | 2005-06-28 | 2005-06-28 | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005188003A JP5272280B2 (ja) | 2005-06-28 | 2005-06-28 | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007012669A JP2007012669A (ja) | 2007-01-18 |
| JP5272280B2 true JP5272280B2 (ja) | 2013-08-28 |
Family
ID=37750824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005188003A Expired - Fee Related JP5272280B2 (ja) | 2005-06-28 | 2005-06-28 | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5272280B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5194468B2 (ja) * | 2006-03-07 | 2013-05-08 | コニカミノルタホールディングス株式会社 | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ |
| JP5216237B2 (ja) * | 2007-05-16 | 2013-06-19 | パナソニック株式会社 | 半導体素子及びその製造方法 |
| JP2010016280A (ja) * | 2008-07-07 | 2010-01-21 | Konica Minolta Holdings Inc | 有機ｔｆｔの製造方法、及び有機ｔｆｔ |
| JP6945836B2 (ja) * | 2017-03-17 | 2021-10-06 | 株式会社ホタルクス | 電界効果トランジスタおよび電子装置 |
| WO2019102788A1 (ja) * | 2017-11-27 | 2019-05-31 | 東レ株式会社 | 半導体素子およびその製造方法、ならびに無線通信装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4434563B2 (ja) * | 2002-09-12 | 2010-03-17 | パイオニア株式会社 | 有機ｅｌ表示装置の製造方法 |
| JP4281320B2 (ja) * | 2002-10-15 | 2009-06-17 | 凸版印刷株式会社 | 有機薄膜トランジスタの製造方法 |
| JP2005084416A (ja) * | 2003-09-09 | 2005-03-31 | Sharp Corp | アクティブマトリクス基板およびそれを用いた表示装置 |
| JP4729843B2 (ja) * | 2003-10-15 | 2011-07-20 | 凸版印刷株式会社 | 薄膜トランジスタの製造方法 |
-
2005
- 2005-06-28 JP JP2005188003A patent/JP5272280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007012669A (ja) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4946286B2 (ja) | 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法 | |
| JP5365007B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
| JP5369367B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4721972B2 (ja) | 薄膜トランジスター基板と薄膜トランジスター基板の製造方法 | |
| US20090321725A1 (en) | Organic el device and manufacturing method thereof | |
| JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
| JP2007134482A (ja) | 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ | |
| JP2010003723A (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置 | |
| US7863086B2 (en) | Thin film transistor substrate and method for fabricating the same | |
| JP2008258608A (ja) | 両極性トランジスタ設計 | |
| US20150311267A1 (en) | Pixel structure for active matrix display, and method for manufacturing same | |
| JP5272280B2 (ja) | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 | |
| JP2011100831A (ja) | 半導体装置及び半導体装置を用いた表示装置 | |
| JP5292805B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP4622630B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20140070177A1 (en) | Organic electroluminescent display and method of manufacturing the same | |
| JP5103742B2 (ja) | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ | |
| EP1703573B1 (en) | Organic thin film transistor, flat display device including the same, and method of manufacturing the organic thin film transistor | |
| US8653527B2 (en) | Thin film transistor and method for manufacturing the same | |
| JP5987274B2 (ja) | アクティブマトリクス基板 | |
| JP2006261528A (ja) | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 | |
| JP6331644B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
| JP2014067981A (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
| JP6064356B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
| JP5509629B2 (ja) | 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130429 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5272280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |