JP5369367B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

Description

本発明は、画像表示装置等に用いる薄膜トランジスタとその製造方法に関する。

従来、半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ-Ｓｉ）やポリシリコン（ｐｏｌｙ-Ｓｉ）の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が製造され、液晶ディスプレイに応用されている（非特許文献１）。
ＴＦＴとしては、例えば図１１に示すようなものが用いられている。図１１（ａ）は平面図、図１１（ｂ）はＥ−Ｅ’断面図である。
図示のように、絶縁基板１上に、ゲート電極２と、それに接続されたゲート配線２’と、キャパシタ電極１０と、それに接続されたキャパシタ配線１０’が形成され、その上層にゲート絶縁膜３を介してソース電極４、画素電極８、ドレイン電極５、ドレイン配線５’が形成され、ドレイン電極５とソース電極４との間に半導体層６が形成されている。
ここでＴＦＴはスイッチの役割を果たしており、ゲート配線２’に与えられた選択電圧によってＴＦＴをオンにした時に、ドレイン配線５’に与えられた信号電圧をソース４に接続された画素電極８に書き込む。書き込まれた電圧は、画素電極８／ゲート絶縁膜３／キャパシタ電極１０によって構成される蓄積キャパシタに保持される。

近年、有機半導体や酸化物半導体が登場し、２００°Ｃ以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。
松本正一編著：「液晶ディスプレイ技術 −アクティブマトリクスＬＣＤ−」産業図書

ところが、プラスチック基板は熱膨張係数が大きく、寸法ずれを起こし易いという問題があった。寸法が変化すると、ある部分で正確に位置合わせした時に、他の部分では必ず位置がずれることになる。例えばゲート配線２’が延びる方向に位置ずれが起こると、図１２に示すように、ゲート電極２がソース電極４とドレイン電極５との間に合わず、ＴＦＴとして動作しないことになる。
これは、ゲート配線２’が延びる方向に垂直な方向に位置ずれが起きても同様である（図１３）。ここまで極端にずれなかった場合でも、ＴＦＴの動作状態が正常な状態からはずれてしまう。

また、有機半導体の場合、半導体のパターニングが難しいという問題があった。
これは、有機半導体が有機溶媒に溶けやすいこと、紫外線に弱いこと等による。これを解消するために半導体層６を全面に形成してしまうと、図１４の矢印に示すように、ゲート２が下になくかつドレイン電極５やドレイン配線５’と画素電極８が近接している部分において電流が流れてしまい、オフ電流が大きくなってしまう。その結果、表示品質は極端に悪くなる。

さらには、フォトリソグラフィのような工程が多いと、プロセスが複雑であるという問題があった。通常のシリコンプロセスでは、５〜７回ものフォトリソグラフィ工程が使われると言われている。図１１に示す構造でも、３回のフォトリソグラフィグラフィが必要である。

そこで本発明は、上述のような従来技術の状況に鑑み、単純な構造で寸法ずれの影響を低減し、かつ、工程の簡単な薄膜トランジスタおよびその製造方法を提供することを目的とする。

上述の目的を達成するため、本発明の薄膜トランジスタは、絶縁基板上に、ゲート配線を兼ねたゲート電極と、キャパシタ配線を兼ねたキャパシタ電極とを有し、かつ、ゲート絶縁膜を介して、ドレイン電極と、それに接続されたドレイン配線と、ソース電極と、それに接続された画素電極とを有し、少なくともドレイン電極とソース電極との間に半導体層を有する薄膜トランジスタであって、平面視形状として、前記ゲート電極および前記キャパシタ電極が等幅のストライプ状に延在形成され、前記半導体層の前記ソース電極と前記ドレイン電極に挟まれたチャネル部および前記ソース電極と前記ドレイン電極の前記チャネル部に接する部分がすべてゲート電極に包含され、前記半導体層は前記ゲート電極および前記キャパシタ電極の延在方向に沿って延在し、かつ、前記半導体層はその延在方向の両端が前記ドレイン電極および前記ソース電極の輪郭の前記延在方向の外側まで延在し、画素電極がキャパシタ電極に包含されていることを特徴とする。これにより、ゲート電極およびキャパシタ電極の延びる方向の位置ずれが無視できるとともに、チャネル部でのｏｆｆ電流や、画素電極に流れ込む電流（これもｏｆｆ電流になる）を低減できる。

また本発明の薄膜トランジスタは、さらに画素電極部に開口を有する層間絶縁膜と、前記開口部において画素電極と接続された上部画素電極とを有し、前記上部画素電極がドレイン配線、チャネル部、ゲート配線の上を覆っていることを特徴とする。これにより、開口率を大きくできるとともに、ドレイン配線、チャネル部、ゲート配線の影響が表示に及ぶことを防止できる。
また本発明の薄膜トランジスタは、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする。これにより、２００°Ｃ以下の低温でＴＦＴを作製することが可能になり、プラスチック基板を使用できるようになる。
また本発明の薄膜トランジスタは、前記ドレイン電極およびソース電極が複数の歯を有するクシ形電極であり、ドレイン電極の歯の数がソース電極の歯の数より１本多いことを特徴とする。これにより、ゲート電極とソース電極間の静電容量を小さくすることができる。
また本発明の薄膜トランジスタは、前記半導体層が、ソース電極とドレイン電極との間だけでなく、全面に形成されていることを特徴とする。これにより、プロセスを簡略化できる。

また、本発明の製造方法は、絶縁基板上に、ゲート配線を兼ねたゲート電極と、キャパシタ配線を兼ねたキャパシタ電極とを形成する工程と、ゲート絶縁膜を形成する工程と、ドレイン電極と、それに接続されたドレイン配線と、ソース電極と、それに接続された画素電極とを形成する工程と、少なくとも前記ドレイン電極と前記ソース電極との間に半導体層を形成する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ゲート電極と前記キャパシタ電極とを形成する工程が、前記ゲート電極と前記キャパシタ電極を等幅のストライプ状に延在形成し、かつ前記半導体層の前記ソース電極と前記ドレイン電極に挟まれたチャネル部および前記ソース電極と前記ドレイン電極の前記チャネル部に接する部分がすべてゲート電極に包含され、前記半導体層は前記ゲート電極および前記キャパシタ電極の延在方向に沿って延在し、かつ、前記半導体層はその延在方向の両端が前記ドレイン電極および前記ソース電極の輪郭の前記延在方向の外側まで延在し、画素電極がキャパシタ電極に包含されているように形成する工程であり、前記ドレイン電極と、それに接続された前記ドレイン配線と、前記ソース電極と、それに接続された前記画素電極とを形成する工程が印刷法であることを特徴とする。これにより、プロセスを簡略化できる。

また、本発明の製造方法は、前記印刷法における印刷の進行方向が、前記ゲート電極およびキャパシタ電極の延びる方向であることを特徴とする。これにより、印刷の進行する方向に位置ずれが生じても、アライメントの問題は起きない。
また、本発明の製造方法は、前記印刷法によって印刷する際に、前記基板を前記ゲート電極およびキャパシタ電極の延びる方向またはそれに垂直な方向に引っ張ることによって、前記ゲート電極およびキャパシタ電極の延びる方向に垂直な方向の寸法を調整することを特徴とする。これにより、ゲート電極およびキャパシタ電極の延びる方向に垂直な方向の位置ずれを抑えられる。
また、本発明の製造方法は、さらに層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、前記上部画素電極を形成する工程が、印刷法であることを特徴とする。これにより、工程を簡略化できる。

本発明の薄膜トランジスタおよびその製造方法によれば、以下のような効果を得ることができる。
まず、ゲート電極およびキャパシタ電極を等幅のストライプ構造にすることにより、ゲート電極およびキャパシタ電極の延びる方向での位置ずれの影響をなくすことができる。
また、平面視形状として、チャネル部およびそれを構成するソース・ドレイン電極がゲート電極に包含され、画素電極がキャパシタ電極に包含されることにより、ＴＦＴのｏｆｆ電流を低減できる。したがって、上部画素電極により、開口率を大きくできるとともに、ドレイン配線、チャネル部、ゲート配線の影響が表示に及ぶことを防止できる。
また、有機半導体や酸化物半導体を用いることにより、２００°Ｃ以下の低温でＴＦＴを作製することが可能になり、プラスチック基板を使用できるようになる。また、ドレイン電極の歯の数がソース電極の歯の数より１本多いことにより、ゲート電極とソース電極間の静電容量を小さくすることができる。
また、半導体が全面に形成されていること、ドレイン電極・ドレイン配線・ソース電極・画素電極を印刷で形成すること、上部画素電極を印刷で形成することにより、フォトリソグラフィの回数を減らし、工程を簡略化できる。また、ドレイン電極・ドレイン配線・ソース電極・画素電極の印刷を、ゲート電極およびキャパシタ電極の延びる方向に印刷すること、その際に基板を引っ張ることによって、寸法ずれの影響をなくせる。

以下、本発明の実施の形態について図面を使用して詳細に説明する。なお、従来と同様の構成については同一符号を付し、従来との相違点を中心に説明する。
（第１の実施の形態）
本発明の第１の実施の形態に係わる薄膜トランジスタの例を図１および図２に示す。図１（ａ）および図２（ａ）は薄膜トランジスタアレイの２画素領域を示す平面配置図であり、図１（ｂ）および図２（ｂ）はＡ−Ａ’線断面図である。なお、図１の例と図２の例は、半導体層の積層順が異なるものであり、本発明の特徴である平面視形状は共通であるので、１つの実施の形態として説明する。

図１および図２に示すように、第１の実施の形態に係わる薄膜トランジスタは、絶縁基板１上に形成されたゲート電極２（ゲート配線２’を兼ねる）およびキャパシタ電極１０（キャパシタ配線１０’を兼ねる）が等幅のストライプ状になっている。等幅なので、ゲート電極２とゲート配線２’、キャパシタ電極１０とキャパシタ配線１０’の区別はできない。また、ゲート絶縁層３を介した異なるレイヤーに、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８を有している。そして基板面を上方から見た平面視形状が、チャネル領域６Ｃ（斜線部）と、ドレイン電極５およびソース電極４のチャネルに接した部分が全てゲート電極２に包含され、画素電極８がキャパシタ電極１０に包含されている。

ソース電極４、ドレイン電極５は、線状の電極が互い違いに並んだいわゆるクシ形電極であり、ドレイン電極５の歯の数が、ソース電極４の数よりも１本多くなっている。

半導体層６は、全面に形成されている。図１ではソース電極４、ドレイン電極５の層の上に形成されており、図２ではソース電極４、ドレイン電極５の層の下に形成されているが、どちらでもよい。また、図には示していないが、チャネル部の半導体層６上に、封止層を有していてもよい。

半導体層６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体は、溶液をスピンコート、ダイコート、インクジェット等で塗布・焼成することにより、酸化物半導体は、スパッタ、蒸着、レーザアブレーション等により、２００°Ｃ以下の低温で成膜できる。

そのため、絶縁基板１としてプラスチックを使用することが可能になる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。

ゲート電極２、キャパシタ電極１０としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法が一般的であるが、他の方法でもよい。ゲート絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ_２、ＳｉＮ、ＳｉＯＮ、Ａｌ_２Ｏ_３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート、インクジェット等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いることができる。

ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８としては、ゲート電極２等と同様の材料と同様の方法が使用できる他、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。（印刷については、第４の実施形態で詳しく述べる。）

位置合わせについて述べる。ゲート電極２およびキャパシタ電極１０が延びる方向（図１（ａ）や図２（ａ）の横方向）については、位置ずれの影響は全くない。それらに垂直な方向（図１（ａ）や図２（ａ）の縦方向）については、図中のΔｙ以内の位置ずれが許容できる。

以上のように、本発明の第１の実施の形態では、ゲート電極２およびキャパシタ電極１０を等幅のストライプ構造にすることにより、ゲート電極２およびキャパシタ電極１０の延びる方向での位置ずれの影響をなくすことができる。なぜなら、その方向に関して全く等価だからである。
また、平面視形状として、チャネル部６Ｃおよびそれを構成するソース電極４・ドレイン電極５がゲート電極２に包含され、画素電極８がキャパシタ電極１０に包含されることにより、半導体層６が全面に形成されていてもＴＦＴのｏｆｆ電流を低減できる。チャネル部６Ｃおよびそれを構成するソース電極４・ドレイン電極５がゲート電極２に包含されていることは、ソース電極４・ドレイン電極５間をゲート電極２に制御されずに流れるオフ電流を防止することになる。

また、キャパシタ電極１０には通常０Ｖまたはそれに近い電圧が印加されているため、キャパシタ電極１０もゲート電極と同様の役割を果たし、画素電極８への電流流入を防止するからである。また、画素電極８とキャパシタ電極１０の重なり面積を大きくできるので、蓄積キャパシタンスが大きいという利点もある。
また、有機半導体や酸化物半導体を用いることにより、２００°Ｃ以下の低温でＴＦＴを作製することが可能になり、プラスチック基板を使用できるようになる。また、ドレイン電極５の歯の数がソース電極４の歯の数より１本多いことにより、ゲート電極２とソース電極４間の静電容量を小さくすることができる。なお、ゲート電極２とソース電極４間の静電容量は、いわゆるゲートフィードスルー現象の原因であり、小さい方が望ましい。
さらに、半導体層６が全面に形成されていることにより、工程を簡略化できる。

（第２の実施の形態）
本発明の第２の実施形態に係わる薄膜トランジスタの例を図３に示す。図３（ａ）は薄膜トランジスタアレイの２画素領域を示す平面配置図であり、図３（ｂ）は、Ｂ−Ｂ’線断面図である。
図３に示すように、第２の実施の形態に係わる薄膜トランジスタは、絶縁基板１上に形成されたゲート電極２（ゲート配線２´を兼ねる）およびキャパシタ電極１０（キャパシタ配線１０’を兼ねる）が等幅のストライプ状になっている。等幅なので、ゲート電極２とゲート配線２’、キャパシタ電極１０とキャパシタ配線１０’の区別はできない。また、ゲート絶縁層３を介した異なるレイヤーに、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８を有している。そして平面視形状として、チャネル領域６Ｃ（斜線部）と、ドレイン電極５およびソース電極４のチャネルに接した部分が全てゲート電極２に包含され、画素電極８がキャパシタ電極１０に包含されている。

また、半導体層６は、パターニングされている。半導体層６のうち、ソース電極４とドレイン電極５に挟まれた部分がチャネル６Ｃである。図３ではソース電極４、ドレイン電極５の層の下に形成されているが、ソース電極４、ドレイン電極５の上に形成されていてもよい。また、図には示していないが、チャネル部の半導体層６上に、封止層を有していてもよい。

半導体層６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体は、別途撥インク性パターン（図示せず）を形成してから溶液をスピンコート、ダイコート、インクジェット等で塗布・焼成することにより、酸化物半導体は、スパッタ、蒸着、レーザアブレーション等で成膜、フォトリソ＋エッチングまたはリフトオフ等の方法により、２００°Ｃ以下の低温で成膜・パターニングできる。

そのため、絶縁基板１としてプラスチックを使用することが可能になる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。

ゲート電極２、キャパシタ電極１０としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法が一般的であるが、他の方法でもよい。ゲート絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ_２、ＳｉＮ、ＳｉＯＮ、Ａｌ_２Ｏ_３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート、インクジェット等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いることができる。ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８としては、ゲート電極２等と同様の材料と同様の方法が使用できる他、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。（印刷については、第４の実施の形態で詳しく述べる。）

位置合わせについて述べる。ゲート電極２およびキャパシタ電極１０が延びる方向（図３（ａ）の横方向）については、図中のΔｘ以内の位置ずれが許容できる。それらに垂直な方向（図３（ａ）の縦方向）については、図中のΔｙ以内の位置ずれが許容できる。

以上のように、本発明の第２の実施の形態では、ゲート電極２およびキャパシタ電極１０を等幅のストライプ構造にすることにより、ゲート電極２およびキャパシタ電極１０の延びる方向での位置ずれの影響をなくすことができる。なぜなら、その方向に関して全く等価だからである。平面視形状としてチャネル部６Ｃおよびそれを構成するソース電極４・ドレイン電極５がゲート電極２に包含され、画素電極８がキャパシタ電極１０に包含されることにより、画素電極８とキャパシタ電極１０の重なり面積を大きくできるので、蓄積キャパシタンスが大きいという利点がある。有機半導体や酸化物半導体を用いることにより、２００°Ｃ以下の低温でＴＦＴを作製することが可能になり、プラスチック基板を使用できるようになる。

（第３の実施の形態）
本発明の第３の実施形態に係わる薄膜トランジスタの例を図４〜図６に示す。図４（ａ）〜図６（ａ）は薄膜トランジスタアレイの２画素領域を示す平面配置図であり、図４（ｂ）、図５（ｂ）はＣ−Ｃ’線断面図、図６（ｂ）はＤ−Ｄ´線断面図である。
図４〜図６に示すように、第３の実施の形態に係わる薄膜トランジスタは、図１〜図３に示した第１または第２の実施形態の上に、画素電極８部に開口７Ａを有する層間絶縁膜７を有し、そこを介して画素電極８と接続された上部画素電極１２を有している。上部画素電極１２はドレイン配線５’、チャネル６Ｃ、ゲート配線２’の上方を覆っているので、ドレイン配線５’等の電位が直接表示に影響することはない。液晶ディスプレイや電子ペーパー、有機ＥＬ等の表示は、純粋に上部画素電極１２だけに支配される。

層間絶縁膜７としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が使用可能である。フッ素化樹脂を使用してもよい。製法としては、スクリーン印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。

上部画素電極１２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、蒸着、スパッタ等の成膜後にフォトリソ、エッチングする等の方法も可能であるが、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷するのが好適である。

この構造では、第１および第２の実施の形態で述べた効果以外に、上部画素電極１２によって開口率を大きくできるとともに、ドレイン配線５’、チャネル部６Ｃ、ゲート配線２’の影響が表示に及ぶことを防止できる利点がある。

（第４の実施の形態）
本発明の第４の実施の形態として、薄膜トランジスタの製造方法について説明する。図７は図４の薄膜トランジスタの製造方法の例であり、図８は図５の薄膜トランジスタの製造方法の例、図９は図６の薄膜トランジスタの製造方法の例である。絶縁基板１上にゲート電極２およびキャパシタ電極１０を形成し（図７（ａ）、８（ａ）、９（ａ））、全面にゲート絶縁膜３を形成する（図７（ｂ）、８（ｂ）、９（ｂ））。

さらに、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８を形成し（図７（ｃ））、全面に半導体層６を形成する（図７（ｄ））。あるいは、全面に半導体層６を形成した後（図８（ｃ））、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８を形成する（図８（ｄ））。あるいは、チャネル部分に半導体パターン６を形成した後（図９（ｃ））、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８を形成する（図９（ｄ））。

絶縁基板１、ゲート電極２、キャパシタ電極１０、ゲート絶縁層３、半導体層６、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８の材料や製法については第１〜第３の実施の形態に記載している通りである。

ここで、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８の印刷方法について説明する。
印刷には、スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転印刷等があるが、これらはすべて印刷に方向性を有する。すなわち、印刷は全面同時に行われるのではなく、スキージの移動やロールの回転等によって、線を走査するように行われることが多い。この場合、一般に印刷の進行方向に垂直な方向の位置ずれは小さく、印刷方向の位置ずれは大きい。そこで、位置ずれの影響が少ない、ゲート電極２およびキャパシタ電極１０の延びる方向を、印刷方向に合わせることで、ゲート電極２およびキャパシタ電極１０に垂直な方向の位置ずれを小さくできる（図１０）。

また、基材に引っ張り力を加えることにより、寸法の調整を行うことができる。基材はＸ方向に引っ張ればＸ方向に伸び、Ｙ方向に引っ張ればＸ方向に縮む。これを利用して、ゲート電極２およびキャパシタ電極１０に垂直な方向の寸法を微調整することができる。枚葉であれば、ゲート電極２およびキャパシタ電極１０の延びる方向、それらに垂直な方向の両方に引っ張ることができるが、最も好ましいのは、ロールｔｏロールにおいてテンションを制御して寸法を合わせることである。
寸法が延びた試料の場合、ゲート電極２およびキャパシタ電極１０の延びる方向を基材の長手方向にしておけばよい（図１０）。寸法が縮んだ試料の場合、ゲート電極２およびキャパシタ電極１０の延びる方向を基材の幅方向にしておけばよい。前述の位置ずれの影響を考慮すれば、寸法が延びた試料を用いて、ゲート電極２およびキャパシタ電極１０の延びる方向を基材の長手方向にしておくことがより好ましい（図１０）。

なお、第３の実施の形態に示したように、層間絶縁膜７や上部画素電極１２にも、印刷を用いることが可能である。そこでも、テンションを利用して位置精度を上げることができる。

以上のように、本実施の形態による製造方法では、ドレイン電極５・ドレイン配線５’・ソース電極４・画素電極８を印刷で形成すること、上部画素電極１２を印刷で形成することにより、工程を簡略化できる。
また、ドレイン電極５・ドレイン配線５’・ソース電極４・画素電極８の印刷を、ゲート電極２およびキャパシタ電極１０の延びる方向に印刷すること、その際に基板１を引っ張ることによって、寸法ずれの影響をなくせる。

なお、ディスプレイの画素用の薄膜トランジスタはスイッチとして使われているものであり、電圧の印加方向は状態によって変わる。従って、ソース・ドレインという呼称は便宜的なものであり、逆に呼んでもよいことは言うまでもない。

次に、本発明の具体的な実施例について説明する。
（実施例１）
本実施例１では、図１および図７を用いて説明する。すなわち、図１に示す素子を、図７（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ（厚さ１００μｍ）上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図７（ａ））。ゲート電極２の幅は１５０μｍ、キャパシタ電極１０の幅は２５０μｍ、間隔はそれぞれ５０μｍである。
次に、ポリビニルフェノール溶液をスピンコートし、１５０°Ｃ焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した（図７（ｂ））。さらに、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８として、Ａｇインクのスクリーン印刷によって厚さ１０μｍのパターンを形成した（図７（ｃ））。さらに、ポリチオフェン溶液をスピンコート、１００°Ｃ焼成することにより、半導体層６を形成した（図７（ｄ））。

（実施例２）
別の実施例として、図２および図８を用いて説明する。図２に示す素子を、図８（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ（厚さ１００μｍ）上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図８（ａ））。ゲート電極２の幅は１５０μｍ、キャパシタ電極１０の幅は２５０μｍ、間隔はそれぞれ５０μｍである。
次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタ成膜し（図８（ｂ））、続いて、半導体層６としてＩｎＧａＺｎＯを１００ｎｍスパッタ成膜した（図８（ｃ））。最後に、あらかじめドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８のネガパターンのレジストを形成しておき、ＩＴＯをスパッタ後、リフトオフによって、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８を形成した（図８（ｄ））。

（実施例３）
別の実施例として、図３および図９を用いて説明する。図３に示す素子を、図９（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ（厚さ１００μｍ）上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図９（ａ））。ゲート電極２の幅は１５０μｍ、キャパシタ電極１０の幅は２５０μｍ、間隔はそれぞれ５０μｍである。
次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタ成膜し（図９（ｂ））、続いて、半導体層６としてＩｎＧａＺｎＯを１００ｎｍスパッタ成膜した。フォトリソおよびエッチングによって、半導体層６をパターニングした（図９（ｃ））。最後に、あらかじめドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８のネガパターンのレジストを形成しておき、ＩＴＯをスパッタ後、リフトオフによって、ドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８を形成した（図９（ｄ））。

（実施例４）
別の実施例について、図４および図７を用いて説明する。図４に示す素子を、図７の工程によって作製した。図７（ａ）〜（ｄ）の工程は、実施例１と同じである。次に、フッ素化樹脂のスクリーン印刷によって、画素電極８上に開口部７Ａを有する層間絶縁膜７を形成し（図７（ｅ））、最後に、Ａｇインクをスクリーン印刷することにより、上部画素電極１２を形成した（図７（ｆ））。なお、上部画素電極１２印刷時に、開口部７Ａ内の有機半導体層６は上部画素電極のＡｇインク内に溶け込み、画素電極８との電気接続を阻害することはなかった。

（実施例５）
別の実施例について、図５および図８を用いて説明する。図５に示す素子を、図８の工程によって作製した。図８（ａ）〜（ｄ）の工程は、実施例２と同じである。次に、ポリピニルフェノール樹脂のスクリーン印刷によって、画素電極８上に開口部７Ａを有する層間絶縁膜７を形成し（図８（ｅ））、最後に、Ａｇインクをスクリーン印刷することにより、上部画素電極１２を形成した（図８（ｆ））。

（実施例６）
別の実施例について、図６および図９を用いて説明する。図６に示す素子を、図９の工程によって作製した。図９（ａ）〜（ｄ）の工程は、実施例３と同じである。次に、ポリピニルフェノール樹脂のスクリーン印刷によって、画素電極８上に開口部７Ａを有する層間絶縁膜７を形成し（図９（ｅ））、最後に、Ａｇインクをスクリーン印刷することにより、上部画素電極１２を形成した（図９（ｆ））。

（実施例７）
別の実施例について、図１、図７、図１０を用いて説明する。図１の素子のドレイン電極５、ドレイン配線５’、ソース電極４、画素電極８を形成する工程（図７（ｃ））について、図１０に示すような製造装置を用いて行った。
図示の製造装置において、ロール状の基板１を巻出ロール２２、中継ロール２３、巻取ロール２４を通して搬送し、途中のスクリーン版２０およびスキージ２１でスクリーン印刷を行うとともに、乾燥炉２５で乾燥を行う。
そして、本実施例では、ゲート電極２、キャパシタ電極１０の延びる方向をロール状絶縁基板１の長手方向に形成し、全面にゲート絶縁層３を形成した試料に対し、巻出ロール２２のテンションを制御することで、ゲート電極２、キャパシタ電極１０の延びる方向に垂直な方向の寸法を調整しながら、Ａｇインクのスクリーン印刷を行った。
具体的には、テンションをかけない状態で１００ｐｐｍの伸びが生じていた試料に対し、１５ｋｇ／ｍのテンションをかけることによって寸法をほぼ設計値に調整し、スクリーン印刷することで、良好なアライメントを行うことができた。

（実施例８）
実施例１〜７のように作製した試料に対し、接着剤／電気泳動カプセル／対向電極（ＩＴＯ）／対向基板（ＰＥＴ）を貼合わせて電子ペーパーとし、良好な表示動作を確認した。

本発明の第１の実施形態に係わる薄膜トランジスタの一例を示す平面図および断面図である。 本発明の第１の実施形態に係わる薄膜トランジスタの他の一例を示す平面図および断面図である。 本発明の第２の実施形態に係わる薄膜トランジスタの一例を示す平面図および断面図である。 本発明の第３の実施形態に係わる薄膜トランジスタの一例を示す平面図および断面図である。 本発明の第３の実施形態に係わる薄膜トランジスタの他の一例を示す平面図および断面図である。 本発明の第３の実施形態に係わる薄膜トランジスタの他の一例を示す平面図および断面図である。 図１、図４の薄膜トランジスタの製造工程の一例を示す断面図である。 図２、図５の薄膜トランジスタの製造工程の一例を示す断面図である。 図３、図６の薄膜トランジスタの製造工程の一例を示す断面図である。 本発明の製造方法の一例を示す説明図である。 従来の薄膜トランジスタの構造を示す平面図および断面図である。 従来の薄膜トランジスタで位置ずれが起きた場合を示す平面図である。 図１２とは別の方向に位置ずれが起きた場合を示す平面図である。 従来の薄膜トランジスタの構造で半導体層を全面に設けた場合の平面図および断面図である。

符号の説明

１……絶縁基板、２……ゲート電極、２’……ゲート配線、３……ゲート絶縁膜、４……ソース電極、５……ドレイン電極、５’……ドレイン配線、６……半導体層、６Ｃ……チャネル部、７……層間絶縁膜、７Ａ……開口部、８……画素電極、１０……キャパシタ電極、１０’……キャパシタ配線、１２……上部画素電極、２０……スクリーン版、２１……スキージ、２２……巻出ロール、２３……中継ロール、２４……巻取ロール、２５……乾燥炉。

Claims (9)

1. 絶縁基板上に、ゲート配線を兼ねたゲート電極と、キャパシタ配線を兼ねたキャパシタ電極とを有し、かつ、ゲート絶縁膜を介して、ドレイン電極と、それに接続されたドレイン配線と、ソース電極と、それに接続された画素電極とを有し、少なくともドレイン電極とソース電極との間に半導体層を有する薄膜トランジスタであって、
   平面視形状として、前記ゲート電極および前記キャパシタ電極が等幅のストライプ状に延在形成され、前記半導体層の前記ソース電極と前記ドレイン電極に挟まれたチャネル部および前記ソース電極と前記ドレイン電極の前記チャネル部に接する部分がすべてゲート電極に包含され、前記半導体層は前記ゲート電極および前記キャパシタ電極の延在方向に沿って延在し、かつ、前記半導体層はその延在方向の両端が前記ドレイン電極および前記ソース電極の輪郭の前記延在方向の外側まで延在し、画素電極がキャパシタ電極に包含されている、
   ことを特徴とする薄膜トランジスタ。
2. さらに前記画素電極に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極とを有し、前記上部画素電極が前記ドレイン配線、前記チャネル部および前記ゲート配線の上を覆っていることを特徴とする請求項１記載の薄膜トランジスタ。
3. 前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項１または２記載の薄膜トランジスタ。
4. 前記ドレイン電極および前記ソース電極が複数の歯を有するクシ形電極であり、前記ドレイン電極の歯の数が前記ソース電極の歯の数より１本多いことを特徴とする請求項１〜３のいずれか１項記載の薄膜トランジスタ。
5. 前記半導体層が、前記ソース電極と前記ドレイン電極との間だけでなく、全面に形成されていることを特徴とする請求項１〜４のいずれか１項記載の薄膜トランジスタ。
6. 絶縁基板上に、ゲート配線を兼ねたゲート電極と、キャパシタ配線を兼ねたキャパシタ電極とを形成する工程と、ゲート絶縁膜を形成する工程と、ドレイン電極と、それに接続されたドレイン配線と、ソース電極と、それに接続された画素電極とを形成する工程と、少なくとも前記ドレイン電極と前記ソース電極との間に半導体層を形成する工程とを少なくとも有する薄膜トランジスタの製造方法であって、
   前記ゲート電極と前記キャパシタ電極とを形成する工程が、前記ゲート電極と前記キャパシタ電極を等幅のストライプ状に延在形成し、かつ前記半導体層の前記ソース電極と前記ドレイン電極に挟まれたチャネル部および前記ソース電極と前記ドレイン電極の前記チャネル部に接する部分がすべてゲート電極に包含され、前記半導体層は前記ゲート電極および前記キャパシタ電極の延在方向に沿って延在し、かつ、前記半導体層はその延在方向の両端が前記ドレイン電極および前記ソース電極の輪郭の前記延在方向の外側まで延在し、画素電極がキャパシタ電極に包含されているように形成する工程であり、
   前記ドレイン電極と、それに接続された前記ドレイン配線と、前記ソース電極と、それに接続された前記画素電極とを形成する工程が印刷法である、
   ことを特徴とする薄膜トランジスタの製造方法。
7. 前記印刷法における印刷の進行方向が、前記ゲート電極およびキャパシタ電極の延びる方向であることを特徴とする請求項６記載の薄膜トランジスタの製造方法。
8. 前記印刷法によって印刷する際に、前記基板を前記ゲート電極およびキャパシタ電極の延びる方向またはそれに垂直な方向に引っ張ることによって、前記ゲート電極およびキャパシタ電極の延びる方向に垂直な方向の寸法を調整することを特徴とする請求項６または７記載の薄膜トランジスタの製造方法。
9. さらに層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、前記上部画素電極を形成する工程が、印刷法であることを特徴とする請求項６〜８のいずれか１項記載の薄膜トランジスタの製造方法。

Images