JP5401778B2 - 薄膜トランジスタアレイ、表示装置及び情報表示システム - Google Patents

薄膜トランジスタアレイ、表示装置及び情報表示システム Download PDF

Info

Publication number
JP5401778B2
JP5401778B2 JP2007267845A JP2007267845A JP5401778B2 JP 5401778 B2 JP5401778 B2 JP 5401778B2 JP 2007267845 A JP2007267845 A JP 2007267845A JP 2007267845 A JP2007267845 A JP 2007267845A JP 5401778 B2 JP5401778 B2 JP 5401778B2
Authority
JP
Japan
Prior art keywords
electrode
gate
film transistor
thin film
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007267845A
Other languages
English (en)
Other versions
JP2009099666A (ja
Inventor
隆夫 井上
匠 山賀
敦 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007267845A priority Critical patent/JP5401778B2/ja
Priority to US12/246,134 priority patent/US8779434B2/en
Priority to EP20080253286 priority patent/EP2051296A3/en
Priority to TW097139215A priority patent/TWI400538B/zh
Publication of JP2009099666A publication Critical patent/JP2009099666A/ja
Application granted granted Critical
Publication of JP5401778B2 publication Critical patent/JP5401778B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Description

本発明は、薄膜トランジスタアレイ、薄膜トランジスタアレイを用いた表示装置及び情報表示システムに関する。
薄膜トランジスタアレイ（ＴＦＴアレイ）基板を用いた表示装置が良く知られているが、これに用いられる薄膜トランジスタアレイ基板のパターンは、一般的にフォトリソグラフィー法で形成される場合が多い。
フォトリソグラフィー法の工程は、
１．薄膜層を有する基板上にフォトレジスト層を塗布する（レジスト塗布）
２．加熱により溶剤を除去する（プリベーク）
３．パターンデータに従ってレーザー或いは電子線を用いて描画されたハードマスクを通して紫外光を照射する（露光）
４．アルカリ溶液で露光部のレジストを除去する（現像）
５．未露光部（パターン部）のレジストを加熱により硬化する（ポストベーク）
６．エッチング液に浸漬又はエッチングガスに暴露し、レジストのない部分の薄膜層を除去する（エッチング）
７．アルカリ溶液又は酸素ラジカルでレジストを除去する（レジスト剥離）
からなる。
フォトリソグラフィー法を用いると、数十nmまでの微細なパターン形成が可能であるが、高価な設備と工程の長さのため、高コストであるという問題がある。
一方、製造コストを低減するために、インクジェット印刷法、エアゾール印刷法、オフセット印刷法等の印刷法を用いたパターン形成が試みられており、低コストで薄膜トランジスタアレイ基板を製造できる技術が提案されている（例えば、特許文献１参照）。
ここで、従来の薄膜トランジスタアレイの例について説明する。従来の薄膜トランジスタアレイは、パターン形成方法がフォトリソグラフィー法であるか印刷法であるかを問わず、図１５に例示するような構造を有する。図１５は、従来の薄膜トランジスタアレイ１０を例示する図である。図１５（ａ）は平面図であり、図１５（ｂ)は図１５（ａ）のＩ−Ｉ線に沿う断面図である。図１５に示す薄膜トランジスタアレイ（ＴＦＴアレイ）１０は、絶縁基板１１と、ゲート電極１２と、ゲート絶縁膜１４と、ソース電極１５と、ドレイン電極１６と、半導体層１７と、チャネル領域１７ａと、を有する。なお、１２ａは、ゲート電極１２の分岐部を示している。又、ソース電極１５の長手方向をＸ方向、ゲート電極１２の長手方向をＹ方向とする。
図１５に示す薄膜トランジスタアレイ１０において、絶縁基板１１の上には、複数のゲート電極１２が略一定間隔を隔てて形成されている。又、複数のゲート電極１２は、後述するチャネル領域１７ａを形成するために、ゲート電極１２と略垂直方向に分岐する分岐部１２ａを有する。例えば、表示装置においては、複数のゲート電極１２は、一方向に薄膜トランジスタアレイ１０の外に引き出された後、走査信号用のゲートドライバーＩＣに接続され、逐次選択信号が繰り返し供給される。
ゲート電極１２の上には、ゲート絶縁膜１４が形成されている。又、ゲート絶縁膜１４の上には、複数のソース電極１５が略一定間隔を隔てて、複数のゲート電極１２と平面視で交差するように形成されている。例えば、表示装置においては、複数のソース電極１５は、一方向に薄膜トランジスタアレイ１０の外に引き出された後、データ信号用のソースドライバーＩＣに接続され、データ信号が供給される。又、ソース電極１５と同一の層における、（図１５を平面視した状態で）複数のゲート電極１２及び複数のソース電極１５で囲われた領域には、複数のドレイン電極１６が形成されている。更に、ソース電極１５及びドレイン電極１６の上には、半導体層１７が形成されている。
又、半導体層１７中のソース電極１５とドレイン電極１６とが対向する部分には、チャネル領域１７ａが存在する。チャネル領域とは、ゲート電極１２に電圧を印加すると、ドレイン電極１５とソース電極１６とに接続する半導体層１７に存在する電子（又は正孔）が、ゲート電極１２の分岐部１２ａの直下に引き出され、ドレイン電極１５とソース電極１６とが電気的に接続されるが、このような、電子（又は正孔）の接続部分のことをいう。又、チャネル領域１７ａにおいて、ソース電極１５とドレイン電極１６との対向する部分の長さをチャネル幅（図１５ではＸ方向）、ソース電極１５とドレイン電極１６との間隔をチャネル長（図１５ではＹ方向）という。ゲート電極１２の分岐部１２ａは、電界をチャネル領域１７ａに印加するために、必ずチャネル領域１７ａの下部に存在する必要がある。
なお、ゲート絶縁膜１４はゲート電極１２とソース電極１５及びドレイン電極１６とを絶縁する役割と、ゲート電極１２に加わった電界をソース電極１５とドレイン電極１６との間に形成されるチャネル領域１７ａに印加することで、薄膜トランジスタ１０をｏｎ／ｏｆｆする役割を持つ。
図１５に示す薄膜トランジスタアレイ１０において、チャネル領域１７ａを形成するために、ゲート電極１２は、ゲート電極１２と略垂直方向に分岐する分岐部１２ａを有するが、このような構造が、パターン形成方法がフォトリソグラフィー法であるか印刷法であるかを問わず、従来の薄膜トランジスタアレイの一般的な構造である。
特表２００６−５１６７５４
しかしながら、図１５において、ゲート電極１２と、ソース電極１５及びドレイン電極１６との間に、ゲート絶縁膜１４が形成されていることから明らかなように、ゲート電極１２と、ソース電極１５及びドレイン電極１６とは、それぞれ別々の工程で形成される。又、前述のように、ゲート電極１２の分岐部１２ａは、電界をソース電極１５とドレイン電極１６との間に形成されるチャネル領域１７ａに印加するために、必ずチャネル領域１７ａの下部に存在する必要がある。従って、ゲート電極１２の分岐部１２ａと、ソース電極１５とドレイン電極１６との間に形成されるチャネル領域１７ａとをこのような所定の位置関係を満足するように形成するためには、位置あわせである所謂アライメントが必要となるが、アライメントを行う際に、アライメントが図１５におけるＸ方向及びＹ方向のどちらにずれたとしても、ゲート電極１２の分岐部１２ａと、ソース電極１５とドレイン電極１６との間に形成されるチャネル領域１７ａとの位置関係が変わるため、薄膜トランジスタアレイ１０としての特性に影響を与えるという問題があった。
本発明は、上記に鑑みてなされたもので、ゲート電極と、ソース電極とドレイン電極との間に形成されるチャネル領域とのアライメントが容易な構造を有する薄膜トランジスタアレイを提供することを目的とする。
本薄膜トランジスタアレイは、絶縁基板上に並設された複数のゲート電極と、ゲート絶縁膜を介して前記複数のゲート電極の上層又は下層に並設され、前記複数のゲート電極と平面視で交差する、複数のソース電極と、前記複数のソース電極と同一層の、平面視で前記複数のゲート電極及び前記複数のソース電極で囲われた領域に設けられた、複数のドレイン電極と、前記ゲート絶縁膜を介して前記ゲート電極に対向して配置され、前記ソース電極と前記ドレイン電極との間にチャネル領域を形成する半導体層と、を有する薄膜トランジスタアレイであって、前記複数のゲート電極は、直線形状に形成され、前記チャネル領域は、前記直線形状に形成された前記複数のゲート電極に対向して配置され、前記ソース電極及び前記ドレイン電極よりも下層であって前記ゲート電極と同一の層の、前記ゲート絶縁膜を介して前記ドレイン電極と対向する位置に、前記ゲート電極と平行に配置され、平面視において前記ソース電極と重複する領域に切込み部が設けられたコモン電極が形成され、前記コモン電極は平面視で角部を有し、前記角部は、平面視で前記ソース電極及び前記ドレイン電極と重複しないように配置され、平面視において、前記ソース電極は、前記ゲート電極と略平行な方向に分岐する分岐部を有し、前記分岐部の前記ゲート電極と略平行な第１の辺は前記ドレイン電極の前記ゲート電極と略平行な第２の辺と対向し、対向する前記第１の辺と前記第２の辺との間の全領域は前記半導体層と重複して長手方向が前記ゲート電極と略平行なチャネル領域を形成していることを特徴とする。
本発明によれば、ゲート電極と、ソース電極とドレイン電極との間に形成されるチャネル領域とのアライメントが容易な構造を有する薄膜トランジスタアレイを提供することができる。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
〈第１の実施の形態〉
図１は、本発明の第１の実施の形態に係る薄膜トランジスタアレイ１００を例示する図である。図１（ａ）は平面図であり、図１（ｂ)は図１（ａ）のＡ−Ａ線に沿う断面図である。図１に示す薄膜トランジスタアレイ（ＴＦＴアレイ）１００は、絶縁基板１１０と、ゲート電極１２０と、ゲート絶縁膜１４０と、ソース電極１５０と、ドレイン電極１６０と、半導体層１７０と、チャネル領域１７０ａと、を有する。又、１５０ａは、ソース電極１５０の分岐部を示している。又、ソース電極１５０の長手方向をＸ方向、ゲート電極１２０の長手方向をＹ方向とする。図１に示す薄膜トランジスタアレイ１００は、例えば、液晶表示装置等に使用することができる。
図１に示す薄膜トランジスタアレイ１００において、絶縁基板１１０の上には、複数のゲート電極１２０が略一定間隔を隔てて形成されている。なお、ゲート電極１２０は、図１５に示すような分岐部１２ａを有さず、直線状に形成されている。例えば、表示装置においては、複数のゲート電極１２０は、一方向に薄膜トランジスタアレイ１００の外に引き出された後、走査信号用のゲートドライバーＩＣに接続され、逐次選択信号が繰り返し供給される。
ゲート電極１２０の上には、ゲート絶縁膜１４０が形成されている。又、ゲート絶縁膜１４０の上には、複数のソース電極１５０が略一定間隔を隔てて、複数のゲート電極１２０と平面視で交差するように形成されている。又、複数のソース電極１５０は、チャネル領域１７０ａを形成するために、ソース電極１５０と略垂直方向に分岐する分岐部１５０ａを有する。例えば、表示装置においては、複数のソース電極１５０は、一方向に薄膜トランジスタアレイ１００の外に引き出された後、データ信号用のドライバーＩＣに接続され、データ信号が供給される。又、ソース電極１５０と同一の層における、（図１（ａ）を平面視した状態で）複数のゲート電極１２０及び複数のソース電極１５０で囲われた領域には、複数のドレイン電極１６０が形成されている。例えば、表示装置においては、複数のドレイン電極１６０は、画素電極となる。更に、ソース電極１５０及びドレイン電極１６０の上には、半導体層１７０が、ソース電極１５０の分岐部１５０ａと略平行に形成されている。なお、各半導体層１７０は、各ソース電極１５０間のリーク電流の発生を防止するため、互いに分離されているが、少なくとも隣接する半導体層が分離されていれば、リーク電流の発生を防止できる。
なお、本明細書、特許請求の範囲及び図面においては、例えば、表示装置において、データ信号用のドライバーＩＣに接続される電極をソース電極、画素電極となる電極をドレイン電極と呼ぶが、ソース電極／ドレイン電極の呼び方は、この反対でも構わず、いずれの呼び方であっても、本発明の成立性に影響を与えることはない。又、一般的な薄膜トランジスタアレイにおいて、本明細書、特許請求の範囲及び図面におけるゲート電極をゲート配線及びゲート電極（ゲート配線の一部）、ソース電極をソース配線及びソース電極（ソース配線の一部）等と呼ぶ場合もあるが、ゲート配線及びゲート電極、ソース配線及びソース電極は、それぞれ電気的には一体であり、区別する必要がないことから、本明細書、特許請求の範囲及び図面においては、ゲート配線も含めてゲート電極と、ソース配線も含めてソース電極と呼ぶ（他の実施の形態においても同様）。
又、半導体層１７０下部のソース電極１５０の分岐部１５０ａとドレイン電極１６０とが対向する部分には、チャネル領域１７０ａが形成されている。ゲート電極１２０は、電界をチャネル領域１７０ａに印加するために、必ずチャネル領域１７０ａの下部に存在する必要がある。
このように、ゲート電極１２０が分岐部を有さず、直線状に形成され、ソース電極１５０が分岐部１５０ａを有し、半導体層１７０下部のソース電極１５０の分岐部１５０ａとドレイン電極１６０とが対向する部分に、チャネル領域１７０ａが形成されていることが、図１５に示す従来の薄膜トランジスタアレイ１０の構造と大きく異なる、本発明の第１の実施形態に係る薄膜トランジスタアレイ１００の特徴である。
なお、ゲート絶縁膜１４０はゲート電極１２０とソース電極１５０及びドレイン電極１６０とを絶縁する役割と、ゲート電極１２０に加わった電界をソース電極１５０とドレイン電極１６０との間に形成されるチャネル領域１７０ａに印加することで、薄膜トランジスタ１００をｏｎ／ｏｆｆする役割を持つ。
図２は、薄膜トランジスタアレイ１００を使用する液晶表示装置６００を簡略化して例示する図である。図２に示す液晶表示装置６００は、薄膜トランジスタアレイ１００のドレイン電極１６０等が形成される側に、液晶層６１０が形成され、更に、液晶層６１０の上側に、対向電極６２０が形成される構造からなる。液晶層６１０には、複数の画素領域６１１が、所定の画素ピッチで設けられている。各画素領域６１１は、薄膜トランジスタアレイ１００の各ドレイン電極１６０に対応する位置に形成される。各ドレイン電極１６０を画素電極として、所望の薄膜トランジスタを選択的にスイッチングすることにより、ドレイン電極１６０と対向電極６２０との間に電圧を印加し、液晶層６１０を透過する光量を調整することによって、液晶表示装置６００が実現される。
次に、図１に示す本発明の第１の実施形態に係る薄膜トランジスタアレイ１００の概略の製造プロセスの例を説明する。始めに、絶縁基板１１０の上に伝導体材料からなるゲート電極１２０が形成される。図３は、本発明の第１の実施形態に係る薄膜トランジスタアレイ１００におけるゲート電極１２０の形状を例示する図である。図３（ａ）は平面図であり、図３（ｂ)は図３（ａ）のＢ−Ｂ線に沿う断面図である。同図中、図１及び図２と同一部品については、同一符号を付し、その説明は省略する。図３において、絶縁基板１１０上にゲート電極１２０が、分岐部を有さず直線状に形成されている。又、ｔは、ゲート電極１２０の線幅を示している。
ゲート電極１２０は、真空成膜した金属膜の上にフォトレジスト材を塗布し、フォトマスクを介して該レジスト膜を露光し、現像したのちエッチングすることで配線となる金属膜を形成する所謂フォトレジスト法で形成することができる。又、ＩＪ法、オフセット法、グラビア法、フレキソ法などの印刷法で形成することもできる。ゲート電極１２０の材質はＡｕ、Ａｇ、Ａｌ、Ｃｕのような金属でも良いし、ＰＥＤＯＴ／ＰＳＳのような導電性ポリマーでも構わない。
又、ゲート電極１２０は、正確に画素ピッチの間隔で略平行に形成される。又、ゲート電極１２０は、必ずチャネル領域１７０ａ下に存在し、ゲート電界を印加し続ける必要があるため、ゲート電極１２０の線幅ｔは「チャネル長＜ｔ＜チャネル長＋横方向のアライメント精度」であることが条件となる。
次いで、図３に示す絶縁基板１１０上に形成されたゲート電極１２０の上にゲート絶縁膜１４０が形成される。ゲート絶縁膜１４０の形成プロセスでは、絶縁膜溶液を塗布してもよいし、真空成膜により形成しても良い。ゲート絶縁膜１４０の材質は、ＰＶＰのような有機膜でも良いし、ＳｉＯ２のような無機膜でも構わない。ゲート絶縁膜１４０は、絶縁性を高めるため、電気抵抗が高く誘電率の安定した材料を数百ｎｍ程度に薄く塗布する必要があるが、もし、膜厚がそれ以下の部位が存在すると、ゲート電極１２０と、ソース電極１５０及び／又はドレイン電極１６０との間に短絡が生じ、例えば、薄膜トランジスタアレイ１００が表示装置に利用される場合には、表示に重大な欠陥をもたらすこととなる。
次いで、ゲート絶縁膜１４０上へ、ソース電極１５０及びドレイン電極１６０が形成される。ここで、後にチャネル領域１７０ａとなるソース電極１５０の分岐部１５０ａとドレイン電極１６０とが対向する部分の下部に、ゲート電極１２０が存在する必要があるため、ソース電極１５０の分岐部１５０ａとドレイン電極１６０とが対向する部分とゲート電極１２０の位置のアライメントが行われるが、ゲート電極１２０は、Ｙ方向に直線上に形成されているため、Ｙ方向の位置ずれは薄膜トランジスタアレイ１００としての特性に影響を与えない。すなわち、Ｙ方向のアライメント精度は問題にならず、Ｘ方向のアライメント精度のみを問題とすればよい。
このように、Ｘ方向及びＹ方向のアライメント精度が問題となった図１５に示す従来の薄膜トランジスタアレイ１０に比べ、図１に示す薄膜トランジスタアレイ１００は、ゲート電極１２０と、ソース電極１５０とドレイン電極１６０との間に形成されるチャネル領域１７０ａとのアライメントが容易な構造である。
次いで、ソース電極１５０及びドレイン電極１６０の上に、ソース電極１５０及びドレイン電極１６０とを接続する半導体層１７０が形成される。これにより、ゲート電極１２０に電圧を印加すると、半導体層１７０に存在する電子（又は正孔）により、ドレイン電極１５０とソース電極１６０とが電気的に接続される、図１に示す本発明の第１の実施形態に係る薄膜トランジスタアレイ１００が製造される。
なお、図１に示す薄膜トランジスタアレイ１００のドレイン電極１６０と、図１５に示す従来の薄膜トランジスタアレイ１０のドレイン電極１６とを比べると明らかなように、図１に示す薄膜トランジスタアレイ１００のドレイン電極１６０の方が、図１５に示す従来の薄膜トランジスタアレイ１０のドレイン電極１６よりも面積が大きくなっている。これは、ゲート電極１２０に分岐部を設けず、直線状に形成したことに起因する。ドレイン電極１６０の面積を大きくできると、例えば、ドレイン電極１６０にスルーホールを形成するような場合において、ドレイン電極１６０とスルーホールとの位置のアライメントが容易になる。
このように、本発明の第１の実施の形態に係る薄膜トランジスタアレイ１００によれば、ゲート電極１２０が分岐部を有さず、直線状に形成されているため、ゲート電極１２０と、ソース電極１５０とドレイン電極１６０との間に形成されるチャネル領域１７０ａ、及び、ドレイン電極１６０とスルーホール、を容易にアライメントすることができる。
〈第２の実施の形態〉
図４は、本発明の第２の実施の形態に係る薄膜トランジスタアレイ２００を例示する図である。図４（ａ）は平面図であり、図４（ｂ)は図４（ａ）のＣ−Ｃ線に沿う断面図である。同図中、図１乃至図３と同一部品については、同一符号を付し、その説明は省略する。
図４に示す薄膜トランジスタアレイ（ＴＦＴアレイ）２００は、絶縁基板１１０と、ゲート電極１２０と、コモン電極２３０と、ゲート絶縁膜１４０と、ソース電極１５０と、ドレイン電極１６０と、半導体層１７０と、チャネル領域１７０ａと、を有する。又、１５０ａは、ソース電極１５０の分岐部を、２３０ａは、コモン電極２３０の切り込み部を示している。又、ソース電極１５０の長手方向をＸ方向、ゲート電極１２０の長手方向をＹ方向とする。図４に示す薄膜トランジスタアレイ２００において、図１に示す薄膜トランジスタアレイ１００と異なる部分は、コモン電極２３０が、追加された点である。なお、薄膜トランジスタアレイ２００の製造プロセスについては、薄膜トランジスタアレイ１００と同様である。
図４に示す薄膜トランジスタアレイ２００において、絶縁基板１１０の上には、複数のゲート電極１２０が略一定間隔を隔てて形成されている。なお、ゲート電極１２０は、図１５に示すような分岐部１２ａを有さず、直線状に形成されている。又、隣接するゲート電極１２０の間に、コモン電極２３０がゲート電極１２０と略平行に形成されている。ゲート電極１２０とコモン電極２３０について図５を参照して更に詳しく説明する。図５は、本発明の第２の実施形態に係る薄膜トランジスタアレイ２００におけるゲート電極１２０とコモン電極２３０の形状を例示する図である。図５（ａ）は平面図であり、図５（ｂ)は図５（ａ）のＤ−Ｄ線に沿う断面図である。同図中、図４と同一部品については、同一符号を付し、その説明は省略する。
図５において、絶縁基板１１０上にゲート電極１２０とコモン電極２３０が形成されている。図１５に示す薄膜トランジスタアレイ１０のように、ゲート電極１２が分岐部１２ａを有する場合には、コモン電極は、ゲート電極１２と分岐部１２ａとの間にパターンを通す必要があるため、分岐部１２ａの面積を小さくしなければコモン電極を形成することができない。しかしながら、分岐部１２ａの面積を小さくすると、チャネル幅が狭くなり、扱える電流量が減少するという問題が生じる。又、チャネル幅を少しでも広く取るために分岐部１２ａの面積を大きくすると、ゲート電極１２と分岐部１２ａとの間隔が狭くなるため、フォトリソグラフィー法による精度のよいパターン形成が必須となり、薄膜トランジスタアレイの製造コスト上昇の要因となる。なお、印刷法を用いたパターン形成は、製造プロセスの簡略化及び低コスト化を実現できるものの、印刷精度を考慮すると、大量生産が可能な印刷方法では３０μmのラインスペースを切ることは困難である。
図４に示す薄膜トランジスタアレイ２００では、ゲート電極１２０が分岐部を有さず、直線状に形成されているため、このような問題を生じることなく、コモン電極２３０を容易に形成することができる。又、ゲート電極と分岐部との間の狭い部分に、コモン電極のパターンを形成する必要がなく、通常１００〜３００μｍ程度の間隔で形成されるゲート電極間にパターンを形成することができるため、印刷法でパターン形成することも可能となり、薄膜トランジスタアレイ２００の製造コストを低減することができる。
図５に示すコモン電極２３０は、ゲート電極１２０と同じプロセスで形成しても、異なったプロセスで形成しても構わない。コモン電極２３０は、ドレイン電極１６０に積極的に容量成分を与えるために、ゲート絶縁膜１４０を介してドレイン電極１６０とほぼ対向する位置、形状で作製される。この容量は、コモン電極２３０がドレイン電極１６０と対向する面積、ゲート絶縁膜１４０の膜厚及び誘電率で決定されるため、コモン電極２３０は、可能な限りドレイン電極１６０下の大きな面積を取る必要がある。反面、ソース電極１５０下部のコモン電極２３０は、ソース駆動に際し、浮遊容量として作用するため、ソース電極１５０下部のコモン電極２３０の面積は、出来るだけ小さくする必要がある。このため、図５に示すように、コモン電極２３０のソース電極１５０下部に対応する部分には、切込み部２３０ａを設けて面積を小さくしている。
例えば、表示装置においては、複数のゲート電極１２０は、一方向に薄膜トランジスタアレイ２００の外に引き出された後、走査信号用のゲートドライバーＩＣに接続され、逐次選択信号が繰り返し供給される。一方、コモン電極２３０もゲート電極１２０の反対方向に薄膜トランジスタアレイ２００の外に引き出された後、全てのコモン電極２３０は１本にまとめられ、所定のコモン電圧が付与される。
ゲート電極１２０及びコモン電極２３０の上には、ゲート絶縁膜１４０が形成されている。又、ゲート絶縁膜１４０の上には、複数のソース電極１５０が略一定間隔を隔てて、複数のゲート電極１２０と平面視で交差するように形成されている。又、複数のソース電極１５０は、チャネル領域１７０ａを形成するために、ソース電極１５０と略垂直方向に分岐する分岐部１５０ａを有する。例えば、表示装置においては、複数のソース電極１５０は、一方向に薄膜トランジスタアレイ２００の外に引き出された後、データ信号用のドライバーＩＣに接続され、データ信号が供給される。又、ソース電極１５０と同一の層における、（図４を平面視した状態で）複数のゲート電極１２０及び複数のソース電極１５０で囲われた領域には、複数のドレイン電極１６０が形成されている。例えば、表示装置においては、複数のドレイン電極１６０は、画素電極となる。更に、ソース電極１５０及びドレイン電極１６０の上には、半導体層１７０が、ソース電極１５０の分岐部１５０ａと略平行に形成されている。なお、各半導体層１７０は、各ソース電極１５０間のリーク電流の発生を防止するため、互いに分離されているが、少なくとも隣接する半導体層が分離されていれば、リーク電流の発生を防止できる。
又、半導体層１７０下部のソース電極１５０の分岐部１５０ａとドレイン電極１６０とが対向する部分には、チャネル領域１７０ａが形成されている。ゲート電極１２０は、電界をチャネル領域１７０ａに印加するために、必ずチャネル領域１７０ａの下部に存在する必要がある。
ゲート電極１２０が分岐部を有さず、直線状に形成され、ソース電極１５０が分岐部１５０ａを有し、半導体層１７０下部のソース電極１５０の分岐部１５０ａとドレイン電極１６０とが対向する部分に、チャネル領域１７０ａが形成されていること、及び、隣接するゲート電極１２０の間に、コモン電極２３０がゲート電極１２０と略平行に形成されていることが、本発明の第２の実施形態に係る薄膜トランジスタアレイ２００の特徴である。
なお、ゲート絶縁膜１４０はゲート電極１２０とソース電極１５０及びドレイン電極１６０とを絶縁する役割と、ゲート電極１２０に加わった電界をソース電極１５０とドレイン電極１６０との間に形成されるチャネル領域１７０ａに印加することで、薄膜トランジスタ２００をｏｎ／ｏｆｆする役割を持つ。
このように、本発明の第２の実施の形態に係る薄膜トランジスタアレイ２００によれば、ゲート電極１２０が分岐部を有さず、直線状に形成されているため、チャネル幅が狭くなって扱える電流量を減らすことなく、コモン電極２３０を形成することができる。又、印刷法でコモン電極２３０のパターンを形成することも可能となり、薄膜トランジスタアレイ２００の製造コストを低減することができる。なお、本発明の第２の実施の形態の薄膜トランジスタアレイ２００は、第１の実施の形態の薄膜トランジスタアレイ１００と同様の効果を得ることができる。
〈第３の実施の形態〉
図６は、本発明の第３の実施の形態に係る薄膜トランジスタアレイ３００を例示する図である。図６（ａ）は平面図であり、図６（ｂ)は図６（ａ）のＥ−Ｅ線に沿う断面図である。同図中、図１乃至図５と同一部品については、同一符号を付し、その説明は省略する。
図６に示す薄膜トランジスタアレイ（ＴＦＴアレイ）３００は、絶縁基板１１０と、ゲート電極１２０と、コモン電極３３０と、ゲート絶縁膜１４０と、ソース電極１５０と、ドレイン電極１６０と、半導体層１７０と、チャネル領域１７０ａと、を有する。又、１５０ａは、ソース電極１５０の分岐部を、３３０ａは、コモン電極３３０の角部を示している。又、ソース電極１５０の長手方向をＸ方向、ゲート電極１２０の長手方向をＹ方向とする。なお、角部は、製造条件等によって、実際には多少丸みを帯びた所謂Ｒ状や、面取りされたような形状になる場合も考えられるが、そのような場合も含めて、角部と表現する（他の実施の形態においても同じ）。
図６に示す薄膜トランジスタアレイ３００において、図４に示す薄膜トランジスタアレイ２００と異なる部分は、図４におけるコモン電極２３０が、コモン電極２３０とは形状の異なるコモン電極３３０に置換された点である。又、３３０ａは、コモン電極３３０の角部を示しており、角部３３０ａは、図６（ａ）及び図６（ｂ）に示すように、ソース電極１５０ともドレイン電極１６０ともオーバーラップしない位置に形成されている。すなわち、角部３３０ａは図６（ａ）を平面視した状態でソース電極１５０及びドレイン電極１６０と重複しないように配置されている。なお、薄膜トランジスタアレイ３００の製造プロセスについては、薄膜トランジスタアレイ１００と同様である。
図６に示す薄膜トランジスタアレイ３００において、絶縁基板１１０の上には、複数のゲート電極１２０が略一定間隔を隔てて形成されている。なお、ゲート電極１２０は、図１５に示すような分岐部１２ａを有さず、直線状に形成されている。又、隣接するゲート電極１２０の間に、コモン電極３３０がゲート電極１２０と略平行に形成されている。例えば、表示装置においては、複数のゲート電極１２０は、一方向に薄膜トランジスタアレイ２００の外に引き出された後、走査信号用のゲートドライバーＩＣに接続され、逐次選択信号が繰り返し供給される。一方、コモン電極３３０もゲート電極１２０の反対方向に薄膜トランジスタアレイ３００の外に引き出された後、全てのコモン電極３３０は1本にまとめられ、所定のコモン電圧が付与される。
ゲート電極１２０及びコモン電極３３０の上には、ゲート絶縁膜１４０が形成されている。又、ゲート絶縁膜１４０の上には、複数のソース電極１５０が略一定間隔を隔てて、複数のゲート電極１２０と平面視で交差するように形成されている。又、複数のソース電極１５０は、チャネル領域１７０ａを形成するために、ソース電極１５０と略垂直方向に分岐する分岐部１５０ａを有する。例えば、表示装置においては、複数のソース電極１５０は、一方向に薄膜トランジスタアレイ３００の外に引き出された後、データ信号用のドライバーＩＣに接続され、データ信号が供給される。又、ソース電極１５０と同一の層における、（図６を平面視した状態で）複数のゲート電極１２０及び複数のソース電極１５０で囲われた領域には、複数のドレイン電極１６０が形成されている。例えば、表示装置においては、複数のドレイン電極１６０は、画素電極となる。更に、ソース電極１５０及びドレイン電極１６０の上には、半導体層１７０が、ソース電極１５０の分岐部１５０ａと略平行に形成されている。なお、各半導体層１７０は、各ソース電極１５０間のリーク電流の発生を防止するため、互いに分離されているが、少なくとも隣接する半導体層が分離されていれば、リーク電流の発生を防止できる。
又、半導体層１７０下部のソース電極１５０の分岐部１５０ａとドレイン電極１６０とが対向する部分には、チャネル領域１７０ａが形成されている。ゲート電極１２０は、電界をチャネル領域１７０ａに印加するために、必ずチャネル領域１７０ａの下部に存在する必要がある。
ここで、角部に関して説明する。図１６は、下部電極１８を印刷法でパターン形成した場合の一般的な形状を例示する図である。図１６（ａ）は平面図であり、図１６（ｂ)は図１６（ａ）のＪ−Ｊ線に沿う断面図である。図１６において、１８は下部電極、１８ａは下部電極１８の角部、１９は絶縁膜、２０は上部電極、ｄは下部電極１８と上部電極２０との間の絶縁膜１９の最も薄い部分の膜厚を示しており、下部電極１８と上部電極２０とが、絶縁膜１９を介して形成されている。又、下部電極１８の角部１８ａは凸部となっている。
又、図１７は、図１５における下部電極であるゲート電極１２を印刷法でパターン形成した場合の高さの傾向を例示する図である。同図中、図１５と同一部品については、同一符号を付し、その説明は省略する。図１７において、１２ｂはゲート電極１２の角部を示しており、ゲート電極１２が図１６における下部電極１８に相当し、ゲート電極１２の角部１２ｂが図１６における下部電極１８の角部１８ａに相当する。ゲート電極１２の角部１２ｂは凸部となっている。
印刷法によるパターン形成においては、必ず溶剤の乾燥工程を含むが、乾燥時の溶剤蒸気圧はパターンの非対称性から全面均一に保つのは難しく、下部電極１８を印刷法でパターン形成した場合は、図１６（ｂ）に示すように、断面形状に不均一性をもたらす。これは蒸気圧の違いにより乾燥状態の不均一性を生じ、先に乾燥した部位に固化物が集まってくる、所謂コーヒーステイン現象によると考えられ、蒸気圧のコントロールが難しいため、ある程度の発生は考慮しなければならない。図１７に示すように、ゲート電極１２の角部１２ｂのような外側に曲がる部分（角度が１８０度よりも小さい部分）は断面形状が凸部となり、内側に曲がる部分（角度が１８０度よりも大きい部分）は断面形状が凹部となるため、ゲート電極１２の角部１２ｂのような外側に曲がる部分（角度が１８０度よりも小さい部分）について、特に注意が必要である。
コーヒーステイン現象による断面形状の盛り上がりは図１７に示すように、その蒸気圧のばらつきの大きくなる配線の角部（図１７ではゲート電極１２の角部１２ｂ）に集中する傾向がある。断面形状の盛り上がりが生じる部分は、角部を形成する２つの辺（平面視）の交点（頂点）から、およそ１０μｍ程度の範囲である。角部に盛り上がりが生じると、図１６（ｂ）のｄに示すように、下部電極１８（図１７ではゲート電極１２）と上部電極２０（図１７ではソース電極１５とドレイン電極１６）との間の絶縁膜１９（図１７ではゲート絶縁膜１４）の膜厚が確保できなくなり、下部電極１８（図１７ではゲート電極１２）と上部電極２０（図１７ではソース電極１５とドレイン電極１６）との間の短絡もしくは絶縁不良を引き起こす大きな要因となる。
又、ゲート電極１２が、チャネル領域１７ａにできるだけ強い電界を印加できるように、絶縁膜１４はできるだけ薄く形成される傾向にあり、このことも、短絡もしくは絶縁不良の観点からは、不利に働く。従って、印刷法により下部電極のパターン形成をする場合には、下部電極には角部は出来るだけ作らないことが望ましい。本発明の第３の実施形態では、ゲート電極１２０は、図１５に示すような分岐部１２ａを有さず、直線状に形成されているため、角部を有さず、断面形状の盛り上がりの問題は生じない。従って、ゲート電極１２０は、印刷法でも容易に形成することができる。
しかしながら、図４及び図５において説明したように、コモン電極２３０はその容量を稼ぎたいため出来るだけ面積を大きくすることが望ましいが、コモン電極２３０のソース電極１５０下部の部分は、ソース駆動に際し、浮遊容量として作用するため、この部分の面積は、出来るだけ小さくする必要がある。このため、図４及び図５に示すように、ソース電極１５０下部に対応する部分のコモン電極２３０は、切込み部２３０ａを設けて面積を小さくしている。このように、コモン電極２３０に切込み部２３０ａを設けた結果、コモン電極２３０には必然的に角部が作られる。図６に示す薄膜トランジスタアレイ３００におけるコモン電極３３０についても同様の理由により角部３３０ａが作られる。
図６に示す薄膜トランジスタアレイ３００において、ゲート電極１２０は直線状に形成されており分岐部を有さないため角部が存在しない。そのため、ゲート電極１２０には不要な凸部がなく、ゲート電極１２０を印刷法で形成する場合においても、上述のような絶縁不良は生じにくい構造である。しかしながら、上述のように、コモン電極３３０には必然的に角部３３０ａが存在し、コモン電極３３０を印刷法で形成する場合には、角部３３０ａに盛り上がりが生じる。その結果、コモン電極３３０の上部電極であるソース電極１５０とドレイン電極１６０が、コモン電極３３０の角部３３０ａとオーバーラップする位置（平面視で重なる位置）に形成されている場合には、コモン電極３３０とソース電極１５０及び／又はドレイン電極１６０とが絶縁不良を生じるおそれがある。
そこで、薄膜トランジスタアレイ３００では、コモン電極３３０の角部３３０ａを、ソース電極１５０ともドレイン電極１６０ともオーバーラップしない位置（図６（ａ）を平面視して重ならない位置）に形成した。なお、前述のように、断面形状の盛り上がりが生じる部分は、角部を形成する２つの辺（平面視）の交点（頂点）から、およそ１０μｍ程度の範囲であるから、コモン電極３３０の角部３３０ａが配置される部分のソース電極１５０とドレイン電極１６０との（平面視における）間隔は、アライメントずれ等も考慮して、例えば、数十μｍ程度は確保する必要がある。
このようにすることで、絶縁不良をおこす危険をなくすことができる。効果を確認するために、コモン電極３３０の角部３３０ａを、ソース電極１５０ともドレイン電極１６０ともオーバーラップしない位置（図６（ａ）を平面視して重ならない位置）に印刷法で形成したサンプルと、コモン電極３３０の角部３３０ａを、ソース電極１５０又はドレイン電極１６０とオーバーラップする位置（図６（ａ）を平面視して重なる位置）に印刷法で形成したサンプルを作成し、耐電圧試験を実施した。図７は、耐圧試験の結果を例示する図であり、絶縁耐圧と故障頻度との関係を示している。
図７に示すように、コモン電極３３０の角部３３０ａを、ソース電極１５０ともドレイン電極１６０ともオーバーラップしない位置（図６（ａ）を平面視して重ならない位置）に形成したサンプル（図７の「角部３３０ａ上に上部電極なし」）は、コモン電極３３０の角部３３０ａを、ソース電極１５０又はドレイン電極１６０とオーバーラップする位置（図６（ａ）を平面視して重なる位置）に形成したサンプル（図７の「角部３３０ａ上に上部電極あり」）に比べて、耐電圧が大きく改善さており、リークが発生しにくくなっていることが確認された。
このように、本発明の第３の実施の形態に係る薄膜トランジスタアレイ３００によれば、コモン電極３３０の角部３３０ａを、ソース電極１５０ともドレイン電極１６０ともオーバーラップしない位置（平面視で重ならない位置）に形成するため、コモン電極３３０とソース電極１５０及び／又はドレイン電極１６０との間の耐電圧が大きく改善され、リークの発生を低減することができる。なお、本発明の第３の実施の形態の薄膜トランジスタアレイ３００は、第１の実施の形態の薄膜トランジスタアレイ１００及び第２の実施の形態の薄膜トランジスタアレイ２００と同様の効果を得ることができる。
〈第４の実施の形態〉
図８は、本発明の第４の実施の形態に係る薄膜トランジスタアレイ４００を例示する図である。図８（ａ）は平面図であり、図８（ｂ)は図８（ａ）のＦ−Ｆ線に沿う断面図である。同図中、図１乃至図７と同一部品については、同一符号を付し、その説明は省略する。
図８に示す薄膜トランジスタアレイ（ＴＦＴアレイ）４００は、絶縁基板１１０と、ゲート電極１２０と、コモン電極３３０と、ゲート絶縁膜１４０と、ソース電極４５０と、ドレイン電極４６０と、半導体層４７０と、チャネル領域４７０ａと、を有する。又、４５０ａは、ソース電極４５０の分岐部を示している。又、ソース電極４５０の長手方向をＸ方向、ゲート電極１２０の長手方向をＹ方向とする。図１、図４及び図６に示す薄膜トランジスタアレイ１００、薄膜トランジスタアレイ２００及び薄膜トランジスタアレイ３００とは、ソース電極４５０とドレイン電極４６０との間に形成されるチャネル４７０ａの形状が異なる。なお、薄膜トランジスタアレイ４００の製造プロセスについては、薄膜トランジスタアレイ１００と同様である。
図８に示す薄膜トランジスタアレイ４００において、絶縁基板１１０の上には、複数のゲート電極１２０が略一定間隔を隔てて形成されている。なお、ゲート電極１２０は、図１０に示すような分岐部を有さず、直線状に形成されている。又、隣接するゲート電極１２０の間に、コモン電極３３０がゲート電極１２０と略平行に形成されている。例えば、表示装置においては、複数のゲート電極１２０は、一方向に薄膜トランジスタアレイ４００の外に引き出された後、走査信号用のゲートドライバーＩＣに接続され、逐次選択信号が繰り返し供給される。一方、コモン電極３３０もゲート電極１２０の反対方向に薄膜トランジスタアレイ４００の外に引き出された後、全てのコモン電極３３０は１本にまとめられ、所定のコモン電圧が付与される。
ゲート電極１２０及びコモン電極３３０の上には、ゲート絶縁膜１４０が形成されている。又、ゲート絶縁膜１４０の上には、複数のソース電極４５０が略一定間隔を隔てて、複数のゲート電極１２０と平面視で交差するように形成されている。又、複数のソース電極４５０は、チャネル領域４７０ａを形成するために、ソース電極４５０と略垂直方向に分岐する分岐部４５０ａを有する。例えば、表示装置においては、複数のソース電極４５０は、一方向に薄膜トランジスタアレイ４００の外に引き出された後、データ信号用のドライバーＩＣに接続され、データ信号が供給される。
又、ソース電極４５０と同一の層における、（図８を平面視した状態で）複数のゲート電極１２０及び複数のソース電極４５０で囲われた領域には、複数のドレイン電極４６０が形成されている。例えば、表示装置においては、複数のドレイン電極４６０は、画素電極となる。更に、ソース電極４５０及びドレイン電極４６０の上には、半導体層４７０が、ソース電極４５０の分岐部４５０ａと略平行に形成されている。なお、各半導体層４７０は、各ソース電極４５０間のリーク電流の発生を防止するため、互いに分離されているが、少なくとも隣接する半導体層が分離されていれば、リーク電流の発生を防止できる。又、半導体層４７０下部のソース電極４５０の分岐部４５０ａとドレイン電極４６０とが対向する部分には、チャネル領域４７０ａが形成されている。ゲート電極１２０は、電界をチャネル領域４７０ａに印加するために、必ずチャネル領域４７０ａの下部に存在する必要がある。
図８に示す薄膜トランジスタアレイ（ＴＦＴアレイ）４００において、薄膜トランジスタアレイ（ＴＦＴアレイ）４００に流せる電流量を大きくするために、ソース電極４５０とドレイン電極４６０とが対向する部分には、それぞれ、凹部と凸部とが交互に連続してなる、くし歯状のパターンが形成されており、ドレイン電極４５０のくし歯状のパターンと、ソース電極４６０のくし歯状のパターンの凹部と凸部とが互いに間挿し合う形状のチャネル領域４７０ａが形成されている。この際、ソース電極４５０のくし歯状のパターンはソース電極４５０の分岐部４５０ａに形成され、分岐部４５０ａを除くソース電極４５０には不必要な括れ（凹凸）が形成されないため、余分な電流集中箇所が生じることはなく、又、ドレイン電極４６０の面積を小さくすることもない。
なお、くし歯状のパターンは、電流量を大きくするために、凹部と凸部とが互いに間挿し合う形状であることが重要であり、図８に示すパターン形状以外のパターン形状としても良い。例えば、三角型や台形型等の形状を有するパターンがソース電極４５０及びドレイン電極４６０に形成されており、それらが、互いに間挿し合う形状としても構わない。
このように、本発明の第４の実施の形態に係る薄膜トランジスタアレイ４００によれば、ソース電極４５０とドレイン電極４６０の対向する部分にくし歯状のパターンを形成し、それぞれのくし歯状のパターンの凹部と凸部とが互いに間挿し合う形状にすることにより、チャネル領域４７０ａの実効チャネル幅を長く取ることが可能となるため、薄膜トランジスタアレイ４００に流せる電流量を大きくすることができる。なお、本発明の第４の実施の形態の薄膜トランジスタアレイ４００は、第１の実施の形態の薄膜トランジスタアレイ１００、第２の実施の形態の薄膜トランジスタアレイ２００、第３の実施の形態の薄膜トランジスタアレイ３００と同様の効果を得ることができる。
〈第５の実施の形態〉
図９は、本発明の第５の実施の形態に係る薄膜トランジスタアレイ５００を例示する図である。図９（ａ）は平面図であり、図９（ｂ)は図９（ａ）のＧ−Ｇ線に沿う断面図である。同図中、図１乃至図８と同一部品については、同一符号を付し、その説明は省略する。
図９に示す薄膜トランジスタアレイ（ＴＦＴアレイ）５００は、絶縁基板１１０と、ゲート電極５２０と、コモン電極５３０と、ゲート絶縁膜１４０と、ソース電極１５０と、ドレイン電極５６０と、第１の半導体層１７０と、第２の半導体層５７０と、第１のチャネル領域１７０ａと、第２のチャネル領域５７０ａと、を有する。又、１５０ａはソース電極１５０の分岐部を、５２０ａはゲート電極５２０の分岐部を、５３０ａはコモン電極５３０の角部を示している。又、ソース電極１５０の長手方向をＸ方向、ゲート電極５２０の長手方向をＹ方向とする。
図１、図４、図６及び図８に示す薄膜トランジスタアレイ１００、薄膜トランジスタアレイ２００、薄膜トランジスタアレイ３００、及び、薄膜トランジスタアレイ４００とは、ソース電極１５０とドレイン電極５６０とが、新たに第２の半導体層５７０で接続され、新たに第２のチャネル５７０ａが設けられた点が異なる。又、第２のチャネル５７０ａを設けるため、ゲート電極５２０は、ゲート電極１２０とは異なる形状になっており、分岐部５２０ａを有する。又、ドレイン電極５６０は、第２のチャネル５７０ａを設けるため、ドレイン電極１６０及び４６０とは異なる形状になっている。なお、薄膜トランジスタアレイ５００の製造プロセスについては、薄膜トランジスタアレイ１００と同様である。
図９に示す薄膜トランジスタアレイ５００において、絶縁基板１１０の上には、複数のゲート電極５２０が略一定間隔を隔てて形成されている。なお、ゲート電極５２０は、分岐部５２０ａを有している。又、隣接するゲート電極５２０の間に、コモン電極５３０がゲート電極５２０と略平行に形成されている。例えば、表示装置においては、複数のゲート電極５２０は、一方向に薄膜トランジスタアレイ５００の外に引き出された後、走査信号用のゲートドライバーＩＣに接続され、逐次選択信号が繰り返し供給される。一方、コモン電極５３０もゲート電極５２０の反対方向に薄膜トランジスタアレイ５００の外に引き出された後、全てのコモン電極５３０は１本にまとめられ、所定のコモン電圧が付与される。
ゲート電極５２０とコモン電極５３０について、図１０を参照して更に詳しく説明する。図１０は、本発明の第５の実施形態に係る薄膜トランジスタアレイ５００におけるゲート電極５２０とコモン電極５３０の形状を例示する図である。図１０（ａ）は平面図であり、図１０（ｂ)は図１０（ａ）のＨ−Ｈ線に沿う断面図である。同図中、図９と同一部品については、同一符号を付し、その説明は省略する。
図１０において、絶縁基板１１０上にゲート電極５２０とコモン電極５３０が形成されている。ゲート電極５２０の分岐部５２０ａは、第２のチャネル領域５７０ａと対向する位置に形成される。又、コモン電極５３０を形成するためには、ゲート電極５２０と分岐部５２０ａとの間にパターンを通す必要があるため、分岐部５２０ａの面積は制限される。なお、コモン電極５３０の角部５３０ａは、ドレイン電極５６０と（図９（ａ）を平面視した状態で）オーバーラップする位置に形成されている。従って、第３の実施の形態で説明した、絶縁不良の問題が生じる恐れがあるため、コモン電極５３０は、フォトリソグラフィー法で形成することが望ましい。
ゲート電極５２０及びコモン電極５３０の上には、ゲート絶縁膜１４０が形成されている。又、ゲート絶縁膜１４０の上には、複数のソース電極１５０が略一定間隔を隔てて、複数のゲート電極５２０と平面視で交差するように形成されている。又、複数のソース電極１５０は、チャネル領域１７０ａを形成するために、ソース電極１５０と略垂直方向に分岐する分岐部１５０ａを有する。例えば、表示装置においては、複数のソース電極１５０は、一方向に薄膜トランジスタアレイ５００の外に引き出された後、データ信号用のドライバーＩＣに接続され、データ信号が供給される。
又、ソース電極１５０と同一の層における、（図９を平面視した状態で）複数のゲート電極５２０及び複数のソース電極１５０で囲われた領域には、複数のドレイン電極５６０が形成されている。例えば、表示装置においては、複数のドレイン電極５６０は、画素電極となる。更に、ソース電極１５０及びドレイン電極５６０の上には、第１の半導体層１７０が、ソース電極１５０の分岐部１５０ａと略平行に形成され、第２の半導体層５７０が、ソース電極１５０と略平行に形成されている。なお、各第１の半導体層１７０及び各第２の半導体層５７０は、各ソース電極１５０間のリーク電流の発生を防止するため、互いに分離されているが、少なくとも隣接する半導体層が分離されていれば、リーク電流の発生を防止できる。
又、第２の半導体層５７０下部のソース電極１５０とドレイン電極５６０とが対向する部分には、チャネル領域５７０ａが形成されている。ゲート電極５２０は、電界を第１のチャネル領域１７０ａ及び第２のチャネル領域５７０ａに印加するために、必ず第１のチャネル領域１７０ａ及び第２のチャネル領域５７０ａの下部に存在する必要がある。
又、図９に示す薄膜トランジスタアレイ５００は、２つのチャネル領域を有するが、ソース電極１５０を印刷法で形成する場合には、２つのチャネルが近づく部分（ドレイン電極５６０の、平面視で第１のチャネル領域１７０ａに接する辺と、平面視で第２のチャネル領域５７０ａに接する辺との交点部分）においてソース電極１５０とドレイン電極５６０が短絡を起こす恐れがあり、注意を要する。図１１を参照しながら注意点について説明する。図１１は、印刷法で形成されたパターンの角部の様子を説明するための図である。同図中、図９と同一部品については、同一符号を付し、その説明は省略する。一般に、印刷法で形成されたパターンにおける直角部（略直角に形成しようとする部分）は、印刷直後の液状時の表面張力により直角とはならず、丸みを帯びた所謂Ｒ状になることが知られている。
図１１（ａ）は、印刷法で形成されたソース電極１５０の角部１５０ｂが、印刷直後の液状時の表面張力により直角とはならず、Ｒ状になる様子を模式的に示している。ソース電極１５０の角部１５０ｂがＲ状になると、ドレイン電極５６０との距離ｄが極端に近くなり（すなわち、この部分のチャネル長が極端に短くなり）、最悪の場合は、ソース電極１５０とドレイン電極５６０は短絡を起こす恐れがある。そこで、図１１（ｂ）に示すように、ソース電極１５０の角部１５０ｂと短絡を起こす恐れのあるドレイン電極５６０の一部分には、第１のチャネル領域１７０ａのチャネル幅及び第２のチャネル領域５７０ａのチャネル幅よりも広い、パターンを形成しないパターン未形成領域５６０ａを設けている。パターン未形成領域５６０ａを設けることで、ソース電極１５０とドレイン電極５６０が短絡を起こす恐れを排除することができる。なお、ソース電極１５０とドレイン電極５６０が短絡を起こす恐れを排除するために、パターン未形成領域５６０ａを設けることは、薄膜トランジスタアレイ１００〜４００にも適用することができる。
このように、本発明の第５の実施の形態に係る薄膜トランジスタアレイ５００によれば、ゲート電極に分岐部５２０ａを設け、第１のチャネル１７０ａに加えて及第２のチャネル領域５７０ａを形成することによって、実効チャネル幅を増やすことが可能となるため、薄膜トランジスタアレイ（ＴＦＴアレイ）５００に流せる電流量を大きくすることができる。又、ソース電極１５０とドレイン電極５６０の第１のチャネル１７０ａ及び／又は第２のチャネル５７０ａが形成される部分に、図８に示すように、それぞれ、凹部と凸部とが交互に連続してなるくし歯状のパターンを形成し、ソース電極１５０のくし歯状のパターンと、ドレイン電極５６０のくし歯状のパターンの凹部と凸部とが互いに間挿し合う形状にすることにより、実効チャネル幅を更に増やすことが可能となるため、薄膜トランジスタアレイ（ＴＦＴアレイ）５００に流せる電流量を更に大きくすることができる。更に、ドレイン電極５６０の一部にパターン未形成領域５６０ａを設けることで、ソース電極１５０とドレイン電極５６０が短絡を起こす恐れを排除することができる。
なお、本発明の第５の実施の形態の薄膜トランジスタアレイ５００は、第１の実施の形態の薄膜トランジスタアレイ１００、第２の実施の形態の薄膜トランジスタアレイ２００、第３の実施の形態の薄膜トランジスタアレイ３００、第４の実施の形態の薄膜トランジスタアレイ４００と同様の効果を得ることができる。なお、ゲート電極５２０にＸ方向に分岐する分岐部５２０ａを設けているために、Ｙ方向のアライメントずれが生じた場合には、チャネル領域１７０ａに対しては、影響はないが、チャネル領域５７０ａに対しては、影響を与える。しかし、チャネル領域１７０ａはチャネル領域５７０ａよりも面積が大きく薄膜トランジスタアレイ５００の特性に寄与する部分が多いため、チャネル領域５７０ａのみに対するアライメントずれの影響は、全チャネル領域１７ａがアライメントずれの影響を受ける従来の薄膜トランジスタアレイ１０と比較すると小さく抑えられると考えられる。
〈第６の実施の形態〉
本発明に係る薄膜トランジスタアレイは、例えば、画像表示素子の表示状態を制御するスイッチング素子（制御素子）として用いることで、表示装置を実現することができる。又、画像表示素子としては、例えば、ポリマー分散型液晶等の液晶、電気泳動、有機ＥＬ等の方式を用いることができる。第６の実施の形態では、本発明に係る薄膜トランジスタアレイを利用した表示装置の一例として、電気泳動型の画像表示素子を用いた表示装置について説明する。
図１２は、本発明に係る薄膜トランジスタアレイ１００を利用した表示装置７００の例を示す断面図である。同図中、図１と同一部品については、同一符号を付し、その説明は省略する。図１２に示す表示装置７００は、マイクロカプセル７１０、対向基板７２０、透明電極７３０、ＰＶＡバインダー７４０から構成されている。図１２に示す表示装置７００において、マイクロカプセル７１０は酸化チタン粒子７１１とオイルブルーで着色したアイソパー７１２を内包する電気泳動表示素子、対向基板７２０は例えばポリエチレンナフタレート等からなり絶縁基板１１０に対向する基板、透明電極７３０は例えばＩＴＯ（Indium-Tin Oxide）等からなる光透過性を持つ電極、ＰＶＡバインダー７４０は、ポリビニルアルコール（ＰＶＡ）水溶液を混合した塗布液である。
図１２に示す表示装置７００は、例えば、マイクロカプセル７１０と、ＰＶＡバインダー７４０を、対向基板７２０上に設けられた透明電極７３０上に塗布して、マイクロカプセル７１０及びＰＶＡバインダー７４０からなる層を形成し、マイクロカプセル７１０及びＰＶＡバインダー７４０からなる層が形成された対向基板７２０と、本発明に係る薄膜トランジスタアレイ１００とを、絶縁基板１１０及び対向基板７２０が最外面となるように接着させることにより、作製することができる。
図１２に示す表示装置７００において、ゲート電極１２０に走査信号用のドライバーＩＣを、ソース電極１５０にデータ信号用のドライバーＩＣを各々接続することにより、画像表示を行うことができる。なお、表示色材料はどのような色でも構わない。又、第６の実施の形態では、薄膜トランジスタアレイ１００を画素表示素子と組み合わせることで、表示装置を実現する例について説明したが、本発明に係る薄膜トランジスタアレイであれば、薄膜トランジスタアレイ２００等の他の薄膜トランジスタアレイと組み合わせても構わない。
このように、本発明の第６の実施の形態によれば、本発明に係る薄膜トランジスタアレイ１００と画素表示素子とを組み合わせることで、表示装置を実現することができる。
更に、本発明に係る薄膜トランジスタアレイを利用した表示装置を表示媒体として用いることにより、例えば、デジタルペーパーやポケットＰＣのようなコンピューター等の情報表示システムを実現することができる。図１３は、本発明に係る薄膜トランジスタアレイを利用した表示装置を表示媒体として用いたデジタルペーパーの例を示す模式図である。図１４は、本発明に係る薄膜トランジスタアレイを利用した表示装置を表示媒体として用いたポケットＰＣの例を示す模式図である。図１３及び図１４は本発明に係る薄膜トランジスタアレイを利用した表示装置を表示媒体として用いる場合の、応用例を説明するための模式図であり、これらに限定されることなく、本発明に係る薄膜トランジスタアレイは、例えば複写機の表示媒体や、自動車や飛行機などの移動交通媒体のシート部やフロントガラス面などに埋め込む表示媒体や、スーパーなどで価格を表示するタグ等に用いることができる。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、本発明の各実施の形態においては、絶縁基板上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極が順次積層されたボトムゲート型の薄膜トランジスタアレイを例に説明をしたが、絶縁基板上にソース電極及びドレイン電極、ゲート絶縁膜、ゲート電極が順次積層されたトップゲート型の薄膜トランジスタアレイにも適用することができる。
本発明の第１の実施の形態に係る薄膜トランジスタアレイ１００を例示する図である。 薄膜トランジスタアレイ１００を使用する液晶表示装置６００を簡略化して例示する図である。 本発明の第１の実施形態に係る薄膜トランジスタアレイ１００におけるゲート電極１２０の形状を例示する図である。 本発明の第２の実施の形態に係る薄膜トランジスタアレイ２００を例示する図である。 本発明の第２の実施形態に係る薄膜トランジスタアレイ２００におけるゲート電極１２０とコモン電極２３０の形状を例示する図である。 本発明の第３の実施の形態に係る薄膜トランジスタアレイ３００を例示する図である。 耐圧試験の結果を例示する図である。 本発明の第４の実施の形態に係る薄膜トランジスタアレイ４００を例示する図である。 本発明の第５の実施の形態に係る薄膜トランジスタアレイ５００を例示する図である。 本発明の第５の実施形態に係る薄膜トランジスタアレイ５００におけるゲート電極５２０とコモン電極５３０の形状を例示する図である。 印刷法で形成されたパターンの角部の様子を説明するための図である。 本発明に係る薄膜トランジスタアレイ１００を利用した表示装置７００の例を示す断面図である。 本発明に係る薄膜トランジスタアレイを利用した表示装置を表示媒体として用いたデジタルペーパーの例を示す模式図である。 本発明に係る薄膜トランジスタアレイを利用した表示装置を表示媒体として用いたポケットＰＣの例を示す模式図である。 従来の薄膜トランジスタアレイ１０を例示する図である。 下部電極１８を印刷法でパターン形成した場合の一般的な形状を例示する図である。 図１５における下部電極であるゲート電極１２を印刷法でパターン形成した場合の高さの傾向を例示する図である。
符号の説明
１１、１１０ 絶縁基板
１２、１２０、５２０ ゲート電極
１２ａ ゲート電極１２の分岐部
１２ｂ ゲート電極１２の角部
１４、１４０ ゲート絶縁膜
１５、１５０、４５０ ソース電極
１６、１６０、４６０、５６０ ドレイン電極
１７、１７０ 半導体層
１７ａ、１７０ａ チャネル領域
１８ 下部電極
１８ａ 下部電極１８の角部
１９ 絶縁膜
２０ 上部電極
１０、１００、２００、３００、４００、５００ 薄膜トランジスタアレイ
１５０ａ ソース電極１５０の分岐部
１５０ｂ ソース電極１５０の角部
２３０、３３０、５３０ コモン電極
２３０ａ コモン電極２３０の切り込み部
３３０ａ コモン電極３３０の角部
４２０ａ ゲート電極４２０の分岐部
４５０ａ ソース電極４５０の分岐部
４７０ 第２の半導体層
５２０ａ ゲート電極５２０の分岐部
５３０ａ コモン電極５３０の角部
５６０ａ パターン未形成領域
５７０ａ 第２のチャネル領域
６００ 液晶表示装置
６１０ 液晶層
６１１ 画素領域
６２０ 対向電極
７００ 表示装置
７１０ マイクロカプセル
７１１ 酸化チタン粒子
７１２ オイルブルーで着色したアイソパー
７２０ 対向基板
７３０ 透明電極
７４０ ＰＶＡバインダー
ｄ 下部電極１８と上部電極２０との間の絶縁膜１９の膜厚の最小値
ｔ ゲート電極１２０の線幅

Claims (6)

  1. 絶縁基板上に並設された複数のゲート電極と、ゲート絶縁膜を介して前記複数のゲート電極の上層又は下層に並設され、前記複数のゲート電極と平面視で交差する、複数のソース電極と、前記複数のソース電極と同一層の、平面視で前記複数のゲート電極及び前記複数のソース電極で囲われた領域に設けられた、複数のドレイン電極と、前記ゲート絶縁膜を介して前記ゲート電極に対向して配置され、前記ソース電極と前記ドレイン電極との間にチャネル領域を形成する半導体層と、を有する薄膜トランジスタアレイであって、
    前記複数のゲート電極は、直線形状に形成され、前記チャネル領域は、前記直線形状に形成された前記複数のゲート電極に対向して配置され、
    前記ソース電極及び前記ドレイン電極よりも下層であって前記ゲート電極と同一の層の、前記ゲート絶縁膜を介して前記ドレイン電極と対向する位置に、前記ゲート電極と平行に配置され、平面視において前記ソース電極と重複する領域に切込み部が設けられたコモン電極が形成され、
    前記コモン電極は平面視で角部を有し、前記角部は、平面視で前記ソース電極及び前記ドレイン電極と重複しないように配置され、
    平面視において、前記ソース電極は、前記ゲート電極と略平行な方向に分岐する分岐部を有し、前記分岐部の前記ゲート電極と略平行な第１の辺は前記ドレイン電極の前記ゲート電極と略平行な第２の辺と対向し、対向する前記第１の辺と前記第２の辺との間の全領域は前記半導体層と重複して長手方向が前記ゲート電極と略平行なチャネル領域を形成していることを特徴とする薄膜トランジスタアレイ。
  2. 前記コモン電極が印刷法で形成されていることを特徴とする請求項１記載の薄膜トランジスタアレイ。
  3. 隣接する前記半導体層が、電気的に分離されていることを特徴とする請求項１又は２記載の薄膜トランジスタアレイ。
  4. 前記ゲート電極、前記ソース電極及び前記ドレイン電極のうち少なくとも一つが印刷法で形成されていることを特徴とする請求項１乃至３の何れか一項記載の薄膜トランジスタアレイ。
  5. 請求項１乃至４の何れか一項記載の薄膜トランジスタアレイ、対向基板及び表示素子を有することを特徴とする表示装置。
  6. 請求項５記載の表示装置を表示媒体とする情報表示システム。
JP2007267845A 2007-10-15 2007-10-15 薄膜トランジスタアレイ、表示装置及び情報表示システム Expired - Fee Related JP5401778B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007267845A JP5401778B2 (ja) 2007-10-15 2007-10-15 薄膜トランジスタアレイ、表示装置及び情報表示システム
US12/246,134 US8779434B2 (en) 2007-10-15 2008-10-06 Thin film transistor array and displaying apparatus
EP20080253286 EP2051296A3 (en) 2007-10-15 2008-10-08 Thin film transistor array and display apparatus
TW097139215A TWI400538B (zh) 2007-10-15 2008-10-13 薄膜電晶體陣列及顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007267845A JP5401778B2 (ja) 2007-10-15 2007-10-15 薄膜トランジスタアレイ、表示装置及び情報表示システム

Publications (2)

Publication Number Publication Date
JP2009099666A JP2009099666A (ja) 2009-05-07
JP5401778B2 true JP5401778B2 (ja) 2014-01-29

Family

ID=40257027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267845A Expired - Fee Related JP5401778B2 (ja) 2007-10-15 2007-10-15 薄膜トランジスタアレイ、表示装置及び情報表示システム

Country Status (4)

Country Link
US (1) US8779434B2 (ja)
EP (1) EP2051296A3 (ja)
JP (1) JP5401778B2 (ja)
TW (1) TWI400538B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446982B2 (ja) * 2009-05-01 2014-03-19 株式会社リコー 画像表示パネル及び画像表示装置
JP5899606B2 (ja) * 2010-03-04 2016-04-06 株式会社リコー 積層構造体の製造方法
WO2011148664A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
JP5978577B2 (ja) 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233431A (ja) * 1990-02-09 1991-10-17 Hitachi Ltd 液晶ディスプレイパネル
JP3210437B2 (ja) * 1991-09-24 2001-09-17 株式会社東芝 液晶表示装置
DE4407043B4 (de) * 1993-03-04 2005-10-20 Samsung Electronics Co Ltd Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
JPH07325314A (ja) * 1994-05-31 1995-12-12 Sanyo Electric Co Ltd 液晶表示装置
JPH09260675A (ja) * 1996-03-26 1997-10-03 Sharp Corp 薄膜トランジスタおよび薄膜トランジスタ基板
JPH1187717A (ja) * 1997-09-04 1999-03-30 Hitachi Ltd 半導体装置とアクティブマトリックス基板および液晶表示装置
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
TW511147B (en) * 2000-06-12 2002-11-21 Nec Corp Pattern formation method and method of manufacturing display using it
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP2002311448A (ja) * 2001-02-06 2002-10-23 Advanced Display Inc 液晶表示装置及びその製造方法
GB0112561D0 (en) * 2001-05-23 2001-07-18 Koninl Philips Electronics Nv Active plate
KR100859508B1 (ko) 2001-12-07 2008-09-22 삼성전자주식회사 액정 표시 장치
GB0302485D0 (en) 2003-02-04 2003-03-05 Plastic Logic Ltd Pixel capacitors
TW583490B (en) 2003-03-31 2004-04-11 Au Optronics Corp Pixel structure and method of repairing the same
JP4100351B2 (ja) 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4729855B2 (ja) * 2004-03-15 2011-07-20 セイコーエプソン株式会社 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006303449A (ja) * 2005-04-21 2006-11-02 Samsung Sdi Co Ltd アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置
JP2006352083A (ja) * 2005-05-18 2006-12-28 Ricoh Co Ltd 有機薄膜トランジスタ及びアクティブマトリックス表示装置
JP2006337819A (ja) * 2005-06-03 2006-12-14 Canon Inc 表示装置およびその駆動方法
TWI287296B (en) * 2005-06-23 2007-09-21 Au Optronics Corp Active device matrix substrate and repair method of pixel unit thereof
US7524711B2 (en) * 2005-10-20 2009-04-28 Hannstar Display Corp. Method of manufacturing an image TFT array for an indirect X-ray sensor and structure thereof
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
US7965274B2 (en) * 2006-08-23 2011-06-21 Ricoh Company, Ltd. Display apparatus using electrophoretic element
JP2008066567A (ja) 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP5176414B2 (ja) * 2007-07-11 2013-04-03 株式会社リコー 有機トランジスタアレイ及び表示装置

Also Published As

Publication number Publication date
JP2009099666A (ja) 2009-05-07
TWI400538B (zh) 2013-07-01
EP2051296A3 (en) 2013-02-13
TW200923532A (en) 2009-06-01
US20090095958A1 (en) 2009-04-16
US8779434B2 (en) 2014-07-15
EP2051296A2 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
US9897865B2 (en) Array substrate, method of manufacturing the same, and liquid crystal display panel
US9151992B2 (en) Color filter substrate and liquid crystal display device including the same
US7151578B2 (en) Two-layered conductive film having transmitting and expanding electrical signal functions
US9075269B2 (en) Array substrate and liquid crystal display device including the same
US20090303423A1 (en) Liquid crystal display and a method for manufacturing the same
JP5401778B2 (ja) 薄膜トランジスタアレイ、表示装置及び情報表示システム
US9515096B2 (en) Thin film transistor array panel
US6567135B1 (en) Liquid crystal display device and method for fabricating the same
US7652745B2 (en) Liquid crystal display panel and a fabricating method thereof that are capable of forming an insulating film exposing a metal pattern without a photolithography process
US8614443B2 (en) Display apparatus and method of manufacturing the same
KR100493481B1 (ko) 도트 결함이 감소된 박막 트랜지스터 상의 색필터형 액정 디스플레이
JP2009047729A (ja) 液晶表示パネル
KR100324913B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR20130107647A (ko) 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
JP2011013450A (ja) 液晶表示装置及びその製造方法
JP5172177B2 (ja) 表示装置及び表示装置用基板の製造方法
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
WO2010079540A1 (ja) 液晶表示パネル
US8368865B2 (en) Display panel and method of manufacturing the same
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
TWI406070B (zh) 薄膜電晶體基板、顯示面板、顯示裝置及其製造方法
JP4824289B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101333609B1 (ko) 액정표시장치 및 그 제조 방법
WO2008032481A1 (fr) Appareil d'affichage à cristaux liquides

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R151 Written notification of patent or utility model registration

Ref document number: 5401778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees