JP2006303449A - アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置 - Google Patents

Abstract

【課題】アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置を提供する。
【解決手段】複数のデータラインと、複数のセレクトラインと、それぞれが前記データラインのうち一つに電気的に連結され、セレクトラインのうちの互いに隣接した二本のセレクトラインに電気的に連結された複数のピクセル回路と、を備え、前記各ピクセル回路は、ゲート電極が一本のセレクトラインと連結され、ソース／ドレーン電極のうちのいずれか一つがデータラインと連結された薄膜トランジスタと、第１の電極が前記ソース／ドレーン電極のうちの他の一つに連結され、第２の電極が前記ゲート電極が連結されたセレクトラインに隣接した他のセレクトラインに連結されたストレージキャパシタと、を備え、前記ピクセル回路のゲート電極と、隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であることを特徴とする。
【選択図】図２

Description

本発明は、アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置に係り、より詳しくは、シンプルでフレキシブルに具現されたアクティブマトリックス基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置に関する。

有機回路装置、例えば平板ディスプレイ用有機アクティブマトリックス回路装置は、最近次第にさらに重要になっている。ところで、これにあたって限界事項は、やはり製造コストに関する問題である。従って、低コスト製造工程に基づいたディスプレイを具現する必要がある。

特許文献１には、微細封止された電気泳動粒子をディスプレイ媒体に備え、有機ＴＦＴマトリックスを有するディスプレイが開示されている。

特許文献２には、パターニングされた膜を提供するためにリソグラフィ技術を使用し、インクジェットプリンティング技術を用いて区画化された領域に半導体物質を蒸着する技術が開示されている。

特許文献３には、疎水性の表面と親水性の表面とにインクジェットプリントされた半導体を限定する技術が開示されている。開示された方法によれば、疎水性基板領域や親水性基板領域にインクを限定させるため、表面をパターニングする段階が必要である。

こうした従来技術によれば、アクティブマトリックス回路構造は、各有機薄膜トランジスタ、ストレージキャパシタ及び各信号ライン（例、データライン及びセレクトライン）を限定できる多くの高価のパターニング段階を必要としてしまう。
ＷＯ９９／５３３７１号明細書 ＷＯ０３／０９８６９６号明細書 ＵＳ２００３／００５９９７５号明細書

本発明の技術的課題は、低コストでパターニング工程が少なく使用され、フレキシブルディスプレイに適したアクティブマトリックス回路構造を提供するところにある。

本発明の他の技術的課題は、より低コストに実現できるアクティブマトリックス回路構造の製造方法を提供するところにある。

前記技術的課題を達成するために本発明は、複数のデータラインと、複数のセレクトラインと、それぞれが前記データラインのうちの一つに電気的に連結され、前記セレクトラインのうちの互いに隣接した二本のセレクトラインに電気的に連結された複数のピクセル回路と、を備え、前記各ピクセル回路は、ゲート電極が一本のセレクトラインと連結され、ソース／ドレーン電極のうちのいずれか一つが前記データラインと連結された薄膜トランジスタと、第１の電極が前記ソース／ドレーン電極のうちの他の一つに連結され、第２の電極が前記ゲート電極が連結されたセレクトラインに隣接した他のセレクトラインに連結されたストレージキャパシタと、を備え、各ピクセル回路のゲート電極と、隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であるアクティブマトリックス回路基板を備えることを特徴とする。

本発明はまた、第１の基板上に、複数のデータライン、複数のピクセル回路のストレージキャパシタの複数の第１の電極、及び前記複数のピクセル回路の薄膜トランジスタの複数のソース及びドレーン電極を形成する段階と、前記各ソース電極と各ドレーン電極との間に半導体層を形成する段階と、前記ソース電極、ドレーン電極、前記半導体層及び第１の電極を覆うように絶縁膜を形成する段階と、前記絶縁膜上に、複数のセレクトライン、前記複数のピクセル回路のストレージキャパシタの複数の第２の電極、及び前記複数のピクセル回路の薄膜トランジスタの複数のゲート電極を形成する段階と、を含み、前記各ピクセル回路のゲート電極と、隣接した他のピクセル回路の第２の電極とが、導電性物質で形成される線状の同一構造物であるアクティブマトリックス回路基板の製造方法を提供する。

本発明はまた、複数のデータラインと、複数のセレクトラインと、それぞれが前記データラインのうちの一つに電気的に連結され、前記セレクトラインのうちの互いに隣接した二本のセレクトラインに電気的に連結された複数のピクセル回路と、前記各ピクセル回路に電気的に連結され、それぞれが第１のピクセル電極及び第２のピクセル電極を備える複数のディスプレイ素子と、を備え、前記各ピクセル回路は、ゲート電極が一本のセレクトラインと連結され、ソース／ドレーン電極のうちのいずれか一つが前記データラインと連結された薄膜トランジスタと、第１の電極が前記ソース／ドレーン電極のうちの他の一つに連結され、第２の電極が前記ゲート電極が連結されたセレクトラインに隣接した他のセレクトラインに連結されたストレージキャパシタと、を備え、前記各ピクセル回路のゲート電極と、隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であるアクティブマトリックスディスプレイ装置を提供する。

前述したような本発明によれば、次の通りの効果を得ることができる。

第一に、ゲート電極、キャパシタが集積されたセレクトラインによって高密度集積を成すことができる。

第二に、高性能有機薄膜トランジスタを成すことができるソース／ドレーンパターニングを単一マスキング段階により成すことができ、後続工程を減らすことができる。

第三に、パターニングのための複雑な工程が不要であり、単に一本の線（線状の構造物）にゲート電極、キャパシタの電極、セレクトラインを具現できる。

第四に、ロール対ロール工程が適用可能である。

第五に、簡単な工程によって、高い生産性を得ることができる。

第六に、ビアホールを不要にする。

第七に、コスト面で効果的なインクジェットプリンティング方法で有機半導体、有機絶縁膜、ゲート、キャパシタ、セレクトラインなどをパターニングできる。

以下、添付した図面に基づき本発明の好適な実施形態を詳細に説明する。

図１は、本発明によるアクティブマトリックスディスプレイ装置のピクセル回路構成を概略的に示した回路図であって、ｎ本のデータラインＤ［ｎ］と、ｍ本のセレクトラインＳ［ｍ］を有する。前記アクティブマトリックスディスプレイ装置のｘ番目列と、ｙ番目行のピクセルは図面符号Ｐ［ｘ−ｙ］で表示される。

図２は、図１に示されたｘ番目列と、ｙ番目行のピクセルＰ［ｘ−ｙ］の回路構成をより詳細に示したものである。前記ピクセルＰ［ｘ−ｙ］は、ピクセル回路を備えているが、このピクセル回路は、一つのデータラインＤ［ｘ］に電気的に連結されており、二つの互いに隣接したセレクトラインＳ［ｙ−１］、Ｓ［ｙ］に電気的に連結されている。

前記ピクセルＰ［ｘ−ｙ］のピクセル回路は、有機薄膜トランジスタ１１を備え、前記有機薄膜トランジスタ１１は、ソース電極１、ドレーン電極２、ゲート電極３、ソース電極１とドレーン電極２との間に配置された半導体層（図２では図示せず）及びゲート電極３と半導体層との間に配置された絶縁膜８（図２では図示せず）を備える。前記ピクセルＰ［ｘ−ｙ］のピクセル回路はまた、ストレージキャパシタ１０を備え、前記ストレージキャパシタ１０は第１の電極１４、第２の電極１５及び前記第１の電極１４と第２の電極１５との間に配置された絶縁膜８を備える。前記ピクセルＰ［ｘ−ｙ］はまた、前記ピクセル回路に電気的に連結されたディスプレイ素子１９をさらに備えるが、このディスプレイ素子１９は、第１のピクセル電極４及び第２のピクセル電極１３を備える。前記ディスプレイ素子１９は、機能層２１（図２では図示せず）を備えるが、もし前記ディスプレイ素子１９が電気泳動素子である場合、前記ディスプレイ素子１９は、第１のピクセル電極４と第２のピクセル電極１３との間に配置されて電界によって調節されるパーティクルを備えた機能層を備える。前記機能層２１は、それ以外にも電気発色（ｅｌｅｃｔｒｏｃｈｒｏｍｅ）機能層、又は液晶ディスプレイ機能層になることができる。

前記第２のピクセル電極１３は、コモン電圧Ｖｃｏｍに連結されている。前記有機薄膜トランジスタ１１のソース電極１は、ｘ番目列のデータラインＤ［ｘ］に連結されており、ゲート電極３は、ｙ番目行のセレクトラインＳ［ｙ］に連結されており、ドレーン電極２はストレージキャパシタ１０の第１の電極１４及びディスプレイ素子１９の第１のピクセル電極４に連結されている。また、ストレージキャパシタ１０の第２の電極１５は、ｙ−１番目行のセレクトライン（Ｓ［ｙ−１］）に連結されている。

こうした回路構成は、図３Ａで見ることができる断面構成に具現できる。ソース電極１、ドレーン電極２、第１のピクセル電極４及びストレージキャパシタ１０の第１の電極１４が第１の基板１８上に形成されている。半導体層７は、ソース電極１とドレーン電極２との間に配置される。絶縁膜８が前記全体構造を覆うように配置される。前記絶縁膜８上に、ゲート電極３、ストレージキャパシタ１０の第２の電極１５及びこの第２の電極１５と連結されたセレクトラインＳが配置され、バッファ層９が絶縁膜８、第２の電極１５及びセレクトラインＳを覆う。バッファ層９上には、機能層２１、第２のピクセル電極１３、及びキャリヤ基板として使用される第２の基板２２が順次に配置される。前記ディスプレイ素子１９によって反射された光は、観察者２０によって認知できる。

図３Ｂは、前記アクティブマトリックスディスプレイ装置を二つのパートに分けて示したものである。第１のピクセル電極４は、構成要素１〜８、１０〜１２、１４〜１５及び１８を備えるアクティブマトリックス回路基板３０の部分であり、第２のピクセル電極１３は構成要素９、１３、２１及び２２を備えるディスプレイ基板４０の部分である。

図３Ｂで見るように、本発明のアクティブマトリックスディスプレイ装置は二つの部分、すなわちアクティブマトリックス回路基板３０とディスプレイ基板４０とで備えられることができる。図３Ｂで、前記ディスプレイ基板４０は矢印で表示されたように、前記アクティブマトリックス回路基板３０にラミネートされ、これによりアクティブマトリックスディスプレイ装置を形成できる。図３Ｂで見るとき、前記バッファ層９は、ディスプレイ基板４０に形成されていると示されたが、必ずしもこれに限定されるものではなく、アクティブマトリックス回路基板３０に形成されていても良く、いずれに形成されていても良い。

その次に、本発明のアクティブマトリックスディスプレイ装置のアクティブマトリックス回路基板３０の製造段階を通じて本発明の特徴的構成をより詳細に説明する。

図４Ａ〜図７Ｂは、本発明のアクティブマトリックスディスプレイ装置のアクティブマトリックス回路基板３０の製造段階を順次に示したものである。

図４Ａは、前述した本発明のアクティブマトリックス回路基板３０の製造段階で、第１のピクセル電極４、ソース電極１、ドレーン電極２、ストレージキャパシタの第１の電極１４及びデータラインＤが第１の基板１８上に形成された状態を示す平面図であり、図４Ｂは、図４ＡのＩ−Ｉラインの断面を示したものである。前記ソース電極１及びドレーン電極２は、高機能ＴＦＴを具現するために相互交互（インターデジタル）に組み合っている。前記第１のピクセル電極４、ストレージキャパシタの第１の電極１４、ソース電極１及びドレーン電極２は、同一層であり、同時に形成され、同一な物質によって形成されてパターニングされうる。

図５Ａは、本発明のアクティブマトリックス回路基板３０の製造段階で、ソース電極１とドレーン電極２とが組み合わせた領域に半導体層７が形成された段階を概略的に示した平面図であり、図５Ｂは、図５ＡのＩＩ−ＩＩの断面図である。この次の段階であって、図６Ａ及び図６Ｂで見るように、絶縁膜８が全体アクティブマトリックス回路基板を覆う。

図７Ａは、本発明のアクティブマトリックス回路基板３０の製造段階で、ゲート電極３、セレクトラインＳ及びストレージキャパシタ１０の第２の電極１５が形成された段階を概略的に示した平面図であり、図７Ｂは図７ＡのＩＶ−ＩＶの断面図である。本発明によれば、ゲート電極３、セレクトラインＳ及びストレージキャパシタ１０の第２の電極１５が一本の線（線状の構造物）で形成され、好ましくは、一本の直線（直線状の構造物）に形成される。これにより、本発明のアクティブマトリックス回路基板３０が製造される。前記アクティブマトリックス回路基板３０は、別途の絶縁物にパッシベーションされることがある。前述したディスプレイ基板４０が前記パッシベーションされたアクティブマトリックス回路基板３０にラミネーティングされうる。こうしたアクティブマトリックス回路基板３０に基づいた本発明のアクティブマトリックスディスプレイ装置は、各セレクトラインＳに負の電圧（例、−２０Ｖ）が印加されることによって各ピクセルがアドレッシングされうる。これにより、前記有機薄膜トランジスタ１１は、ターンオンされれば、負のデータ電圧（例、−１５Ｖ）がストレージキャパシタ１０にチャージさせる。選択されていない列は、グラウンドにスイッチされている。前記ストレージキャパシタ１０は、一つのフレーム時間の間、ディスプレイ素子１９に供給される電圧を保存する。

本発明によれば、前記ゲート電極３、ストレージキャパシタ１０の第２の電極１５、及びセレクトラインＳ、例えばセレクトラインＳの少なくとも一部分が同一組成物によって一体に形成される。前記薄膜トランジスタ１１は、前記ストレージキャパシタ１０に直接的に隣接して設けられ、両素子は、一本の直線上に製造される。従って、こうした構造は、セレクトライン６とストレージキャパシタ１０とのために別途の面積を不要にするため、高密度の集積を示す。このように直線的なデザインと単一線上のスイッチング構造は、インクジェットプリンティング工程に最も適する。単に一本の直線がゲート電極、ストレージキャパシタの第２の電極、セレクトラインを形成できる。

前記第１の基板１８には、ガラスやプラスチック又は金属ホイルを使用できる。ソース／ドレーン電極１、２と第１のピクセル電極４とをパターニングする場合に、リソグラフィ法を使用できる。有機半導体層７は、低温工程、例えばインクジェットプリンティング方法で直接パターニングできる。絶縁膜８は、有機物で形成できるが、スピンコーティング又はインクジェットプリンティング方法によって形成できる。しかしながら、必ずしもこれに限定されず、スクリーンプリンティングや蒸着の方法を使用できる。

セレクトラインＳのパターニングは、インクジェット方法を使用する場合、後述するように、直線上にプリンティングすれば良いため、さらに効果的である。しかしながら、必ずしもこれに限定されず、スクリーンプリンティング、オフセットプリンティングやシャドウマスクを用いた直接蒸着の方法を使用できる。

選択的なパッシベーション又はバッファ層９の形成は、スピンコーティングによって行うことができる。

図８は、本発明のアクティブマトリックス回路基板３０の製造段階で、複数の第１のピクセル電極４と、複数のソース電極１と、複数のドレーン電極２と、複数の第１の電極１４と、複数のデータラインＤとが形成された四つの隣接したピクセルを示した平面図である。図９及び図１０は、図８の段階以後、半導体層７、絶縁膜８及びデータラインＤ［ｙ］がさらに形成された状態を示す相異なる実施形態の平面図である。

図９及び図１０で見るように、直線上に形成されているピクセルＰ［ｘ−ｙ］のセレクトラインＳ［ｙ］は、ピクセルＰ［ｘ−ｙ］のゲート電極３になることと同時に、隣接したピクセルであるピクセルＰ［ｘ−（ｙ＋１）］のストレージキャパシタの第２の電極１５になる。

一方、前記絶縁膜８は、図９で見るように、ピクセル全体を全て覆うように形成されても良いが、図１０で見るように、セレクトラインＳ［ｙ］に沿って直線上に形成されても良い。この場合、図３Ａの断面構造で見るとき、ディスプレイ素子１９の第１のピクセル電極４と第２のピクセル電極１３との間の距離が近くなって、より高い電界を形成できる。この場合、より低い電圧でもピクセルをコントロールすることができる。こうした効果は、図３Ａでバッファ層９をセレクトラインＳ［ｙ］に沿って直線上に形成する場合にも同一である。

本発明は、添付した図面に示された一実施形態を説明したが、これは例示的なものに過ぎず、当業者であれば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によってのみ決められるものである。

本発明は、携帯機器を始めとした各種電子装置のディスプレイ機器として使用されうる。

本発明によるアクティブマトリックスディスプレイ装置のピクセル回路構成を概略的に示した回路図である。 図１に示されたｘ番目の列と、ｙ番目の行のピクセルの回路構成をより詳細に示した回路図である。 本発明によるアクティブマトリックスディスプレイ装置の断面図である。 本発明によるアクティブマトリックスディスプレイ装置の断面図である。 本発明の好適な一実施形態によるアクティブマトリックス回路基板の製造段階で、第１のピクセル電極、ソース電極、ドレーン電極、ストレージキャパシタの第１の電極及びデータラインが形成された段階を示した平面図である。 図４ＡのＩ−Ｉの断面図である。 本発明の好適な一実施形態によるアクティブマトリックス回路基板の製造段階で、半導体層が形成された段階を示した平面図である。 図５ＡのＩＩ−ＩＩの断面図である。 本発明の好適な一実施形態によるアクティブマトリックス回路基板の製造段階で、絶縁膜が形成された段階を示した平面図である。 図６ＡのＩＶ−ＩＶの断面図である。 本発明の好適な一実施形態によるアクティブマトリックス回路基板の製造段階で、ゲート電極、セレクトライン及びストレージキャパシタの第２の電極が形成された段階を概略的に示した平面図である。 図７ＡのＤ−Ｄ´の断面図である。 本発明のアクティブマトリックス回路基板の製造段階で、複数の第１のピクセル電極と、複数のソース電極と、複数のドレーン電極と、複数の第１の電極と、複数のデータラインとが形成された四つの隣接したピクセルを示した平面図である。 本発明のアクティブマトリックス回路基板の製造段階で、半導体層、絶縁膜、複数の第２の電極、複数のセレクトライン、及び複数のゲートラインが形成された四つの隣接したピクセルを示した平面図である。 本発明のアクティブマトリックス回路基板の製造段階で、絶縁膜をパターニングした段階を概略的に示した平面図である。

符号の説明

１ ソース電極
２ ドレーン電極
３ ゲート電極
４ 第１のピクセル電極
８ 絶縁膜
１０ キャパシタ
１１ 有機薄膜トランジスタ
１３ 第２のピクセル電極
１４ 第１の電極
１５ 第２の電極
１９ ディスプレイ素子
２０ 観察者
２１ 機能層
２２ 第２の基板
Ｓ セレクトライン

Claims (30)

1. 複数のデータラインと、
   複数のセレクトラインと、
   それぞれが前記データラインのうちの一つに電気的に連結され、前記セレクトラインのうちの互いに隣接した二本のセレクトラインに電気的に連結された複数のピクセル回路と、を備え、
   前記各ピクセル回路は、
   ゲート電極が一本のセレクトラインと連結され、ソース／ドレーン電極のうちのいずれか一つが前記データラインと連結された薄膜トランジスタと、
   第１の電極は、前記ソース／ドレーン電極のうちの他の一つに連結され、第２の電極は、前記ゲート電極が連結されたセレクトラインに隣接した他のセレクトラインに連結されたストレージキャパシタと、を備え、
   前記各ピクセル回路のゲート電極と、隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であることを特徴とするアクティブマトリックス回路基板。
2. 前記各ピクセル回路のゲート電極と、前記隣接した他のピクセル回路の第２の電極とが、直線状の同一構造物であることを特徴とする請求項１に記載のアクティブマトリックス回路基板。
3. 前記各ピクセル回路のゲート電極および前記ゲート電極に連結されたセレクトラインと、前記隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であることを特徴とする請求項１に記載のアクティブマトリックス回路基板。
4. 前記各ピクセル回路のゲート電極および前記ゲート電極に連結されたセレクトラインと、前記隣接した他のピクセル回路の第２の電極とが、直線状の同一構造物であることを特徴とする請求項３に記載のアクティブマトリックス回路基板。
5. 前記各ピクセル回路のゲート電極及び前記ピクセル回路の薄膜トランジスタに重畳されるセレクトラインの部分と、前記隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であることを特徴とする請求項１に記載のアクティブマトリックス回路基板。
6. 前記各ピクセル回路のゲート電極及び前記ピクセル回路の薄膜トランジスタに重畳されるセレクトラインの部分と、前記隣接した他のピクセル回路の第２の電極とが、直線状の同一構造物であることを特徴とする請求項５に記載のアクティブマトリックス回路基板。
7. 前記ソース電極と前記ドレーン電極は、インターデジタルに組み合っていることを特徴とする請求項１乃至６のうちのいずれか一つの項に記載のアクティブマトリックス回路基板。
8. 前記各ピクセル回路の薄膜トランジスタと、前記隣接した他のピクセル回路のストレージキャパシタは、互いに隣接して設けられることを特徴とする請求項１乃至６のうちのいずれか一つの項に記載のアクティブマトリックス回路基板。
9. 前記各ピクセル回路のセレクトラインは、前記隣接した他のピクセル回路のストレージキャパシタの第２の電極を形成することを特徴とする請求項１乃至６のうちのいずれか一つの項に記載のアクティブマトリックス回路基板。
10. 前記薄膜トランジスタは、有機薄膜トランジスタであることを特徴とする請求項１乃至６のうちのいずれか一つの項に記載のアクティブマトリックス回路基板。
11. 第１の基板上に、複数のデータライン、複数のピクセル回路のストレージキャパシタの複数の第１の電極、及び前記複数のピクセル回路の薄膜トランジスタの複数のソース及びドレーン電極を形成する段階と、
    前記各ソース電極と各ドレーン電極との間に半導体層を形成する段階と、
    前記ソース電極、ドレーン電極、前記半導体層及び第１の電極を覆うように絶縁膜を形成する段階と、
    前記絶縁膜上に、複数のセレクトライン、前記複数のピクセル回路のストレージキャパシタの複数の第２の電極、及び前記複数のピクセル回路の薄膜トランジスタの複数のゲート電極を形成する段階と、を含み、
    前記各ピクセル回路のゲート電極と、隣接した他のピクセル回路の第２の電極とが、導電性物質で形成される線状の同一構造物であることを特徴とするアクティブマトリックス回路基板の製造方法。
12. 前記各ピクセル回路のゲート電極と、前記隣接した他のピクセル回路の第２の電極とが、導電性物質で形成される直線状の同一構造物であることを特徴とする請求項１１に記載のアクティブマトリックス回路基板の製造方法。
13. 前記各ピクセル回路のゲート電極と、前記隣接した他のピクセル回路の第２の電極は、インクジェットプリンティング、スクリーンプリンティング、オフセットプリンティング又はシャドウマスクを通じた蒸着によって形成されることを特徴とする請求項１１又は１２に記載のアクティブマトリックス回路基板の製造方法。
14. 前記各ピクセル回路のゲート電極と、前記ゲート電極に連結されたセレクトラインと、前記隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であることを特徴とする請求項１１に記載のアクティブマトリックス回路基板の製造方法。
15. 前記各ピクセル回路のゲート電極と、前記ゲート電極に連結されたセレクトラインと、前記隣接した他のピクセル回路の第２の電極とが、直線状の同一構造物であることを特徴とする請求項１４に記載のアクティブマトリックス回路基板の製造方法。
16. 前記各ピクセル回路のゲート電極と、前記ゲート電極に連結されたセレクトラインと、前記隣接した他のピクセル回路の第２の電極は、インクジェットプリンティング、スクリーンプリンティング、オフセットプリンティング又はシャドウマスクを通じた蒸着によって形成されることを特徴とする請求項１４又は１５に記載のアクティブマトリックス回路基板の製造方法。
17. 前記各ピクセル回路の薄膜トランジスタと重畳されるセレクトラインの部分と、前記隣接した他のピクセル回路の第２の電極とが、直線状の同一構造物であることを特徴とする請求項１１に記載のアクティブマトリックス回路基板の製造方法。
18. 前記各ピクセル回路の薄膜トランジスタと重畳されるセレクトラインの部分と、前記隣接した他のピクセル回路の第２の電極とが、直線状の同一構造物であることを特徴とする請求項１８に記載のアクティブマトリックス回路基板の製造方法。
19. 前記各ピクセル回路の薄膜トランジスタと重畳されるセレクトラインの部分と、前記隣接した他のピクセル回路の第２の電極は、インクジェットプリンティング、スクリーンプリンティング、オフセットプリンティング又はシャドウマスクを通じた蒸着によって形成されることを特徴とする請求項１７又は１８に記載のアクティブマトリックス回路基板の製造方法。
20. 前記絶縁膜は、インクジェットプリンティング、スクリーンプリンティング、オフセットプリンティング又はシャドウマスクを通じた蒸着によって直線上にパターニングされて形成されることを特徴とする請求項１１、１２、１４、１５、１７及び１８のうちのいずれか一つの項に記載のアクティブマトリックス回路基板の製造方法。
21. 複数のデータラインと、
    複数のセレクトラインと、
    それぞれが前記データラインのうちの一つに電気的に連結され、前記セレクトラインのうちの互いに隣接した二本のセレクトラインに電気的に連結された複数のピクセル回路と、
    前記各ピクセル回路に電気的に連結され、それぞれが第１のピクセル電極及び第２のピクセル電極を備える複数のディスプレイ素子と、を備え、
    前記各ピクセル回路は、
    ゲート電極が一本のセレクトラインと連結され、ソース／ドレーン電極のうちのいずれか一つが前記データラインと連結された薄膜トランジスタと、
    第１の電極は、前記ソース／ドレーン電極のうちの他の一つに連結され、第２の電極は、前記ゲート電極が連結されたセレクトラインに隣接した他のセレクトラインに連結されたストレージキャパシタと、を備え、
    前記各ピクセル回路のゲート電極と、隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であることを特徴とするアクティブマトリックスディスプレイ装置。
22. 前記各ピクセル回路のゲート電極と、前記隣接した他のピクセル回路の第２の電極とが、直線状の同一構造物であることを特徴とする請求項２１に記載のアクティブマトリックスディスプレイ装置。
23. 前記各ピクセル回路のゲート電極および前記ゲート電極に連結されたセレクトラインと、前記隣接した他のピクセル回路の第２の電極とが、線状の同一構造物であることを特徴とする請求項２１に記載のアクティブマトリックスディスプレイ装置。
24. 前記各ピクセル回路のゲート電極および前記ゲート電極に連結されたセレクトラインと、前記隣接した他のピクセル回路の第２の電極とが、直線状の同一構造物であることを特徴とする請求項２３に記載のアクティブマトリックスディスプレイ装置。
25. 前記各ピクセル回路のゲート電極及び前記ピクセル回路の薄膜トランジスタに重畳されるセレクトラインの部分と、前記隣接した他のピクセル回路の第２の電極及び前記隣接した他のピクセル回路の第１のピクセル電極とが、線状の同一構造物であることを特徴とする請求項２１に記載のアクティブマトリックスディスプレイ装置。
26. 前記各ピクセル回路のゲート電極及び前記ピクセル回路の薄膜トランジスタに重畳されるセレクトラインの部分と、前記隣接した他のピクセル回路の第２の電極及び前記隣接した他のピクセル回路の第１のピクセル電極とが、直線状の同一構造物であることを特徴とする請求項２５に記載のアクティブマトリックスディスプレイ装置。
27. 前記ソース電極と前記ドレーン電極は、インターデジタルに組み合っていることを特徴とする請求項２１乃至２６のうちのいずれか一つの項に記載のアクティブマトリックスディスプレイ装置。
28. 前記各ピクセル回路の薄膜トランジスタと、前記隣接した他のピクセル回路のストレージキャパシタは互いに隣接して設けられることを特徴とする請求項２１乃至２６のうちのいずれか一つの項に記載のアクティブマトリックスディスプレイ装置。
29. 前記ディスプレイ素子は、電気発色ディスプレイ素子、電気泳動ディスプレイ素子又は液晶ディスプレイ素子であることを特徴とする請求項２１乃至２６のうちのいずれか一つの項に記載のアクティブマトリックスディスプレイ装置。
30. 前記薄膜トランジスタは、有機薄膜トランジスタであることを特徴とする請求項２１乃至２６のうちのいずれか一つの項に記載のアクティブマトリックスディスプレイ装置。

Images