JPH08179362A

JPH08179362A - 薄膜トランジスタアレイ基板

Info

Publication number: JPH08179362A
Application number: JP31982694A
Authority: JP
Inventors: Naoki Nakagawa; 直紀中川; Hirokazu Sakamoto; 弘和阪本
Original assignee: Asahi Glass Co Ltd; Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp; AGC Inc
Priority date: 1994-12-22
Filing date: 1994-12-22
Publication date: 1996-07-12

Abstract

(57)【要約】【目的】ゲート電極線と透明保持容量電極とのコンタ
クトの熱履歴による接触抵抗の増大を防止するととも
に、画素電極などのパターニング工程などでの低抵抗ゲ
ート配線の腐蝕による断線を防止したＴＦＴアレイ基板
を提供する。【構成】絶縁基板１上にゲート電極線３、ソース電極
線１０、電極線の交差部に設けられたＴＦＴ、該ＴＦＴ
のドレイン電極１１に接続された画素電極５、および透
明導電膜からなり前記ゲート電極線と電気的に接続され
る保持容量電極２と保持容量絶縁膜１３とを有するマト
リックス型表示装置用のＴＦＴアレイ基板であって、前
記ゲート電極線は少なくとも低抵抗材料からなる第１ゲ
ート電極線３ａと高融点金属材料からなる第２ゲート電
極線３ｂとを有し、第１ゲート電極線の表面は第２ゲー
ト電極線により完全に被覆され、かつ、前記ゲート電極
線と保持容量電極との接触部は第２ゲート電極線の材料
により接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリックス型表示装
置に用いられる、薄膜トランジスタアレイ基板に関する
ものである。

【０００２】

【従来の技術】マトリックス型表示装置は、通常、薄膜
トランジスタ（以下、ＴＦＴという）などが設けられた
薄膜トランジスタアレイ基板（以下、ＴＦＴアレイ基板
ともいう）とカラーフィルターなどが設けられた対向基
板の２枚の基板のあいだに液晶などの表示材料が挟持さ
れ、この表示材料に選択的に電圧が印加されるように構
成されている。前記ＴＦＴアレイ基板には、マトリック
ス状に配列された透明性導電膜からなる画素電極が設け
られ、これらの画素電極ごとに選択的に電圧を印加する
ためのＴＦＴなどのスイッチング素子および電荷を保持
し、かつ、前記ＴＦＴの寄生容量による信号レベルの変
動を低減するための電荷保持容量が設けられている。従
来、この種の装置としては、図７〜９に示すものがあ
る。図７は、従来のマトリックス型表示装置の画素部分
の平面図、図８は図７のＡ−Ａ線断面図、図９はＴＦＴ
アクティブマトリックス型の液晶表示装置（以下、ＬＣ
Ｄという）の画素の等価回路を示す図である。

【０００３】図７および図８において、１は透明の絶縁
基板、２はゲート電極線と接続される保持容量電極、３
ａは第１ゲート電極線、３ｂは第２ゲート電極線、５は
画素電極、６はゲート絶縁膜、７はノンドープアモリフ
ァスシリコンからなる活性層、８はチャネル保護膜、９
はリンドープアモルファスシリコンからなるコンタクト
層、１０はソース電極線、１１はドレイン電極、１２は
パッシベーション膜、１３は保持容量絶縁膜、１４は保
持容量電極２とゲート電極線３（３ａ、３ｂ）を接続す
るコンタクトホール、１５は画素電極５とドレイン電極
１１を接続するコンタクトホールである。

【０００４】ＬＣＤの各画素は各電極や配線間に図９に
示されるような等価回路図で表わされる容量が形成され
ている。図９において、Ｃ₁、Ｃ₈はゲート電極線３とソ
ース電極線１０とのあいだの容量、Ｃ₂、Ｃ₉はＴＦＴの
ドレイン・ソース間、Ｃ₃、Ｃ₁₀はＴＦＴのゲート・ド
レイン間、Ｃ₄、Ｃ₁₁はＴＦＴのドレイン・ソース間の
各容量を、Ｃ₅、Ｃ₁₂はＴＦＴのドレインと次段のソー
ス電極線１０とのあいだの容量、Ｃ₆、Ｃ₁₃は液晶層に
よる容量、Ｃ₇、Ｃ₁₄は保持容量をそれぞれ示す。この
ＬＣＤのｎ番目のゲート電極線に寄生する総容量Ｃｇｎ
は、

【０００５】

【数１】

【０００６】で表わされる。すなわち、各画素のゲート
電極線３に寄生する容量は次段の画素の容量の影響を受
け、順次ゲート電極線３の容量が増大する。その結果、
ゲート信号の遅延が生じ、表示ムラになるため、ゲート
電極線３の低抵抗化が必要となり、ゲート電極線３をＡ
ｌなどの比抵抗の小さな金属材料あるいは、前記低抵抗
金属とＴａ、Ｃｒの高融点金属との２層膜で形成してい
る。

【０００７】つぎに、従来のＴＦＴアレイ基板の形成方
法について説明する。まず、透明導電膜からなる保持容
量電極２を形成し、保持容量絶縁膜１３を形成したの
ち、保持容量絶縁膜１３をドライエッチングなどでエッ
チングすることにより、保持容量電極２上にゲート電極
線３との接続のためのコンタクトホール１４を形成す
る。そののち、低抵抗金属材料であるＡｌなどを成膜
し、フォトリソグラフィーおよびエッチングにより、前
記コンタクトホール１４を覆うように第１ゲート電極線
３ａを形成する。そののち、Ｔａ、Ｃｒなどの高融点金
属材料からなる第２ゲート電極線３ｂを形成する。つぎ
に、画素電極５を前記保持容量電極２と一部が重畳する
ように形成し、ゲート絶縁膜６、活性層７とするノンド
ープ半導体層、およびチャネル保護膜８を成膜する。そ
して、チャネル保護膜８をアイランド状にフォトリソグ
ラフィーおよびエッチングによりパターニングする。つ
ぎに、オーミックコンタクト層９であるリンドープ半導
体層を成膜し、画素電極５とドレイン電極１１を接続す
るためのコンタクトホール１５を形成する。さらに、ソ
ース電極線１０およびドレイン電極１１をＡｌなどの金
属膜で形成し、チャネル部分のリンドープ半導体層を除
去する。最後に保護膜１２を形成してＴＦＴアレイ基板
を作製する。

【０００８】

【発明が解決しようとする課題】従来のＴＦＴアレイ基
板は、ゲート信号の遅延による面内均一性の低下を低減
するために、ゲート電極線をＡｌなど低抵抗金属材料か
らなる第１ゲート電極線とＣｒなどの高融点金属材料か
らなる第２ゲート電極線とにより２層化して形成される
が、Ａｌなどからなる第１ゲート電極線と透明保持容量
電極とのコンタクトがゲート絶縁膜やアモルファスシリ
コンなどの成膜工程（２００℃程度）の熱履歴により劣
化し、図１０に示すような大きなコンタクト抵抗を生
じ、見かけ上の保持容量が変化するという問題がある。
なお、図１０は前記熱履歴後の電圧−電流特性を示す図
で、Ａ１がＡｌ単層のばあい、ＣｒがＣｒ単層のばあい
を示し、横軸が印加電圧、縦軸がそのときの電流値を示
す。

【０００９】また、透明導電膜からなる画素電極のパタ
ーニング時に、コンタクトホール部分１４のカバレッジ
不良のために、保持容量電極あるいは第１ゲート電極線
に腐蝕が発生し、ゲート電極線に断線が生じるという問
題がある。

【００１０】本発明は、前記のような従来の問題を解決
するためになされたもので、透明性導電膜の保持容量電
極とゲート電極線とのコンタクトの劣化がなく、しか
も、画素電極形成工程などのパターニングによるゲート
電極線の断線の発生のない低抵抗ゲート電極線を有する
ＴＦＴアレイ基板を実現することを目的とするものであ
る。

【００１１】

【課題を解決するための手段】本発明のＴＦＴアレイ基
板は、透明の絶縁基板上に並設された複数のゲート電極
線、該ゲート電極線に交差する複数のソース電極線、該
２つの電極線の交差部に設けられた薄膜トランジスタ、
該薄膜トランジスタのドレイン電極に接続された透明導
電膜からなる画素電極、および透明導電膜からなり前記
ゲート電極線と電気的に接続される保持容量電極と少な
くとも前記画素電極の一部とのあいだに挟持される保持
容量絶縁膜と該画素電極の一部とからなる保持容量を有
するマトリックス型表示装置用の薄膜トランジスタアレ
イ基板であって、前記ゲート電極線は少なくとも低抵抗
材料からなる第１ゲート電極線と高融点金属材料からな
る第２ゲート電極線とを有し、第１ゲート電極線の表面
は第２ゲート電極線により完全に被覆され、かつ、前記
ゲート電極線と保持容量電極との接触部は第２ゲート電
極線の材料により接続されている。

【００１２】前記透明の絶縁基板上に透明導電膜からな
る保持容量電極が設けられ、該保持容量電極上に前記保
持容量絶縁膜が設けられ、該保持容量絶縁膜上の一部に
前記第１ゲート電極線を覆って第２ゲート電極線が設け
られ、前記保持容量絶縁膜に設けられたコンタクトホー
ルに前記第２ゲート電極線の材料が被膜されることによ
り前記ゲート電極線と前記保持容量電極とが接続される
ことによって前記構成を達成できる。

【００１３】前記構成はまた、前記透明の絶縁基板上に
前記第２ゲート電極線が前記第１ゲート電極線を覆うよ
うに設けられ、前記保持容量電極が該第２ゲート電極線
上に設けられることにより前記ゲート電極線と前記保持
容量電極とが接続されてもよい。

【００１４】前記保持容量電極上に該保持容量電極を覆
うように前記保持容量絶縁膜が設けられ、かつ、該保持
容量絶縁膜が前記薄膜トランジスタのゲート電極上を除
いた全面に設けられてることが、ゲート電極線の一層の
保護の点から好ましい。

【００１５】前記薄膜トランジスタのゲート電極が前記
第２ゲート電極線と同じ材料で形成され、該薄膜トラン
ジスタのゲート絶縁膜と同一層で前記保持容量電極表面
がさらに覆われていることが、成膜工程削減の点から好
ましい。

【００１６】

【作用】本発明のＴＦＴアレイ基板によれば、エッチン
グ液などに腐蝕され易いＡｌなどの低抵抗金属からなる
第１ゲート電極線がＣｒ、Ｍｏなどのエッチング液など
に腐蝕されにくく、かつ、耐熱性のある高融点金属から
なる第２ゲート電極線により完全に覆われているため、
画素電極などのパターニングの際に腐蝕して断線が生じ
ることがなくなる。さらに本発明のＴＦＴアレイ基板に
よれば、保持容量電極との電気的接続のためのコンタク
トを第２ゲート電極線の金属材料により行っているた
め、ゲート絶縁膜や半導体層などの成膜時における熱履
歴によっても劣化することがなく、低い接触抵抗を維持
することができる。

【００１７】また、請求項２記載の発明によれば、透明
の絶縁基板上に保持容量電極がゲート電極線により下層
に形成される構造のＴＦＴアレイ基板において、第１ゲ
ート電極線が第２ゲート電極線により完全に覆われ、か
つ、保持容量電極とのコンタクトは保持容量絶縁膜に設
けられたコンタクトホールを介して第２ゲート電極線の
材料によりなされるため、第１ゲート電極線と保持容量
電極線との接触はなく、前述の作用を呈する。

【００１８】さらに、請求項３記載の発明によれば、透
明の絶縁基板上にゲート電極線が保持容量電極より下層
に形成される構造のＴＦＴアレイ基板において、絶縁基
板上に設けられた第１ゲート電極線を完全に覆って第２
ゲート電極線が設けられ、さらに第２ゲート電極線の上
に保持容量電極が設けられているため、第１ゲート電極
線が露出することはなく保持容量電極との接触は第２ゲ
ート電極線のみで行われ、前述の作用を呈する。

【００１９】請求項４記載の発明のよれば、保持容量電
極および第２ゲート電極線の表面が保持容量絶縁膜によ
り覆われているため、一層パターニングの際のエッチン
グに対してゲート電極線が保護され、第２ゲート電極線
にピンホールがあっても完全に腐蝕を防止することがで
き、信頼性が向上する。

【００２０】さらに請求項５記載の発明によれば、ＴＦ
Ｔのゲート絶縁膜と保持容量の保持容量絶縁膜とが同一
層で形成され、第２ゲート電極線上が完全に覆われるた
め、第２ゲート電極線にピンホールがあっても少ない工
程で完全に腐蝕を防止することができ、信頼性が向上す
る。

【００２１】

【実施例】つぎに図面を参照しながら本発明のＴＦＴア
レイ基板について説明する。図１〜２は本発明のＴＦＴ
アレイ基板の実施例１の一画素部分の平面説明図および
そのＡ−Ａ線断面説明図、図３〜４は同じく実施例２の
同様の図、図５〜６は同じく実施例３の同様の図であ
る。

【００２２】本発明のＴＦＴアレイ基板は、透明の絶縁
基板１上に並設された複数のゲート電極線３（３ａ、３
ｂ）、該ゲート電極線３に交差する複数のソース電極線
１０、該２つの電極線の交差部に設けられたＴＦＴ、該
ＴＦＴのドレイン電極１１に接続された透明導電膜から
なる画素電極５、および透明導電膜からなり前記ゲート
電極線３と電気的に接続される保持容量電極２と少なく
とも前記画素電極５の一部とのあいだに挟持される保持
容量絶縁膜１３と該画素電極５の一部とからなる保持容
量を有するマトリックス型表示装置用のＴＦＴアレイ基
板であって、前記ゲート電極線３は少なくとも低抵抗材
料からなる第１ゲート電極線３ａと高融点金属材料から
なる第２ゲート電極線３ｂとを有し、第１ゲート電極線
３ａの表面は第２ゲート電極線３ｂにより完全に被覆さ
れ、かつ、前記ゲート電極線３と保持容量電極２との接
触部は第２ゲート電極線３ｂの材料により接続されるこ
とにより構成されている。すなわち、本発明では、ゲー
ト電極線をＡｌ、Ｃｕ、Ａｇなどの低抵抗金属材料から
なる第１ゲート電極３ａと耐熱性やエッチング時の耐薬
品性のあるＣｒ、Ｍｏ、Ｔａ、Ｗ、Ｔｉ、Ｎｉ−Ｃｒな
どの高融点金属材料からなる第２ゲート電極線３ｂの少
なくとも２層から構成し、薬品などに腐蝕し易い第１ゲ
ート電極線３ａを第２ゲート電極線３ｂにより完全に被
覆し、低抵抗特性とともに耐薬品性を確保し、保持容量
電極２とのコンタクトは第２ゲート電極線３ｂの耐熱性
のある金属材料のみで行うことによりゲート絶縁膜６や
活性層７の成膜時の熱サイクルに対しても小さい接触抵
抗を維持することができるようにしたものである。

【００２３】この構成は保持容量電極２がゲート電極線
３より下層に形成される実施例１の構造のばあいには、
透明の絶縁基板１上に設けられたＩＴＯ（酸化インジウ
ムスズ）、酸化スズ、酸化インジウムなどの透明導電電
膜からなる保持容量電極２とチッ化シリコン、酸化シリ
コン、酸化タンタル、酸化アルミニウムなどからなる保
持容量絶縁膜１３を形成したのち、第１ゲート電極線３
ａを成膜し、パターニングして形成し、そののち保持容
量絶縁膜１３にコンタクト孔１４を設け、第２ゲート電
極線３ｂの金属材料を成膜し、第１ゲート電極線３ａお
よびコンタクト孔１４が被膜されるようにパターニング
することによりえられる。

【００２４】また、ゲート電極線３が保持容量電極２よ
り下層に形成される実施例２または３の構造のばあいに
は、透明の絶縁基板１上に第１ゲート電極線３ａ、第２
ゲート電極線３ｂをそれぞれ順次成膜およびパターニン
グすることにより形成し、ついで保持容量電極２を成膜
して第２ゲート電極線３ｂとのコンタクト部を被覆する
ようにパターニングすることにより前述の本発明の構成
がえられる。

【００２５】さらに第２ゲート電極線３ｂ上を絶縁膜で
被覆することにより第２ゲート電極線３ｂにピンホール
などがあっても完全に腐蝕などから保護することができ
るが、この絶縁膜による保護は実施例２に示される保持
容量絶縁膜１３で保護されたり、実施例３に示されるゲ
ート絶縁膜６により保護される。

【００２６】つぎに具体的な実施例でさらに詳細に説明
する。

【００２７】［実施例１］まず、図１〜２に示されるよ
うに、透明絶縁性基板１上に透明導電膜からなる保持容
量電極２を形成する。つぎに保持容量絶縁膜１３とな
る、たとえばチッ化シリコンをプラズマＣＶＤ法などで
成膜する。さらに、Ａｌなどからなる第１ゲート電極線
３ａをスパッタ法などで成膜したのち、まず第１ゲート
電極線３ａをパターニングし、そののち、保持容量絶縁
膜１３にコンタクトホール１４を形成する。そして、Ｃ
ｒなどからなる第２ゲート電極線３ｂを第１ゲート電極
線３ａおよびコンタクトホール１４を完全に覆うように
形成する。さらに、保持容量電極２と同様の透明導電膜
からなる画素電極５を形成し、ゲート絶縁膜６となる、
たとえばチッ化シリコン、および活性層７である、たと
えばノンドープアモルファスシリコン（ｉ−ａ−Ｓｉ）
およびたとえばチッ化シリコンなどからなるチャネル保
護膜８を連続成膜し、チャネル保護膜８をパターニング
する。さらに、たとえばリンドープアモルファスシリコ
ン（ｎ⁺−ａ−Ｓｉ）などからなるコンタクト層９を形
成する。ついでコンタクト層９およびゲート絶縁膜６を
ドライエッチングなどにより連続してエッチングし、画
素電極５上にコンタクトホール１５を形成する。さら
に、ソース電極線１０およびドレイン電極１１を形成す
るためのＣｒおよびＡｌを成膜し、パターニングし、前
記ソース電極線１０およびドレイン電極１１をマスクと
して、画素およびチャネル上の不要なノンドープアモル
ファスシリコン層およびリンドープアモルファスシリコ
ン層をドライエッチングなどで除去する。最後にチッ化
シリコンなどの保護膜１２を形成し、ＴＦＴアレイ基板
が完成する。

【００２８】本実施例によれば、保持容量電極とゲート
電極線とのコンタクト部の熱劣化がなく、しかも第１ゲ
ート電極線の形成時には、保持容量電極はすべて保持容
量絶縁膜で覆われているので、Ａｌのエッチング時の腐
食を防止することができる。

【００２９】［実施例２］つぎに、本発明のＴＦＴアレ
イ基板の第２の実施例を図３および図４を参照しながら
説明する。

【００３０】まず、透明な絶縁基板１上にＡｌなどから
なる第１ゲート電極線３ａをスパッタ法などで成膜した
のち、パターニングし、ついで、Ｃｒなどからなる第２
ゲート電極線３ｂを第１ゲート電極線３ａの配線部分を
完全に覆うように形成する。そののち、透明導電膜から
なる保持容量電極２をゲート電極線３とのコンタクト部
で前記第１ゲート電極線３ａおよび第２ゲート電極線３
ｂの配線部分を完全に覆うように形成する。つぎに保持
容量絶縁膜１２となるたとえばチッ化シリコンをプラズ
マＣＶＤ法などで０．１〜０．５μｍの厚さに成膜し、
ＴＦＴのオン電流の減少を防ぐためゲート電極４上の保
持容量絶縁膜１３を除去する。さらに、透明導電膜から
なる画素電極５を形成し、ゲート絶縁膜６となるたとえ
ばチッ化シリコンおよび活性層７であるたとえばノンド
ープアモルファスシリコン（ｉ−ａ−Ｓｉ）層およびた
とえばチッ化シリコンからなるチャネル保護膜８を連続
成膜し、チャネル保護膜８をパターニングする。さら
に、たとえばリンドープアモルファスシリコン（ｎ⁺−
ａ−Ｓｉ）からなるコンタクト層９を形成し、画素電極
５上にコンタクトホール１５を形成するため、ノンドー
プアモルファスシリコンからなる活性層７およびリンド
ープアモルファスシリコン（ｎ⁺−ａ−Ｓｉ）からなる
コンタクト層９およびゲート絶縁膜６をドライエッチン
グなどにより連続でエッチングする。さらに、ソース電
極線１０およびドレイン電極１１を形成するためのＣｒ
およびＡｌを成膜し、ついでパターニングし、前記ソー
ス電極線１０およびドレイン電極１１をマスクとして、
画素およびチャネル上の不要なノンドープアモルファス
シリコン層およびリンドープアモルファスシリコン層を
ドライエッチングなどで除去する。最後にチッ化シリコ
ンなどの保護膜１２を形成し、ＴＦＴアレイ基板が完成
する。

【００３１】本実施例によれば、第１ゲート電極線３
ａ、第２ゲート電極線３ｂ、保持容量電極２をそれぞれ
順次成膜、パターニングすることにより、Ａｌ／ＩＴＯ
のコンタクトの熱劣化を防止するとともに第１ゲート電
極線３ａが第２ゲート電極線３ｂにより完全に被覆され
るとともに、保持容量電極２と接続されるゲート電極線
３が第２ゲート電極線３ｂの材料のみで行われるように
することができ、熱プロセスに対しても強く、かつ、エ
ッチングなどの腐蝕に対しても安定したゲート電極線を
有するＴＦＴアレイ基板がえられる。

【００３２】さらにこの表面を絶縁膜で被覆することに
より一層エッチングなどの腐蝕に対して信頼性が向上
し、本実施例では、保持容量の保持容量絶縁膜１２とＴ
ＦＴのゲート絶縁膜６とを別個に形成しているため、設
計の自由度があり、設計し易いという効果がある。

【００３３】［実施例３］つぎに、本発明のＴＦＴアレ
イ基板の第３の実施例を図５および図６を参照しながら
説明する。

【００３４】まず、透明の絶縁基板１上にＡｌなどから
なる第１ゲート電極線３ａをスパッタ法などで成膜した
のち、パターニングし、そして、Ｃｒなどからなる第２
ゲート電極線３ｂを第１ゲート電極線３ａの配線部分を
完全に覆うように形成する。この際、ＴＦＴのゲート電
極４を第２ゲート電極線３ｂと同じ材料で形成する。そ
ののち、前記第１ゲート電極線３ａおよび第２ゲート電
極線３ｂのコンタクト部分を完全に覆うように、透明導
電膜からなる保持容量電極２を形成する。つぎに、ゲー
ト絶縁膜６となるたとえばチッ化シリコンを全面に成膜
し、第２ゲート電極線３ｂ上を完全に被覆するととも
に、保持容量電極２上にも形成し、保持容量絶縁膜１３
をも兼ねる。ついで活性層７である、たとえばノンドー
プアモルファスシリコン（ｉ−ａ−Ｓｉ）および、たと
えばチッ化シリコンからなるチャネル保護膜８を連続成
膜し、チャネル保護膜８をパターニングする。そして、
たとえばリンドープアモルファスシリコン（ｎ⁺−ａ−
Ｓｉ）からなるコンタクト層９を形成し、アモルファス
シリコン層をアイランド状にパターニングし、透明導電
膜からなる画素電極５を形成する。さらに、ソース電極
線１０およびドレイン電極１１をマスクとして、画素お
よびチャネル上の不要なノンドープアモルファスシリコ
ン層およびリンドープアモルファスシリコン層をドライ
エッチングなどで除去する。最後にチッ化シリコンなど
の保護膜１２を形成し、ＴＦＴアレイ基板が完成する。

【００３５】本実施例によれば、ゲート絶縁膜６と保持
容量絶縁膜１３を同一層で形成するとともに、第２ゲー
ト電極線３ｂを完全に被覆しているため、ゲート電極線
３の保護のほか、工程の単純化の効果がある。

【００３６】

【発明の効果】本発明のＴＦＴアレイ基板によれば、透
明導電膜からなる保持容量電極とゲート電極線のコンタ
クト部を高融点金属材料からなる第２ゲート電極線の材
料のみで接続しているため、コンタクトの熱履歴による
劣化を招くことがなく、コンタクト部の劣化がない低抵
抗ゲート電極線が実現する。

【００３７】また、Ａｌなどからなる第１ゲート電極線
を被覆する第２ゲート電極線を透明保持容量電極で、ま
たは保持容量電極とともに保持容量絶縁膜あるいはゲー
ト絶縁膜で覆うことにより、保持容量電極および画素電
極のパターニング時の腐蝕による断線を防止することが
でき、低抵抗で高歩留りのゲート電極線がえられる。そ
の結果、高精細で大面積の表示品質が向上したＴＦＴ形
ＬＣＤがえられる。

【図面の簡単な説明】

【図１】本発明ＴＦＴアレイ基板の一実施例の平面説
明図である。

【図２】図１のＡ−Ａ線断面説明図である。

【図３】本発明ＴＦＴアレイ基板の第２の実施例の画
素部の平面説明図である。

【図４】図３のＡ−Ａ線断面説明図である。

【図５】本発明ＴＦＴアレイ基板の第３の実施例の画
素部の平面説明図である。

【図６】図５のＡ−Ａ線断面説明図である。

【図７】従来のＴＦＴアレイ基板の画素部の平面説明
図である。

【図８】図７のＡ−Ａ線断面説明図である。

【図９】前記薄膜トランジスタ基板を用いたＬＣＤの
画素部分の等価回路を示す図である。

【図１０】従来技術の説明図である。

【符号の説明】

１透明の絶縁基板、２保持容量電極、３ゲート電
極線、３ａ第１ゲート電極線、３ｂ第２ゲート電極
線、４ゲート電極、５画素電極、６ゲート絶縁
膜、１０ソース電極線、１１ドレイン電極、１３
保持容量絶縁膜、１４コンタクトホール。

Claims

【特許請求の範囲】

【請求項１】透明の絶縁基板上に並設された複数のゲ
ート電極線、該ゲート電極線に交差する複数のソース電
極線、該２つの電極線の交差部に設けられた薄膜トラン
ジスタ、該薄膜トランジスタのドレイン電極に接続され
た透明導電膜からなる画素電極、および透明導電膜から
なり前記ゲート電極線と電気的に接続される保持容量電
極と少なくとも前記画素電極の一部とのあいだに挟持さ
れる保持容量絶縁膜と該画素電極の一部とからなる保持
容量を有するマトリックス型表示装置用の薄膜トランジ
スタアレイ基板であって、前記ゲート電極線は少なくと
も低抵抗材料からなる第１ゲート電極線と高融点金属材
料からなる第２ゲート電極線とを有し、第１ゲート電極
線の表面は第２ゲート電極線により完全に被覆され、か
つ、前記ゲート電極線と保持容量電極との接触部は第２
ゲート電極線の材料により接続される薄膜トランジスタ
アレイ基板。
【請求項２】前記透明の絶縁基板上に透明導電膜から
なる保持容量電極が設けられ、該保持容量電極上に前記
保持容量絶縁膜が設けられ、該保持容量絶縁膜上の一部
に前記第１ゲート電極線を覆って第２ゲート電極線が設
けられ、前記保持容量絶縁膜に設けられたコンタクトホ
ールに前記第２ゲート電極線の材料が被膜されることに
より前記ゲート電極線と前記保持容量電極とが接続され
てなる請求項１記載の薄膜トランジスタアレイ基板。
【請求項３】前記透明の絶縁基板上に前記第２ゲート
電極線が前記第１ゲート電極線を覆うように設けられ、
前記保持容量電極が該第２ゲート電極線上に設けられる
ことにより前記ゲート電極線と前記保持容量電極とが接
続されてなる請求項１記載の薄膜トランジスタアレイ基
板。
【請求項４】前記保持容量電極上に該保持容量電極を
覆うように前記保持容量絶縁膜が設けられ、かつ、該保
持容量絶縁膜が前記薄膜トランジスタのゲート電極上を
除いた全面に設けられてなる請求項３記載の薄膜トラン
ジスタアレイ基板。
【請求項５】前記薄膜トランジスタのゲート電極が前
記第２ゲート電極線と同じ材料で形成され、該薄膜トラ
ンジスタのゲート絶縁膜と同一層で前記ゲート電極線お
よび前記保持容量電極表面が覆われてなる請求項３記載
の薄膜トランジスタアレイ基板。