KR20020091688A - 박막트랜지스터 액정표시소자 및 그의 제조방법 - Google Patents
박막트랜지스터 액정표시소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20020091688A KR20020091688A KR1020010030557A KR20010030557A KR20020091688A KR 20020091688 A KR20020091688 A KR 20020091688A KR 1020010030557 A KR1020010030557 A KR 1020010030557A KR 20010030557 A KR20010030557 A KR 20010030557A KR 20020091688 A KR20020091688 A KR 20020091688A
- Authority
- KR
- South Korea
- Prior art keywords
- gate line
- gate
- line
- thin film
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims abstract description 9
- 238000003860 storage Methods 0.000 claims description 42
- 238000002161 passivation Methods 0.000 claims description 6
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
본 발명은 화소부의 단차를 줄이고, 보조용량 면적의 효율성을 높여 개구율을 증대시킬 수 있는 박막트랜지스터 액정표시소자 및 그의 제조방법에 관한 것이다.
본 발명의 5개의 마스크 공정을 이용한 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자에 있어서, 유리기판상에 형성된 서로 직교하도록 형성된 제 1 게이트 라인과 데이터 라인, 상기 게이트 라인과 데이터 라인 교차점 부근에 반도체층, 소오스/드레인 전극을 포함하여 형성된 박막트랜지스터, 상기 화소영역에 형성된 제 1 화소전극, 상기 게이트 라인상의 소정부분에 형성된 제 2 화소전극, 상기 제 2 화소전극과 서로 콘택되고, 상기 제 1 화소전극 영역에 형성되는 제 2 게이트 라인을 특징으로 한다.
Description
본 발명은 박막트랜지스터 액정표시소자 및 그의 제조방법에 관한 것으로, 특히 화소부의 단차를 줄이고, 보조용량 면적의 효율성을 높여 개구율을 증대시킬 수 있는 박막트랜지스터 액정표시소자 및 그의 제조방법에 관한 것이다.
텔레비전 및 그래픽 디스플레이 등의 표시장치에 이용되는 액정표시소자(Liquid Crystal Display : LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다.
특히 매트릭스 형태로 배열된 각 화소마다 박막트랜지스터(Thin Film Transistor : TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다.
통상 TFT LCD는 매트릭스 형태로 배열된 각 화소에 TFT 및 화소전극이 형성된 하부기판과, 컬러필터 및 상대전극이 형성된 상부기판 및 하부기판과 상부기판사이에 충진되는 액정으로 구성되며, 이러한 구성을 갖는 TFT LCD는 화소전극 및 상대전극에 인가되는 전압에 따라 액정이 구동되어 소정의 화상을 표시하게 된다.
한편, TFT LCD에서 표시화면의 품위를 높이기 위해서는 데이터 라인을 통하여 인가된 첫 번째 신호의 전압을 두 번째 신호가 전달될 때까지 일정하게 유지시키는 작업이 필요하게 되며, 이를 위해 종래 TFT LCD에서는 각 화소에 보조용량(Cst)을 형성시킨다.
여기서, 축적용량 형성방법으로는 크게 게이트 라인의 소정부분을 확장시켜 보조용량을 형성하는 스토리지 온 게이트 (Storage On Gate) 방식과 게이트 라인과 독립된 공통 전극라인을 별도로 배치시켜 보조용량을 형성하는 스토리지 온 커먼(Storage On Common) 방식이 있다.
이하, 첨부된 도면을 참조하여 종래의 박막트랜지스터 액정표시소자에 대하여 설명하기로 한다.
도 1a는 종래의 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자를 나타낸 레이아웃도이고, 도 1b는 도 1a의 A-A′에 따른 단면도이다.
도 1a 및 도 1b에 도시한 바와 같이 유리기판(10)상에 복수개의 게이트 라인(11)과 복수개의 데이터 라인(13)이 직교하도록 배열된다. 이때, 상기 게이트 라인(11)은 보조용량 전극이다.
그리고 상기 게이트 라인(11)과 데이터 라인(13) 사이에 전기적 절연을 목적으로 게이트 절연막(12)이 형성된다.
이어, 상기 게이트 라인(11)과 데이터 라인(13)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 TFT(20)가 형성되고, 상기 TFT(20)는 게이트 라인(11)의 일부분인 게이트 전극(11a)과 상기 게이트 전극(11a)을 덮고 있는 게이트 절연막(12)과 상기 게이트 절연막(12)상에 패턴의 형태로 형성된 반도체층(14) 및 상기 반도체층(14)상에 소정간격 이격되어 소오스/드레인 전극(13a,13b)이 형성된다.
이어서, 상기 전면에 보호막(15)이 형성되고, 상기 게이트 라인(11)과 오버랩되며 화소영역내에 ITO(Indium Tin Oxide)와 같은 투명 금속으로된 화소전극(16)이 형성된다.
따라서, 상기 게이트 라인(11) 즉, 보조용량 전극과 화소전극(16) 사이에는 보조용량(Cst)이 형성된다.
도 2a는 종래의 스토리지 온 커먼 방식의 박막트랜지스터 액정표시소자를 나타낸 레이아웃도이고, 도 2b는 도 2a의 B-B′선에 따른 단면도이다.
도 2a 및 도 2b에 도시한 바와 같이 유리기판(10)상에 복수개의 게이트 라인(11)이 형성됨과 동시에 상기 게이트 라인(11) 사이에 보조용량 전극 라인(11b)이 형성된다.
이어, 상기 게이트 라인(11) 및 보조용량 전극 라인(11b)과 직교하도록 데이터 라인(13)이 형성되고, 상기 게이트 라인(11)과 데이터 라인(13) 교차점 부근에 TFT(20)가 형성된다. 이때, 상기 게이트 라인(11), 보조용량 전극 라인(11b)상에 게이트 절연막(12)이 형성되어 상기 데이터 라인(13)과 전기적 절연을 시킨다.
여기서, 상기 TFT(20)는 상기 게이트 라인(11)의 일부분인 게이트 전극(11a)과 상기 게이트 전극(11a)을 덮고 있는 게이트 절연막(12)과 상기 게이트 절연막(12)상에 패턴의 형태로 형성된 반도체층(14) 및 상기 반도체층(14)상에 소정간격 이격되어 소오스/드레인 전극(13a,13b)이 형성된다. 이때, 상기 TFT(20)의 소오스 전극(13a)은 상기 보조용량 전극 라인(11b)상까지 연장하여 형성된다.
그리고 상기 결과물을 포함한 기판(10) 전면에 보호막(15)이 형성되고, 상기 화소영역에는 화소전극(16)이 형성되며, 상기 화소전극(16)과 상기 소오스 전극(13a)이 콘택홀(17)을 통해 서로 연결된다.
그러나 상기와 같은 종래의 박막트랜지스터 액정표시소자에 있어서는 다음과 같은 문제점이 있었다.
5개의 마스크 공정으로 진행된 스토리지 온 게이트 방식의 경우 보조용량은 게이트 절연막 및 보호막이 절연층으로 작용하여 두께가 두꺼워져 보조용량 면적을 증가시켜야 하므로 개구율이 감소된다.
따라서, 스토리지 온 커먼 방식으로 보조용량 전극 라인상에 소오스/드레인 금속을 형성하여 화소전극과 쇼트를 시켜 개구율 감소를 보상하였다.
그러나 화소중앙부의 단차가 높아져 러빙(rubbing) 불량을 유발하고, 게이트 라인과 소오스/드레인 전극간 쇼트 유발로 수율이 감소한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 스토리지 온 게이트 방식을 이용하여 화소부의 단차를 감소시키고, 개구율 및 수율을 향상시킬 수 있는 박막트랜지스터 액정표시소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
도 1a는 종래의 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자를 나타낸 레이아웃도
도 1b는 도 1a의 A-A′에 따른 단면도
도 2a는 종래의 스토리지 온 커먼 방식의 박막트랜지스터 액정표시소자를 나타낸 레이아웃도
도 2b는 도 2a의 B-B′선에 따른 단면도
도 3a는 본 발명의 일실시예에 따른 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자를 나타낸 레이아웃도
도 3b는 도 3a의 C-C′에 따른 단면도
<도면의 주요 부분에 대한 부호의 설명>
100 : 유리기판 101 : 제 1 게이트 라인, 보조용량 전극 라인
102 : 게이트 절연막 103 : 반도체층
104 : 데이터 라인 104a,104b : 소오스/드레인 전극
104c : 제 2 게이트 라인 105 : 보호막
106a : 제 1 콘택홀 106b : 제 2 콘택홀
107a : 제 1 화소전극 107b : 제 2 화소전극
상기와 같은 목적을 달성하기 위한 박막트랜지스터 액정표시소자는 5개의 마스크 공정을 이용한 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자에 있어서, 유리기판상에 형성된 서로 직교하도록 형성된 제 1 게이트 라인과 데이터 라인, 상기 게이트 라인과 데이터 라인 교차점 부근에 반도체층, 소오스/드레인 전극을 포함하여 형성된 박막트랜지스터, 상기 화소영역에 형성된 제 1 화소전극, 상기 게이트 라인상의 소정부분에 형성된 제 2 화소전극, 상기 제 2 화소전극과 서로 콘택되고, 상기 제 1 화소전극 영역에 형성되는 제 2 게이트 라인을 특징으로 한다.
또한, 상기 제 1 게이트 라인과 데이터 라인 사이에 게이트 절연막이 더 형성됨을 특징으로 한다.
또한, 상기 게이트 라인은 보조용량 전극 라인인 것을 특징으로 한다.
또한, 상기 소오스/드레인 전극과 제 2 화소전극 사이에 보호막이 더 형성됨을 특징으로 한다.
또한, 상기 데이터 라인, 소오스/드레인 전극 및 제 2 게이트 라인은 동일한 물질인 것을 특징으로 한다.
한편, 본 발명의 5개의 마스크를 이용한 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자의 제조방법에 있어서, 유리기판상에 제 1 게이트 라인을 형성하고, 상기 결과물을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 제 1 게이트 라인과 직교하도록 상기 게이트 절연막상에 데이터 라인을 형성함과 동시에 화소영역 및 제 1 게이트 라인상에 제 2 게이트 라인을 형성하는 단계, 상기 제 1 게이트 라인과 데이터 라인 교차점 부근에 반도체층과 소오스/드레인 전극을 포함한 박막트랜지스터를 형성하는 단계, 상기 결과물을 포함한 기판 전면에 보호막을 형성하는 단계, 상기 화소영역에 제 1 화소전극을 형성함과 동시에 상기 게이트 라인상의 소정부분에 상기 제 2 게이트 라인과 콘택되고, 제 1 게이트 라인과 콘택된 제 2 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 게이트 라인은 보조용량 전극 라인인 것을 특징으로 한다.
또한, 상기 제 2 게이트 라인과 상기 데이터 라인의 간격은 10㎛ 이상 인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 박막트랜지스터 액정표시소자 및 그의 제조방법에 대하여 상세히 설명하기로 한다.
도 3a는 본 발명의 일실시예에 따른 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자를 나타낸 레이아웃도이고, 도 3b는 도 3a의 C-C′에 따른 단면도이다.
도 3a 및 도 3b에 도시한 바와 같이 유리기판(100)상에 제 1 게이트 라인(101)을 형성하고, 상기 제 1 게이트 라인(101)상에 게이트 절연막(102)을 형성한 후, 상기 게이트 라인(101)과 직교하도록 데이터 라인(104)을 형성한다. 이때, 상기 제 1 게이트 라인(101)은 보조용량 전극 라인이다.
또한, 상기 데이터 라인(104)을 형성함과 동시에 화소영역 및 상기 제 1 게이트 라인(101)상에 제 2 게이트 라인(104c)을 형성한다.
이어, 상기 제 1 게이트 라인(101)과 데이터 라인(104)의 교차점 부근에 각 화소의 구동을 독립적으로 제어하기 위한 TFT(120)를 형성한다.
여기서, 상기 TFT(120)는 상기 제 1 게이트 라인(101)의 일부분인 게이트 전극(101a)과 상기 게이트 전극(101a)을 덮고 있는 게이트 절연막(102), 상기 게이트절연막(102)상에 패턴 형태로 형성된 반도체층(103), 상기 반도체층(103)상에 소정간격 이격되어 형성된 소오스/드레인 전극(104a,104b)을 포함한다.
이때, 상기 제 2 게이트 라인(104c)과 상기 데이터 라인(104)간의 거리는 10㎛ 이상 거리를 두고 형성한다.
이어서, 상기 결과물을 포함한 기판(10) 전면에 보호막(105)을 형성한 후, 상기 제 1 게이트 라인(101)이 소정부분 노출되도록 상기 게이트 절연막(102)과 보호막(105)을 식각하여 제 1 콘택홀(106a)을 형성하고, 상기 제 1 게이트 라인(101)이 소정부분 노출되도록 상기 게이트 절연막(102)을 식각하여 제 2 콘택홀(106b)을 형성한다. 따라서, 상기 제 1, 제 2 게이트 라인(101)(101c)은 서로 콘택된다.
그리고 화소영역에 ITO와 같은 투명 금속으로된 제 1 화소전극(107a)을 형성함과 동시에 상기 제 1 콘택홀(106a)을 포함한 제 1 게이트 라인(101)상의 소정부분에 제 2 화소전극(107b)을 형성한다.
즉, 상기 제 2 게이트 라인(101)에 인가된 신호는 제 2 화소전극(107b)을 통해 상기 제 2 게이트 라인(104c)으로 신호가 인가되므로 스토리지 온 게이트 방식과 같은 보조용량을 형성한다.
이상에서 설명한 바와 같이 본 발명의 박막트랜지스터 액정표시소자 및 그의 제조방법에 의하면, 5개의 마스크 이용한 공정시 보조용량이 소오스/드레인 전극, 보호막 그리고 화소전극으로 이루어져 보조용량의 면적을 증가할 필요가 없다. 따라서, 종래에 비해 개구율을 향상시킬 수 있다.
그리고 스토리지 온 게이트 방식을 이용하여 보조용량을 형성하므로 종래에 비해 화소부에 단차가 발생하지 않아 러빙 불량이 발생하지 않는다.
따라서, 종래에 비해 개구율을 향상시킬 수 있고, 러빙 불량이 발생하지 않아 수율을 향상시킬 수 있다.
Claims (8)
- 5개의 마스크 공정을 이용한 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자에 있어서,유리기판상에 형성된 서로 직교하도록 형성된 제 1 게이트 라인과 데이터 라인;상기 게이트 라인과 데이터 라인 교차점 부근에 반도체층, 소오스/드레인 전극을 포함하여 형성된 박막트랜지스터;상기 화소영역에 형성된 제 1 화소전극;상기 게이트 라인상의 소정부분에 형성된 제 2 화소전극;상기 제 2 화소전극과 서로 콘택되고, 상기 제 1 화소전극 영역에 형성되는 제 2 게이트 라인을 특징으로 하는 박막트랜지스터 액정표시소자.
- 제 1 항에 있어서,상기 게이트 라인과 데이터 라인 사이에 게이트 절연막이 더 형성됨을 특징으로 하는 박막트랜지스터 액정표시소자.
- 제 1 항에 있어서,상기 게이트 라인은 보조용량 전극 라인인 것을 특징으로 하는 박막트랜지스터 액정표시소자.
- 제 1 항에 있어서,상기 소오스/드레인 전극과 제 2 화소전극 사이에 보호막이 더 형성됨을 특징으로 하는 박막트랜지스터 액정표시소자.
- 제 1 항에 있어서,상기 데이터 라인, 소오스/드레인 전극 및 제 2 게이트 라인은 동일한 물질인 것을 특징으로 하는 박막트랜지스터 액정표시소자.
- 5개의 마스크를 이용한 스토리지 온 게이트 방식의 박막트랜지스터 액정표시소자의 제조방법에 있어서,유리기판상에 제 1 게이트 라인을 형성하고, 상기 결과물을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;상기 제 1 게이트 라인과 직교하도록 상기 게이트 절연막상에 데이터 라인을 형성함과 동시에 화소영역 및 제 1 게이트 라인상에 제 2 게이트 라인을 형성하는 단계;상기 제 1 게이트 라인과 데이터 라인 교차점 부근에 반도체층과 소오스/드레인 전극을 포함한 박막트랜지스터를 형성하는 단계;상기 결과물을 포함한 기판 전면에 보호막을 형성하는 단계;상기 화소영역에 제 1 화소전극을 형성함과 동시에 상기 게이트 라인상의 소정부분에 상기 제 2 게이트 라인과 콘택되고, 제 1 게이트 라인과 콘택된 제 2 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시소자의 제조방법.
- 제 5 항에 있어서,상기 게이트 라인은 보조용량 전극 라인인 것을 특징으로 하는 박막트랜지스터 액정표시소자의 제조방법.
- 제 5 항에 있어서,상기 제 2 게이트 라인과 상기 데이터 라인의 간격은 10㎛ 이상 인 것을 특징으로 하는 박막트랜지스터 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030557A KR20020091688A (ko) | 2001-05-31 | 2001-05-31 | 박막트랜지스터 액정표시소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030557A KR20020091688A (ko) | 2001-05-31 | 2001-05-31 | 박막트랜지스터 액정표시소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020091688A true KR20020091688A (ko) | 2002-12-06 |
Family
ID=27707383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010030557A KR20020091688A (ko) | 2001-05-31 | 2001-05-31 | 박막트랜지스터 액정표시소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020091688A (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08179362A (ja) * | 1994-12-22 | 1996-07-12 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板 |
| JPH09101543A (ja) * | 1995-10-05 | 1997-04-15 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH1096962A (ja) * | 1996-08-31 | 1998-04-14 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
| KR19990003711A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
| KR20000041016A (ko) * | 1998-12-21 | 2000-07-15 | 구본준 | 액정표시장치 및 액정표시장치의 축적캐패시터 |
-
2001
- 2001-05-31 KR KR1020010030557A patent/KR20020091688A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08179362A (ja) * | 1994-12-22 | 1996-07-12 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板 |
| JPH09101543A (ja) * | 1995-10-05 | 1997-04-15 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH1096962A (ja) * | 1996-08-31 | 1998-04-14 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
| KR19990003711A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
| KR20000041016A (ko) * | 1998-12-21 | 2000-07-15 | 구본준 | 액정표시장치 및 액정표시장치의 축적캐패시터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| KR20010015187A (ko) | 박막 트랜지스터 어레이 및 그 제조 방법 | |
| KR100333179B1 (ko) | 박막트랜지스터액정표시소자및그의제조방법 | |
| US6653159B2 (en) | Method of fabricating a thin film transistor liquid crystal display | |
| KR100493380B1 (ko) | 액정표시장치의 제조방법 | |
| KR100616443B1 (ko) | 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판 | |
| KR20020002516A (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| KR100707006B1 (ko) | 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판 | |
| KR20020091688A (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
| KR100466393B1 (ko) | 액정표시소자의 박막트랜지스터 | |
| US8059221B2 (en) | Liquid crystal display and manufacturing method of the same | |
| KR100336885B1 (ko) | 박막트랜지스터액정표시소자 | |
| KR100195278B1 (ko) | 액정표시장치의 제조방법 | |
| KR100535349B1 (ko) | 박막 트랜지스터 액정 표시 소자의 제조방법 | |
| KR20020016311A (ko) | 박막 트랜지스터의 액정표시소자 | |
| KR100662779B1 (ko) | 액정표시소자 | |
| KR20000003169A (ko) | 액정표시소자의 보조 용량 캐패시터 및 그의 형성방법 | |
| KR20030058545A (ko) | 박막트랜지스터 액정표시소자의 제조방법 | |
| KR100885839B1 (ko) | 액정 표시 소자 | |
| KR20010003044A (ko) | 박막 트랜지스터 액정 표시 소자 | |
| KR20010058190A (ko) | 박막 트랜지스터 액정표시장치 | |
| KR100336882B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
| KR20000003177A (ko) | 박막 트랜지스터 액정표시소자 | |
| KR100487434B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20000004372A (ko) | 박막 트랜지스터 액정표시소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E801 | Decision on dismissal of amendment | ||
| E601 | Decision to refuse application |